DE3823738A1 - Logikschaltung - Google Patents

Description

Die Erfindung betrifft eine Logikschaltung, die auf einem Halb­ leitersubstrat vorgesehen ist, und insbesondere eine Logik­ schaltung, deren Integrationsgrad durch Reduzierung der Anzahl von Einrichtungen erhöht wird.

Fig. 1 ist eine schematische Darstellung einer UND-Schaltung mit zwei Eingängen.

Gemäß Fig. 1 weist die UND-Schaltung ein mit einem ersten Eingangsanschluß 51 und einem Ausgangsan­ schluß 61 verbundenes Übertragungsgatter 4, einen mit dem Aus­ gangsanschluß 61 und der Masse verbundenen n-Kanal-MOS-Transi­ stor 5 (MOS = Metal Oxide Semiconductor; Metalloxidhalbleiter) und einen mit einem zweiten Eingangsanschluß 52 und dem Gate des Transistors 5 verbundenen Invertierer 3 auf. Das Übertra­ gungsgatter 4 weist eine Parallelverbindung eines n-Kanal-MOS- Transistors 1 und eines p-Kanal-MOS-Transistors 2 auf. Der n- Kanal-MOS-Transistor 1 ist mit seinem Gate mit dem Eingangsan­ schluß 52, und der Transistor 2 ist mit seinem Gate mit dem Ausgang des Invertierers 3 verbunden.

Im folgenden wird der Betrieb beschrieben. Zunächst wird der Fall beschrieben, bei dem ein Logiksignal "H" mit einer Hoch­ pegelspannung an den Eingangsanschluß 52 angelegt ist. Der Transistor 1 öffnet als Reaktion auf das "H"-Signal, und der Transistor 2 öffnet ebenfalls als Reaktion auf ein Logiksignal "L" mit einer Niedrigpegelspannung, das ein vom Invertierer 3 invertiertes Signal ist. Und zwar wird in diesem Fall das Über­ tragungsgatter 4 leitend. Indessen sperrt der Transistor 5 als Reaktion auf das vom Invertierer 3 invertierte "L"-Signal. Damit ist in diesem Fall der Ausgangsanschluß 61 mit dem Ein­ gangsanschluß 51 verbunden und von der Masse getrennt. Wenn ein "H"-Signal an den Eingangsanschluß 51 angelegt ist, wird das "H"-Signal vom Ausgangsanschluß 61 abgegeben. Ist indessen ein "L"-Signal an den Eingangsanschluß 51 angelegt, wird das "L"- Signal vom Ausgangsanschluß 61 abgegeben.

Nun wird der Fall beschrieben, bei dem ein "L"-Signal an den Eingangsanschluß 52 angelegt ist. Der Transistor 1 sperrt als Reaktion auf das "L"-Signal, und der Transistor 2 sperrt als Reaktion auf das invertierte "H"-Signal ebenfalls. Und zwar wird das Übertragungsgatter 4 nicht-leitend. Indessen öffnet der Transistor 5 als Reaktion auf das invertierte "H"-Signal. Damit ist in diesem Fall der Ausgangsanschluß 61 mit der Masse verbunden und vom Eingangsanschluß 51 getrennt. Ein "L"-Signal wird vom Ausgangsanschluß 61 ungeachtet des an den Eingangsan­ schluß 51 angelegten Signals abgegeben.

Fig. 2 ist eine schematische Darstellung einer ODER-Schaltung mit zwei Eingängen.

Die ODER-Schaltung weist ein mit einem ersten Eingangsanschluß 51 und einem Ausgangsanschluß 61 ver­ bundenes Übertragungsgatter 4, einen mit dem Ausgangsanschluß 61 und einer Spannungsversorgung 8 verbundenen p-Kanal-MOS- Transistor 6 und einen mit einem zweiten Eingangsanschluß 52 und dem Gate des Transistors 6 verbundenen Invertierer 7 auf. Das Übertragungsgatter 4 weist eine Parallelverbindung eines n-Kanal-MOS-Transistors 1 und eines p-Kanal-MOS-Transistors 2 auf. Der Transistor 1 ist mit seinem Gate mit dem Ausgang des Invertierers 7 verbunden, und der Transistor 2 ist mit seinem Gate mit dem Eingangsanschluß 52 verbunden.

Im folgenden wird der Betrieb beschrieben. Zunächst wird der Fall beschrieben, bei dem ein "H"-Signal an den Eingangsan­ schluß 52 angelegt ist. Der Transistor 1 sperrt als Reaktion auf ein "L"-Signal, d.h. ein vom Invertierer 7 invertiertes Signal, und der Transistor 2 sperrt als Reaktion auf das "H"- Signal ebenfalls. Und zwar wird das Übertragungsgatter 4 nicht­ leitend. Indessen öffnet der Transistor 6 als Reaktion auf das invertierte "L"-Signal. Damit ist in diesem Fall der Ausgangs­ anschluß 61 mit der Spannungsversorgung 8 verbunden und vom Ein­ gangsanschluß 51 getrennt. Das von der Spannungsversorgung 8 gelieferte "H"-Signal wird vom Ausgangsanschluß 61 abgegeben, ungeachtet des an den Eingangsanschluß 51 angelegten Signals.

Nun wird der Fall beschrieben, bei dem ein "L"-Signal an den Eingangsanschluß 52 angelegt ist. Der Transistor 1 öffnet als Reaktion auf das invertierte "H"-Signal, und der Transistor 2 öffnet als Reaktion auf das "L"-Signal ebenfalls. Und zwar wird das Übertragungsgatter 4 leitend. Indessen sperrt der Transi­ stor 6 als Reaktion auf das invertierte "H"-Signal. Damit ist in diesem Fall der Ausgangsanschluß 61 mit dem Eingangsanschluß 51 verbunden und von der Spannungsversorgung 8 getrennt. Ist ein "H"-Signal an den Eingangsanschluß 51 angelegt, wird das "H"-Signal vom Ausgangsanschluß 61 abgegeben. Ist indessen ein "L"-Signal an den Eingangsanschluß 51 angelegt, wird das "L"- Signal vom Ausgangsanschluß 61 abgegeben.

Fig. 3 ist eine Darstellung einer Anordnung der in Fig. 1 dar­ gestellten und auf einem Halbleitersubstrat gebildeten UND- Schaltung. Gemäß Fig. 3 ist ein p-Kanal-MOS-Transistor 3 a durch ein Diffusionsgebiet 71 vom p-Typ und eine polykristalline Si­ liziumschicht 72 (nachfolgend als Polysilizium bezeichnet) ge­ bildet. Ein n-Kanal-MOS-Transistor 3 b ist von einem Diffusions­ gebiet 73 vom n-Typ und der Polysiliziumschicht 72 gebildet. Die beiden Transistoren 3 a und 3 b sind durch eine Aluminiumver­ drahtung 74 in Reihe miteinander verbunden. Die Serienverbin­ dung ist mit einer mit der Spannungsversorgung V _dd verbundenen Aluminiumverdrahtung 75 und einer mit der Masse GND verbundenen Aluminiumverdrahtung 76 verbunden und bildet den in Fig. 1 dar­ gestellten Invertierer 3. Die Aluminiumverdrahtung 74 ist mit einer Polysiliziumschicht 77 verbunden. Der p-Kanal-MOS-Tran­ sistor 2 ist von einem Diffusionsgebiet 78 vom p-Typ und der Polysiliziumschicht 77 gebildet. Der n-Kanal-MOS-Transistor 1 ist von einem Diffusionsgebiet 79 vom n-Typ und der Polysili­ ziumschicht 72 gebildet. Die Transistoren 1 und 2 sind zum Bil­ den des in Fig. 1 gezeigten Übertragungsgatters 4 durch Alumi­ niumverdrahtungen 80 und 81 miteinander verbunden. Der n-Kanal- MOS-Transistor 5 ist aus dem Diffusionsgebiet 79 vom n-Typ und der Polysiliziumschicht 77 gebildet. Der Eingangsanschluß 51 ist über eine Polysiliziumschicht 82 mit einer Aluminiumver­ drahtung 80 verbunden, und der Eingangsanschluß 52 ist mit der Polysiliziumschicht 72 verbunden. Ein Ausgangsanschluß 61 ist mit der Aluminiumverdrahtung 81 verbunden.

Da die in Fig. 1 dargestellte UND-Schaltung mit zwei Eingängen fünf MOS-Transistoren verwendet, ist deren Anordnung auf dem Halbleitersubstrat kompliziert, wie in Fig. 3 gezeigt ist, und außerdem ist die Fläche des Halbleitersubstrats, die zum Bilden dieser Schaltung belegt ist, groß. Damit kann die Schaltung nicht mit einem hohen Integrationsgrad verwirklicht werden. In gleicher Weise kann auch die in Fig. 2 gezeigte ODER-Schaltung aus den gleichen Gründen nicht mit einem hohen Integrationsgrad verwirklicht werden.

Ein für die Erfindung besonders interessantes Beispiel ist in einem Artikel mit dem Titel "Pass-transistor networks optimize n-MOS logic" von S. Whitaker in Electronics, 22. September 1983, Seite 145 angegeben. In dieser Veröffentlichung ist ein Bei­ spiel einer UND-Schaltung mit zwei n-Kanal-MOS-Transistoren be­ schrieben. In dieser Schaltung müssen jedoch zwei einander ent­ gegengesetzte Steuersignale zur Steuerung dieser Transistoren angelegt werden. Zusätzliche Transistoren sind zum Liefern die­ ser Steuersignale erforderlich.

Aufgabe der Erfindung ist es daher, die Zahl der Einrichtungen in einer auf einem Halbleitersubstrat gebildeten Logikschaltung zu reduzieren.

Aufgabe der Erfindung ist es ferner, die Zahl der Einrichtungen in einer auf einem Halbleitersubstrat gebildeten UND-Schaltung zu reduzieren.

Aufgabe der Erfindung ist es ebenfalls, die Zahl der Einrich­ tungen in einer auf einem Halbleitersubstrat gebildeten ODER- Schaltung zu reduzieren.

Aufgabe der Erfindung ist es weiterhin, die von einer Logik­ schaltung belegte Fläche eines Halbleitersubstrats zu reduzie­ ren.

Aufgabe der Erfindung ist es auch, die Anordnung einer auf einem Halbleitersubstrat gebildeten Logikschaltung zu verein­ fachen.

Zusammengefaßt weist eine erfindungsgemäße Logikschaltung min­ destens einen ersten und einen zweiten Eingang zum jeweiligen Aufnehmen extern angelegter Logikeingangssignale, einen Ausgang zum Ausgeben arithmetischer Ausgangssignale, einen Bezugsspan­ nungspunkt mit einer vorbestimmten Spannung, mindestens eine erste, mit dem ersten Eingang und dem Ausgang verbundene Feld­ effekteinrichtung eines bestimmten Leitungstyps und mindestens eine zweite, mit dem Ausgang und dem Bezugsspannungspunkt ver­ bundene Feldeffekteinrichtung des entgegengesetzten Leitungs­ typs auf. Die Steuerelektroden der ersten bzw. zweiten Feld­ effekteinrichtung sind zusammen mit dem zweiten Eingang ver­ bunden.

Die Logikschaltung mit dem oben beschriebenen Schaltungsaufbau führt eine arithmetische Operation als eine UND-Schaltung oder als eine ODER-Schaltung mit mindestens zwei Eingängen durch. Damit ist die Zahl der zum Bilden dieser Logikschaltungen er­ forderlichen Einrichtungen im Vergleich zu einer bekannten Schaltung geringer, wodurch die Anordnung auf dem Halbleiter­ substrat vereinfacht werden kann und die von diesen Schaltungen belegte Fläche reduziert werden kann.

Gemäß einer bevorzugten Ausführungsform weist die erfindungs­ gemäße Logikschaltung weiterhin einen dritten Eingang zum Auf­ nehmen eines extern angelegten Logikeingangssignals, eine dritte, mit der ersten Feldeffekteinrichtung zwischen dem er­ sten Eingang und dem Ausgang in Reihe geschaltete Feldeffekt­ einrichtung eines bestimmten Leitfähigkeitstyps und eine vier­ te, zwischen dem Ausgang und dem Bezugsspannungspunkt zur zwei­ ten Feldeffekteinrichtung parallel verbundene Feldeffektein­ richtung des entgegengesetzten Leitfähigkeitstyps. Die Steuer­ elektroden der dritten bzw. vierten Feldeffekteinrichtung sind zusammen mit dem dritten Eingang verbunden.

Die Logikschaltung mit dem oben beschriebenen Schaltungsaufbau führt eine arithmetische Operation wie eine UND-Schaltung oder eine ODER-Schaltung mit drei Eingängen durch.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine schematische Darstellung einer UND-Schaltung mit zwei Eingängen;

Fig. 2 eine schematische Darstellung einer ODER-Schal­ tung mit zwei Eingängen;

Fig. 3 eine Darstellung der Anordnung der in Fig. 1 ge­ zeigten und auf einem Halbleitersubstrat gebil­ deten UND-Schaltung;

Fig. 4 eine schematische Darstellung einer UND-Schaltung mit zwei Eingängen, die ein Beispiel der vorlie­ genden Erfindung darstellt;

Fig. 5 eine schematische Darstellung einer ODER-Schal­ tung mit zwei Eingängen, die eine weitere Ausfüh­ rungsform der vorliegenden Erfindung darstellt;

Fig. 6 eine Darstellung der Anordnung der in Fig. 4 ge­ zeigten und auf einem Halbleitersubstrat gebil­ deten UND-Schaltung;

Fig. 7 eine schematische Darstellung einer UND-Schaltung mit drei Eingängen, die eine weitere Ausführungs­ form der vorliegenden Erfindung darstellt; und

Fig. 8 eine schematische Darstellung einer ODER-Schal­ tung mit drei Eingängen, die noch eine weitere Ausführungsform der vorliegenden Erfindung dar­ stellt.

Fig. 4 ist eine schematische Darstellung einer UND-Schaltung mit zwei Eingängen, die eine Ausführungsform der Erfindung dar­ stellt. Gemäß Fig. 4 weist die UND-Schaltung einen mit einem ersten Eingangsanschluß 51 und einem Ausgangsanschluß 61 ver­ bundenen n-Kanal-MOS-Transistor 9 und einen mit dem Ausgangs­ anschluß 61 und der Masse verbundenen p-Kanal-MOS-Transistor 10 auf. Die Gates der Transistoren 9 und 10 sind zusammen mit einem zweiten Eingangsanschluß 52 verbunden.

Im folgenden wird der Betrieb beschrieben. Zunächst wird der Fall beschrieben, bei dem ein Logiksignal "H" mit einer Hoch­ pegelspannung an den Eingangsanschluß 52 angelegt ist. Der Transistor 9 öffnet als Reaktion auf das "H"-Signal, während der Transistor 10 sperrt. Damit ist der Ausgangsanschluß 61 mit dem Eingangsanschluß 51 verbunden und von der Masse getrennt. Ist ein "H"-Signal an den Eingangsanschluß 51 angelegt, wird das "H"-Signal vom Ausgangsanschluß 61 abgegeben. Wird indessen ein Logiksignal "L" mit einer Niedrigpegelspannung an den Ein­ gangsanschluß 51 angelegt, wird das "L"-Signal vom Ausgangsan­ schluß 61 abgegeben.

Nun wird der Fall beschrieben, bei dem ein "L"-Signal an den Eingangsanschluß 52 angelegt ist. Der Transistor 9 sperrt als Reaktion auf das "L"-Signal, während der Transistor 10 öffnet. Damit ist der Ausgangsanschluß 61 mit der Masse verbunden und vom Eingangsanschluß 51 getrennt. Das "L"-Signal wird ungeach­ tet des an den Eingangsanschluß 51 angelegten Signals vom Aus­ gangsanschluß 61 abgegeben.

Fig. 5 ist eine schematische Darstellung einer ODER-Schaltung mit zwei Eingängen, die eine andere Ausführungsform der Erfin­ dung darstellt. Gemäß Fig. 5 weist die ODER-Schaltung einen mit einem ersten Eingangsanschluß 51 und einem Ausgangsanschluß 61 verbundenen p-Kanal-MOS-Transistor 11 und einen mit dem Aus­ gangsanschluß 61 und einer Spannungsversorgung 8 verbundenen n-Kanal-MOS-Transistor 12 auf. Die Gates der Transistoren 11 und 12 sind zusammen mit einem zweiten Eingangsanschluß 52 ver­ bunden.

Im folgenden wird der Betrieb beschrieben. Zunächst wird der Fall beschrieben, bei dem ein "H"-Signal mit einer Hochpegel­ spannung an den Eingangsanschluß 52 angelegt ist. Der Transi­ stor 11 sperrt als Reaktion auf das "H"-Signal, während der Transistor 12 öffnet. Damit ist der Ausgangsanschluß 61 mit der Spannungsversorgung 8 verbunden und vom Eingangsanschluß 51 ge­ trennt. Das "H"-Signal wird vom Ausgangsanschluß 61 unabhängig von dem an den Eingangsanschluß 51 angelegten Signal abgegeben. Nun wird der Fall beschrieben, bei dem ein "L"-Signal an den Eingangsanschluß 52 angelegt ist. Der Transistor 11 öffnet als Reaktion auf das "L"-Signal, während der Transistor 12 als Ant­ wort auf das "L"-Signal sperrt. Damit ist der Ausgangsanschluß 61 mit dem Eingangsanschluß 51 verbunden und von der Spannungs­ versorgung 8 getrennt. Ist ein "H"-Signal an den Eingangsan­ schluß 51 angelegt, wird das "H"-Signal vom Ausgangsanschluß 61 abgegeben. Ist indessen ein "L"-Signal mit einer Niedrigpe­ gelspannung an den Eingangsanschluß 51 angelegt, wird das "L"- Signal vom Ausgangsanschluß 61 abgegeben.

Fig. 6 ist eine Darstellung der in Fig. 4 gezeigten, auf einem Halbleitersubstrat gebildeten UND-Schaltung. Gemäß Fig. 6 ist der p-Kanal-MOS-Transistor 10 aus einem Diffusionsgebiet 91 vom p-Typ und einer Polysiliziumschicht 92 gebildet. Der n-Kanal- MOS-Transistor 11 ist von einem Diffusionsgebiet 93 vom n-Typ und der Polysiliziumschicht 92 gebildet. Das Diffusionsgebiet 93 vom n-Typ ist über eine Aluminiumverdrahtung 94 mit einem ersten Eingangsanschluß 51 verbunden. Das Diffusionsgebiet 91 vom p-Typ ist über eine Aluminiumverdrahtung 95 und eine Poly­ siliziumschicht 96 mit einer Aluminiumverdrahtung 97 verbunden, die mit Masse verbunden ist. Die Polysiliziumschicht 92 ist mit einem zweiten Eingangsanschluß 52 verbunden. Das Diffusionsge­ biet 91 vom p-Typ und das Diffusionsgebiet 93 vom n-Typ sind durch eine Aluminiumverdrahtung 98 miteinander verbunden. Die Aluminiumverdrahtung 98 ist mit dem Ausgangsanschluß 61 verbun­ den.

Da die in Fig. 4 dargestellte UND-Schaltung mit zwei Eingängen nur zwei MOS-Transistoren verwendet, kann die Anordnung dieser Transistoren auf dem Halbleitersubstrat vereinfacht werden, und die auf dem Halbleitersubstrat zum Bilden der Schaltung belegte Fläche kann, wie in Fig. 6 dargestellt ist, im Vergleich zu der in Fig. 1 gezeigten Ausführung reduziert werden. Damit kann die Schaltung mit einem hohen Integrationsgrad verwirklicht werden. In ähnlicher Weise verwendet die in Fig. 5 dargestellte ODER- Schaltung ebenfalls nur zwei MOS-Transistoren, so daß die Schal­ tung mit hohem Integrationsgrad verwirklicht werden kann.

Fig. 7 ist eine schematische Darstellung einer UND-Schaltung mit drei Eingängen, die eine weitere Ausführungsform der vor­ liegenden Erfindung darstellt. Gemäß Fig. 7 weist die UND- Schaltung im Vergleich zu der in Fig. 4 gezeigten Schaltung zu­ sätzlich einen mit dem Transistor 9 zwischen dem Eingangsan­ schluß 51 und dem Ausgangsanschluß 61 in Reihe geschalteten n-Kanal-MOS-Transistor 14 auf. Außerdem ist ein weiterer p-Kanal-MOS-Transistor 13 zwischen dem Ausgangsanschluß 61 und der Masse zum Transistor 10 parallel geschaltet. Die Gates der Transistoren 13 und 14 sind mit einem neu hinzugefügten dritten Eingangsanschluß 53 verbunden.

Im Betrieb gibt die UND-Schaltung ein "H"-Signal vom Ausgangs­ anschluß 61 nur dann ab, wenn an die drei Eingangsanschlüsse 51, 52 und 53 jeweils ein "H"-Signal angelegt ist. Wenn ein "L"- Signal an einen der drei Eingangsanschlüsse 51, 52 und 53 an­ gelegt ist, wird ein "L"-Signal abgegeben.

Fig. 8 ist eine schematische Darstellung einer ODER-Schaltung mit drei Eingängen, die noch eine weitere Ausführungsform der vorliegenden Erfindung darstellt. Gemäß Fig. 8 weist die ODER- Schaltung im Vergleich zu der in Fig. 5 gezeigten Schaltung zu­ sätzlich einen zwischen dem Eingangsanschluß 51 und dem Aus­ gangsanschluß 61 mit dem Transistor 11 in Reihe verbundenen p-Kanal-MOS-Transistor 16 auf. Außerdem ist zwischen dem Aus­ gangsanschluß 61 und der Spannungsversorgung 8 ein weiterer n-Kanal-MOS-Transistor 15 mit dem Transistor 12 parallel ver­ bunden. Die Gates der Transistoren 15 und 16 sind mit einem neu hinzugefügten dritten Eingangsanschluß 53 verbunden.

Im Betrieb gibt die ODER-Schaltung vom Ausgangsanschluß 61 nur dann ein "L"-Signal ab, wenn "L"-Signale an alle drei Eingangs­ anschlüsse 51, 52 und 53 angelegt sind. Ist ein "H"-Signal an einen der drei Eingangsanschlüsse 51, 52 und 53 angelegt, wird das "H"-Signal abgegeben.

Die in Fig. 7 dargestellte UND-Schaltung und die in Fig. 8 dar­ gestellte ODER-Schaltung verwenden jeweils nur vier MOS-Transi­ storen, so daß in diesen Fällen ebenfalls die Anordnung auf dem Halbleitersubstrat einfach ist und die auf dem Halbleitersub­ strat zum Bilden dieser Schaltungen belegte Fläche klein ist.

In den oben beschriebenen Ausführungsformen ist die vorliegende Erfindung auf Logikschaltungen mit zwei oder drei Eingängen an­ gewendet. Die Erfindung kann aber auch auf Logikschaltungen mit vier oder mehr Eingängen angewendet werden.

In diesen in den Fig. 4, 5, 7 und 8 gezeigten Ausführungs­ formen ist der Spannungspegel des Ausgangssignals vom Ausgangs­ anschluß 61 herabgesetzt. So ist zum Beispiel das "H"-Ausgangs­ signal der UND-Schaltung von Fig. 4 durch die Schwellenspannung des Transistors 9 vom Spannungspegel des an den Eingangsan­ schluß 51 angelegten "H"-Signals herabgesetzt. Indessen ist das "L"-Ausgangssignal der ODER-Schaltung von Fig. 5 durch die Schwellenspannung des Transistors 11 vom Spannungspegel des an den Eingangsanschluß 51 angelegten "L"-Signals erhöht. Ist eine Versorgungsspannung von 5 V an diese Schaltungen angelegt, be­ trägt die Schwellenspannung des Transistors 9 bzw. 11 etwa 1,0 V. Dadurch wird die Herabsetzung von etwa 1,0 V Spannungs­ pegel verursacht. Ein hinreichender Spannungspegel als Logik­ signal "H" bzw. "L" kann jedoch erhalten werden. Sollten diese Schaltungen jedoch in einer mehrstufigen Kaskadenschaltung mit­ einander verbunden sein, sollte zum Verhindern der Umkehrung von Logiksignalen aufgrund der Herabsetzung des Spannungspegels vorzugsweise eine Pufferschaltung wie etwa ein Invertierer in die Kaskadenverbindung eingefügt werden. Der Spannungspegel des Logiksignals kann durch das Vorsehen der Pufferschaltung ver­ bessert werden.

Außerdem ist in den in den Fig. 7 und 8 dargestellten Schal­ tungen der Spannungspegel des Ausgangssignals durch die beiden zwischen dem Eingangsanschluß 51 und dem Ausgangsanschluß 61 liegenden Transistoren herabgesetzt. Die durch die beiden Tran­ sistoren verursachte Herabsetzung des Spannungspegels ist grö­ ßer als die durch einen Transistor in der in Fig. 4 bzw. 5 ge­ zeigten Schaltung verursachte Herabsetzung. Der als das Logik­ signal "H" bzw. "L" erforderliche Spannungspegel kann jedoch selbst in diesen Fällen erhalten werden. Zum Vorsehen einer Logikschaltung mit mehreren Eingängen sollte die Serienverbin­ dung von drei oder mehr Transistoren jedoch zwischen dem Ein­ gangsanschluß 51 und dem Ausgangsanschluß 61 entsprechend vor­ gesehen werden. In diesem Falle sollte der Transistor so ausge­ legt sein, daß die Schwellenspannung der die Reihenverbindung darstellenden Transistoren zum Verhindern der Umkehr der Logik­ signale aufgrund der Herabsetzung des Spannungspegels klein ist.

Wie oben beschrieben ist, weist die erfindungsgemäße Logik­ schaltung mindestens einen ersten, mit einem ersten Eingang und dem Ausgang verbundenen Feldeffekttransistor eines bestimmten Leitungstyps und mindestens einen zweiten, mit dem Ausgang und dem Bezugsspannungspunkt verbundenen Feldeffekttransistor des entgegengesetzten Leitungstyps auf. Die Steuerelektroden des ersten und zweiten Feldeffekttransistors sind zusammen mit einem zweiten Eingang verbunden. Die Logikschaltung führt arith­ metische Operationen als eine UND-Schaltung oder eine ODER- Schaltung mit mindestens zwei Eingängen aus. Damit kann die Zahl der zum Bilden dieser Logikschaltungen erforderlichen Ein­ richtungen im Vergleich zu anderen Schaltungen reduziert wer­ den, wodurch die Anordnung auf dem Halbleitersubstrat verein­ facht und die mit diesen Schaltungen belegte Fläche reduziert werden kann.

Claims (4)

1. Logikschaltung zum Ausführen einer arithmetischen Operation, die als integrierte Halbleiterschaltung auf einem Halbleitersub­ strat gebildet ist, gekennzeichnet durch
mindestens eine erste und eine zweite Eingangseinrichtung (51, 52), von denen jede extern angelegte, einen ersten und einen zweiten logischen Zustand darstellende Logikeingangssignale zweier einander entgegengesetzter Spannungspegel für die arith­ metische Operation empfängt;
eine Ausgangseinrichtung (61) zum Abgeben eines ein Ergebnis der arithmetischen Operation darstellenden Ausgangssignals;
einen Bezugsspannungspunkt (GND, 8) mit einem vorbestimmten, den ersten oder den zweiten logischen Zustand darstellenden Spannungspegel;
mindestens eine zwischen der ersten Eingangseinrichtung (51) und der Ausgangseinrichtung (61) liegende erste Feldeffektein­ richtung (9, 11) eines bestimmten Leitungstyps mit einer er­ sten Elektrode, einer zweiten Elektrode und einer Steuerelek­ trode, wobei die erste Elektrode der ersten Feldeffekteinrich­ tung (9, 11) so verbunden ist, daß sie das an die erste Ein­ gangseinrichtung (51) angelegte Signal empfängt,
die zweite Elektrode der ersten Feldeffekteinrichtung (9, 11) so verbunden ist, daß sie ein Signal an die Ausgangseinrichtung (61) anlegt, und
die Steuerelektrode der ersten Feldeffekteinrichtung (9, 11) so verbunden ist, daß sie das an die zweite Eingangseinrichtung (52) angelegte Signal empfängt; sowie
mindestens eine zwischen der Ausgangseinrichtung (61) und dem Bezugsspannungspunkt (GND, 8) liegende zweite Feldeffektein­ richtung (10, 12) des entgegengesetzten Leitungstyps mit einer ersten Elektrode, einer zweiten Elektrode und einer Steuerelek­ trode, wobei die erste Elektrode der zweiten Feldeffekteinrich­ tung (10, 12) so verbunden ist, daß sie ein Signal an die Aus­ gangseinrichtung (61) anlegt,
die zweite Elektrode der zweiten Feldeffekteinrichtung (10, 12) so verbunden ist, daß sie vom Bezugsspannungspunkt (GND, 8) die vorbestimmte Spannung empfängt, und
die Steuerelektrode der zweiten Feldeffekteinrichtung (10, 12) so verbunden ist, daß sie das an die zweite Eingangseinrichtung (52) angelegte Signal empfängt.

2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie weiterhin
eine dritte Eingangseinrichtung (53) zum Empfangen der Logik­ eingangssignale;
eine zwischen der ersten Feldeffekteinrichtung (9, 11) und der Ausgangseinrichtung (61) liegende dritte Feldeffekteinrichtung (14, 16) des bestimmten Leitungstyps mit einer ersten Elektrode, einer zweiten Elektrode und einer Steuerelektrode, wobei
die erste Elektrode der dritten Feldeffekteinrichtung (14, 16) mit der zweiten Elektrode der ersten Feldeffekteinrichtung (9, 11) verbunden ist,
die zweite Elektrode der dritten Feldeffekteinrichtung (14, 16) mit der Ausgangseinrichtung (61) verbunden ist und
die Steuerelektrode der dritten Feldeffekteinrichtung (14, 16) so verbunden ist, daß sie ein an die dritte Eingangseinrichtung (53) angelegtes Signal empfängt; sowie
eine zwischen der Ausgangseinrichtung (61) und dem Bezugsspan­ nungspunkt (GND, 8) liegende vierte Feldeffekteinrichtung (13, 15) des entgegengesetzten Leitungstyps mit einer ersten Elek­ trode, einer zweiten Elektrode und einer Steuerelektrode, wobei die erste Elektrode der vierten Feldeffekteinrichtung (13, 15) mit der Ausgangseinrichtung (61) verbunden ist,
die zweite Elektrode der vierten Feldeffekteinrichtung (13, 15) mit dem Bezugsspannungspunkt (GND, 8) verbunden ist und
die Steuerelektrode der vierten Feldeffekteinrichtung (13, 15) so verbunden ist, daß sie ein an die dritte Eingangseinrichtung (53) angelegtes Signal empfängt,
aufweist.

3. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der bestimmte Leitungstyp der n-Typ ist,
der entgegengesetzte Leitungstyp der p-Typ ist und
der Bezugsspannungspunkt die Masse aufweist.

4. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der bestimmte Leitungstyp der p-Typ ist,
der entgegengesetzte Leitungstyp der n-Typ ist und
der Bezugsspannungspunkt die Spannungsversorgung (8) aufweist.