DE2919569C2 - Inverter-Pufferschaltung - Google Patents
Inverter-PufferschaltungInfo
- Publication number
- DE2919569C2 DE2919569C2 DE2919569A DE2919569A DE2919569C2 DE 2919569 C2 DE2919569 C2 DE 2919569C2 DE 2919569 A DE2919569 A DE 2919569A DE 2919569 A DE2919569 A DE 2919569A DE 2919569 C2 DE2919569 C2 DE 2919569C2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- terminal
- source
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Inverter-Pufferschaltung
mit einer Inverterstufe, die einerseits zwischen einen Signaleingang und einen ersten und zweiten Zwischenanschluß und andererseits zwischen einen Stromversor-
gungsanschluß und einen gemeinsamen Pctentialpunkt
geschaltet ist, und mit einer Pufferschaltung, die zwischen die beiden Zwischenanschlüsse und einen
Signalausgangsanschluß und ferner zwischen den Stromversorgungsanschluß und den gemeinsamen Po
tentialpunkt geschaltet ist, wobei die Inverterstufe
besteht aus einem ersten Feldeffekttransistor mit isoliertem Gatter vom Anreicherungs-Typ, dessen
Gatter mit dem Eingangsanschluß verbunden ist, dessen Quelle mit dem gemeinsamen Potentialpunkt verbun
den ist und dessen Senke mit einem Verzweigungspunkt
verbunden ist, der seinerseits mit dem zweiten
Zwischenanschluß gekoppelt ist, einem zweiten Feldeffekttransistor mit isoliertem Gatter vom Verarmungstyp, dessen Quelle mit dem Verzweigungspunkt und
dessen Senke mit dem Stromversorgungsanschluß verbunden sind, einem fünften Feldeffekttransistor mit
isoliertem Gatter vom Verarmungs-Typ, dessen Gatter mit dem Eingangsanschluß, dessen Quelle mit dem
ersten Zwischenanschluß und dessen Senke mit dem
Stromversorgungsanschluß verbunden ist, und einem
sechsten Feldeffekttransistor mit isoliertem Gatter vom Anreicherungs-Typ, dessen Gatter mit dem Verzweigungspunkt, dessen Quelle mit dem gemeinsamen
Potentialpunkt und dessen Senke mit dem ersten
J5 Zwischenanschluß verbunden ist, und wobei die
Pufferstufe besteht aus einem dritten Feldeffekttransistor mit isoliertem Gatter vom Anreicherungs-Typ,
dessen Gatter mit dem ersten Zwischenanschluß, dessen Quelle mit dem gemeinsamen Potentialpunkt und
dessen Senke mit dem Ausgangsanschluß verbunden ist, und einem vierten Feldeffekttransistor mit isoliertem
Gatter vom Anreicherungs-Typ, dessen Gatter mit dem zweiten Zwischenanschluß, dessen Quelle mit dem
Ausgangsanschluß und dessen Senke mit dem Strom-
Eine Schaltung dieser Art ist z. B. zum Umwandeln eines TTL (Transistor-Transistor-Logik) Eingangssignals in ein Ausgangssignal auf MOS-Pägel geeignet. Bei
einer bekannten Schaltung der eingangs genannten Art
(IBM-Technical Disclosure Bulletin, Vol. 19, Nr. 3,
Aug. 1976, Seite 922 bis 923, Fig. 1) besteht nun zwar vielleicht in geringerem Maße als bei einfacheren
Schaltungen, aber immer doch noch in störendem Ausmaß der Nachteil, daß das Eingangssignal das
Ausgangssignal direkt nachteilig beeinflussen kann, daß also keine ideale Abpufferung erreicht wird. Das
Ausgangssignal wird nämlich nicht auf einem ausreichend hohen Pegel gehalten, wenn das untere Niveau
des Eingangssignals höher ist als der Schwellenpegel
des ersten Feldeffekttransistors. In diesem Falle leitet
nämlich dieser Transistor auch dann zumindest in einem nicht zu vernachlässigenden Ausmaß, wenn das
Eingangssignal sich auf dem unteren Niveau befindet. Das Ausgangssignal ändert sich in diesem Falle bei
Änderung des Eingangsignals mehr oder weniger kontinuierlich.
Ein solches Verhalten ist natürlich unerwünscht. Das Ausgangssignal soll, je nach Eingangssignal, einen von
zwei möglichen Pegeln annehmen. Nur so können Signale, die entsprechend den beiden logischen Werten
0 und 1 zwei verschiedene elektrische Pegel annehmen können, durch eine Inverter-Pufferschaltung vernünftig
weiterverarbeitet werden.
Die Aufgabe der Erfindung besteht darin, eine Inverter-Pufferschaltung zu schaffer.; die aus einer
Vielzahl von Feldeffekttransistoren mit isoliertem Gatter zusammengesetzt ist, deren Ausgangssigna]
möglichst frei von nachteiliger direkter Beeinflussung durch das Eingangssignal ist und die eine kleine
Eingangskapazität aufweist
Die erfindungsgemäße Lösung besteht darin, daß die Inverterstufe ferner aufweist einen siebten Feldeffekttransistor
mit isoliertem Gatter vom Anreicherungs-Typ, dessen Gatter mit dem ersten Zwischenanschluß,
dessen Quelle mit dem gemeinsamen Potentialpunkt und dessen Senke mit dem zweiten Zwischenanschluß
verbunden ist, und einen achten Feldeffekttransistor mit isoliertem Gatter vom Verarmungs-Typ, dessen Gatter
mit dem Verzweigungspunkt, dessen Quelle mit dem zweiten Zwischenanschluß und dessen Senke mit dem
Stromversorgungsanschluß verbunden ist
Durch die erfindungsgemäße Schaltung wird der nicht ausreichend hohe Signalpegel am Ausgang des
Eingangsstufeninverters bis auf den Pegel der Versorgungsspannung angehoben, und zwar durch die
Schaltung, die aus den siebten und achten Transistoren besteht Dabei gibt der achte Feldeffekttransistor vom
Verarmungstyp eine Spannung vom Versorgungsspannungspegel an einen Zwischenanschluß auch dann ab,
wenn der Ausgang des Eingangsstufeninverters eiiien unzureichend hohen Signalpegel hat. Auf diese Weise
kann dann der vierte Transistor in ausreichendem Maße leitend gemacht werden, so daß dann ein Signal hohen
Pegels, das dem Versorgungsspannungspegel nahe kommt, am Ausgang abgenommen werden kann.
Die Erfindung wird im folgenden anhand von vorteilhaften Ausführungsformen unter Bezugnahme
auf die Zeichnungen beschrieben.
F i g. 1 zeigt eine bekannte Inverter-Pufferschaltung mit einer bestimmten Anzahl von MOS-Transistoren.
F i g. 2 zeigt schematisch die Eingangs-Ausgangs-Kennlinie
der Inverter-Pufferschaltung nach F i g. 1.
Fig.3 zeigt eine Inverter-Pufferschaltung gemäß
einer ersten Ausführungsform der Erfindung.
Fig.4 zeigt die Eingangs-Ausgangs-Kennlinie der
Schaltung nach F i g. 3.
Fig.5 zeigt eine Inverter-Pufferschaltu;ig gemäß
einer zweiten Ausführungsform der Erfindung.
Zunächst wird anhand der F i g. 1 eine bekannte Inverter-Pufferschaltung beschrieben, um das Verständnis
der vorliegenden Erfindung zu erleichtern. Die Inverter-Pufferschaltung umfaßt eine Inverterstufe, die
zwischen einem Signaleingangsanschluß A ur.d einem ersten und einem zweiten Zwischenanschluß 11 und 12
liegt und die ferner zwischen einem Stromversorgungsanschluß Vcc und einem gemeinsamen Potentialpunkt
liegt, der hier als Masse dargestellt ist. Die Pufferstufe der Schaltung ist zwischen die Zwischenanschlüsse 11
und 12 und einem Signalausgangsanschluß B geschaltet und liegt ferner ebenfalls zwischen dem Stromversorgungsanschluß
Vcc und dem gemeinsamen Potentialpunkt. Die Inverterstufe umfaßt einen ersten MOS-Transistor
Q] vom Anreicherungs-Typ (enhancement type), dessen Gatter mit dem Eingangsanschluß A und
mit dem ersten Zwischenanschluß 11, dessen Quelle mit
dem gemeinsamen Potentialpunkt, und dessen Senke mit einem Verzweigungspunkt 15 verbunden ist,
welches als der Stufensignalausgang für ein invertiertes Signal dient und seinerseits mit dem zweiten Zwischenanschluß
12 verbunden ist Die Inverterstufe umfaßt ferner einen zweiten MOS-Transistor Qi vom Verarmungs-Typ,
dessen Gatter mit dem Verzweigungspunkt 15, dessen Quelle ebenfalls mit dem Verzweigungspunkt
15 und dessen Senke mit dem Stromversorgungsanschluß V« verbunden ist Die Pufferstufe umfaßt einen
ίο dritten MOS-Transistor Q3 vom Anreicherungs-Typ,
dessen Gatter mit dem ersten Zwischenanschluß 11, dessen Quelle mit dem gemeinsamen Potentialpunkt
und dessen Senke mit der Ausgangsklemme B verbunden ist sowie einen vierten MOS-Transistor Q4
vom Anreicherungs-Typ, dessen Gatter mit dem zweiten Zwischenanschluß 12, dessen Quelle mit dem
Ausgangsanschluß B und dessen Senke mit dem Stromversorgungsanschluß V«. verbunden ist
Es ist bekannt daß in einer Schaltung der in F i g. 1 als Beispiel dargestellten Art der erste MOS-Transistor Qj
ein wesentlich größeres Verhältnis von Breite zu Länge aufweisen soll als der zweite MOS-Transistor Qz, wie
dies z.B. in der US-PS 36 49 843 diskutiert wird. Dadurch soll der Verzweigungspunkt 15 auf einem
niedrigen Potential gehalten werden, wenn dem Eingangsanschluß A ein Eingangssignal A\ von hohem
Pegel zugeführt wird. Das Eingangssignal A\ kann das
dem Ausgangsanschluß B zugeführte Ausgangssignal B\ direkt nachteilig beeinflussen, wie dies in Fig.2
angedeutet ist Dies bedeutet daß das Ausgangssignal B\ nicht auf ausreichend hohem Pegel gehalten wird,
wenn das untere Niveau des Eingangssignals A\ höher ist als der Schwellenpegel des ersten MOS-Transistors
Q\. Da der erste MOS-Transistor Q1 einen breiten
Bereich hat, erleidet das Eingangssignal A\ eine große Eingangskapazität aufgrund der Transistoren Q\ und Qi,
obwohl das Verhältnis von Breite zu Länge des dritten und vierten MOS-Transistors Qi bzw. Qa unwesentlich
ist.
Bei der in Fig.3 dargestellten Inverter-Pufferschaltung
gemäß einer ersten Ausführungsform der Erfindung sind gleiche bzw. entsprechende Teile wie in
F i g. 1 mit den gleichen Bezugszeichen bezeichnet Das Gatter des ersten MOS-Transistors Qi und der
Verzweigungspunkt 15 sind nicht direkt mit dem ersten bzw. zweiten Zwischenanschluß 11 bzw. 12 verbunden.
Die Inverterstufe umfaßt einen fünften MOS-Transistor Qs vom Verarmungs-Typ, dessen Gatter mit dem
Eingangsanschluß A, dessen Quelle mit dem ersten Zwischenanschluß 11 und dessen Senke mit dem
Stromversorgungsanschluß V„ verbunden ist. Ein
sechster MOS-Transistor Qe vom Anreicherungs-Typ hat ein mit dem Verzweigungspunkt 15 verbundenes
Gatter, eine mit dem gemeinsamen Potentialpunkt verbundene Quelle und eine mit dem ersten Zwischenanschluß
11 verbundene Senke. Ein siebter MOS-Transistor Qi vom Anreicherungs-Typ hat ein mit dem ersten
Zwischenanschluß 11 verbundenes Gatter, eine mit dem gemeinsamen Potentialpunkt verbundene Quelle und
eine mit dem zweiten Zwischenanschluß 12 verbundene Senke. Ein achter MOS-Transistor Qg vom Verarmungs-Typ
hat ein mit dem Verzweigungspunkt 15 verbundenes Gatter, eine mit dem zweiten Zwischenanschluß
12 verbundene Quelle und eine mit dem
b=> Stroniversorgungsanschluß Vn-verbundene Senke.
Bei der in F i g. 3 dargestellten Schaltung wirken der erste und der zweite MOS-Transistor Q, und Q2, der
sechste und fünfte MOS-Transistor Q4, und Qs und der
siebte und achte MOS-Transistor Qj und Qa jeweils
paarweise derart zusammen, daß sie eine partielle Inverterstufe bilden. Es ist deshalb erforderlich, daß der
erste, fünfte und siebte MOS-Transistor Qu Q6 bzw. Q7
ein größeres Verhältnis von Breite zu Länge aufweisen als die mit ihnen zusammenwirkenden MOS-Transistoren
Q2, Qs bzw. Qg, während das Verhältnis von Breite zu
Länge beim dritten und vierten MOS-Transistor Qj bzw.
Qa nicht kritisch ist. Ein dem Ausgangsanschluß B
zugeführtes Ausgangssignal B' wird von dem dem Eingangsanschluß A zugeführten Eingangssignal A1 nur
wenig direkt nachteilig beeinflußt, da zwei zusätzliche partielle Inverterstufen Qt-Qs und Qr-Qs zwischen
der Pufferstufe Q3—Q4 und der üblichen Inverterstufe Q\ — Q2, die nunmehr als eingangsseitige partielle
Inverterstufe dient, zwischengeschaltet sind. Da das Eingangssignal A\ dem ersten und dem fünften
MOS-Transistor Q\ bzw. Qs zugeführt wird, von denen
der Transistor Q5 mit einer sehr viel schmaleren Fläche
als der Transistor Q3 ausgeführt werden kann, kann die
Eingangskapazität deutlich herabgesetzt werden. Es ist jedoch unvermeidlich, daß die dargestellte Inverter-Pufferschaltung
eine Schaltverzögerungszeit aufweist, die etwas größer ist als bei der bekannten Inverter-Pufferschaltung,
und zwar aufgrund der beiden zwischengeschalteten partiellen Inverterstufen Q6-Q5 und Qi-Qi,
durch die das invertierte Signal letztlich der Pufferstufe Qs—Q* zugeführt wird.
Wie aus F i g. 4 ersichtlich, ist die Eingangs-Ausgangs-Kennlinie der Schaltung gemäß F i g. 2 ausgezeichnet.
Das Ausgangssignal B' hat einen ausreichend hohen Pegel auch dann, wenn der untere Pegel des
Eingangssignals A1 höher liegt als der Schwellenpegel
des ersten MOS-Transistors Qt.
Bei der in F i g. 5 dargestellten zweiten Ausführungs-
Bei der in F i g. 5 dargestellten zweiten Ausführungs-
■> form der Erfindung sind gleiche bzw. entsprechende
Teile mit gleichen Bezugszeichen bezeichnet wie in Fig.3. Die Pufferstufe dieser Schaltung umfaßt
zusätzlich zu dem dritten und vierten MOS-Transistor Qs und Qt einen neunten MOS-Transistor Q9 vom
κι Anreicherungs-Typ, dessen Gatter direkt mit dem Verzweigungspunkt 15, dessen Quelle mit dem Ausgangsanschluß
B und dessen Senke mit de<n Stromversorgungsanschluß V1x verbunden ist. Der neunte
MOS-Transistor Qg braucht kein großes Verhältnis von
Breite zu Länge aufweisen.
Die Schaltung gemäß Fig.5 weist ebenfalls die in
bezug auf F i g. 3 und 4 beschriebenen Eigenschaften auf. Außerdem hat diese Schaltung aber eine kleinere
Schaltverzögerungszeit als die bekannte lnverter-Puf-
2» ferschaltung, da dem neunten MOS-Transistor Q9 das
invertierte Signal direkt von der eingangsseitigen partiellen Inverterstufe, die aus dem ersten und zweiten
MOS-Transistor Qi und Q2 besteht, zugeführt wird.
Die Erfindung ist nicht auf die Einzelheiten der j dargestellten Ausführungsformen beschränkt, und zahlreiche
Änderungen und Ausgestaltungen sind im Rahmen der Erfindung möglich. Beispielsweise kann die
erfindungsgemäße Inverter-Pufferschaltung anstatt mit N-Kanal-MOS-Transistoren auch aus P-Kanal-MOS-Transistoren
aufgebaut sein.
Hierzu 1 Blatt Zeichnuntien
Claims (3)
1. Inverter-Pufferschaltung mit einer Inverterstufe. die einerseits zwischen einen Signaleingang und
einen ersten und zweiten Zwischenanschluß und andererseits zwischen einen Stromversorgungsanschluß und einen gemeinsamen Potentialpunkt
geschaltet ist,
und mit einer Pufferschaltung, die zwischen die beiden Zwischenanschlüsse und einen Signalausgangsanschluß und ferner zwischen den Stromversorgungsanschluß und den gemeinsamen Potentialpunkt geschaltet ist,
wobei die Inverterstufe besteht aus einem ersten Feldeffekttransistor mit isoliertem Gatter vom
Anreicherungs-Typ, dessen Gatter mit dem Eingangsanschluß verbunden ist, dessen Quelle mit dem
gemeinsamen Potentialpunkt verbunden ist und dessen Senke mit einem Verzweigungspunkt verbunden ist, der seinerseits mit dem zweiten
Zwischenanschluß gekoppelt ist, einem zweiten Feldeffekttransistor mit isoliertem Gatter vom
Verarmungstyp, dessen Quelle mit dem Verzweigungspunkt und dessen Senke mit dem Slromversorgungsanschluß verbunden sind, einem fünften
Feldeffekttransistor mit isoliertem Gatter vom Verarmungs-Typ, dessen Gatter mit dem Eingangsanschluß, dessen Quelle mit dem ersten Zwischenanschluß und dessen Senke mit dem Stromversorgungsanschluß verbunden ist, und einem sechsten
Feldeffekttransistor mit isoliertem Gatter vom Anreicherungs-Typ, dessen Gatter mit dem Verzweigungspunkt, dessen Quelle mit dem gemeinsamen Potentialpunkt und dessen Senke mit dem
ersten Zwischenanschluß verbunden ist,
und wobei die Pufferstufe besteht aus einem dritten Feldeffekttransistor mit isoliertem Gatter vom
Anreicherungs-Typ, dessen Gatter mit dem ersten Zwischenanschluß, dessen Quelle mit dem gemeinsamen Potentialpunkt und dessen Senke mit dem
Ausgangsanschluß verbunden ist, und einem vierten Feldeffekttransistor mit isoliertem Gatter vom
Anreicherungs-Typ, dessen Gatter mit dem zweiten Zwischenanschluß, dessen Quelle mit dem Ausgangsanschluß und dessen Senke mit dem Stromversorgungsanschluß verbunden ist, dadurch gekennzeichnet, daß die Inverterstufe ferner
aufweist einen siebten Feldeffekttransistor (Q 7) mit isoliertem Gatter vom Anreicherungs-Typ, dessen
Gatter mit dem ersten Zwischenanschluß (11), dessen Quelle mit dem gemeinsamen Potentialpunkt
und dessen Senke mit dem zweiten Zwischenanschluß (12) verbunden ist, und einen achten
Feldeffekttransistor (Q 8) mit isoliertem Gatter vom
Verarmungs-Typ, dessen Gatter mit dem Verzweigungspunkt (15), dessen Quelle mit dem zweiten
Zwischenanschluß und dessen Senke mit dem Stromversorgungsanschluß f V«) verbunden ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Pufferstufe weiterhin aufweist
einen neunten Feldeffekttransistor (Qg) mit isoliertem Gatter vom Anreicherungs-Typ, dessen Gatter
mit Verzweigungspunkt (15), dessen Quelle mit dem Ausgangsanschluß (B) und dessen Senke mit dem
Stromversorgungsanschluß (V1x) verbunden sind.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abmessung des fünften
Transistors (Q^ kleiner als die des dritten
Transistors (Q 3) ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6149178A JPS54152454A (en) | 1978-05-22 | 1978-05-22 | Mos inverter buffer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2919569A1 DE2919569A1 (de) | 1979-11-29 |
DE2919569C2 true DE2919569C2 (de) | 1982-11-04 |
Family
ID=13172608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2919569A Expired DE2919569C2 (de) | 1978-05-22 | 1979-05-15 | Inverter-Pufferschaltung |
Country Status (3)
Country | Link |
---|---|
US (2) | US4264829A (de) |
JP (1) | JPS54152454A (de) |
DE (1) | DE2919569C2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2929383A1 (de) * | 1979-07-20 | 1981-02-12 | Ibm Deutschland | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren |
US4307308A (en) * | 1979-11-19 | 1981-12-22 | Gte Laboratories Incorporated | Digital signal conversion circuit |
JPS56131212A (en) * | 1980-03-18 | 1981-10-14 | Nec Corp | Mos type semiconductor integrated circuit |
DE3026951A1 (de) * | 1980-07-16 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis |
US4395645A (en) * | 1980-12-05 | 1983-07-26 | International Telephone And Telegraph Corporation | Mosfet logic inverter buffer circuit for integrated circuits |
US4489246A (en) * | 1980-12-24 | 1984-12-18 | Fujitsu Limited | Field effect transistor logic circuit having high operating speed and low power consumption |
US4835419A (en) * | 1987-10-30 | 1989-05-30 | International Business Machines Corporation | Source-follower emitter-coupled-logic receiver circuit |
WO1995022204A1 (en) * | 1994-02-14 | 1995-08-17 | Cascade Design Automation Corp. | High-speed solid state buffer circuit and method for producing the same |
JP2001127616A (ja) * | 1999-10-29 | 2001-05-11 | Oki Electric Ind Co Ltd | バッファ回路 |
US7777553B2 (en) * | 2008-04-08 | 2010-08-17 | Infineon Technologies Austria Ag | Simplified switching circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3428903A (en) * | 1965-08-02 | 1969-02-18 | Ibm | Multipurpose logic circuit for performing 254 out of 256 discrete logical combinations of three variables |
US3649843A (en) * | 1969-06-26 | 1972-03-14 | Texas Instruments Inc | Mos bipolar push-pull output buffer |
US3775693A (en) * | 1971-11-29 | 1973-11-27 | Moskek Co | Mosfet logic inverter for integrated circuits |
US3806738A (en) * | 1972-12-29 | 1974-04-23 | Ibm | Field effect transistor push-pull driver |
NL7409101A (nl) * | 1973-07-18 | 1975-01-21 | Intel Corp | Mos besturingsschakeling. |
JPS5198938A (de) * | 1975-02-26 | 1976-08-31 | ||
US3946369A (en) * | 1975-04-21 | 1976-03-23 | Intel Corporation | High speed MOS RAM employing depletion loads |
JPS522266A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Mos push-pull circuit |
JPS526457A (en) * | 1975-07-07 | 1977-01-18 | Hitachi Ltd | Inverter circuit |
US4094012A (en) * | 1976-10-01 | 1978-06-06 | Intel Corporation | Electrically programmable MOS read-only memory with isolated decoders |
US4071783A (en) * | 1976-11-29 | 1978-01-31 | International Business Machines Corporation | Enhancement/depletion mode field effect transistor driver |
US4096398A (en) * | 1977-02-23 | 1978-06-20 | National Semiconductor Corporation | MOS output buffer circuit with feedback |
US4101788A (en) * | 1977-03-18 | 1978-07-18 | Xerox Corporation | Mos buffer circuit |
US4133611A (en) * | 1977-07-08 | 1979-01-09 | Xerox Corporation | Two-page interweaved random access memory configuration |
-
1978
- 1978-05-22 JP JP6149178A patent/JPS54152454A/ja active Pending
-
1979
- 1979-05-15 DE DE2919569A patent/DE2919569C2/de not_active Expired
- 1979-05-17 US US06/039,850 patent/US4264829A/en not_active Expired - Lifetime
-
1980
- 1980-12-12 US US06/215,729 patent/US4446387A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4264829A (en) | 1981-04-28 |
DE2919569A1 (de) | 1979-11-29 |
US4446387A (en) | 1984-05-01 |
JPS54152454A (en) | 1979-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69123383T2 (de) | MOS-Eingangsschaltung | |
DE3689466T2 (de) | Quellenfolger-CMOS-Eingangspuffer. | |
DE2555297A1 (de) | Digitalschaltung mit feldeffekttransistoren | |
DE2929450A1 (de) | Schnelle transistorschaltung mit geringer leistungsaufnahme | |
DE3327260A1 (de) | Schmitt-trigger | |
DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
DE3879004T2 (de) | Empfaengerschaltung mit hysterese. | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE3708499A1 (de) | Digitale gegentakt-treiberschaltung | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE69128911T2 (de) | Symmetrischer Kaskodenstromspiegel | |
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE3051096C2 (de) | ||
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE2430126A1 (de) | Hybride transistorschaltung | |
DE2139170A1 (de) | Binares Addier und Subtrahierwerk | |
DE69209498T2 (de) | Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff | |
DE1953975B2 (de) | Hochgeschwindigkeits-Mehrphasengatter | |
DE68908280T2 (de) | Analogschalter. | |
DE2362098A1 (de) | Integrierter logischer schaltkreis | |
DE3106524A1 (de) | "differentialbelastungsschaltung, die mit feldeffekttransistoren ausgefuehrt ist" | |
DE4308518A1 (de) | BiMOS-Verstärker | |
DE2925331A1 (de) | Schaltung mit doppelzweckanschluss | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAR | Request for search filed | ||
OC | Search report available | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |