DE1953975B2 - Hochgeschwindigkeits-Mehrphasengatter - Google Patents
Hochgeschwindigkeits-MehrphasengatterInfo
- Publication number
- DE1953975B2 DE1953975B2 DE691953975A DE1953975A DE1953975B2 DE 1953975 B2 DE1953975 B2 DE 1953975B2 DE 691953975 A DE691953975 A DE 691953975A DE 1953975 A DE1953975 A DE 1953975A DE 1953975 B2 DE1953975 B2 DE 1953975B2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- polyphase
- output
- inverter stages
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
)5 Die Erfindung bezieht sich auf ein Hochgeschwindigkeits-Mehrphasengatter
und Ausgabepuffer mit Eingangs- und Ausgangsanschlüssen und Taktanschlüssen zum Aufnehmen von Taktsignalen mit mehrphasigem
Taktzyklus, und mit einer Mehrzahl von Inverterstufen, von denen jede einen Eingangstransistor aufweist, einen
Lasttransistor für jede der Invertsrstufen, und einen Entkopplungstransistor für jede der Inverterstufen,
wobei jeweils eine Leitungselektrode der Entkopplungstransistoren mit einer gemeinsamen elektrischen
Verbindungsstelle verbunden ist, welche durch erste Elektroden des leitenden Kanals des Lasttransistors und
des Eingangstransistors jeder der Inverterstufen gebildet ist, die zweite Elektrode des leitenden Kanals des
Eingangstransistoro jeder der Inverterstufen jeweils mit
■30 den Taktanschlfissen verbunden ist, und der Eingangstransistor jeder der Inverterstufen auf ein der
zugehörigen Steuerelektrode zugeführtes Eingangsinformationssignal anspricht.
Bekannte NOR- und NAND-Logikschaltungen wie z.B. das in Fig. 1 dargestellte NAND-Gatter weisen lange Entladungswege auf und sind dementsprechend langsam.
Bekannte NOR- und NAND-Logikschaltungen wie z.B. das in Fig. 1 dargestellte NAND-Gatter weisen lange Entladungswege auf und sind dementsprechend langsam.
Durch die BE-PS 7 15 806 ist eine Logikschaltung bekanntgeworden, die keine Einrichtung zur Pufferung
einer Last am Ausgang aufweist. Die bekannte Logikschaltung besitzt weiter alle Unzulänglichkeiten
bekannter NAND-Gatter und arbeitet in ähnlicher Art und Weise wie das in Fig. I dargetellte NAND-Gatter.
Die Schaltungsanordnung hat sowohl verminderte Schaltgeschwindigkeit als auch verminderte Taktsignalpegel
am diesbezüglichen Ausgangsanschluß, da der Ausgangsanschluß der Anordnung auf einen Schwellenwert
gebracht wird, der positiver als das Taktsignal über
den Leitungskanal eines Transistors ist.
Durch die GB-PS 1130 055 ist ein NAND-Gatter bekanntgeworden, das die gleichen Probleme und
Unzulänglichkeiten aufweist, wie die NAND-Gatter nach der erwähnten BE-PS 7 15 806 und das NAND-Gatter
nach Fig. 1. Ein Ausgangstreibertransistor ist nicht vorgesehen.
Die Logikschaltungen einer Computeranlage müssen in der Regel mit einer gewissen Mindesttaktfrequenz
arbeiten können. Beispielsweise kann die Forderung in bestehen, ein Mehrphasengatter mit Feldeffektelementen
mit einer Taktfrequenz von 1 MHz zu betreiben. Infolge dieser Geschwindigkeitsgrenzen ist darauf zu
achten, daß die SchaJtfunktionen nicht mit einer größeren Anzahl von Auswertelementen ausgeführt ii
werden. Bei zu großer Anzahl der Auswertelemente einer einzigen Funktion wächst die eingeprägte
Kapazität an und die Schaltzeit der Funktion ist erhöht. Die Schaltfunktion kann dann nicht mehr mit der
geforderten Taktfrequenz arbeiten.
Der Erfindung liegt die Aufgabe zugrunde, ein Mehrphasengatter mit Ausgabepuffer der eingangs
beschriebenen Art zu schaffen, welches mit wesentlich erhöhter Schaltgeschwindigkeit arbeitet und bei welchem
die Entladezeit während des Auswertintervalls eines mehrphasigen Taklzyklus verringert ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Ausgangstreibertransistor für jede der Inverterstufen
vorgesehen ist, daß die Ausgangstreibertransistoren jeweils einen leitenden Kanal aufweisen, welcher
zwischen einen Taktanschluß und den Ausgangsanschluß des Mehrphasengatters geschaltet ist, daß die
anderen Leitungselektroden der Entkopplungstransistoren mit einer Steuerelektrode des Ausgangstreibertransistors
verbunden sind, um zu ermöglichen, daß dem J5 Ausgangsanschluß des Mehrphasengatters über den
leitenden Kanal des Ausgangstreibertransistors ein erster Taktsignalpegel während einer ersten Phase des
mehrphasigen Taktzyklus oder ein zweiter Taktsignalpegel während einer zweiten Phase des mehrphasigen
Taktzyklus zugeführt wird.
Zweckmäßige Ausführungsformen bzw. Weiterbildungen der Erfindung gehen aus den Unteransprüchen
hervor.
Durch die erfindungsgemäße Verschaltung von 4r>
Entkopplungs-Feldeffekttransistoren, Ausgangstreiberfeldeffekttransistoren und Kondensatoren ist es möglich,
bekannte komplexe NOR- und NAND-Logikschaltungen in ODER- und UND-Gatter zu zerlegen.
Aufgrund des Vorsehens von Ausgangstreiberfeldeffekttransistoren
können die langen Entladungswege bekannter NOR- und NAND-Gatter reduziert werden.
Dies dient dazu, die Schaltgeschwindigkeit, mit welcher das Mehrphasengatter logische Operationen durchführt,
durch Minimierung der Gesamtkapazität des Eingangstransistorschaltkreises wesentlich zu erhöhen,
wobei die Kapazität anfänglich vor Ausführung der Logikfunktion gylaben werden muß. Darüber hinaus
und aufgrund der Verwendung der Ausgangstreiberfeldeffekttransistoren, wird ein Ausgabepuffer geschaffen,
durch den kapazitive Lasten von den Eingangstransistorschaltungen der logischen Schaltung während
logischer Operationen entkoppelt werden. Demzufolge ist es nicht nötig, daß die Lasten entladen werden
müssen, ehe eine logische Operation durchgeführt M werden kann. Fernei ermöglicht das Vorhandensein der
Ausgangstreiberfeldeffekttransistoren und Bootstrap-Kondensatoren, daß die Ausgangsanschlüsse des Mehrphasengatiers
auf den vollen Spannungspegel des mehrphasigen Taktsignal über die Leitungskanäle
einiger der Ausgangstreibertransistoren gebracht werden können anstatt auf eine Spannung, welche einen
Schwellenwert darstellt, der negativer als der Spannungspegel des Taktsignals ist, wie dies beispielsweise
bei den Anordnungen nach der BE-PS 7 15 806 und der GB-PS 11 30 055 der Fall ist.
Das Hochgeschwindigkeits-Mehrphasengatter gemaß der Erfindung wird mit einer bestimmten Frequenz
getaktet. Es arbeitet in mehreren, von der zusammengesetzten Schaltfunktion abgetrennten Einzelfunktionen,
wobei jede Funktion mit mehreren Auswertelementen ausgeführt ist, und weist zwischen den Einzelfunktionen
und dem Ausgangsanschluß angeordnete Pufferelemente auf, die gemäß der Schaltlogik die einzelnen
Funktionen so kombinieren, daß die zusammengesetzte Schaltfunktion gebildet wird.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. In der Zeichnung zeigt
Fig. 1 eine Ausführungsform ei: .es bekannten
NAND-Gatters (Und-Nicht-Gatters) mit relativ niedriger Taktfrequenz,
Fig.2 eine Ausführungsform eines Hochgeschwindigkeif^-Mehrphasengatters,
das die Begrenzungen der Anordnung nach Fi g. 1 überwindet, und
Fig.3 eine zweite Ausführungsform eines solchen
Hochgeschwindigkeits-Mehrphasengatters.
Fig. 1 zeigt eine schematische Darstellung eines Mehrphasen-Und-Nicht-Gatters 1 mit acht Eingängen
A bis H. Wenn alle Eingänge während der Zeit Φ3 gleich
»Eins« (negativ) sind, so wird der Ausgang des Kondensators 2 über den Reihenwiderstand der acht
MOS-Elemente 3 bis 10 entladen. Dadurch wird eine relativ lange Zeitspanne zur Entladung des Kondensators
benötigt.
Die Erhöhung der Taktfrequenz des Gatters 1 durch größere Logikelemente ist möglich, aber unpraktisch. In
der Darstellung sind zwar lediglich 8 Elemente zur Bildung einer Und-Nicht-Schaltfunktion vorgesehen,
doch lassen sich auch andere Schaltfunktionen mit einer anderen Anzahl Elemente zur Darstellung eines
Mehrphasengatters mit relativ geringer Schaltgeschwindigkeit verwenden.
Im Ausführungsbeispiel sind P-Ieitende Feldeffekteiemente
vorgesehen, an deren Stelle sich jedoch auch N-Ieitende Elemente verwenden lassen. Ebenso können
die MOS-Elemente im Ausführungsbeispiel auch durch MNS-, MNOS- und andere Feldeffektelemente mit
Verstärkungseffekt ersetzt werden.
Fig.2 zeigt eine Ausführungsform eines Vier-Pbasen-Auswertsystems
20, das mit bedeutend höherer Freqjenz als dasjenige nach der Ausführungsform in
Fig. 1 getaktet werden kann. Und-Nichl-Gatter, die
z.B., wie in Fig. I gezeigt, eine zusammengesetzte Schaltfunktion aufweisen, werden in einzelne Und-Nicht-Gatter
21 und 22 unterteilt, die die Schaltfunktionen ABCDbzw. EFGHAusführen.
Die Ausgänge der einzelnen Und-Nicht-Funkiionen 21 und 22 sind als Oder-Schallung an den Ausgangsanschluß
23 des Mehrphasengatters 20 3e!egt und
erzeugen die zusammengesetzte Und-Nicht-Schaltfunktion ABCDEFGH. Man erhält somit den gleichen
Ausgang wie bei dem erheblich langsameren Mehrphasengatter
nach Fig. 1, ohne daß der geringe Strombedarf und die hohe Packungsdichte einer Mehrphasen-Logikschaltung
geopfert werden müssen.
Die einzelnen Und-Nichl-Funktionen 21 und 22 sind über Puffergatter 24 und 25 als Oder-Gatter geschaltet.
Das Puffergatter 24 enthält ein MOS-F.lemcnt 26, wobei ein Kondensator 27 zwischen dessen Steuerelektrode 28
und dessen Ausgangselektrode 29 geschaltet ist und die Spannung der Ausgangselektrode auf die Steuerelektrode
zurückkoppelt. Eine solche Anordnung wird auch als »Bootstrap«-Verbindung bezeichnet. Der anderen
Elektrode 30 wird das Taktsignal Φ4 .,, zugeführt.
Bei den Puffergattern nach den Fr i g. 2 und 3 ist ein
Rückkopplungskondcnsator zwischen die Ausgangselektrode und die Steuerelektrode eines MOS-Elementes
gelegt, an dessen anderer Elektrode ein Taktsignal zugeführt wird.
Der Kondensator wird je nach den Bedingungen be-
und entladen, wodurch das MOS-FJement als Funktion der Initialspannung des Kondensators und der erhöhten
Spannung, die vor, der Aissgarigsclcfcirode über -Jen
Kondensator zur Steuerelektrode des Elementes zurückgekoppelt wird, eingeschaltet wird. Die
Ausgangselektrode wird bis auf etwa die Spannung der Taktquelle in Abhängigkeit von der endgültigen
Kondensatorspannung ausgesteuert.
Die Steuerelektrode 28 steht außerdem mit der Elektrode 31 des MOS-Elementes 32 in Verbindung,
dessen andere Elektrode 33 mit dem AusgangsanschkiB 34 der Und-Nicht-Funktion 21 und mit der Spannungsquelle — V über das MOS-Element 35 verbunden ist.
Der Steuerelektrode 36 des MOS-Elementes 35 wird das Taktsignal Φι * >
zugeführt. Der andere Anschluß 37 der Und-Nicht-Funktion 21 erhält ebenfalls das
Taktsignal Φι .2.
Es ist ein weiteres Ausgangselement 38 vorgesehen, das es erlaubt, den Ausgang (ABCD) der Und-Nicht-Funktion
21 unabhängig vom Ausgang (ABCDEFGH) des Mehrphasengatters 20 zu verwenden. Beispielsweise
kann die /ASCD-Funktion in einer Hochgeschwindigkeits-Logikschaltung
Anwendung finden.
Das Puffergatter 25 enthält einen kondensator 40, der zwischen die Ausgangselektrode 41 und die
Steuerelektrode 42 des MOS-Elementes 43 geschaltet ist und die Spannung der Ausgangselektrode auf die
Steuerelektrode zurückkoppelt, wie bereits beim Puffergatter 24 erwähnt. Die Elektrode 44 des Elementes 43
erhält ein Taktsignal Φα .1 zugeführt. Die Steuerelektrode
42 liegt über das MOS-Element 46 anvAusgangsanschluB
45 der Und-Nicht-Funktion 22 (EFGH)und über die MOS-Elemente 46 und 47 an der Spannungsquelle
- V.
Den Steuerelekfoden 48 und 49 der Elemente 46 und 47 wird das Taktsignal Φ2-3 bzw. Φ;^2 zugeführt. Der
Anschluß 50 der Und-Nicht-Funktion 22 erhält das Taktsignal Φι- 2.
Während des Betriebes wird während der Zeit Φ2 die
(nicht gezeigte) eingeprägte Kapazität jeder Schaltfunktio.i 21 bzw. 22 vorgeladen, indem annähernd die
Spannung — V den Anschlüssen 34 und 45 der Funktionen zugeführt wird. Die Spannung, etwa - V,
gelangt außerdem auf die Steuerelektroden 28 und 42 der MOS-Elemente 46 und 43 und bringt die
Ausgangselektroden 29 und 41 auf das Potential von Φί»ι. das während der Zeit Φ2 dem Massepotential
entspricht. Das bedeutet also, daß die eingeprägten Kapazitäten 52 und 51 nach Masse entladen werden.
Gleichzeitig werden die Kondensatoren 27 und 40 auf etwa — Vaufgeladen.
Während der Zeit Φ) wird der Schaltzustand der
Und-Nicht-Funktion 21 und 22 ausgewertet und die
Kondensatoren 27 und 40 werden in Funktion des Schalizustandcs der Funktionen (ABCD) und (EFGH)
entladen. Wenn z. B. ABCD gleich »Eins« ist, wird der
(ASCO-kein-Signal)-Kondensator 27 nach Masse enlladen.
Der Kondensator 40 wird entladen, wenn EFGH gleich »Null« ist.
Wenn die .Schaltfunktionen ABCD und EFGH gleich
»Eins« sind, bleiben die Kondensatoren 27 und 40 zu Beginn der Zeit Φα , \ geladen, während der Ausgangsanschluß
23 durch das Φα 1 i-Taktsignal über die
Puffergatter 24 und 25 eingeschaltet, d. h. negativ ist. Die
Rückkopplung des Ausganges des Puffergatlers auf die Steuerelcktroden 28 und 42 der MOS-Elemente 46 und
43 über 'lic Kondensatoren 27 und 40 erlaubt es, den AusgangsanschlulJ 23 auf den Wert des Taktsignals
Φλ . ι auszusteuern.
Beim gezeigten Ausführungsbcispiel sei angenommen,
daß das Taktsignal Φα ^t eine negative (»Eins«)
Spannung aulweist, die um mindestens eine Ansprechschwellc negativer ist als die Spannung - K Die
anderen Taktsignale haben entsprechende Spannungswerte während ihrer »FJns«-Perioden. Während der
Intervalle »Null« wiesen die Taktsignale Spannungen auf, die etwa dem Massepotential entsprechen.
Wenn die l.ogikfunktionen zu Beginn der Zeit Φ*, \
gleich ».Null« (an Masse) A^aren, so bleibt der
Ausgang'-inschluß 23 an Masse. Wie bereits oben gezeigt, bleibt der Ausgangsanschluß 23 nur dann an
Masse, wenn alle Schaltcingänge A bis H während der Auswertzeit gleich »Eins« sind.
Die am Alisgangsanschluß 23 erzeugte zusammengesetzte Und-NiehtSchaltfunktion ist die Oder-Schaltung
der Ausgänge, die an den Anschlüssen 34 und 45 auftreten (ABCD und EFGH). Gemäß der Booleschen
Algebra laßt sich diese Ausgangsfunktion als ABC- DEFGH darstellen.
Bei der Ausführungsform nach Fig. 2 sind zwar die
Ausgange der einzelnen Gatter durch Parallelschaltung der Puffergatter zwischen einem gemeinsamen Taktsignal
und einem gemeinsamen Ausgangsanschluß in Oder-Schaltung geschaltet, es ist aber auch möglich, die
Ausgänge der einzelnen Funktionen als Und-Gatter zu schalten, indem die Puffergatter zwischen einem
gemeinsamen Ausgangsanschluß und einem Taktsignal in Reihe geschaltet werden. F i g. 3 zeigt eine schematische
Darstellung einer zusammengesetzten Und-Funktion. die mit einer anderen Funktion als Oder-Gatter
geschaltet ist. Bis auf die Lage der Puffergatter und der Anzahl der Gatter jeder einzelnen Schaltfunktion
stimmen die Schaltungselemente im wesentlichen mit denjenigen nach F i g. 2 überein.
Das Mehrphasengatter 59 enthält eine einzelne
Und-Nicht-Funktion 58 (ABC) am AusgangsanschluB 60. eine Und-Nicht-Funktion 57 (DEF)am Ausgangsanschluß
61 und eine Und-Nicht-Funktion 56 (GHJ) am Ausgangsanschluß 62. Das gezeigte Mehrphasengatter
ist vierphasig (Φ,. Φ2. Φϊ, Φα)- Die anderen Anschlüsse
63. 64 und 65 der einzelnen Und-Nicht-Funktionen erhalten das Taktsignal Φι+2- Die Ausgangsanschlüsse
erhalten ebenfalls das Taktsignal Φ,+2 über die
MOS-Elemente 66, 67 und 68, deren Steuerelektroden 59, 70 und 7! ebenfalls das Taktsignal ΦΙ+2 zugeführt
wird.
Die Ausgangsanschlüsse 60, 61 und 62 sind auch mit den Puffergattern 72, 73 ur.d 74 verbunden., und zwar
über die MOS-Elemente 75, 76 und 77, an deren Steuerelektroden 55, 54 und 53 das Taktsignal Φ2 + 3
anliegt. Das Puffergatter 72 enthält das MOS-Element
81. dessen Steuerelektrode 79 über das MOS-Element
75 am Anschluß 60 liegt. Der Kondensator 78 ist zwischen die Steuerelektrode 79 und die Elektrode 93
geschaltet und bildet, wie bereits erwähnt, eine »Bootstrap« Verbindung. Die Elektrode 80 erhält das
Taktsignal 'Iu^. Der Kondensator 82 ist /wischen die
Elektret? 80 und Massepotential oder ein anderes
Bezugspciiential geschaltet.
Die Steuerelektrode 94 des MOS-Elementes 85 im
Puffergatter 73 ist über das MOS-Element 76 an den Anschluß 61 gelegt. Ein Kondensator 83 liegt /wischen
der Steuerelektrode 94 und der Elektrode 84 und bildet cine »Bootstrap«-Verbindung. Die Elektrode 86 steht
mit der Elektrode 93 des MOS-Elementes 81 in Verbindung. Der Kondensator 95 liegt zwischen der
Elektrode 84 und Massepotential.
Das Puffergatter 74 enthält ein MOS-Element 90, dessen Stcuerrleklmdr 9ft über das MOS-Element 77
am Anschluß 62 liegt. Der Kondensator 88 ist /wischen die Steuerelektrode % und die Elektrode 89 geschaltet
und bildet wieder eine »Bootstrapw-Vcrbindung. Die Elektrode 91 steht mit der Elektrode 86 des MOS-Elementes
85 und mit der Elektrode 93 des MOS-Elementes 81 in Verbindung. Der Kondensator 92 ist zwischen
die Elektrode 89 und Masse geschaltet. Der Ausgangsanschluß 87 ist mit der Elektrode 89 verbunden.
Die eingeprägten Kapazitäten der MOS-Elcmente
81, 85 und 90 werden durch die Kondensatoren 82, 95 und 92 wiedergegeben, die bereits erwähnt wurden und
gestricr "Al angedeutet sind.
Die Oder-Gatter-Ausgänge an den Anschlüssen 61 und 62 sind mit dem Ausgang, der am Anschluß 60 über
das Puffergatter 72 auftritt, als Und-Gatter geschaltet.
Die Ausgänge an den Anschlüssen 61 und 62 sind über die Puffergatter 73 und 74 als Oder-Gatter geschaltet.
Damit liegt das Puffergatter 72 in Reihe mit den parallelgeschalteten Puffergattern 73 und 74.
Wenn man die Funktion 56 (CHJ) ignoriert, so tritt
die Funktion ABC + DEF, die sich auch als
(ABC + DEF)darstellen läßt, am Ausgangsanschluß 87
auf. Schließt man jedoch die .Schaltfunktion GH/ein, so
wird die Schaltfunktion am Ausgangsanschluß 87 gleich
ABC ■ (DEF + GHJ), die sich auch als A~BC (DEFGH J)
darstellen läßt, wie in F i g. 3 gezeigt ist.
-, Die Wirkungsweise des Mehrphasengatters 59 nach F i g. 3 stimmt im wesentlichen mit derjenigen des Mehrphasengatters 20 nach F i g. 2 überein. Während der Zeit <I>\ werden die (nicht gezeigten) eingeprägten Kapazitäten der .Schaltfunktionen ABC. DEF, GHJ
-, Die Wirkungsweise des Mehrphasengatters 59 nach F i g. 3 stimmt im wesentlichen mit derjenigen des Mehrphasengatters 20 nach F i g. 2 überein. Während der Zeit <I>\ werden die (nicht gezeigten) eingeprägten Kapazitäten der .Schaltfunktionen ABC. DEF, GHJ
κι vorgeladen.
Während der Zeit Φι werden die Ausgangselcktroden
93, 84 und 89 mit den Kondensatoren 82,95 und 92 nach Masse entladen, wenn die Elemente 81, 85 und 90
eingeschaltet sind. Die Kondensatoren 78, 83 und 88
is werden etwa um einen Schwellwcrt positiver als das
Taktsignal Φ\, > aufgeladen.
Während der Zeit Φι werden^ die SchaUzuständc der
I incl-Nirhl-Fiinlctifini-n ARC. DFF 'und GHJ ausgewertet. Wenn die E;ngänge A bis / gleich »Eins« sind.
werden die Kondensatoren 78, 83 und 88 nach Massepotential entladen, das an den Anschlüssen 63, 64
bzw. 65 auftritt, so daß während der Zeit </>4 der
gemeinsame Ausgangsanschliiß87 an Masse liegt.
Wenn alle Eingänge gleich »Null« sind, führt jedoch der Ausgangsanschluß 87 negative- oder »Eins«-Po(cntial.
etwa entsprechend dem Taktsignal Φα * ι·
Wenn einer der Ausgänge an den Anschlüssen 61 oder 62 gleich »Eins« ist und der Ausgang am Anschluß
60 gleich »Eins« ist. dann ist auch der Ausgang am
in Anschluß 87 gleich »Eins«.
Es wurde bereits darauf hingewiesen, daß die als Und-Gatter ausgeführte Schaltfunktion nach F i g. 3 als
einzelnes Mehrphasengatter ausführbar ist. Das gleiche gilt für die Oder-Funktionen nach Fig. 2. Durch
Verwendung der Puffergatter muß jedoch die Logikschaltung in jedem Gatter nur einmal und nicht zweimal
vorhanden sein. Infolgedessen kann ein beträchtlicher Bereich der Unterlage (Chip), in das die Elemente
eingeformt sind, eingespart werden. Dies gilt besonders für komplizierte Logikschaltungen.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Hochgeschwindigkeits-Mehrphasengatter und
Ausgabepuffer mit Eingangs- und Ausgangsanschlüssen und Taktanschlüssen zum Aufnehmen von
Taktsignalen mit mehrphasigem Taktzyklus, und mit einer Mehrzahl von Inverterstufen, von denen jede
einen Eingangstransistor aufweist, einem Lasttransistof
für jede der !nverterstufen, und einem Entkopplungstransistor für jede der Inverterstufen,
wobei jeweils eine Leitungselektrode der Entkopplungstransistoren mit einer gemeinsamen elektrischen
Verbindungsstelle verbunden ist, welche durch erste Elektroden des leitenden Kanals des Lasttransistors
und des Eingangstransistors jeder der Inverterstufen gebildet ist, die zweite Elektrode des
leitenden Kanals des Eingangstransistors jeder der Inverterstufen jeweils mit den Taktanschlfissen
verbunden ;st, und der Eingangstransistor jeder der
Inverterstufen auf ein der zugehörigen Steuerelektrode zugeführtes Eingangsinformationssignal anspricht,
dadurch gekennzeichnet, daß ein Ausgangstreibertransistor (26,43; 81,85,90) für jede
der Inverterstufen (21,22; 56,57,58) vorgesehen ist,
daß die Ausgangstreibertransistoren jeweils einen leitenden Kanal aufweisen, welcher zwischen einen
Taktanschluß (Φ4+ή und den Ausgangsanschluß (23;
87) des Mehrphasengatters geschaltet ist, daß die anderen Leitungselektroden (31, 42) der Entkopplungstransistoren
(32, 46; 75, 76, 77) mit einer Steuerelektrode (28,42; 79,94,96) des Ausgangstreibertransistors
(26,43; 31,85, -id) verbunden sind, um
zu ermöglichen, daß dein Ausgangsanschluß (23,87)
des Mehrphasengatters über O ;n leitenden Kanal
des Ausgangstreibertransistors ein erster Taktsignalpegel (Erde) während einer ersten Phase («PJ
des mehrphasigen Taktzyklus oder ein zweiter Taktsignalpegel (—V) während einer zweiten Phase
(Φ4., 1) des mehrphasigen Taktzyklus zugeführt
wird.
2. Mehrphasengatter nach Anspruch 1, dadurch gekennzeichnet, daß in jeder der Inverterstufen ein
Kondensator (27, 40; 83, 88) zwischen die Steuerelektrode des Ausgangstreibertransistors und den
Ausgangsanschluß des Mehrphasengatters geschaltet ist, daß der Kondensator während einer
Vorladephase (Φ2) des mehrphasigen Taktzyklus geladen und über den leitenden Kanal des
Eingangstransistors der Inverterstufe entladen wird, um zu ermöglichen, daß dem Ausgangsanschluß (23,
87) des Mehrphasengatters der erste Taktsignalpegel (Erde) während der ersten Phase (Φι) des
mehrphasigen Taktzyklus zugeführt wird, wenn das entsprechende Eingangsinformationssignal (A, B. C,
D, E, F, G. H, J) an der entsprechenden Steuerelektrode des Eingangstransistors der Inverterstufe
den Transistor leitend macht, oder daß der Kondensator geladen bleibt, um zu ermöglichen, daß
dem Ausgangsanschluß des Mehrphasengatters der zweite Taktsignalpegel (-V) während der zweiten
Phase (Φ4 + 1) des mehrphasigen Taktzyklus zugeführt
wird, wenn das entsprechende Eingangsinformationssignal den Transistor nichtleitend macht.
3. Mehrphasengatter nach Anspruch I, dadurch gekennzeichnet, daß der Ausgangsanschluß (23) mit
einer gemeinsamen elektrischen Verbindungsstelle verbunden ist, welche von einer Elektrode (29, 41)
des leitenden Kanals des Ausgangstreibertrunsistors
(26, 43) jeder der Mehrzahl von Inverterstufen (21, 22) gebildet ist
4. Mehrphasengatter nach Anspruch I, dadurch gekennzeichnet, daß die Ausgangstreibertransistoren
(26,43) jeder der Inverterstufen (21,22) parallel geschaltet sind.
5. Mehrphasengatier nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Invertersufen (21,
22) entsprechende Ausgangsanschlüsse (34, 45) aufweisen und derart miteinander verbunden sind,
daß die Ausgänge der Inverterstufen am Ausgangsanschluß (23) des Mehrphasengatters nach einer
logischen ODER-Fu;iktion miteinander verknüpft sind.
6. Mehrphasengatter nach Anspruch I1 dadurch
gekennzeichnet, daß die Ausgangstreibertransistoren (81, 85) einiger der Inverterstufen (58, 57)
elektrisch in Reihe geschaltet sind und daß die Ausgangstreibertransistoren (85, 90) einiger der
Inverterstufen (57, 56) elektrisch parallel geschaltet sind.
7. Mehrphasengatter nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß die Inverterstufen (58,
57, 56) entsprechende Ausgangsanschlüsse (60, 61, 62) aufweisen und daß die Inverterstufen derart
verbunden sind./iaß ihre Ausgänge am Ausgangsanschluß
(87) des Mehrphasengatters nach einer logischen U N D-Funktion miteinander verknüpft
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80454369A | 1969-03-05 | 1969-03-05 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1953975A1 DE1953975A1 (de) | 1970-09-24 |
DE1953975B2 true DE1953975B2 (de) | 1979-03-01 |
DE1953975C3 DE1953975C3 (de) | 1979-10-11 |
Family
ID=25189221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1953975A Expired DE1953975C3 (de) | 1969-03-05 | 1969-10-27 | Hochgeschwindigkeits-Mehrphasengatter |
Country Status (5)
Country | Link |
---|---|
US (1) | US3573487A (de) |
JP (1) | JPS511106B1 (de) |
DE (1) | DE1953975C3 (de) |
GB (1) | GB1252196A (de) |
NL (1) | NL6917109A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0054338A2 (de) * | 1980-12-15 | 1982-06-23 | Philips Patentverwaltung GmbH | Verknüpfungsschaltung in 2-Phasen-MOS-Technik |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662188A (en) * | 1970-09-28 | 1972-05-09 | Ibm | Field effect transistor dynamic logic buffer |
FR2195876B1 (de) * | 1972-08-12 | 1976-05-28 | Ibm | |
JPS4940851A (de) * | 1972-08-25 | 1974-04-17 | ||
US3989955A (en) * | 1972-09-30 | 1976-11-02 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit arrangements using insulated-gate field effect transistors |
US3808458A (en) * | 1972-11-30 | 1974-04-30 | Gen Electric | Dynamic shift register |
JPS5333330B2 (de) * | 1973-07-14 | 1978-09-13 | ||
DE3001389A1 (de) * | 1980-01-16 | 1981-07-23 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung in integrierter schaltungstechnik mit feldeffekttransistoren |
US4420695A (en) * | 1981-05-26 | 1983-12-13 | National Semiconductor Corporation | Synchronous priority circuit |
USRE32515E (en) * | 1981-10-30 | 1987-10-06 | American Telephone And Telegraph Company At&T Bell Laboratories | Apparatus for increasing the speed of a circuit having a string of IGFETS |
US4430583A (en) | 1981-10-30 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Apparatus for increasing the speed of a circuit having a string of IGFETs |
US4570085A (en) * | 1983-01-17 | 1986-02-11 | Commodore Business Machines Inc. | Self booting logical AND circuit |
US4599528A (en) * | 1983-01-17 | 1986-07-08 | Commodore Business Machines Inc. | Self booting logical or circuit |
US4569032A (en) * | 1983-12-23 | 1986-02-04 | At&T Bell Laboratories | Dynamic CMOS logic circuits for implementing multiple AND-functions |
FR2596595B1 (fr) * | 1986-03-28 | 1988-05-13 | Radiotechnique Compelec | Porte logique mos du type domino |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3430071A (en) * | 1965-04-05 | 1969-02-25 | Rca Corp | Logic circuit |
US3526783A (en) * | 1966-01-28 | 1970-09-01 | North American Rockwell | Multiphase gate usable in multiple phase gating systems |
US3483400A (en) * | 1966-06-15 | 1969-12-09 | Sharp Kk | Flip-flop circuit |
US3510679A (en) * | 1966-10-26 | 1970-05-05 | Gen Electric | High speed memory and multiple level logic network |
US3518451A (en) * | 1967-03-10 | 1970-06-30 | North American Rockwell | Gating system for reducing the effects of negative feedback noise in multiphase gating devices |
US3497715A (en) * | 1967-06-09 | 1970-02-24 | Ncr Co | Three-phase metal-oxide-semiconductor logic circuit |
-
1969
- 1969-03-05 US US804543A patent/US3573487A/en not_active Expired - Lifetime
- 1969-10-27 DE DE1953975A patent/DE1953975C3/de not_active Expired
- 1969-11-05 GB GB1252196D patent/GB1252196A/en not_active Expired
- 1969-11-13 NL NL6917109A patent/NL6917109A/xx not_active Application Discontinuation
-
1970
- 1970-02-09 JP JP45011898A patent/JPS511106B1/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0054338A2 (de) * | 1980-12-15 | 1982-06-23 | Philips Patentverwaltung GmbH | Verknüpfungsschaltung in 2-Phasen-MOS-Technik |
EP0054338A3 (en) * | 1980-12-15 | 1983-01-05 | Philips Patentverwaltung Gmbh | Logic circuit using a two-phase mos technique |
Also Published As
Publication number | Publication date |
---|---|
DE1953975A1 (de) | 1970-09-24 |
US3573487A (en) | 1971-04-06 |
NL6917109A (de) | 1970-09-08 |
GB1252196A (de) | 1971-11-03 |
JPS511106B1 (de) | 1976-01-13 |
DE1953975C3 (de) | 1979-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
DE1953975B2 (de) | Hochgeschwindigkeits-Mehrphasengatter | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
DE2639555A1 (de) | Elektrische integrierte schaltung in einem halbleiterchip | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE1462855B2 (de) | Mit Feldeffekttransistoren aufgebautes, im Mehrphasentakt betriebenes, binär arbeitendes Verknüpfungsglied mit kapazitiver Last | |
DE2139170B2 (de) | Binaeres addier- und substrahierwerk | |
DE2557165B2 (de) | Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbletterbaustein | |
DE2165445C3 (de) | Logikschaltung | |
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE2727241C3 (de) | Durch Taktsignalquelle angesteuertes Logikgatter | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2544434A1 (de) | Integrierte schaltung in dynamischer cmos-technik | |
DE1945629A1 (de) | Pufferkreis fuer eine Torschaltung | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE2635800C2 (de) | Monolithisch integrierte Schottky-I&uarr;2&uarr;L-Gatterschaltung | |
DE19752627A1 (de) | Exklusiv-NOR-Schaltung mit drei Eingängen | |
DE2052519C3 (de) | Logische Schaltung | |
DE2332431A1 (de) | Flip-flop | |
DE1904787B2 (de) | Elektrisches speicherelement und betrieb desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |