DE2635800C2

DE2635800C2 - Monolithisch integrierte Schottky-I↑2↑L-Gatterschaltung

Info

Publication number: DE2635800C2
Application number: DE2635800A
Authority: DE
Inventors: Masanori Yokohama Nakai; Yukuya Tokumaru
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1975-08-09
Filing date: 1976-08-09
Publication date: 1986-04-03
Also published as: DE2635800A1; GB1542314A; FR2321216B1; US4110634A; FR2321216A1

Description

Die Erfindung betrifft eine monolithisch integrierte Schottky-I²L-Gatterschaltung nach dem Oberbegriff des Patentanspruches 1.

Aus »Electronics«, 1975, Band 48, Heft 14, Seiten 86 bis 89 ist eine !^-Gatterschaltung bekannt, bei der zwischen Basis und Emitter eines Transistors eine Stromquelle liegt und der Basis des Transistors drei parallel geschaltete Schottky-Dioden vorgeschaltet sind.

Weiterhin beschreibt »Electronics«, 1975, Band 48, Heft 3, Seiten 83 bis 90, eine Gatterschaltung mit mehreren logischen Elementen in I²L-Technik, die NAND- und NOR-Funktion auszuführen vermag, wozu speziell Mehrfach'Kollektor-npn-Transistoren als Inverter her· angezogen werden.

Schließlich ist noch aus der DE-OS 22 62 297 eine Schottky-!^-Gatterschaltung der eingangs genannten Art bekannt, bei der in Grundschaltungen Invertertransistoren, als Stromquelle wirkende Transistoren und Eingangs-Schottky-Dioden verwendet werden. Jede dieser Grundschaltungen weist die logische Funktion eines Inverters auf. Die Grundschaltungen sind dabei in der Weise aneinander geschlossen, daß der Ausgang der jeweils vorhergehenden Grundschaltung mit dem Eingang der jeweils nachfolgenden Grundschaltung verbunden ist. So ist beispielsweise eine Aneinanderreihung von drei Inverterschaltungen vorgesehen. Verschiedene logische Funktion können durch andere Anordnung der Eingangs-Schottky-Dioden durchgeführt werden.

Es ist nun Aufgabe der vorliegenden Erfindung, eine ίο einfach aufgebaute Schottky-PL-Gatterschaltung nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei der eine Verknüpfung von zwei Eingangssignalen zu einern-Ausgangssignal, das einer ODER-Verknüpfung des invertierten einen Eingangssignals und des nichtinvertierten zweiten Eingangssignals entspricht, erfolgt

Diese Aufgabe wird bei einer Schottky-I²L-Gatterschaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 5.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnungen näher erläutert. Es zeigt

F i g. 1 eine Schnittdarstellung einer Halbleitervorrichtung, welche die Gatterschaltung gemäß einer Ausführungsform bildet;

F i g. 2 ein Stromlaufplan der Gatterschaltung, die aus der Halbleitervorrichtung gemäß F ig. 1 besteht;
F i g. 3 eine Schnittdarstellung einer anderen Halbleitervorrichtung, welche die Gatterschaltung bildet;

F i g. 4 einen Stromlaufplan einer Gatterschaltung mit Mehrfach- Eingang;

F i g. 5 einen Stromlaufplan einer Gatterschaltung mit Mehrfach-Eingang und Mehrfach-Ausgang;

Fig.6 eine Sehnittdarsteliung eines einzelnen logischen Elements mit einer Ladungsträgeransaugzone;

F i g. 7 einen Stromlaufplan einer Ersatzschaltung des logischen Elements gemäß F i g. 6;

Fig.8A und 8B ein Ladungsträger-Verteilungsmuster entsprechend der Linie X-X und entsprechend der Linie Y- Ydes logischen Elements von F i g. 6;

Fig.9 eine Schnittdarstellung einer Halbleitervorrichtung, welche die Gatterschaltung gemäß einer anderen Ausführungsform darstellt;

Fig. 10 einen Stromlaufplan der Gatterschaltung, welche durch die Halbleitervorrichtung gemäß F i g. 9 gebildet ist;

Fig. 11 eine Schnittdarstellung einer Halbleitervorrichtung, welche die Gatterschaltung gemäß einer noch weiteren Ausführungsform bildet;

Fig. 12 einen Stromlaufplan einer Gatterschaltung, die durch die Halbleitervorrichtung gemäß Fig. 11 gebildet ist;

Fig. 13 eine Schnittdarstellung einer Halbleitervorrichtung, welche die Gatterschaltung gemäß einer noch weiteren Ausführungsform unter Anwendung einer Klemmdiode bildet:

Fig. 14 einen Stromlaufplan der Gatterschaltung, welche durch die Halbleitervorrichtung gemäß Fig, 13 gebildet ist; und

Fig. 15 eine Schnittdarstellung einer Halbleitervorrichtung, welche die Gatterschaltung gemäß einer noch weiteren Ausführungsform unter Anwendung einer Klemmdiode darstellt.

Gemäß F i g. 1 sind mehrere vergrabene Zonen, bei diesem Ausführungsbeispiel sind es zwei vergrabene Zonen 112,212, in einem P-Halbleitersubstrat 11 ausge-

bildet, und eine P-Epitaxialschicht 13 ist auf dem P-Halbleitersubstrat 11 in einer Weise ausgebildet, daß sie die genannten zwei vergrabenen Zonen 112,212 ebenfalls enthält. Die Epitaxialschicht 13 wird durch N-Trennzonen 114, 214 aufgeteilt, die sich von der Oberfläche der Epitaxialschichi 13 bis zu den vergrabenen Zonen 112, 212 erstrecken, und in dieser Epitaxialschicht 13 sind zwei isolierte P-Zonen 113a, 213a ausgebildet. In diesen Zonen 113a, 213a sind jeweils erste N-Zonen 115,215 vorgesehen, und in diesen Zonen 115, 215 sind jeweils durch Diffusion P+-Zohen 1Ϊ6,216 ausgeb'ildet An den jeweiligen Abschnitten der Oberflächen der isolierten P-Zonen 113a, 213a sind Metallschichten 122,222 abgelagert, so daß dadurch Schottky-Dioden D1, D 2 an den Obergangsschnitten zwischen den Metallschichten 122, 222 und den entsprechenden isolierten P-Zonen 113a, 213a ausgebildet sind Bei dieser Ausführungsform ist es erforderlich, daß die Schottky-Dioden eine vorwärts gerichtete Spannung aufweisen, die niedriger ist als die Schwellenspannung des Inverterelements. Daher wird Titan (Ti) bevorzugt als Schottky-Metall verwendet Auf den Flächen der Zonen 114,116,115,214,216 und 215 sind Ober üi einen Isolierfilm 18 eingebrachte Löcher Elektroden 119, 120, 121, 219, 220 und 221 vorgesehen. Die Elektrode 219 der Zone 214 ist mit Hilfe eines metallischen Verbindungsfilms 300, der sich über die Isolierschicht 18 erstreckt, mit einer Elektrode 117a verbunden, die auf der Oberfläche einer Ohmschen Kontaktzone 117 vorgesehen ist, um diese in Ohmschen Kontakt mit der isolierten P-Zone 113a zu bringen.

Bei der zuvor erläuterten Halbleitervorrichtung ist ein erstes logisches- Element 100 aus einem ersten Vertikal-PNP-Transistor zusammengesetzt, dessen Basis, Emitter und Kollektor jeweils durch die zweite P⁺-Zonc 116, die erste N-Zöne 115 und die isolierte P-Zone 113a gebildet sind, und es besteht weiterhin aus einem zweiten Vertikal-NPN-Transistor (Invertertransistor), dessen Emitter, Basis und Kollektor jeweils durch die erste N-Zone 115, die isolierte P-Zone 113a und die eingelassene N⁺-Zone 112 gebildet sind. In ähnlicher Weise ist ein zweites logisches Element 2GO zusammengesetzt aus einem ersten Vertikal-PNP-Transistor, dessen Emitter, Basis und Kollektor jeweils durch die zweite P⁺-Zone 216, die erste N-Zonp 215 und die isolierte P-Zone 213a gebildet sind, und aus einem zweiten Vertikal-NPN-Transistor (Invertertransistor), dessen Emitter, Basis und Kollektor jeweils durch die erste N-Zone 215, die isolierte P-Zone 213a und die eingelassene N+ -Zone 212 gebildet sind. Die Basiszone 113a des zweiten Vertikai-NPN-Transistors des ersten logischen Elements 100 ist mit der Kollektorzone 214, 212 des zweiten NPN-Transistors des zweiten logischen Elements 200 verbunden.

Das Ersatzschaltbild der zuvor erläuterten Gatterschaltung ist in F i g. 2 gezeigt. In dieser Figur sind die jeweiligen ersten PNP-Transistoren des ersten und des zweiten logischen Elements 100,200 jeweils als Stromquellen 51,52 dargestellt.

Die > Betriebsweise dieser Gatterschaltung ist wie folgt: Es läßt sich aus F i g. 2 leicht erkennen, daß zwischen dem an Eingangsanschlüssen A\, A2 zugeführten Eingangssignal und dem an einem Ausgangsanschluß B gewonnenen Ausgangssignal die folgende Beziehung besteht: B-AX +/12. (Es sei darauf hingewiesen, daß zur Vereinfachung der Erläuterung die gleichen Anschlüsse und Signale durch die gleichen Bezugszeichen bezeichnet sind). Wenn nämlich die Eingangssi· gnale, die jeweils logische Werte von »1« und »0« besitzen, jeweils den Eingangsanschlüssen A\,A2 zugeführt werden, wird der zweite Transistor des zweiten logischen Elements 200 nichtleitend gemacht, wodurch der zweite Transistor des ersten logischen Elements 100 in den leitenden Zustand gelangt. Es erscheint daher ein Signal »0« am Ausgangsanschluß B. Wenn beiden Eingangsanschlüssen A 1 und A 2 ein Signal »1« zugeführt wird, so wird der zweite Transistor des zweiten logisehen Elements 200 in den leitenden Zustand gebracht, wodurch der zweite Transistor des ersten logischen Elements 100 in den nicht-leitenden Zustand gelangt Es wird daher an dem Ausgangsanschluß B ein Signal »1« entwickelt Wenn Signale »0« und »1« jeweils beiden Eingangsanschlüssen A 1 und A 2 zugeführt werden, so wird der zweite Transistor des zweiten logischen Elements 200 leitend, so daß ein Signal >»1« an dem Ausgangsanschluß B erscheint Wenn die zugeführten Eingangssignale beide aus einem Signal »0« bestehen, so wird der zweite Transistor des «_fsten logischen Elements 100 nichtleitend gemacht, und. das Ausgangssignal besteht aus einem Signal »1«. Wenn die zuvor erläuterte logische Operation durch eine Wertetabelle veranschaulicht wird, ergibt sich das folgende:

.41	1 1	0	0
A2	0 1	1	0
B	0 1	1	1

Die zuvor erläuterte Gatterschaltung ist unter Verwendung der logischen Elemente aufgebaut, von denen jedes eine vergrabene N⁺-Schicht besitzt und jedes aus einem ersten und einem zweiten Vertikaltransistor besteht.

Die Gatterschaltung, die unter Verwendung andersartiger I²L-Elcmente aufgebaut ist, ist in F i g. 3 gezeigt Die Gatterschaltung gemäß Fig.3 enthält eine P-Epitaxialschicht 32, die auf einem N⁺-Halbleitersubstrat 31 ausgebildet ist. Die Epitaxialschicht 32 ist durch eine isolierende N-Zone 33 aufgeteilt, die beispielsweise in üittergestalt ausgeführt ist und sich von der Oberfläche der Schicht 32 zum Substrat 31 hin erstreckt, wodurch mehrere, beispielsweise zwei, isolierte P-Zonen 132a, 232a gebildet werden. In der isolierenden N-Zone 33 ist eine erste N+-Zone 34 ausgebildet. In den isolierten P-Zonen 132a, 232a sind jeweils zweite N+-Zonen 135, 235 ausgebildet. In der isolierten P-Zone 132a ist durch Diffusion eine Ohmsche Kontaktzone 136 vorgesehen, um diese Zone 132a anzuschließen. Metallschichten 137, 237 sind jeweils auf den Abschnitten der Oberflächen der isolierten P-Zonen 132a, 232a niedergeschlagen, so daß dadurch Schottky-Dioden Dl, D2 an den Ü.berga.igsabschnitten zwischen den Metallschichten 137, 237 und den entsprechenden isolierten P-Zonen 132a, 232a ausgebildet sind. Als Schottky-Met&ll wird Titan (Ti) bevorzugt. Es sei erwähnt, daß die Elektroden-Metallschichten 138,139,140 und 239 jeweils auf den Oberflächen der Zonen 34, 135, 136 und 235 niedergeschlagen sind. Auf der Oberfläche der gemäß den vorangegangenen Ausführungen aufgebauten Halbleitervorrichtung ist ein Isolierfilm 35 yorgesehe.rt, tier jedoch nicht Kontaktabschnitte bedeckt. Die Metallschicht 140 ist mit einer Metallschicht 239 mit Hilfe einer metallischen Verbindunfjsschicht 300 verbunden, die auf einem Flächenabschnitt des Isolierfilms 35 vorgesehen ist, wodurch die isolierte P-Zone 132a mit der zweiten N+-Zone 235 verbunden ist.
Gemäß der zuvor erläuterten Halbleitervorrichtung

von F i g. 3 wird ein erstes logisches Element 101 durch einen Lateral-PNP-Transistor gebildet, dessen Emitter, Basis und Kollektor jeweils gebildet werden durch die erste P⁺-Zone 34, die isolierende N-Zone 33 und die isolierte P-Zone 132a, und durch einen inversen Vertikal-NPN-Transistor, dessen Emitter, Basis und Kollektor jeweils gebildet werden durch das N+-Halbleitersubstrat 31, die isolierte P-Zone 132a und die zweite N+-Zone 135. Andererseits besteht das «weite logische Element 201 aus einem Lateral-PNP-Transistor, dessen Emitter, Basis und Kollektor jeweils durch die erste N + -Zone 34, die isolierende N-Zone 33 und die isolierte P-Zone 232a gebildet werden, und aus einem inversen Vertikal-N PN-Transistor, dessen Emitter, Basis und Kollektor jeweils durch das N+ -Halbleitersubstrat 31, die isolierte P-Zone 232a und die zweite N+ -Zone 235 gebildet werden.

Ft sei riarauf hingewiesen, daß. da die zuvor erläuterte Halbleitervorrichtung gemäß Fig.3 das gleiche Schaltbild wie diejenige von F i g. 2 besitzt, die Betriebsweise dieser Vorrichtung nicht näher erläutert wurde.

Wenn bei den jeweiligen Ausführungsbeispielen gemäß den F i g. 1 und 3 mehrere Schottky-Dioden an der isolierten P-Zone ausgebildet werden, so erhält man eine Gatterschaltung mit einem Mehrfach-Eingang, wie sie beispielsweise in F i g. 4 gezeigt ist. Wenn man nun annimmt, daß bei der Gatterschaltung von Fig.4 A 1, A 2. A 3 und A 4 jeweils die Eingangssignale darstellen (der Übersichtlichkeit halber sind die Anschlüsse und deren entsprechenden Signale mit den gleichen Zeichen versehen), wird ein Signal an einem Ausgangsanschluß B entwickelt, welches der logischen Formel von B = A 1 · A2 + A 3 · A 4 genügt. Wenn weiter in Fig.3 eine oder mehrere N-Zonen zusätzlich in der isolierten P-Zone ausgebildet werden, erhält man eine Gatterschaltung mit einem Mehrfach-Eingang und einem Mehrfach-Ausgang, wie sie in F i g. 5 gezeigt ist. Es sei nun angenommen, daß bei der Gatterschaltung von F i g. 5 A 1. A 2, A 3 und A 4 Eingangssignale darstellen. Dann erscheint an den jeweiligen Ausgangsanschlüssen BX, B2 und B3 ein Signal, welches der logischen Formel von

B 1 = B2 = A 1 · A 2 + A 3 ■ A 4.
B3 = A3 ■ A4 genügt.

Bei der zuvor erläuterten Halbleitervorrichtung, die eine Gatterschaltung darstellt, wird die Ausgangs-Inversionsgeschwindigkeit des logischen Elements, d.h. die Geschwindigkeit, mit welcher eine Inversion der Ausgangsgröße von einem Wert »0« auf einen Wert »1« möglich wird, stark von der Überschußmenge der Minoritätsladungsträger beeinflußt, die sowohl in der Basiszone als auch der Kollektorzone des Vertikal-NPN-Transistors angesammmelt sind. Wenn nämlich der Ausgang auf einem logischen Wert von »0« Hegt wird der Vertikal-NPN-Transistor vollständig in den eingeschalteten Zustand gebracht, wobei der Emitter-Basis-Übergang und der Basis-Kollektor-Übergang vorwärts vorgespannt sind, um eine Ansammlung von Überschuß-Minoritätsladungsträgern in der Basiszone und der Kollektorzone zu bewirken. Auch dann, wenn bei dieser Bedingung, um den Ausgangswert auf »1« zu bringen, ein Signal mit dem Wert »0« dem Eingangsanschluß zugeführt wird, fließen die Minoritätsladungsträger, die sich in der Basis- und Kollektorzone des Vertikal-NPN-Transistors angesammelt haben, über diese Zonen, so daß der Ausgang nicht einen Wert »Ι« sehr schnell oder bald erreicht. Um aus diesem Grund die übermäßige Ansammlung von Minoritätsladungsträgern in dem als Inverter arbeitenden Transistor zu unterdrücken und die Umwandlungsgeschwindigkeit von einem Wert »0« auf einen Wert »1« zu erhöhen, d.h. um die Schaltgeschwindigkeit des Transistors zu erhöhen, wird gemäß F i g. 6 in einer isolierten P-Zone 13a eine dritte N-Zone 15a ausgebildet, so daß eine teilweise Überlappung an einer Ohmschen Kontakt-P+-Zone 17 besteht, wobei die dritte N-Zone 15a und diese Zone 17 gegenseitig mit Hilfe einer Metallschicht 22 zusammengeschaltet werden und diese Metallschicht 22 auf deren jeweiligen Oberflächenabschnitten niedergeschlagen ist. Es wird also die dritte N-Zone 15a mit der isolierten P-Zone 13a über die Ohmsche Kontaktzone 17 verbunden. Im übrigen besteht das logische Element, welches in F i g. 6 gezeigt ist, aus einem Halbleitersubstrat 11 des P-Leitfähigkeitstyps, einer vergrabenen Zone 12 des N-Leitfähigkeitstyps, die teilweise in das Halbleitersubstrat eingelassen ist, und aus einer Epitaxialschicht 13 vom P-Leitfähigkeitstyp, die in dem Halbleitersubstrat 11 in einer Weise ausgebildet ist, daß sie die vergrabene Zone 12 enthält. Es wird angenommen, daß die P-Epitaxialschicht 13 und das P-Halbleitersubstrat 11 einen P-Halbleiterkörper bilden. Eine N-Isolierzone 14 erstreckt sich von der Oberfläche der Epitaxialschicht 13 in die vergrabene N-Zone 12 und teilt die P-Epitaxialschicht 13, wodurch eine Insel vom P-Leitfähigkeitsiyp mit der isoliirten Zone 13a in der P-Epitaxialschicht 13 ausgebildet wird. In der isolierten Zone 13a ist eine erste N-Zone 15 durch Diffusion von der Oberfläche der isolierten Zone 13a aus ausgebildet. In der ersten N-Zone 15 ist eine zweite P-Zone 16 durch Diffusion von der Oberfläche der ersten N-Zone aus ausgebildet. Darüber hinaus sind Ohmsche Kontaktzonen 17 und 17a durch Diffusion in der isolierten Zone 13a und der Epitaxialschicht Ϊ3 gleichzeitig mit der Herstellung der zweiien P-Zone 16 ausgebildet. Auf der Oberfläche des Halbleiterkörpers ist ein Isolierfilm vorgesehen. Durch die in die jeweiligen Abschnitte des Isolierfilms 18 eingebrachten öffnungen sind jeweils Metallelektrodenschichten, beispielsweise Aluminiumschichten 19,20,21, 22 und 22a. auf den Zonen 14,16,15,17 und 17a ausgebildet.

Fig.7 zeigt als Ersatzschaltbild des logischen Elements, bei welchem die dritte N-Zone 15a für eine logische Schaltung herangezogen wird. Wie sich aus F i g. 7 entnehmen läßt, stellt die zuvor erwähnte dritte N-Zone 15a einen zusätzlichen Emitter dar, der mit der Basis des Vertikal-NPN-Transistors verbunden ist, um -!s eine Ladungsträger-Absaugzone zu wirken, wie dies später beschrieben werden solL

Die F i g. 8A und 8B zeigen jeweils die Ladungsträgerverteilungen in den Halbleiterzonen gegenüber den Richtungen X-X und Y-Ydes in Fig.6 dargestellten logischen Elements, welches mit der dritten N-Zone ausgestattet ist, d. h. der Ladungsträgeransaugzone 15a. In F i g. 8A sind in der Emitterzone 15 des zweiten Vertikal-NPN-Transistors 7r2 die Minoritätsladungsträger oder positiven Löcher vorhanden (angezeigt durch die »+«-Zeichen), die von der Emitterzone 16 des ersten Vertikal-PNP-Transistors Tr1 und der Basiszone 13a des zweiten Vertikal-NPN-Transistors 7r2 injiziert werden, während in der Basiszone 13a des zweiten Vertikal-NPN-Transistors die Minoritätsiadungsträger oder Elektronen vorliegen (gekennzeichnet durch die »—«-Zeichen), die von der Kollektorzone 12 und der Emitterzone 15 desselben injiziert werden. In der drit-

ten N-Zone oder der Trägeranuaugzone 15a. die mit der Basiszone 13a verbunden ist, existieren keine Ladungsträger. Die Ladungsverteilung, die durch unterbrochene Linien in F i g. 8A angezeigt ist, trifft für den Fall zu, bei welchem keine Ladungsträgeransaugzone 15a vorgese- s hen ist. In F i g. 8B e> istieren ir· der Basiszone 13a Minoritätsladungsträger oder Elektronen, die von der Emitteir.one 15 und der Kollektorzone 12 injiziert werden. In der Ladungsträgeransaugzone 15a, die mit der Basiszone 13a verbunden ist, existieren keine Minoritätsladungsträger. Dagegen existieren in der Kollektorzone 12 die Minoritätsladungsträger oder positiven Löcher, die von der Basiszone 13a injiziert werden. Es sei erwähnt, daß die unterbrochenen Linien von F i g. 8B die Ladungsträgerverteilungen für den Fall anzeigen, bei welchem keine Ladungsträgeransaugzone 15a vorgesehen ist, wie dies dem Fall gemäß F i g. 8A entspricht. Auf diese Weise wird eine übermäßige Ansammlung von fviinoritäisiadungsträgern in dem logischen Element unterdrückt oder verhindert, und zwar durch das Vorsehen der Ladungsträgeransaugzone 15a, um dadurch eine erhebliche Vergrößerung der Geschwindigkeit zu erreichen, mit welcher die Ausgangsgröße des logischen Elements von dem Wert »0« auf den Wert »1« invertiert wird. Es sei darauf hingewiesen, daß die Ladungsträgeransaugzoncn 15a so ausgebildet werden kann, daß sie eine so große Fläche wie nur möglich in der Basiszone 13a belegt.

In Fig.9 ist eine Ausführungsform gezeigt, bei welcher mehrere logische Elemente, die jeweils die zuvor erwähnte Ladungsträgeransaugzone aufweisen, auf dem gleichen Halbleiterkörper zur Bildung einer gewünschten Gatterschaltung ausgebildet sind. Diese Ausführungsform ist mit Ausnahme der Ladungsträgeransaugzonen 115a und 215a die gleiche wie diejenige von F i g. 1, und zwar hinsichtäich ihrer Konstruktion und Betriebsweise sind die gleichen Teile und Abschnitte durch die gleichen Bezugszeichen gekennzeichnet. Die Ladungsträgeransaugzone 115a und die Ohmsche Kontaktzone 117 des ers.en logischen Elements 102 sind über eine Metallschicht 122a miteinander verbunden. Die Metallschicht 122a ist über einen Metallfilm 300 mit einer Metallschicht 219 verbunden, die auf der isolierenden N-Zone (Koifektorzone) 214 eines zweiten logischen Elements 202 ausgebildet ist. Mit anderen Worten ist die isolierte Zone 113a des logischen Elements 102 mit der isolierenden Zone 214 des logischen Elements 202 verbunden. Weiter ist die Ladungsträgeransaugzone 215a des zweiten logischen Elements 202 mit einer Ohmschen Kontaktzone 217 mit Hilfe eines Metallfilms 222a verbunden. Die Halbleitervorrichtung gemäß F i g. 9 stellt eine Gatterschaltung dar, wie sie in Fi g. 10 gezeigt ist In ähnlicher Weise ist eine Ausführungsform in F i g. 11 gezeigt, die erhalten wird, indem man eine Ladungsträgeransaugzone bei der Ausführungsform gemäß Fig.3 "vorsieht. Im Falle dieser Ausführungsform stellen die Ladungsträgeransaugzone 135a, 235a zusätzliche Kollektorzonen der jeweiligen Vertikal-NPN-Transistoren des ersten und des zweiten logischen Elements 103, 203 dar. Wie sich aus Fig. 11 entnehmen läßt, ist die Ladungsträgeransaugzone 135a des ersten logischen Elements 103 mit Hilfe einer Metallschicht 140 mit der Ohmschen Kontakt-P⁺-Zone 136 und auch mit Hilfe eines N?etalifilms 300 mit der Kollektorzone 235 des Yertikal-NPN-Transistors des zweiten logischen Elements 203 verbunden. Die Ladungsträgeransaugzone 235a dieses zweiten logischen Elements 203 ist mit Hilfe einer Metallfchicht 240 mit der Ohmschen Kontakt-P⁺-Zone 236 verbunden. Es sei auch erwähnt, daß bei der Ausführungsform gemäß Fig. 11 die gleichen Teile und Abschnitte wie diejenigen von Fig.3 durch die gleichen Bezugszeichen gekennzeichnet sind. In F i g. 12 ist nun wieder eine Gatterschaltung gezeigt, die der Halbleitervorrichtung von F i g. 11 entspricht.

Wenn bei den jeweiligen Ausführungsformen gemäß den Fig.9 und 11 mehrere Schottky-Dioden an den Eingangszonen ausgebildet werden, nämlich die Zonen 113a, 213a, 132a und 232a, so erhält man eine Gatterschaltung mit einem Mehrfach-Eingang. Wenn weiter bei der Ausführungsform gemäß F i g. 11 in den Zonen 132a, 232a mehrere zweite N+ -Zonen ausgebildet werden, so erhält man eine Gatterschaltung mit Mehrfach-Eingang und -Ausgang.

Wenn man bei der Ausführungsform gemäß Fig. 1 eine Schottky-Diode DCl (DC2) als Klemmdiode vorsieht, wie dies in F i g. 13 gezeigt ist, und zwar zwischen Basiszone 113a (2i3ö/ und rCüiiekiorzüne, die aus den Zonen 114 und 112 (214 und 212) besteht, so läßt sich die Betriebsgeschwindigkeit der resultierenden Gatterschaltung noch weiter erhöhen. Diese Klemmdiode DCl (DC2) ist am Übergangsabschnitt zwischen einer Metallschicht 119a (219a,), die über einer Zone mit zwei Flächenabschnitten ausgebildet ist — einem Flächenabschnitt der isolierenden N-Zone 114 (214) und einem Flächenabschnitt der isolierenden P-Zone 113 (213a,) — unter der näherungsweisen Annahme ausgebildet, daß die isolierende Zone 114 und die isolierte P-Zone 113a (213a,) über eine Metallschicht 119a (219a,) verbunden sind, und zwar zwischen der Basiszone 113a (213a,/des zweiten Vertikal-NPN-Transistors und der Kollektorzone desselben, die aus den Zonen 114 und 112 (214, 212) besteht. Fig. 14 zeigt eine Schaltung, welche der Halbleitervorrichtung gemäß Fig. 13 entspricht.

Bei dieser Schaltung ist jedoch der logische Spannungsschwingwert im wesentlichen durch die Differenz zwischen der vorwärts gerichteten Spannung der Klemmdiode DC1 und derjenigen der Schottky-Diode D1 bestimmt, und es ist daher wichtig, daß das Schott ky-Metall und die Übergangsfläche richtig ausgelegt werden. Wird beispielsweise Titan (Ti) als Schottky-Metall verwendet, so wird die Übergangsfläche der Klemmdiode DCl so ausgelegt, daß sie kleiner ist als diejenige der Schottky-Diode D1.

Die zuvor erwähnte Klemmdiode ist, wie in Fig. 15 gezeigt, auch bei der Ausführungsform gemäß Fig.3 verwendbar. Bei den vorangegangenen Ausführungsformen wird der PNP-Transistor als Stromquelle verwendet; diese Stromquelle kann jedoch auch durch eine Stromquellenschaltung gebildet sein, die einen Widerstand enthält.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Monolithische integrierte Sphottky-I²L-Gatterschaltung, mit einem ersten logischen Element, das eine erste Schottky-Diode (D 1), deren Kathode mit einem ersten Eingangsanschluß (A 1) und deren Anode mit der Basis eines ersten Invertertransistors (iOO) verbunden ist, und eine erste Stromquelle (51), die mit der Basis des ersten Invertertransistors (100) verbunden ist, aufweist wobei der Ausgangsanschluß (B) mit dem Kollektor des ersten Invertertransistors (100) verbunden ist, und mit einem zweiten logischen Element, das eine zweite Schottky-Diode (D 2), deren Anode mit der Basis eines zweiten Invertertransistors (200) verbunden ist, und eine zweite Stromquelle (52), die mit der Basis des zweiten Invertertransistors (200) verbunden ist, aufweist, dadurch gekennzeichnet, daß ein zweiter Eingangs^aaschluß (A 2) mit der Kathode der zweiten Schottky-Diode (D 2) verbunden ist, daß der Kollektor des zweiten Invertertransistors (200) mit der Basis des ersten Invertertransistors (100) verbunden ist und daß die Emitter der Invertertransistoren (100, 200) mit dem gleichen Potentialpunkt (En) verbunden sind.

2. Gatterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Invertertransistoren (100,200) mehrere Kollektoren aufweisen.

3. Gatterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die invertertransistoren einen zusätzlichen Emitter aufweise·., der jeweils mit ihrer Basis verbunden ist.

4. Gatterschaltung nach Ai -pruch I, dadurch gekennzeichnet, daß die Invertertransistoren einen zusätzlichen Kollektor aufweisen, der jeweils mit ihrer Basis verbunden ist.

5. Gatterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jedes logische Element eine Schottky-Klemm-Diode (DQ, DC₂) aufweist, deren Kathode mit dem Kollektor und deren Anode mit der Basis des zugehörigen Invertertransistors verbunden ist.