DE2426447C2 - Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen - Google Patents
Komplementäre Transistorschaltung zur Durchführung boole'scher VerknüpfungenInfo
- Publication number
- DE2426447C2 DE2426447C2 DE2426447A DE2426447A DE2426447C2 DE 2426447 C2 DE2426447 C2 DE 2426447C2 DE 2426447 A DE2426447 A DE 2426447A DE 2426447 A DE2426447 A DE 2426447A DE 2426447 C2 DE2426447 C2 DE 2426447C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- transistors
- voltage
- circuit according
- transistor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine komplementäre Transistorschaltung
zur Durchführung boolescher Verknüpfungen von mindestens zwei Eingangsvariablen, die
jeweils mit den Steuerelektroden eines ersten und eines zweiten, zum ersten komplementären Bipolartransistors
gekoppelt sind, insbesondere zur Anwendung in integrierten Halbleiterschaltnetzen.
Eine solche Transistorschaltung ist beispielsweise aus der deutschen Auslegeschrift Nr. 10 99 224 bekannt.
Derartige Funktionen durchführende Schaltkreise werden in großem Umfang, z. B. in elektronischen
Datenverarbeitungsanlagen, eingesetzt, wo sie die bei den vielfältigsten Anwendungen erforderlichen logischen
und zeitlichen Zuordnungen von Informationssignalen verwirklichen. Im Zuge der fonschreitenden
Weiterentwicklung auf diesem Gebiet ist man seit langem bestrebt, derartige Schaltkreise noch schneller,
zuverlässiger und kostengünstiger auszulegen.
Vom Standpunkt der Zuverlässigkeit sowie der Herstellungskosten ging die Entwicklung solcher
Schaltkreissysteme — ähnlich der Entwicklung auf dem
}ϊ Speichergebiet — bereits früh zu integrierten bzw.
integrierbaren, d. h. mikrominiaturisierten Konzepten mit hoher Bauelement-Packungsdichte. Demzufolge
wurden Schaltkreise eingesetzt, die möglichst überwiegend aus Transistoren unter weitgehender Vermeidung
von Widerständen aufgebaut waren, z. B. die sog. TTL-Schaltungen.
Mit zunehmend erhöhter Packungsdichte rückt andererseits die Frage nach der Wärmeabfuhr immer
mehr in den Vordergrund. Mit hoher Packungsdichte ausgelegte Schaltkreise erlauben beispielsweise den
Einsatz in tragbaren batteriebetriebenen Systemen, wobei die weitere Forderung nach extrem niedriger
Leistungsaufnahme hinzukommt. Bei der Auswahl einer jeweiligen Schaltkreistechnik war deshalb sorgfältig
to abzuwägen, ob derartige Schaltkreise mit hohen Arbeitsgeschwindigkeiten erlaubenden aber auch regelmäßig
höhere Verlustleistung erzeugenden bipolaren oder mit demgegenüber langsameren aber auch
weniger Wärmeprobleme aufwerfenden unipolaren,
d. h. Feldeffekt-Transistoren realisiert werden sollten. Als geeignete Bewertungsgröße zum Vergleich derartiger
alternativer Schaltkreistechniken kann das jeweilige Verlustleistung χ Geschwindigkeit-Produkt gelten, vgl.
H. C. Josephs in »Microelectronics and Reliability«,
bo Pergamon Press 1965, Bd. 4, Seiten 345 bis 350. Im
Hinblick auf diese Bewertungsgröße erscheinen theoretisch bipolare Schaltkreistechniken vorteilhaft, insbesondere
bei ihrer Ausbildung im komplementärer Technik. An komplementären Schaltkreisen dieser Art
b5 mit Bipolartransistoren standen und stehen bis heute
allerdings nur Inverterstufen zur Verfügung, mit denen allein keine Verknüpfungsnetze aufgebaut werden
können. Deshalb ging die Entwicklung komplementärer
Verknüpfungsschaltkreise in der Folgezeit ausschließlich zu CMOS-Schaltungen.
Schließlich ist in neuerer Zeit eine Halbleiteranordnung mit komplementären Bipolartransistoren bekanntgeworden,
die nach dem sog. Stanford-Komplementärverfahren hergestellt werden kann, vgl. ii. C. Su und J. D.
Meindl in IEEE Journal of Solid-State Circuits«, Band
SC-7, Nr. 5, Oktober 1972, Seiten 351 bis 357. Die darauf
basierenden und dort vorgeschlagenen Verknüpfungsschaltkreise bestehen allerdings auch nur aus Invertern
mit komplementären Bipolartransistoren denen konventioneÜ
aufgebaute Mehrfachemitter- bzw. Diodenlogikschaltungen vorgeschaltet sind. Hinsichtlich einer
Schaltkreislogik, die ausschließlich mit komplementären Transistoren realisiert ist, steht demnach zur Zeit nur
die CMOS-Schaltkreistechnik zur Verfügung, wie sie beispielsweise in der Zeitschrift »NTZ«, 1970, Heft 10,
Seite 499 beschrieben ist
Der Erfindung liegt die Aufgabe zugrunde, eine demgegenüber weiter verbesserte Schaltkreistechnik
für die Durchführung boolescher Verknüpfungen anzugeben, die insbesondere ein verbessertes Verlustleistung
χ Arbeitsgeschwindigkei'-Produkt bietet. Die jeweiligen Verknüpfungsglieder sollen dabei direkt
untereinander koppelbar sein, ohne daß zusätzliche Schaltungen für die jeweilige Anpassung erforderlich
sind. Ferner sollen die Verknüpfungsschaltkreise eine einfache Integrierbarkeit mit großer Packungsdichte
erlauben.
Zur Lösung dieser Aufgabe sieht die Erfindung eine komplementäre Transistorschaltkreistechnik der im
Patentanspruch 1 gekenzeichneten Art vor. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung
sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen
näher beschrieben. Es zeigt
Fig. 1 das elektrische Schaltbild eines NAND- bzw. NOR-Gliedes gemäß einem Ausführungsbeispiel der
Erfindung,
Fig. 2a—2c eine vorteilhafte integrierte Ausführung
der Schaltung von Fig. 1 in der Draufsicht, im Schnitt
sowie in einer F i g. 1 entsprechenden Schaltungsdarstellung mit Hinweisen auf die Realisierung der Transistoren
in bestimmten Halbleiterzonen,
Fig.3 das Schaltbild einer einfachen Inverterkette
zur Verdeutlichung der Prinzipien, auf denen die Erfindung basiert,
Fig.4 eine vorteilhafte Reglerschaltung für die Spannungsversorgung der vorgeschlagenen Schaltkreise
und
Fig.5 ein weiteres Ausführungsbeispiel auf der Grundlage der Erfindung.
Während alle bisher bekannten bipolaren Komplementär-Verknüpfungsschaltkreise
den Nachteil aufweisen, daß ein passives Schaltelement — n.eistens ein ohmscher Widerstand — notwendig ist, um die
Schaltkapazität der Entkoppelelemente umzuladen, zeigt Fig. 1 das elektrische Schaltbild einer neuartigen
bipolaren Komplementär-Verknüpfungsschaltung, die ausschließlich aus aktiven Transistoren besteht, von
denen jeder eine Schaltfunktion ausübt. Die Schaltung nach F i g. 1 stellt eine Grundschaltung zur Durchführung
einer NAND-Verknüpfung (positive Logik) bzw. einer NOR-Verknüpfung (negative Logik) für den Fall
zweier Eingangsvariabler A und B dar. Dabei lassen sich bekanntlich alle komplexen Verknüpfungen durch die
Kombination lediglich solcher NAND- bzw. NOR-Verknüpfung realisieren (Fundamentalsystem).
Das Verknüpfungsglied von F i g. 1 besteht aus den beiden in Reihe geschalteten NPN-Transistoren 7*3 und
T4, zu denen in Reihe geschaltet die Parallelschaltung
der PNP-Transistoren Tl und TI vorgesehen ist Die
verbundenen Emitter der PNP-Transistoren Ti und T2
sind an die positive Versorgungsspannung Vo angeschlossen.
Der andere Pol der Versorgungsspannung ist an den Emitter von Γ4 angeschlossen und in der
Zeichnung mit Vr bezeichnet Für die spätere Erläuterung der Funktionsweise dieser Schaltung ist angenommen,
daß diese Referenzspannung Vr Massepotential aufweist, so daß die insgesamt an der Schaltung
anliegende Betriebsspannung V0 beträgt Der Ausgang
C des Verknüpfungsgliedes wird am Verbindungspunkt der Reihenschaltung der NPN-Transistoren und der
Parallelschaltung der PNP-Transistoren entnommen. Der Eingang A führt sowohl auf die Basis des
NPN-Transistors T4 als auch auf die Basis des
PNP-Transistors T2. In entsprechender Weise ist der Eingang B mit den. Basisanschlüssen von 7"3 und Ti
verbunden.
Die Transistoren müssen die folgenden Eigenschaften ausweisen:
1. kleine Sättigungsspannung Vces, etwa in der
Größenordnung von einigen mV;
2. Stromverstärkungen bei normaler und inverser Betriebsweise sehr groß, d.h.j3jv i>
\,ßi > 1;
3. möglichst gleiche StronWSpannungscharakteristiken
der PNP-und NPN-Transistoren.
Unter diesen Annahmen, auf deren Realisierung später noch eingegangen wird, entspricht die Versorgungsspannung
Vo etwa der Basis-Emitterspannung der leitenden PNP- oder NPN-Transistoren. Die Versorgungsspannung
wird so eingestellt, z. B. über den im Zusammenhang mit F i g. 4 zu beschreibenden Regelschaltkreis,
daß im Ruhezustand ein bestimmter einstellbarer Basisstrom /so fließt. Die bei einer
Schaltoperation maßgeblichen Ströme für die Umladung der Schaltkapazität am Ausgang sind dann um den
Faktor ß (etwa 100) größer, so daß die Schaltgeschwindigkeit
wesentlich höher ist als bei Verknüpfungsschaltung mit passiven Elementen bzw. bei gleicher
Schaltgeschwindigkeit die Verlustleistung erheblich geringer ist.
Zur Beschreibung der Funktion der Verknüpfungsschaltung von F i g. 1 soll angenommen werden, daß die
Betriebsspannung + Vo = 0,7 V und V^ = 0 V beträgt.
Die Eingangssignale bzw. Eingangsvariablen A und B sollen jeweils einen der beiden vorgegebenen Spannungswerte
0 V oder 0,7 V annehmen können. Es ist ersichtlich, daß am Ausgang C nur dann das Potential
Vr = 0 auftritt, wenn beide Eingangsvariablen (A, B) den oberen Spannungspegel V0 = 0,7 V aufweisen. In
diesem Fall sind beide NPN-Transistoren T3 und 7"2
gesperrt, so daß der an 7" 4 liegende untere Spannungspegel Vr auf den Ausgang C übertragen wird. Ordnet
bo man den oberen Spannungspegei der binären »1« und
den unteren Spannungspegel der binären »0« zu (positive Logik) führt demnach die Schaltung von F i g. 1
eine NAND-Verknüpfung der Eingangsvariablen A und B durch. Bei entgegengesetzt gewählter Zuordnung der
b=> Spannungspegel zu den Binärbedeutungen erhält man
entsprechend eine NOR-Verknüpfung. Schließlich kann festgestellt werden, daß sich die beschriebene Schaltung
auf mehr als zwei Eingänge erweitern läßt. Selbstver-
ständlich können die PNP- und NPN-Transistoren in F i g. 2c auch vertauscht werden — unter gleichzeitiger
Umkehr der Spannungspolaritäten. Bei positiver Logik ergibt sich dann ein NOR-Glied.
Die obengenannten Voraussetzungen für die Funktionsfähigkeit der neuen bipolaren Komplementär-Schaltkreistechnik
lassen sich gemäß einem vorteilhaften Ausführungsbeispiel mit der in Fig. 2A in der
Draufsicht und in Fig.2B im Schnitt dargestellten
Halbleiterstruktur realisieren. In F i g. 2c ist noch einmal die Schaltung von F i g. 1 gezeigt, wobei die einzelnen
Transistorzonen mit Bezeichnungen versehen worden sind, die ein leichteres Auffinden der jeweiligen
Halbleiterzonen in der integrierten Ausführungsform nach den F i g. 2a und 2b ermöglichen. Die in den
F i g. 2a und 2b gezeigte integrierte Halbleiterstruktur basiert auf Prozeßschritten, die hauptsächlich für
moderne Feldeffekttransistoren entwickelt worden sind und inzwischen gut beherrscht werden. In diesem
Ausführungsbeispiel ist als Trägermaterial 1 Saphir vorgesehen, wobei die darauf aufgebrachten Halbleiterzonen
beispielsweise aus Silizium bestehen, die bereichsweise durch eine Oxydisolation 2 voneinander
getrennt sind. Sämtliche Transistoren sind als laterale Transistoren ausgeführt, d. h. im Gegensatz zu sogenannten
vertikalen Transistoren sind die Emitter-, Basis- und Kollektorgebiete der Transistoren in seitlicher
Richtung beabstandet angeordnet. Da Saphir ein Isolator ist, erfolgt die Ladungsträgerinjektion nur in
der lateralen, d. h. seitlichen Richtung. Durch geeignete Dimensionierung der Bahngebietslängen und Bahngebietsdotierungen
können, wie später an einem konkreten Ausführungsbeispiel noch gezeigt wird, die erforderlichen
hohen Stromverstärkungswerte realisiert werden. Durch die Symmetrie der Kollektor- und
Emittergebiete sind die Stromverstärkungen ßs und ßi
gleich. Die Bahngebietslängen der PNP- und NPN-Transistoren werden vorteilhafterweise durch dieselbe
Maske definiert, was mittels der an sich bekannten selektiven Ätzverfahren unter Verwendung von Doppelschichten
geschehen kann, so daß ungefähr gleiche Va^Charakteristiken für beide Transistortypen erzielt
werden.
Im einzelnen ist aus Fig.2a ersichtlich, daß die PNP-Transistoren TX und T2 unter Vorsehung von
lediglich vier Halbleiterzonen ausgebildet sind. Dabei ist PX das gemeinsame Emittergebiet und P 2 das
gemeinsame Kollektorgebiet für TX und T2. Die getrennten Basisgebiete werden durch N1 für TX sowie
durch N 2 für T2 dargestellt, die durch das Oxyd-Isolationsgebiet
2' voneinander getrennt sind. In entsprechender Weise sind für die NrN-Tränsisiöreri 7~3 und
TA die Halbleitergebiete N3/P3/N34 bzw. Λ/4/Ρ4/Ν34 vorgesehen. Die für die Signal- und
Spannungszuführung vorgesehenen Verbindungsleitungen
sind lediglich schematisch mit ihren jeweiligen Kontaktstellen, z. B. 3 für den Kontakt der Versorgungsspannungsleitung
mit den /M-Gebiet, angedeutet Es ist ersichtlich, daß auf die genannte Weise ein außerordentlich
gedrängter Aufbau einer derartigen Verknüpfungsschaltung erzielbar ist, wobei die Packungsdichte
gegenüber CMOS-Schaltungen erhöht ist, da die Transistoren alle mit Minimaldimensionen ausgelegt
werden können. Dies ist möglich, weil die Ruheleistung
dieser Schaltkreistechnik gegenüber der Arbeitsleistung verriachlässigbar gering ist, wie später noch im
einzelnen erläutert werden wird.
Bezüglich der Herstellungsverfahren kann einmal auf die bipolaren Standardprozesse, z. B. mit vergrabener
Kollektorzone, verwiesen werden. Als Alternative kann die Isolation statt mit einem isolierenden Substrat mit
isolierenden Wannen erreicht werden, vgl. den sog.
EPIC-Prozeß aus dem Buch Integrated Circuits,
McGraw-Hill Co., 1965, Seiten 168 ff. Die Isolation kann ferner mittels Ionenimplantation von Stoffen vorgenommen
werden, die mit dem Halbleiter eine Isolationsschicht bilden oder auf elektrochemischem Weg zur
κι selektiven Ausbildung isolierender Bereiche.
Die wesentlichen Prinzipien der oben beschriebenen und an einem Ausführungsbeispiel erläuterten Schaltkreistechnik
zur Durchführung von booleschen Verknüpfungen bestehen einmal darin, daß für den
r> dynamischen Zustand der Schaltstrom Isw über die
Versorgungsspannung Vö sowie durch die Beziehungen
Vsf« Vo und/SiV=ZfVW
festgelegt wird. Zum anderen basiert die im stationären
2(i Zustand erreichbare geringe Ruheverlustleistung auf
dem Prinzip der »Rückgewinnung« des Stromes Isw
durch Rückinjektion, was durch die tiefe Sättigung der Schalttransistoren sowie deren hohe Stromverstärkung
in Vorwärts- und Inversrichtung ermöglicht wird.
2t Diese Prinzipien sollen im folgenden anhand einer
einfachen Inverterkette, wie sie in F i g. 3 dargestellt ist, erläutert werden. Vereinfachend soll dabei zunächst
angenommen werden, daß die charakteristischen Eigenschaften beider Transistortypen — abgesehen von
in Polaritäten — identisch seien.
Für den in F i g. 3 dargestellten stationären Zustand der Inverterkette ist angenommen, daß der Eingang E
den oberen Signalpegel + Vo aufweist, so daß von den
zueinander komplementären Bipolartransistoren der NPN-Transistor TXNder ersten Stufe, der PNP-Transistor
T2P der zweiten Inverterstufe sowie der NPN-Transistor T3N der dritten Inverterstufe sättigungsleitend
sind. Das ist in F i g. 3 durch Schraffur der entsprechenden Transistordarstellungen angedeutet.
4i Die von einem Regler 4 aus der Spannung Vl
abgeleitete Betriebsspannung der Inverterkette ist V0.
Der statische Einzustand der Inverterkette nach F i g. 3 ist gekennzeichnet durch die Beziehung:
Vbe = Vn - Va
CES-
Mit anderen Worten ergibt sich z. B. die Basis-Emitterspannung des PNP-Transistors T2P aus der
Differenz der Betriebsspannung VO und der Sättigungsspannung des leitenden NPN-Transistors TXN. Der
Ruhestrom /0 pro Stufe wird durch den im Sättigungszustand
fließenden Basisstrom gebildet Dieser ist klein, ■wenn die Stromverstärkungen in Vorwärts- und
Inversrichtung groß sind.
Es gilt:
/o = Ib « Kl - aN) + (1 - aj)] "
· ßi ■ IE
(2a)
dabei bedeuteten as bzw. a/ die Stromverstärkungsfaktoren
in Basisschaltung in normaler bzw. inverser Richtung und entsprechend ßN und ß, die Stromverstärkungen
in Emitterschaltung, wobei zwischen a undjS die folgende Beziehung besteht:
Ir ist der interne Emitter-Injektionsstrom, der von
der Basis-Emitterspannung VBE abhängt
Bei symmetrischen Transistoren gilt:
ergibt:
In - (Hß)
(2)
(5)
Sind abweichend von der bisherigen Annahme die Transistoren ir. ihrer. Eigenschaften nicht streng symmetrisch,
wirkt sich im wesentlichen der kleinere Stromverstärkungswert aus. In diesem Fall muß statt
ß/2 der Wert der mittleren Stromverstärkung β eingesetzt werden.
Es gilt:
Eine nicht völlige Übereinstimmung der beiden Transistortypen hat zur Folge, daS in Abhängigkeit von
den jeweiligen Schaltzuständen die Ruhe- und entsprechenden Schaltströme verschieden sind. Letzteres führt
jedoch lediglich zu ungleichen Anstiegs- und Abfallflanken der Signalimpulse. Läßt man beispielsweise ein
Verhältnis der Schaltströme bei positiver Aufladung im Vergleich zur negativen Aufladung von <3 (entspre-
so daß sich in diesem Falle mit der weiteren Annahme
"ß
Darin drückt sich das oben angegebene Prinzip der Rückgewinnung des Schaltstromes lsw aus, der ja
maximal
(3)
Diese Rückgewinnung des Schaltstromes und damit den niedrigen Ruhestromfluß im stationären Zustand
kann man etwa wie folgt veranschaulichen. Nach erfolgter Umladung der mit den jeweiligen Eingangsbzw. Ausgangsknoten verbundenen Schaltkapazitäten
fließen in den sättigungsleitenden Transistoren Injektionsströme nicht nur in der Normalrichtung, d. h. vom
Emitter injiziert, sondern auch über den dann in Durchlaßrichtung gepolten Kollektor-Basisübergang,
so daß nach außen hin nur noch der bei symmetrischen Transistoren sehr geringe Differenzstrom im stationären
Zustand in Erscheinung tritt.
Anknüpfend an die oben abgeleitete Gleichung (3) ist nun festz'istellen, daß Vbe durch Vo (Betriebsspannung)
und die Sättigungsspannung Vces vorgegeben ist (vgl. Gleichung (I)), so daß unter der oben gemachten
Annahme gleicher Stromverstärkungsfaktoren das Verhältnis von maximalen Schaltstrom zum Ruhestrom
(4)
wird. Bei einem Stromverstärkungswert von 100 in beiden Richtungen läßt sich demnach ein Verhältnis von
Schalt- zu Ruheleistung von 50 erreichen.
Für den Fall regelrechter logischer Verknüpfungen ergibt sich für dieses Verhältnis unter Berücksichtigung
der Anzahl von Eingängen (fan in = FI) bzw. der Anzahl von Ausgängen (fan-out = FO)
chend etwa e) zu, dann darf \Δ Vbe\ £26 mV
(Temperaturspannung) der beiden Transistortypen zugelassen werden.
Unterschiedliche Sättigungsspannungen VCes — vgl.
Gleichung (1) — können sich kaum auswirken, da sie an sich schon klein sind. Wegen der Forderung nach
geringer Ruheleistung sind nämlich hohe inverse Stromverstärkungen gefordert. Wesentlicher Bestandteil
der Sättigungsspannung ist aber die sog. Offset-Spannung VO«i«· Diese Offset-Spannung bedeutet die
Kollektor-Emitterspannung bei einem Kollektorstrom Ic = 0. Bei großer inverser Stromverstärkung ist die
Offset-Spannung sehr klein.
Es gilt:
i K/fiJ= vT- ilna/i
α,-βΑΙ+β,) V7- = Temperaturspannung
α,-βΑΙ+β,) V7- = Temperaturspannung
(6)
«,2:0,9 (ß,^
I JV-I «2,5 mV.
Bezüglich der praktischen Realisierbarkeit der vorgeschlagenen Schaltkreistrechnik erscheint es
in durchaus möglich, schon mit herkömmlichen bipolaren Prozessen, z. B. dem Standardprozeß mit vergrabener
Kollektorzone, insbesondere bei Anwendung einer passiven Isolation, komplementäre Transistoren mit den
gewünschten Eigenschaften zu bekommen.
j) Im folgenden soll ein Beispiel für durchweg laterale
Strukturen in Silizium auf einem isolierenden Substrat, z. B. Saphir, gegeben werden.
Die Annahme gleicher Basis-Emitterspannungen in Abhängigkeit vom Emitterinjektionsstrom Vbe(Ie) für
die PNP- und NPN-Transistoren bedeutet gleiche Sättigungsströme /5 nach der Gleichung
h =
Es gilt:
(7)
/s(PNPi = -rr- ■ μΡ· p„- k-T
"B
Es bedeuten:
(8)
q = Elementarladung
A = Fläche des Emitter-Basis-Überganges
Wb = Basisweite
μρ = Beweglichkeit der Minoritätsladungsträger (hier
Löcher: p) in der Basis
p„ = Konzentration der Minoritätsladungsträger in der Basis (hier Löcher pin n-Gebiet)
m = intrinsische Konzentration
Nd = Majoritätsladungsträgerdichte in der Basis (hier Donatoren)
Stellt man die zu Gleichung (8) entsprechende Gleichung für den Sättigungsstrom eines NPN-Transi-
stors auf, ergibt die Forderung, daß beide Sättigungsströme gleich sind, d. h.
/sil'NP) = 4(NPN) (9)
unter der weiteren Annahme gleicher Geometrie beider Transistortypen die Beziehung:
(10)
μρ/Νη =
Dabei bedeuten:
Dabei bedeuten:
μη = Beweglichkeit der Minoritätsladungsträger (hier
Elektronen: n)'m der Basis des NPN-Transistors
Na = Dichte der Majoritätsladungsträger (hier Akzeptoren)
in der Basis des NPN-Transistors
Die Gleichung (10) wird beispielsweise mit folgenden Dotierungen erfüllt:
PNP N0= 10"1Cm"3
μρ = 400 cm2/VS
NPN NA = 2- 1016 cm"3
NPN NA = 2- 1016 cm"3
μη =8OOcm2/VS.
Bei dem genannten Beispiel werden gleiche Basisweiten für die komplementären Transistoren vorausgesetzt,
was jedoch nicht in jedem Fall nötig ist. Die oben angegebenen resultierenden Dotierungen können z. B.
gut mittels Ionenimplantation eingestellt werden, wozu man sich der auf diesem Gebiet bekannten Techniken
bedienen kann. Die Emitter bzw. Kollektoren können in diesem Fall genügend hoch (>10I8cm-3) dotiert
werden, um die gewünschte hohe Stromverstärkung zu erreichen. Die Implantationstechnik bietet eine bisher
unübertroffene Möglichkeit zur Fertigungskontrolle dadurch, daß alle prozeßempfindlichen Parameter, wie
Gesamtbetrag der eingebrachten Verunreinigungen und Eindringtiefen sich mittels elektrischer Größen
direkt während des Fertigungsganges erfassen lassen. In Verbindung mit einer ggf. durchgeführten thermischen
Nachbehandlung der implantierten Zonen läßt sich eine sonst unerreichte Kontrolle und Gleichverteilung der
elektrischen Betriebsdaten erhalten, wie sie in der vorliegenden Erfindung vorausgesetzt ist Andere
Kombinationen von Dotierungen und Geometrie sind darüber hinaus ebenfalls möglich.
Wie bereits oben erläutert wurde, liegt der vorgeschlagenen Schaltkreistechnik das Prinzip zugrunde,
daß der Schaltstrom über die Betriebsspannung Vo festgelegt wird, wobei V0 etwa der Größe der
Basis-Emitterspannung entspricht Die an die genaue Einsteübarkek und Konstanz der Betriebsspannung Vb
zu stellenden Anforderungen werden gemäß einer vorteilhaften Weiterbildung der Erfindung durch die in
F i g. 4 dargestellte Regelschaltung erfüllt Im linken Teil der Fig.4 ist in teilweise unterbrochenen linien
schematisch eine mit der Betriebsspannung Vo zu
versorgende Verknüpfungsschaltung angedeutet Die Transistoren TT, Ti' und TV entsprechen dabei
beispielsweise den Transistoren T2, T3 und Γ4 des
Verknüpfungsgliedes nach Fig. 1. Die Betriebsspannung Vo soll an den Ausgangsklemmen F und G zur
Verfugung stehen. Abgeleitet wird Vi aus der ungeregelten
Betriebsspannung+ Vl. Die in der Regelschaltung vorgesehenen Transistoren 7X1 bzw. 7X2 stellen in
ihren Eigenschaften mit den entsprechenden komplementären Transistoren der Verknüpfungsschaltung
möglichst ähnliche Eigenschaften aufweisende Vergleichstransistoren dar. Der Kollektorstrom des PNP-Vergleichstransistors
TXX wird dabei mit einem Sollwert im Wege des Spannungsvergleichs verglichen.
Dazu wird der den maximalen Schaltstrom Isw repräsentierende Kollektorstrom von TXX über den
Widerstand R X im Kollektorzweig in eine Spannung umgesetzt. Als Vergleichsspannung wird die Basis-Emitter-Spannung
des NPN-Transistors 7X2 benutzt. Mit steigender Temperatur nimmt daher der Schaltstrom
ab. Das ist erwünscht, denn so bleibt die Schaltzeit konstant, weil der logische Spannungshub mit Vbe
abnimmt. R 2 stellt den Arbeitswiderstand für TX 2 dar.
Fließt weniger Strom Isw als der Sollwert, wird TX2
weniger leitend und gibt mehr Strom an den Stelltransistor Th ab, der dadurch Vo erhöht. Bei zu
geringem Strom Isw ist die Wirkung umgekehrt. Der Emitter von TX2 kann entweder mit dem Emitter des
Stelltransistors Th an einem gemeinsamen, vorzugsweise Massenpotential liegen oder aber an einer separaten
(negativen) Hilfsspannung V2.
In Fig.5 ist als weiteres Ausführungsbeispiel der Erfindung die zur Schaltung nach F i g. 1 bzw. 2c duale
Verknüpfungsschaltung dargestellt. Es ist ersichtlich, daß am Ausgang C nur dann das Potential + Vo auftritt,
wenn beide Eingangsvariablen (A, B) den unteren Spannungspegel Vr aufweisen, bzw. tritt am Ausgang
bereits das Potential Vr auf, wenn mindestens eine
jo Eingangsvariable den oberen Spannungspegel annimmt.
Es handelt sich demnach bei dieser Schaltung unter Vereinbarung einer positiven Logik um ein NOR-Glied.
Damit ist aber ersichtlich, daß die Erfindung nicht auf die jeweils konkrete Verknüpfungsschaltung beschränkt
Die mit der vorgeschlagenen Schaltkreistechnik erzielbaren Vorteile bestehen einmal darin, daß eine
gegenüber der Arbeitsleistung vernachlässigbar geringe Ruheleistung auftritt Durch den wesentlich geringeren
Spannungshub dieser bipolaren Schaltungen erhält man ein wesentlich besseres Verlustleistung χ Geschwindigkeit-Verhältnis
gegenüber einer mit komplementären Feldeffekttransistoren aufgebauten Verknüpfungsschaltung,
die nach dem heutigen Stand der Technik hinsichtlich der Leistungsaufnahme als vorteilhafteste
Schaltkreistechnik anzusehen ist Gegenüber CMOS bietet die vorgeschlagene bipolare komplementäre
Schaltkreistechnik die Vorteile der kleineren Versorgungsspannung und insbesondere des kleineren logisehen
Signalhubes, was zu einer wesentlich kleineren dynamischen Verlustleitung führt Für die Verlustleistung
P gilt:
P-CU2,
wobei C die Schaltkreiskapazität darstellt.
Damit ergibt sich für den Vergleich der dynamischen Verlustleistungen der vorgeschlagenen Bipolartechnik
gegenüber CMJS
(5 V)2
1
50
50
Zusätzlich wird, was in der Vergleichsbeziehung nicht
zum Ausdruck kommt, eine erhöhte Geschwindigkeit erhalten. Schließlich läßt sich eine gegenüber CMOS
weiter erhöhte Packungsdichte erreichen, da die Bipolartransistoren sämtlich mit Minimaldimensionen
ausgelegt werden können.
Hierzu 1 Blatt Zeichnungen
Claims (10)
1. Komplementäre Transistorschaltung zur Durchführung boolescher Verknüpfungen von mindestens
zwei Eingangsvariablen, die jeweils mit den Steuerelektroden eines ersten und eines zweiten,
zum ersten komplementären Bipolartransistors gekoppelt sind, insbesondere zur Anwendung in
integrierten Schaltnetzwerken, dadurch gekennzeichnet, daß jeweils der eine Transistor
das Lastelement des anderen Transistors bildet und daß beide Transistoren bezüglich ihrer hoch
gewählten Stromverstärkungsfaktoren in Normal- und Inversrichtung nahezu symmetrisch sind und
eine kleine Sättigungsspannung aufweisen.
Z Transistorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Versorgungsspanr.ung etwa
die Größe der Basis-Emitterjpannung der Bipolartransistoren
im Leitzustand aufweist
3. Transistorschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Versorgungsspannung aus
einer Regelschaltung abgeleitet ist, in der der Kollektorstrom eines Vergleichstransistors des
einen Leitungstyps im eingeschalteten Zustand mit der Basis-Emitterspannung eines dazu komplementären
und als Vergleichstransistor zu den Verknüpfungstransistoren dieses Leitfähigkeitstyps ausgelegten
Bipolartransistors verglichen wird, so daß der Schaltstrom und damit der zur Verfugung stehende
Signalspannungshub entsprechend dem Wert der Basis-Emitterspannung mit steigender Temperatur
abnimmt.
4. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
Bipolartransistoren mindestens teilweise lateral ausgebildet sind.
5. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie
in Silizium-auf-Saphir-Technik ausgebildet ist.
6. Transistorschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine
passive Isolation der Schaltungskomponenten, vorzugsweise durch eine Oxydisolation.
7. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur
Realisierung eines NAND- oder NOR-Gliedes entsprechend der Zahl von Eingangsvariablen zu
einer Reihen- bzw. Parallelschaltung zusamengefaßte Bipolartransistoren des einen Leitfähigkeitstyps
vorgesehen sind, mit denen quasi im Lastzweig verbunden eine gleiche Anzahl von zu einer Parallelbzw.
Reihenschaltung zusammengefaßten Bipolartransistoren des dazu komplementären Leitfähigkeitstyps
vorgesehen sind, deren Verbindungspunkt den Schaitungsausgang bildet, und daß die Steuerelektroden
der zueinander komplementären Transistoren jeweils paarweise parallel geschaltet sind.
8. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der maximale Schaltstrom über die Versorgungsspannung festgelegt ist, die aus der Basis-Emitterspannung
eines Vergleichstransistors im Leitzustand abgeleitet ist.
9. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
Parametereinstellung der Verknüpfungstransistoren, insbesondere deren Verstärkungsfaktor, so
gewählt ist, daß im stationären Zustand infolge Sättigung der leitenden Transistoren zum Injektionsstrom
über den Emitter-Basis-Übergang ein etwa gleich großer Injektionsstrom über den Kollektor-Basis-Übergang hinzukommt
10. Transistorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß die
Dotierung der Halbleiterzonen mittels Ionenimplantation vorgenommen ist
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2426447A DE2426447C2 (de) | 1974-05-31 | 1974-05-31 | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen |
US05/549,116 US3956641A (en) | 1974-05-31 | 1975-02-11 | Complementary transistor circuit for carrying out boolean functions |
GB12820/75A GB1478935A (en) | 1974-05-31 | 1975-03-27 | Transistor circuits |
FR7513750A FR2273417B1 (de) | 1974-05-31 | 1975-04-24 | |
JP50053325A JPS50159957A (de) | 1974-05-31 | 1975-05-06 | |
JP60076871A JPS60242661A (ja) | 1974-05-31 | 1985-04-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2426447A DE2426447C2 (de) | 1974-05-31 | 1974-05-31 | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2426447A1 DE2426447A1 (de) | 1975-12-11 |
DE2426447C2 true DE2426447C2 (de) | 1982-05-27 |
Family
ID=5917007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2426447A Expired DE2426447C2 (de) | 1974-05-31 | 1974-05-31 | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3956641A (de) |
JP (2) | JPS50159957A (de) |
DE (1) | DE2426447C2 (de) |
FR (1) | FR2273417B1 (de) |
GB (1) | GB1478935A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2530288C3 (de) * | 1975-07-07 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Inverter in integrierter Injektionslogik |
US4518874A (en) * | 1979-03-21 | 1985-05-21 | International Business Machines Corporation | Cascoded PLA array |
US4306159A (en) * | 1979-06-14 | 1981-12-15 | International Business Machines Corporation | Bipolar inverter and NAND logic circuit with extremely low DC standby power |
EP0163756B1 (de) * | 1984-06-08 | 1989-02-01 | Ibm Deutschland Gmbh | Bipolare logische Schaltung mit Steuerung durch Ladungsspeicherung |
US4641047A (en) * | 1984-07-02 | 1987-02-03 | Motorola, Inc. | Complex direct coupled transistor logic |
US5068702A (en) * | 1986-03-31 | 1991-11-26 | Exar Corporation | Programmable transistor |
EP0246371B1 (de) * | 1986-05-22 | 1991-01-09 | International Business Machines Corporation | Ausgangsschaltung für integrierte Injektionslogik |
US5150309A (en) * | 1987-08-04 | 1992-09-22 | Texas Instruments Incorporated | Comprehensive logic circuit layout system |
US5091659A (en) * | 1991-04-16 | 1992-02-25 | International Business Machines Corporation | Composite logic gate circuit with means to reduce voltage required by logic transistors from external source |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE549063A (de) * | 1955-06-28 | |||
DE1081049B (de) * | 1957-11-14 | 1960-05-05 | Westinghouse Electric Corp | Sperrgatter bzw. logisches íÀUnd-NichtíÂ-Element unter Verwendung von Transistoren |
DE1164480B (de) * | 1962-11-26 | 1964-03-05 | Siemens Ag | Aus einer npn- oder pnp-Mehrfachhalbleiter-anordnung aufgebautes logisches Schaltelement |
DE1165660B (de) * | 1963-03-14 | 1964-03-19 | Telefunken Patent | Und-Schaltung mit zwei getrennt von aussen ansteuerbaren Transistoren |
US3401359A (en) * | 1966-03-04 | 1968-09-10 | Bell Telephone Labor Inc | Transistor switching modulators and demodulators |
US3541353A (en) * | 1967-09-13 | 1970-11-17 | Motorola Inc | Mosfet digital gate |
-
1974
- 1974-05-31 DE DE2426447A patent/DE2426447C2/de not_active Expired
-
1975
- 1975-02-11 US US05/549,116 patent/US3956641A/en not_active Expired - Lifetime
- 1975-03-27 GB GB12820/75A patent/GB1478935A/en not_active Expired
- 1975-04-24 FR FR7513750A patent/FR2273417B1/fr not_active Expired
- 1975-05-06 JP JP50053325A patent/JPS50159957A/ja active Pending
-
1985
- 1985-04-12 JP JP60076871A patent/JPS60242661A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2273417A1 (de) | 1975-12-26 |
GB1478935A (en) | 1977-07-06 |
DE2426447A1 (de) | 1975-12-11 |
US3956641A (en) | 1976-05-11 |
FR2273417B1 (de) | 1977-04-15 |
JPH0231505B2 (de) | 1990-07-13 |
JPS50159957A (de) | 1975-12-24 |
JPS60242661A (ja) | 1985-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
DE2901727C2 (de) | ||
DE2509530C2 (de) | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren | |
DE1464340B2 (de) | Schneller kopplungsschaltkreis | |
DE2443171C2 (de) | Integrierte Schaltung | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE68920219T2 (de) | Temperaturkompensierte bipolare Schaltungen. | |
DE2356301A1 (de) | Monolithisch integrierte, binaere logische schaltung | |
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE3322293A1 (de) | Verriegelungsschaltung (latchschaltung) | |
EP0000169B1 (de) | Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität | |
DE1054117B (de) | Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden | |
DE2627574A1 (de) | Integrierte mehrpegel-injektionslogik | |
DE2558489C3 (de) | ||
DE2657293C3 (de) | Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL) | |
DE3604173A1 (de) | Lateraltransistor | |
DE2750432C2 (de) | I&uarr;2&uarr;L-Logik-Schaltungsanordnung | |
DE10249893A1 (de) | Halbleiterschaltung | |
DE2946192C2 (de) | Frequenzteiler | |
DE2635800C2 (de) | Monolithisch integrierte Schottky-I&uarr;2&uarr;L-Gatterschaltung | |
DE2756777C3 (de) | Digitalschaltungselement | |
DE2541887A1 (de) | Integrierte halbleiterschaltung | |
DE1948178A1 (de) | Temperaturstabile monolithische Schaltung einer Referenzspannungsquelle,insbesondere fuer monolithische logische Halbleiterschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: H03K 19/082 |
|
8126 | Change of the secondary classification |
Ipc: H03K 19/091 |
|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |