DE2652103C2 - Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung - Google Patents

Description

Auf dem Gebiet der integrierten Schaltungstechnik ist durch das unter der Bezeichnung MTL (Merged Transistor Logic) bzw. I²L (Integrated Injection Logic) bekanntgewordene Schaltungskonzept eine Entwicklung eingeleitet worden, durch die die Vorteile der traditionellen Bipolartechnik (hohe Schallgeschwindigkeit) mit den Vorteilen der zum damaligen Zeitpunkt dominierenden FET-Technik (hohe Integrationsdichte, geringe Verlustleistung) weitgehend miteinander kombiniert werden konnten. Aus der Vielzahl der zu diesem Thema in der Fachliteratur erschienenen Aufsätze sei beispielsweise auf die Darstellungen iin IEEE Journal of Solid-State Circuits, VoLSC-7, Nr. 5, Oktober 1972, Seiten 340 ff und 346 ff verwiesen. In der Folge wurden dann unter verschiedenen Namen auf dem genannten (Injektions-)Konzept basierende Weiterentwicklungen bekannt, bei denen der von einem (Primär-)Injektor ausgehende Ladungsträgerstrom auf seinem Wege zu einem kollektierenden Gebiet über verschiedene im Bahnverlauf angeordnete Steuergebiete bedingungsabhängig geschaltet werden konnte. Mit anderen Worten wurde dabei die sog. Sekundärinjektion in /WF-Ketten für die Bildung von logischen Verknüpfungen ausgenutzt Beispiele für derartige Weiterbildungen finden sich unter der Bezeichnung CHL (Current Hogging Logic) im IEEE Journal of Solid-State Circuits, Vol. SC-9 Nr. 5, Oktober 1974, Seiten 228 bis 233, ferner unter der Bezeichnung CHIL (Current Hogging Injection Logic) im IEEE Journal of Solid-State Circuits, Vol. SC-IO, Nr. 5, Oktober 1975, Seiten 348 bis 352 sowie in der DE-OS 25 09 530 aus der eine integrierte Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1 bekannt ist.

Bei den bekannten Ausführungen dieser auf dem Injektionsprinzip basierenden Schaltungen sind — jedenfalls wenn damit logische Verknüpfungsfunktionen von Eingangsvariablen durchgeführt werden sollen — für die Herstellung in monolithischer Halbleitertechnik mindestens drei dimensionsbestimmende Masken einschließlich der Kontaktlöcher (ohne Metallisierungsmuster) erforderlich. Wird beispielsweise von einem N-dotierten Halbleitermaterial ausgegangen, wird eine erste Maske für die Ausbildung der P-leitfähigen Dotierungsgebiete der /WP-Strukturen benötigt. Mittels einer zweiten Maske werden die /V-leitfähigen Dotierungsgebiete innerhalb einiger P-Gebiete für die TVTW-Strukturen definiert Schließlich ist noch eine dritte, die Kontaktlöcher zu den jeweiligen Dotierungsgebieten bestimmende Maske erforderlich. Von den sich daran anschließenden weiteren Herstellungsschritten kann für den Rahmen der vorliegenden Erfindung abgesehen werden.

Es ist die der Erfindung zugrunde liegende Aufgabe, eine Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1 derart weiterzubilden, daß durch Verringerung des Maskenaufwandes eine Erhöhung der Integrationsdichte erreicht wird.

Durch den geringeren Maskenaufwand ist eine einfachere Herstellung derartiger Schaltungen möglich. Wegen der insoweit bestehenden Zusammenhänge ist mit der Erfindung außer einer weiteren Erhöhung der Integrationsdichte gegenüber bekannten Schaltungen auch eine weitere Verbesserung des die elektrischen Schaltungseigenschaften kennzeichnenden Produktes aus den Faktoren Verzögerungszeit und Verlustleistung pro Verknüpfungsfunktion zu erzielen. Letztlich ermöglicht die Erfindung eine weitere Senkung der Herstellungskosten derartiger Schaltungen, indem man die Funktionsdichte in einer vorgegebenen Verpackungseinheit erhöht bzw. möglichst viele Schaltkreisfunktionen auf einem zusammenhängenden Halbleiterplättchen (Chip) unterbringt

Die genannte Aufgabe wird erfindungsgemäß durch db im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst

Gemäß der Erfindung ist zur unmittelbaren Realisierung logischer Verknüpfungen von Eingangsvanablen ίο bei einer Halbleiteranordnung mit zwei ineinanderliegenden Dotierungsgebieten, von denen wenigstens das äußere elektrisch zugänglich sein soll, ein äußerer Anschluß auf der Oberfläche nicht direkt auf diesem Gebiet sondern auf einem benachbart dazu angeordneis ten Gebiet vom gleichen Leitfähigkeitstyp vorgesehen, wobei die funktioneile Kopplung zum äußeren der zwei ifteinanderliegenden Dotierungsgebiete über Injektionskopplung erfolgt Bei der vertikalen Transistorstruktur ist somit das Basisanschlußgebiet von der eigentlichen Basis abgetrennt und dieser vorgelagert Die Verbindung wird durch Löcherinjektion hergestellt Durch die Anschlußgebietsabtrennung kann für Schaltungen dieser Art ein erheblich vereinfachter Herstellungsprozeß angewendet werden, weil die Dotierungsgebiete und ggf. sogar die Kontaktöffnungen als Minimalflächen gemeinsam durch eine einzige Maske definierbar sind, wobei lediglich noch eine relativ unkritische Grobmaske (sog. Blockout-Maske) hinzukommt.

Es ist zwar auch bereits eine Halbleiteranordnung bekanntgeworden, bei der zwischen einem Injektorgebiet und einem WN-Ausgangstransistor, der ohne äußeren Basisanschluß ausgeführt ist ein mit einem äußeren Anschluß ausgestattetes weiteres Gebiet vom gleichen Leitfähigkeitstyp wie das Transistor-Basisgebiet liegt, vgl. Electronics vom 3. Oktober 1974, Seiten 111 bis 118, insbes. Seite 114. Die dort gezeigte Halbleiteranordnung dient jedoch ausdrücklich der an der Übergangsstelle von unterschiedlichen Schaltkreiskonzepten (dort I²LfTTL) erforderlichen Spannungspegelanpassung. Es findet sich keinerlei Hinweis auf die Durchführbarkeit von logischen Verknüpfungen und auch nicht auf die besonderen Aspekte hinsichtlich der prozeßtechnischen Herstellungs- bzw. Maskierungsschritte, auf denen die mit der Erfindung erzielbaren Vorteile basieren. Insbesondere handelt es sich bei dem Ausgang der Anpaßschaltung nicht um den originären logischen Ausgang, an dem das Verknüpfungsergebnis erstmalig gebildet ist Die jeweilige Verknüpfungsoperation wird vielmehr in dem vorgeschalteten konventionellen I²L-Schaltungsteil durchgeführt und steht im wesentlichen bereits am Eingang der Anpaßschaltung fertig zur Verfügung.

Schließlich ist die Ausbildung von zwei Dotierungsgebieten durch eine einzige Maskenöffnung für sich bekannt, vgl. DE-OS 17 89 055. Dort findet sich aber keine Erwähnung von Transistoren, insbesondere nicht der vorgeschlagenen Art, so daß darüber hinaus keine weiteren Berührungspunkte zu dem von der Erfindung betroffenen Gebiet vorliegen.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert Es zeigt

F i g. 1 ein erstes Ausführungsbeispiel in Form eines NOR-Gliedes für zwei Eingangsvariable in einer Draufsicht sowie im Querschnitt durch die zugehörige Halbleiterstruktur;
F i g. 2 eine bekannte MTL-Vergleichsstruktur:

Fig.3 Darstellungen zum Flächenvergleich einer Anordnung nach der Erfindung mit einer vergleichbaren bekannten Struktur;

F i g. 4 Darstellungen zur Erläuterung der logischen Austauschbarkeit von Anordnungen nach der Erfindung mit bekannten MTL-Vergleichsanordnungen;

F i g. 5 ein weiteres Ausführungsbeispiel in der Form eines auf vier Eingänge erweiterten NOR-Gliedes;

Fig.6 als weiteres Ausführungsbeispiel ein NAND-Verknüpfungsglied;

F i g. 7 ein letztes Ausführungsbeispiel einer Halbleiteranordnung;

F i g. 8 ein Ausführungsbeispiel für den Herstellungsgang und

F i g. 9 die Darstellung eines Dotierungsprofils für den Ausgangstransistor.

Soweit für die folgenden Ausführungsbeispiele Draufsichten bzw. Querschnittsdarstellungen zur Erläuterung gegeben sind, ist darauf hinzuweisen, daß die Darstellung der gegenseitigen Anordnung von Dotierungsgebieten sowie die übrigen Abmessungen im allgemeinen nicht maßstäblich, sondern zum Zwecke der Verdeutlichung bewußt davon abweichend, vorgenommen ist In gleicher Weise sind die elektrischen Verbindungen und Anschlüsse lediglich schematisch dargestellt Bei Draufsichten, aus denen die Lage der Dotierungsgebiete deutlich werden soll, ist die den Halbleiterkörper ggf. bedeckende Isolierschicht als durchsichtig angenommen.

In den Fig. IA und IB ist in einer Draufsicht bzw. einer zugehörigen Querschnittsdarstellung entlang der angegebenen Schnittlinie ein erstes Ausführungsbeispiel der Halbleiteranordnung angegeben. Wie noch zu erläutern sein wird, stellt dieses Ausführungsbeispiel ein zur Verknüpfung von zwei Eingangsvariablen A und B geeignetes NOR-Glied dar. Die Struktur für das NOR-Glied geht aus von einem Halbleiterkörper 1, der beispielsweise aus /V-Ieitfähigem Silicium besteht. Der Halbleiterkörper kann in an sich bekannter Weise eine vergrabene N+-Region aufweisen, über der eine A/-!eitfähige Epitaxieschicht angeordnet ist Von der Oberfläche des Halbleiterkörpers 1 her sind in einer für die Injektionslogik typischen Weise beabstandet angeordnete P-leitfähige Dotierungsgebiete Pi bis PS vorgesehen. Diese P-Gebiete können durch öffnungen in der den Halbleiterkörper 1 bedeckenden Isolierschicht 2, die z. B. aus Siliciumdioxyd besteht unter Anwendung bekannter photolithographischer Prozesse mit anschließenden Diffusions- bzw. Implantationsverfahren ausgebildet werden. Die äußeren Dotierungsgebiete Pi und P5 sind sog. Primärinjektoren zur Stromzuführung: sie sind elektrisch miteinander verbunden und über den äußeren Injektoranschluß / zugänglich. Über diesen Injektoranschluß / wird in der für solche Injektionslogikkonzepte üblichen Weise ein (wählbarer) Stromfluß J₀ eingeprägt P2 und P4 sind sog. Sekundär-Injektionsgebiete, die mit logischen Bedingungseingängen A bzw. B versehen sind. Sie werden im Folgenden auch als Basissteuer- bzw. Basisanschlußgebiete bezeichnet Durch sie kann der von den Primärinjektoren Pi und P 5 ausgehende Ladungsträgerstrom auf seinem Wege zum in der Mitte dieser PW-Kettenanordnung angeordneten Ausgangstransistor bedingungsabhängig geschaltet werden. Der Ausgangstransistor besteht aus dem im N-Halbleiterkörper angeordneten P3-Gebiet sowie dem darin vorgesehenen weiteren Λ/l-Dotierungsgebiet Das Wl-Dotierungsgebiet liefert einen Ausgang C, an dem die NOR-Verknüpfung der Eingangsvariablen A und B verfügbar ist.

Bezüglich ihrer elektrischen Funktion läßt sich die beschriebene Halbleiteranordnung als eine hochintegrierte Zusammenfassung von verschiedenen PNP-Transistoren, z. B. den lateralen /WP-Transistoren mit der Zonenfolge PUN-P2, P2-N-P3 usw., mit einem (vertikalen /VfW-Transistor der Zonenfolge N-P3-Ni auffassen. Wie in der üblichen Injektionslogik nach dem eingangs genannten Stand der Technik handelt es sich bei dem Ausgangstransistor um einen invers betriebenen Transistor, d.h., das Ni-Dotierungsgebiet an der Halbleiteroberfläche wird als Kollektor betrieben, P3 ist die Basis, und das N-Halbleitergrundmaterial bzw. die vergrabene A/+-Region wirkt als Emitter.

Die Besonderheit der vorliegenden Erfindung liegt nun darin, daß der Ausgangstransistor im Gegensatz zu bekannten Verknüpfungsschaltungen dieser Art keinen äußeren Basisanschluß auf seinem /»3-Basisgebiet aufweist Durch den Wegfall jeglichen äußeren Basiskontaktes beim /VTW-Ausgangstransistor kann bei diesem sowohl das P 3- Basisgebiet als auch das N1-Kollektorgebiet durch ein und dasselbe Maskenfenster 3 in der den Halbleiterkörper bedeckenden Isolierschicht 2 eingebracht werden. Darüber hinaus kann schließlich sogar vorteilhaft dasselbe Fenster 3 als Kontaktöffnung für den äußeren Anschluß C zum Ni -Gebiet ausgenutzt werden. Ebenso kann auch für die anderen P-Gebiete jeweils die Dotierungsöffnung mit der Kontaktöffnung zusammenfallen. Folglich kann die gesamte Struktur einschließlich Kontaktlöchern im Gegensatz zu den bekannten Schaltungen dieser Art auf einer einzigen Maske definiert werden. Lediglich zur Unterscheidung, wo der Kollektor des MW-Ausgangs-

transistors liegen soll, ist eine hinsichtlich ihrer Abmessungen unkritische Grobmaske (sog. Blockout-Maske) erforderlich. Damit wird ein äußerst einfacher und billiger Herstellungsprozeß anwendbar, auf den später noch eingegangen wird. Hinzu kommt, daß die

Struktur wegen der Einsparung an Maskierungsschritten in der horizontalen Ausdehnung sehr klein gemacht werden kann, weil prinzipiell jede öffnung Minimaldimensionen haben kann. Es sind nicht die sonst zur Berücksichtigung von Überlappungstoleranzen vorge-

schriebenen Abmessungszuschläge hinsichtlich der Mindestgröße der Maskenöffnungen erforderlich. Schließlich wird durch die Erreichung von Minimalstrukturen ein höherer Stromverstärkungswert β und eine höhere Schaltgeschwindigkeit erzielbar.

so Die der Funktion des beschriebenen NOR-Gliedes zugrundeliegenden physikalischen Wirkungszusammenhänge unterscheiden sich praktisch nicht von denen bekannter Injektionsschaltungen der eingangs genannten Art wie sie z. B. in der DE-OS 25 09 530 beschrieben sind. Im vorliegenden Fall ist deshalb eine kurze zusammengefaßte Funktionsdarstellung ausreichend. Über den Injektoranschluß / wird den beiden äußeren Primärinjektoren Pi und P 5 ein Strom eingeprägt Die Primärinjektoren injizieren daraufhin Ladungsträger,

bei den gewählten Leitfähigkeitstypen Löcher (Defektelektronen), die (auch) auf die jeweils benachbarten P 2- bzw. P4-Dotierungsgebiete treffen. Je nach den an diesen Gebieten anliegenden Potentialen, denen wiederum die beiden Binärbedeutungen zugeordnet sind, werden die von diesen Gebieten kollektierten Ladungsträger über die Eingangsanschlüsse und die damit in einem umfangreicheren Verknüpfungsnetzwerk jeweils verbundenen Ausgangstransistoren benachbarter Ver-

knüpfungsglieder abgeleitet oder aber die von den Primärinjektoren kommenden Ladungsträger können das P2- und/oder P4-Gebiet im jeweils anderen Binärzustand der Eingangsvariablen A bzw. B soweit aufladen, daß von diesen Gebieten eine Sekundärinjektion weiter in Richtung auf den (gemeinsamen) Ausgangstransistor ausgeht. Dabei wirkt dessen P3-Basisgebiet als Kollektor für diese von den Sekundärinjektoren kommenden Ladungsträger. Der letztlich zustandekommende bzw. nicht zustandekommende Stromfluß durch die Ausgangstransistorstruktur wird demnach von den Eingängen A und B bestimmt. Es ist ersichtlich, daß ein Stromfluß durch den Ausgangstransistor zustandekommt, wenn mindestens eines der mit den Eingängen A oder B verbundenen Gebiete P 2 oder PA als Sekundärinjektor wirkt. Bezüglich der Basis des Ausgangstransistors iiegt demnach zu den Potentialen an A oder B eine ODER-Verknüpfung vor, die beim Übergang auf das Kollektorpotential zur NOR-Verknüpfung invertiert wird.

Hinsichtlich der Zuordnung der Binärzustände »0« und »1« zu den jeweiligen Spannungs- bzw. Potentialwerten wird in vorliegender Beschreibung von der Vereinbarung einer sog. positiven Logik ausgegangen. Die jeweiligen Potentialwerte sind dabei die üblichen MTL- bzw. I²L-Potentiale. Der Binärbedeutung »1« entspricht dabei der Wert der Durchlaßspannung des jeweiligen P/V-Überganges, z. B. des Überganges zwischen dem P2-Gebiet und dem umgebenden N-Halbleiterkörper, was bei Silicium-Übergängen einem Potential von etwa 0,7 V entspricht. Auf der anderen Seite entspricht die Binärbedeutung »0« bei positiver Logik dem Wert der (Transistor-)Sättigungsspannung, d. h. praktisch 0 V.

In den Fig.2A und 2B ist zur Verdeutlichung der Erfindung die Draufsicht sowie ein zugehöriger Querschnitt durch eine aus dem eingangs genannten Stand der Technik bekannte MTL/I²L-Grundstruktur gezeigt Dabei handelt es sich um eine Struktur mit einem Bedingungseingang Dund zwei Ausgängen fund F. Wie später anhand der F i g. 4 im einzelnen gezeigt wird, sind hinsichtlich der logischen Funktion Mehrfach-Kollektoren (Ausgänge) bei MTlVI²L vergleichbar mit Mehrfach-Sekundärinjektoren entsprechend dem ersten Ausführungsbeispiel der Erfindung nach Fig. 1. Wie in F i g. 1 ist auch hier in einem /V-leitfähigen Halbleiterkörper 1 ein mit einem Injektoranschluß / versehenes Primärinjektionsgebiet Pll und benachbart dazu das dem P3-Gebiet in F i g. 1 entsprechende Basisgebiet P31 des Ausgangstransistors vorgesehen. Ein dem P2-Gebiet in F i g. 1 entsprechender Sekundärinjektor ist nicht vorhanden. In der P31-Basiszone des Ausgangstransistors sind beabstandet zwei Gebiete ΛΓ11 und N 21 (als Kollektor-Gebiete) untergebracht Im linken Bereich des P31-Basisgebietes ist der für den äußeren (Bedingungs-)Anschluß D bzw. für das zugehörige Kontaktloch 4 erforderliche Platz vorgesehen. Bedeckt ist die Halbleiteranordnung mit einer Isolierschicht 21, die bereits die mehreren nötigen Maskierungsschritte erkennen läßt

Im Vergleich zu dieser bekannten Grundstruktur werden die im Hinblick auf die Erfindung besonders wichtigen Merkmale deutlich. Die nach der Erfindung hergestellten Strukturen weisen für den Ausgangstransistor keinen äußeren Basisanschluß sowie keine Mehrfach-Kollektoren bzw. -Ausgänge auf. Im Gegensatz zu dem bereits oben erwähnten und noch näher zu beschreibenden sehr einfachen und insbesondere mit praktisch nur einer dimensionsbestimmenden Maske auskommenden Herstellungsprozeß erfordern Strukturen der in Fig.2 gezeigten bekannten Art einen erheblich aufwendigeren und in weniger dicht integrierten Halbleiterschaltungen resultierenden Herstellungsgang.

Für die Herstellung der in Fig.2 gezeigten Struktur werden mittels eines ersten Maskierungsschrittes in der (dicken) Isolierschicht 21 die in Fig.2B mit 5 und 6 bezeichneten Öffnungen bis auf die Oberfläche des Halbleiterkörpers 1 geöffnet. Durch diese öffnungen werden das Pll- sowie das P31-Gebiet (z.B. durch Diffusion) gebildet. Danach ist bzw. wird in diesen öffnungen wieder eine Isolierschicht gebildet, so daß der Halbleiterkörper von einer durchgehenden (abgestuften) Schutzschicht bedeckt ist. Mittels eines zweiten Maskierungsschrittes wird dann in der zuletzt erzeugten Isolierschicht je ein Fenster zur Einbringung der Dotierungsstoffe für die Kollektor-Gebiete /VIl und N 21 geöffnet. Mittels eines dritten Maskierungsschrittes müssen schließlich die Kontaktöffnungen, insbesondere eben auch die Kontaktöffnung 4 für den Basisanschluß, hergestellt werden. Wegen der sukzessiven Maskenschritte und der für das Ausrichten der Masken notwendigen Toleranzzuschläge, ergeben sich gegenüber der Erfindung deutlich mehr Halbleiterfläche benötigende vergleichbare Anordnungen.

In F i g. 3 ist ein maßstabsgetreuer Flächenvergleich für die erfindungsgemäße Ausführung nach F i g. 1 mit der bekannten Ausführung nach Fig.2 angestellt. Fig.3A zeigt praktisch einen Ausschnitt aus der (einzigen) dimensionsbestimmenden Maske, d. h. sie gibt die Draufsicht auf die in F i g. 1B im Querschnitt erkennbaren (Oxyd-)Maskenöffnungen in der Isolierschicht 2 wieder. Entsprechend gibt Fig.3B eine Draufsicht auf die zur Erzeugung der Anordnung nach Fig.2 benötigten übereinandergelegten Masken wieder. Für beide Fälle sind dieselben Auslegungsregeln zugrundegelegt, d. h. es gelten dieselben Vorschriften hinsichtlich der minimalen, noch zulässigen Abstände usw. Es ist ferner berücksichtigt, daß Primärinjektoren für benachbarte Verknüpfungsglieder gemeinsam vorgesehen sein können, woraus sich erklärt, daß die in den F i g. 3A und 3B für den resultierenden Flächenbedarf angegebenen Umrahmungen in unterbrochenen Linien einige Maskenöffnungen nur halb erfassen. Unter den genannten Voraussetzungen hat sich für den Minimalflächenbedarf der genannten Vergleichsstrukturen ein Verhältnis von X, ■ Y_xZX₂ · V₂ = 1/1,9 ergeben. Damit ist neben dem Vorteil der Anwendbarkeit eines erheblich einfacheren und billigeren Herstellungsprozesses eine erhebliche Integrationsdichteerhöhüng erreichbar.
Anhand der F i g. 4A und 4B soll für einen Fall, der bereits ein weiteres Ausführungsbeispiel darstellt (F i g. 4B) verdeutlicht werden, daß das Weglassen des Basiskontaktes und der Mehrfach-Kollektoren in der Ausgangstransistorstruktur keine Einschränkungen hinsichtlich der möglichen logischen Verknüpfungen gegenüber einer herkömmlichen MTL-Halbleiteranordnung bedeutet Zur. Erläuterung der logischen Austauschbarkeit der Mehrfach-Kollektoren bei herkömmlichen MTL-Konzepten und der Mehrfach-Sekundärinjektoren im Rahmen der Erfindung ist in Fig.4A für eine bekannte MTL-Anordnung bzw. in F i g. 4B für eine Anordnung nach der Erfindung das Beispiel zweier NOR-Verknüpfungen von A und C bzw. von A und B gewählt In beiden Vergleichsstrukturen sind die

Primärinjektoren der besseren Übersichtlichkeit wegen weggelassen. Auf sie kommt es in diesem Zusammenhang nicht an. Aus den Darstellungen ergibt sich, daß die Anzahl der Sekundärinjektoren P6, P7, PS und P9 in F i g. 4B gleich der Anzahl der separaten Kollektorgebiete N3, Λ/4, N5 und Λ/6 in Fig.4A ist. Bei der bekannten MTL-Anordnung liegt somit eine physische Aufteilung des Kollektors in getrennte Teilkollektoren vor, wobei die Anzahl der Teilkollektoren dem sog. Fan-out entspricht. Beim Fan-in, d. h. eingangsseitig, erfolgt keine Trennung von Halbleitergebieten, vielmehr liegt ein sog. verdrahtetes Fan-in vor. Das ist in Fig.4A durch die Auffächerung der jeweiligen Eingangsleitungen angedeutet, was deshalb möglich ist, weil die dort zusammengefaßten Leitungen von jeweils entkoppelten Ausgängen anderer vergleichbarer Verknüpfungsglieder herrühren.

Beim Sekundärinjektions-NOR-Glied (Fig.4B) ist der Sekundärinjektor (P6—P9) physisch entsprechend dem Fan-in aufgeteilt. Auf der Ausgangsseite liegt statt dessen ein sog. verdrahtetes Fan-out in Form des jeweils einzigen Kollektors N 7 bzw. NS vor. Beide Maßnahmen, d. h. sowohl die eingangsseitige (Fan-in) als auch die ausgangsseitige (Fan-out) Trennung sind logisch gleichwertig, wie aus den beiden Darstellungen in F i g. 4A und 4B hervorgeht. Bezüglich des Zustandekommens der beiden in F i g. 4B angegebenen logischen Verknüpfungen, nämlich der NOR-Verknüpfung der Eingangsvariablen A und C einerseits sowie A und B andererseits, kann auf das im Zusammenhang mit F i g. 1 beschriebene Ausführungsbeispiel verwiesen werden. Zusammengefaßt soll dazu lediglich festgestellt werden, daß der obere Ausgangstransistor mit dem Kollektor-Gebiet Λ/7 bereits dann leitend ist (Kollektorpotential etwa 0 V), wenn mindestens einer der Eingänge Coder A einen Sekundärinjektionsvorgang vom PS- oder P7-Gebiet zum Ausgangstransistor zuläßt. Sind beide Eingänge Cund A potentialmäßig auf etwa 0 V, werden die vom (nicht gezeigten) Primärinjektor kommenden und das P 6- sowie P7-Gebiet erreichenden Ladungsträger über diese Eingangsleitungen abgeleitet. Der Ausgangstransistor bleibt in diesem Fall gesperrt, d. h. das Kollektorpotential weist den oberen Pegelwert entsprechend einer binären »1« auf. Gleiches gilt für die im unteren Teil von Fig.4B dargestellte NOR-Verknüpfung der Eingangsvariablen A und B. Es kann an dieser Stelle noch darauf hingewiesen werden, daß sich aus solchen NOR-Verknüpfungen grundsätzlich alle möglichen komplexeren Verknüpfungen aufbauen lassen. Dasselbe gilt beispielsweise auch für NAN D-Verknüpfungen bzw. allgemein für die auf dem Gebiet der logischen Schaltungen als Fundamentalsysteme bekannten Funktionen bzw. Funktionsgruppen.

Fig.5A zeigt als weiteres Ausführungsbeispiel ein auf 4 Eingänge erweitertes NOR-Glied. Man kann es sich aus dem in Fi g. IA dargestellten NOR-Glied durch Aufteilung der dort mit P2 bzw. P4 bezeichneten (Sekundärinjektions-)Gebiete abgeleitet vorstellen. Entsprechend ergibt sich für die Querschnittsdarstellung entlang der gezeigten Schnittlinie die mit Fig. IB vergleichbare Zonenfolge. Hinsichtlich der Funktion der jeweils parallel zu einem Ausgangstransistor (Kollektor Nl) angeordneten Sekundärinjektionsgebiete P 2, P2\ bzw. PA, P 41 kann auf die Erläuterung zu Fig.4B mit den entsprechenden Gebieten P'6, Pl verwiesen werden.

Fig.5B zeigt das der Halbleiteranordnung von Fig.5A entsprechende elektrische Ersatzschaltbild, aus dem die P/VP-Ketten zusammen mit dem ohne äußeren Basisanschluß ausgestatteten NPyV-Ausgangstransistor sowie die Lage der Eingänge A bis D sowie des Ausgangs E hervorgehen. Zur Erleichterung der Zuordnung zwischen dem Schaltbild einerseits und der Halbleiteranordnung andererseits sind die Transistorzonen bezeichnet.

Es sei weiterhin vermerkt, daß auch die bekannten Vorzüge eines lateralen Injektionsstoppers bzw. -inhibitors, insbesondere eines solchen aus dielektrischer Isolation (sog. Recessed-Oxide-Isolation), in Verbindung mit der beschriebenen Halbleiteranordnung nach der vorliegenden Erfindung genutzt werden können. Der Injektionsstopper beschränkt die lateralen Injektionen vorzugsweise auf die gewünschten (injizierenden) Kanten der zugehörigen Dotierungsgebiete bzw. in die gewünschten Richtungen und verbessert damit die elektrischen Eigenschaften derartiger Strukturen. F i g. 5C zeigt am Beispiel der Struktur nach F i g. 5A eine solche Realisierung mit dielektrischer Isolation als Injektionsstopper. Die betreffenden Oxydisolationen sind schraffiert dargestellt. Ein zugehöriger Querschnitt ist in F i g. 5D gezeigt.

In Fig.6A ist als weiteres Ausführungsbeispiel ein NAND-Glied in einer Draufsicht schematisch dargestellt. Ein zugehöriger Querschnitt entlang der gezeigten Schnittlinie findet sich in Fig.6B. Auch hier ist wieder ein Primärinjektor PlO mit einem äußeren Injektoranschluß / vorgesehen, dessen Injektionsstrom zum (Sekundärinjektions-)Gebiet P14 gelangen kann. Das P14-Gebiet weist einen Anschluß 7 auf, der sich elektrisch in zwei äußere Eingangsanschlüsse für die Eingangsvariablen A und B aufspaltet. Damit ist am Eingang ein sog. verdrahtetes UND-Glied gebildet, was deshalb möglich ist, weil die Signale A und B entsprechend diesem Schaltungskonzept von entkoppelten Ausgängen (vergleichbar Cbzw. C) kommen. Im Vergleich zur Anordnung von F i g. 1A, mit der die hier beschriebene Anordnung soweit gleich ist, ist der Ausgangstransistor jedoch in zwei separate Transistorstrukturen aufgeteilt. Der Ausgang C wird vom Kollektor-Gebiet N 9 innerhalb des einen Basisgebietes P12 abgeleitet. Der Ausgang C wird vom Kollektor-Gebiet N10 innerhalb des anderen Basis-Gebietes P13 abgeleitet. Das gemeinsame Emittergebiet dieser Ausgangstransistoren wird durch den N-leitfähigen Halbleiterkörper gebildet Dieses Ausführungsbeispiel zeigt wie unter Beibehaltung der besonderen Merkmale nach der Erfindung, nämlich Weglassen der Mehrfach-Kollektoren sowie des Basiskontaktes beim Ausgangstransistor, durch Aufspalten des Bedingungseinganges in zwei oder mehrere Eingänge im Zusammenwirken mit einem solchen Ausgangstransistor eine NAND-Funktion durchgeführt werden kann bzw. wie durch M ehrfach-Anordnung von Ausgangstransistoren mehrfache und gegenseitig entkoppelte Ausgänge gleicher logischer Funktion erzielbar sind. Für den mit der Auslegung komplexer Verknüpfungsnetzwerke befaßten Fachmann bieten sich damit erhebliche Freiheitsgrade, so daß eine hohe Flexibilität dieses Schaltkreiskonzeptes gewährleistet ist

F i g. 7 zeigt schließlich in einem letzten Ausführungsbeispiel die Verwendung einer Grundanordnung der in F i g. 6 gezeigten Art in anderem Zusammenhang. Auch

hier ist der Primärinjektor der besseren Übersichtlichkeit wegen nicht dargestellt Gezeigt ist noch einmal, daß mit derartigen selbstjustierend herstellbaren Strukturen eine Fan-out-Trennung möglich ist wenn man den

Sekundärinjektor bzw. das Basisanschlußgebiet mit verdrahtetem Fan-in verwendet und statt dessen wieder getrennte Kollektorausgänge gleich der Anzahl des Fan-out vorsieht.

Bevor auf ein Ausführungsbeispiel für ein bei derartigen Strukturen anwendbares einfaches Herstellungsverfahren, auf dem nicht zuletzt die mit der Erfindung erzielbaren erheblichen Vorteile der eingangs genannten Art beruhen, eingegangen wird, soll noch festgestellt werden, daß natürlich die verschiedensten Mischformen der beschriebenen Grundstrukturen im Rahmen eines Schaltungsentwurfs benutzt werden können. So können beispielsweise mehrere parallel und/oder seriell angeordnete Sekundärinjektionsgebiete auf eine einzelne gemeinsame Ausgangstransistorstruktur wirken. Einzelne oder mehrere dieser Sekundärinjektionsgebiete können mit aufgespaltenen Eingängen entsprechend der beschriebenen verdrahteten UND-Verknüpfung ausgestattet sein. Es können aber auch zusammen damit oder statt dessen zu einem Sekundärinjektionsgebiet mehrere Ausgangstransistorstrukturen vorgesehen sein, deren Ausgänge ggf. wiederum aufgespalten sind, wenn dafür entkoppelte Eingänge vorliegen. Weiterhin kann auch in der jeweiligen Ausgangsfunktion das Auftreten des Primärinjektionsstromes als weitere Bedingung berücksichtigt sein. Ferner wurde bereits früher im Zusammenhang mit dieser Injektionslogik vorgeschlagen, den eingeprägten Injektionsstrom je nach der gewünschten Schaltgeschwindigkeit der Verknüpfungsglieder unterschiedlich groß zu machen. Davon kann selbstverständlich auch im vorliegenden Zusammenhang Gebrauch gemacht werden. Gleiches gilt für die zahlreichen im Zusammenhang mit Injektionslogikschaltungen bekanntgewordenen Verbesserungen und Weiterbildungen.

Anhand der Querschnittsdarstellungen nach F i g. 8 soll ein Beispiel eines besonders vorteilhaften im Rahmen der Erfindung anwendbaren Prozeßablaufes zur Herstellung derartiger Verknüpfungsglieder mit einem Ausgangstransistor ohne galvanischen Basisanschluß näher erläutert werden. Da die letztlich auf diese Weise hergestellte Halbleiteranordnung als ein Ausschnitt des in F i g. 1 erläuterten Ausführungsbeispiels angesehen werden kann, wurden insoweit dieselben Bezugszeichen benutzt. Entsprechend F i g. 8A wird ausgegangen von einem Siliciumplättchen 1. Dabei kann an der für die weiteren Herstellungsschritte maßgeblichen Oberfläche eine N-/yV+-Schichtfolge vorliegen, z. B. Epitaxie. Es kann aber auch ein /'--leitfähiges Halbleitermaterial mit selektiven N⁺ vergrabenen Regionen gewählt werden. Der Halbleiterkörper 1 ist in bekannter Weise mit einer Isolierschicht 2 bedeckt, z. B. einer 500 nm dicken Siliciumdioxydschicht

Auf die in F i g. 8B gezeigte Anordnung ist ein an sich bekannter photolithographischer Prozeß angewendet worden. Dabei ist die (einzige) dimensionsbestimmende Maske zum Einsatz gekommen. Oberall, wo P-leitfähige Gebiete gebraucht werden, d. h. Injektoren, Sekundärinjektoren und Basiszonen von MW-Transistoren (bzw. auch für etwaige Isolationsgebiete), sind die entsprechenden öffnungen in der Isolierschicht 2 geätzt Es folgt ein P-Dotierungsschritt, z. B. eine Bordiffusion mit einem Profil, wie es im Ausführungsbeispiel nach F i g. 9 gezeigt ist und noch kurz erläutert werden wird. Dadurch werden die mit Pi, PI und P3 bezeichneten Gebiete entsprechend Fi g. 8C erzeugt. In den öffnungen der Isolierschicht 2, durch die diese Dotierungsgebiete eingebracht werden, wird dann die in Fig.8C erkennbare dünnere Isolierschicht, z. B. durch eine anschließende Reoxydation mit einer Oxyddicke von z. B. tOO nm gebildet. Damit ist die gesamte Oberfläche des Halbleiterkörpers wieder von einer Isolierschicht bedeckt. Mittels einer hinsichtlich ihrer Abmessungen nunmehr relativ unkritischen Grobmaske (sog. Blockout-Maske), die in Fig.8D mit 8 bezeichnet ist, wird diese dünne Oxydschicht nur über dem für den gewünschten MW-Ausgangstransistor bestimmten P3-Dotierungsgebiet abgelöst. Dazu wird wieder ein bekannter photolithographischer Prozeß mit einem anschließenden Ätzvorgang durchgeführt. Es ist aus Fig.8D ohne weiteres ersichtlich, daß die Justierung der Grobmaske 8 mit der darin enthaltenen Öffnung 9 unkritisch ist, weil seitliche Verschiebungen der Maske sowie eventuelle Maßungenauigkeiten der öffnung 9 in einem für derartige Maskierungsschritte ungewöhnlich großen Ausmaß toleriert werden können. Durch das auf diese Weise (wieder) freigelegte Oxydfenster 10 wird dann anschließend in bekannter Weise das Nt-Dotierungsgebiet (N⁺) ausgebildet. Vorzugsweise schließt sich an diesen Diffusionsschritt keine Reoxydation an, so daß der Halbleiterkörper im Bereich des Fensters 10 unbedeckt bleibt, vgl. F i g. 8D.

Mittels eines anschließenden kurzen Eintauch-Ätzens ohne Maskierung wird die dünne Oxydschicht in den restlichen Maskenöffnungen überall gerade so lange geätzt, daß die AGebiete für die anschließende Kontaktierung wieder freiliegen. Danach liegt die in Fig. 8E gezeigte Struktur vor. Die weiteren im Rahmen dieser Erfindung nicht mehr maßgeblichen Prozeßschritte sehen in bekannter Weise das Aufbringen der (Metall-)Verbindungen mittels üblicher Prozesse und ggf. in mehreren Lagen sowie das anschließende Herstellen der äußeren Anschlüsse vor.

Anstelle des im Zusammenhang mit F i g. 8C geschilderten Reoxydationsschrittes kann auch Siliciumnitrid aufgebracht werden, das auf Ätzmittel anspricht, durch die Siliciumdioxyd nicht abgetragen wird. Es ist auch denkbar, die Diffusionsfolge umzukehren, also zuerst N⁺ und dann P. Das kann erreicht werden, wenn im ersten Schritt auf einem dünneren Siliciumdioxyd von etwa 100 nm Siliciumnitrid aufgebracht wird. In diesem werden dann die Fenster bzw. öffnungen markiert und das Oxyd wird durch eine Grobmaske zunächst nur in der N+-Region geöffnet Ein Eintauch-Ätzschritt öffnet nach der N +-Diffusion dann alle Fenster für die P-Dotierungsgebiete.

In F i g. 9 ist ein Beispiel für das vertikale Dotierungsprofil durch einen solchen MW-Ausgangstransistor dargestellt. Dieses Vertikalprofil muß sich nicht von dem üblicher monolithischer MW-Transistoren unterscheiden. Es können aber auch durch Ionenimplantation erzeugbare Profile verwendet werden, bei denen die Dotierung der intrinsischen Basis des Transistors durch eine tiefe Implantation definiert wird. Die extrinsischen Basisgebiete, d. h. auch die P-Typ Injektoren, lassen sich durch Diffusion oder eine zweite flachere Implantation erzeugen. Unter intrinsischer Basis wird im. vorliegenden Zusammenhang das eigentliche Basisgebiet verstanden, das im Rahmen dieser Erfindung ohne äußeren Anschluß vorgesehen ist Die der Erfindung zugrunde liegenden Strukturen lassen sich als z. B. MW-Transistoren auffassen, bei denen dem eigentlichen Basisgebiet ein den gleichen Leitfähigkeitstyp aufweisendes Dotierungsgebiet vorgelagert ist das mit einem äußeren Anschluß ausgestattet ist über den der Stromfluß durch den MW-Transistor steuerbar ist Dieses voreelaeerte

bzw. separate Basisanschlußgebiet wird im vorliegenden Zusammenhang auch als »extrinsische« Elasis bezeichnet

In Fig.9 ist im logarithmischen Maßstab eine ungefähre Darstellung der Dotierungsdichte Mcm^J in Abhängigkeit von der Tiefe χ dargestellt Mit ,V ist der Dotierungsverlauf der »Emitter«-Diffusion bezeichnet. Bei inversen Transistorstrukturen werden dadurch in derartigen Injektionslogikkonzepten bekanntlich die Kollektorgebiete erzeugt P P& bezeichnen die P-Dotieningsdichte der extrinsischen bzw. intrinsisdtien Basisgebiete. Als extrinsische Basisgebiete geltem im vorliegenden Zusammenhang die Basisanschlußgebiiete (Sekundärinjektoren) bzw. sogar die Primärinjektoiren. Die übrigen Dotierungsangaben für die Epitaxieschicht (Nepi) bzw. das Substrat (N ) sind selbsterklärlich.

Es ist dabei nicht notwendig, die Injektoren auch mit der intrinsischen Basisdotierung zu versehen. Vielmehr kann nach Bildung der extrinsischen Basis (für Injektoren und AtfW-Transistor) ein Grobmaskierurigsschritt angewandt werden, über den die Injektoren vom N/W-Transistor unterschieden werden. Daraufhin werden beim JV/W-Transistor nacheinander intrinsische Basis- und N+-Emitter (Kollektor) implantiert

Abschließend kann festgestellt werden, daß abweichend von den für die Ausführungsbeispiele gewählten Verhältnissen die jeweils komplementären Leitfähigkeitstypen, entgegengesetzte logische Potentialzuordnungen andere Substratmaterialien und Isolationsmöglichkeiten bis hin zu isolierenden Substraten anstelle von Halbleitern gewählt werden können, ohne den Rahmen vorliegender Erfindung zu verlassen. Statt einer Diffusion kann, wie bereits erwähnt wurde, auch ein Implantationsverfahren bzw. eine Kombination aus beidem angewendet werden. Soweit auf übliche photlithographische Verfahren verwiesen ist zählen

is dazu auch die für sehr hohe Integrationsdichten erfolgversprechenden Elektronenstrahl- bzw. sogar Röntgenstrahiverfahren. Soweit es schließlich auf die relative Lage der Dotierungsgebiete zueinander ankommt, kann es in vielen Fällen ausreichen, wenn eine solche Lage lediglich für wenigstens eine Kante der entsprechenden Gebiete gewährleistet ist

Hierzu S Blatt Zeichnungen

Claims (14)

Patentansprüche:

1. Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept in MTL- bzw. PL-Technik mit vertikalen Bipolartransistorstrukturen für die logisch invertierenden Ausgangstransistoren, deren jeweilige Basis- und Kollektorgebiete als ineinanderliegende Dotierungsgebiete ausgebildet sind, bei der Bedingungseingänge in Form von Anschlüssen an wenigstens einem separaten, mit einem Basisgebiet über interne Injektionskopplung verbundenen Gebiet vom gleichen Leitfähigkeitstyp wie das Basisgebiet vorhanden sind, und bei der das vom Basisgebiet des vertikalen Bipolartransistors umschlossene Kollektorgebiet als logischer Ausgang vorgesehen ist, an dem das Verknüpfungsergebnis erstmalig gebildet ist, dadurch gekennzeichnet, daß in mindestens einem Teil der Halbleiteranordnung (z. B. F i g. 1) wenigstens eines der Basisgebiete (PZ), das davon umschlossene Kollektorgebiet (Ni) sowie wenigstens eines der mit dem Basisgebiet (P3) über interne Injektionskopplung verbundenen Gebiete, das als Basisanschlußgebiet (P2, PA) dient, in einer gegenseitigen Lage mindestens einer ihrer Kanten zueinander angeordnet sind, die durch eine einzige dimensionsbestimmende Maske definiert ist, und daß die vertikalen Bipolartransistoren ohne äußeren Anschluß auf ihrem Basisgebiet (P3) ausgeführt sind.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens einige, vorzugsweise jedoch alle Kontaktöffnungen für die mit Anschlüssen ausgestatteten Dotierungsgebiete durch denselben für die Herstellung der jeweiligen Gebiete (z.B. Pi bis PS in Fig. 1) maßgeblichen Photolithographieschritt bzw. die zugehörige Maske definiert sind.

3. Halbleiteranordnung nach einem der Ansprüche, dadurch gekennzeichnet, daß benachbart zu einem Basisgebiet mehrere mit weiteren logischen Bedingungseingängen ausgestattete Basisanschlußgebiete vorgesehen sind (z. B. P2, PA in F i g. 1; P% bis P9 in Fig.4B; Pl, P2i bzw. PA, PA\ in F ig. 5A).

4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die mehreren Basisanschlußgebiete parallel und/oder in Serie zueinander und dem Basisgebiet angeordnet sind.

5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß benachbart zu einem Basisanschlußgebiet mehrere diesem zugeordnete Basisgebiete von getrennten Ausgangstransistoren angeordnet sind (z. B. Fig.6A,7).

6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an einem Anschluß auf mindestens einem Basisanschlußgebiet (z.B. PXA in Fig.6A) mehrere mit entkoppelten Ausgängen vorhergehender Verknüpfungsglieder verbundene Leitungen mit Bedingungs- eingängen (A, B) zusammengefaßt sind.

7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß getrennten Basisgebieten verschiedener Ausgangstransistoren zugeordnete Basisanschlußgebiete (z. B. PT, Pi in Fig.4B) elektrisch miteinander verbunden sind.

8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehreren Basisanschlußgebieten ein gemeinsames Primär-Injektionsgebiet (z.B. Pi, P5) benachbart vorgelagert ist dessen Lage relativ zu den übrigen Dotierungsgebieten (P 2—PA) ebenfalls durch die genannte dimensionsbestimmende Maske bestimmt ist

9. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet daß in einem Halbleiterkörper (1) zwei elektrisch miteinander verbundene Primärinjektionsgebiete (Pi, PS in F i g. 1) angeordnet sind, daß zwischen den Primärinjektionsgebieten jeweils benachbart dazu mindestens je ein Basisanschlußgebiet (P2, PA) und zwischen diesen ein Basisgebiet (P3) einer Ausgangstransistorstruktur (N-P3-Ni) angeordnet ist wobei die Basisanschlußgebiete mit logischen Bedingungseingängen (A, B) und das innerhalb des Basisgebiets (P3) liegende Kollektorgebiet (Ni) mit einem Ausgangsanschluß (C) ausgestattet sind, und wobei vorzugsweise auch die Primärinjektionsgebiete (P J, PS) durch die genannte dimensionsbestimmende Maske ausgebildet sind.

IG. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß alle Dotierungsgebiete und/oder Kontaktfenster die kleinstmögliche Flächenausdehnung haben.

11. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß zur Unterdrückung von Injektionsströmen in bestimmte Richtungen Trennbereiche aus dielektrischem Material vorgesehen sind (F i g. 5C).

12. Verfahren zur Herstellung einer Halbleiteranordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß mittels ein und desselben dimensionsbestimmenden Maskierungsschrittes für mindestens eine derartige Halbleiteranordnung (z. B. Fig. 1) wenigstens ein Basisgebiet (P3), ein davon umschlossenes Kollektorgebiet (Ni) sowie wenigstens ein Basisanschlußgebiet (P2) hergestellt werden (F i g. 8A—E).

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß durch eine erste Anwendung der einzigen dimensionsbestimmenden Maske im Halbleiterkörper (1) die dem Basisgebiet (P3) und dem Basisanschlußgebiet (P 2) entsprechenden Dotierungsgebiete (P X bis P3 in F i g. 8C) erzeugt werden, daß die Öffnungen der den Halbleiterkörper bedeckenden Maskierungsschicht anschließend, vorzugsweise durch einen Reoxidationsvorgang, abgedeckt werden, daß unter Einsatz einer in ihren Abmessungen sowie in ihrer Ausrichtung unkritischen Grobmaske (8) in dem Basisgebiet (P3) das Kollektorgebiet (NX) vom entgegengesetzten Leitfähigkeitstyp ausgebildet und in einem anschließenden Eintauch-Ätzschritt alle durch den dimensionsbestimmenden Maskierungsschritt definierten Öffnungen für die Ausbildung von Anschlüssen freigelegt werden.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet daß zugleich mit dem (den) Basisgebiet(en) (P 3) und dem (den) Basisanschlußgebiet(en) (P2) der (die) Injektor(en) (Pi) erzeugt wird (werden).