DE2652103A1

DE2652103A1 - Integrierte halbleiteranordnung fuer ein logisches schaltungskonzept mit bipolartransistoren und verfahren zu ihrer herstellung

Info

Publication number: DE2652103A1
Application number: DE19762652103
Authority: DE
Inventors: Horst Heinz Dipl Ing Dr Berger; Siegfried Kurt Dipl I Wiedmann
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1976-11-16
Filing date: 1976-11-16
Publication date: 1978-05-24
Also published as: DD137771A5; SU912065A3; AT382261B; NL7711778A; DE2652103C2; JPS5615589B2; CA1092722A; IT1115741B; ES464138A1; BR7707519A; JPS5363874A; GB1592334A; SE7712741L; ATA470677A; US4158783A; BE859759A; FR2371063A1; FR2371063B1

Description

moe-rs j

Anmelderin: IBM Deutschland GmbH

Pascalstraße 100 7000 Stuttgart 80

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: GE 976 009

Integrierte Halbleiteranordnung für ein logisches Schaltungs- j konzept mit Bipolartransistoren und Verfahren zu ihrer Her- j stellung j

Auf dem Gebiet der integrierten Schaltungstechnik ist durch die Erfindung des unter der Bezeichnung MTL (Merged Transistor Logic) bzw. I L (Integrated Injection Logic) bekanntgewordenen Schaltungskonzeptes eine Entwicklung eingeleitet worden/ durch die die Vorteile der traditionellen Bipolartechnik (hohe Schaltgeschwindigkeit) mit den Vorteilen der zum damaligen Zeitpunkt dominierenden FET-Technik (hohe Integrationsdichte, geringe Verlustleistung) weitgehend miteinander kombiniert werden konnten. Aus der Vielzahl der zu diesem Thema in der Fachliteratur erschienenen Aufsätze sei beispielsweise auf die Darstellungen im IEEE Journal of Solid-state Circuits, Vol. SC-7, Nr. 5, Oktober 1972, Seiten 340 ff und 346 ff verwiesen. In der Folge wurden dann unter verschiedenen Namen auf dem genannten (Injektions-) Konzept basierende Weiterentwicklungen bekannt, bei denen der von einem (Primär-) Injektor ausgehende Ladungsträgerstrom auf seinem Wege zu einem kollektierenden \ Gebiet über verschiedene im Bahnverlauf angeordnete Steuergebiete bedingungsabhängig geschaltet werden konnte. Mit anderen Worten wurde dabei die sog. Sekundärinjektion in PNP-Ketten für

. die Bildung von logischen Verknüpfungen ausgenutzt. Beispiele für derartige Weiterbildungen finden sich unter der Bezeichnung CHL (Current Hogging Logic) im IEEE Journal of Solid-state Circuits, Vol. SC-9 Nr. 5, Oktober 1974, Seiten 228 bis 233,

809821/01 18

ferner unter der Bezeichnung CHIL (Current Hogging Injection Logic) im IEEE Journal of Solid-state Circuits, Vol. SC-9, Nr. 5, Oktober 1975, Seiten 348 bis 352 sowie in der DT-OS 25 09 530 der Anmelderin (internes Zeichen GE 975 004).

Bei den bekannten Ausführungen dieser auf dem Injektionsprinzip basierenden Schaltungen sind - jedenfalls wenn damit logische Verknüpfungsfunktionen von Eingangsvariablen durchgeführt werden sollen - für die Herstellung in monolithischer Halbleitertechnik mindestens drei dimensionsbestimmende Masken einschließlich der Kontaktlöcher (ohne Metallisierungsmuster) erforderlich. Wird beispielsweise von einem N-dotierten Halbleitermaterial ausgegangen, wird eine erste Maske für die Ausbildung der P-leitfähigen Dotierungsgebiete der PNP-Strukturen benötigt. Mittels einer zweiten Maske werden die N-leitfähigen Dotierungsgebiete innerhalb einiger P-Gebiete für die NPN-Strukturen definiert. Schließlich ist noch eine dritte, die Kontaktlöcher zu den jeweiligen Dotierungsgebieten bestimmende Maske erforderlich. Von den sich daran anschließenden weiteren 'Herstellungsschritten kann für den Rahmen der vorliegenden Erfindung abgesehen werden.

i Mit der Erfindung ist eine weitere Verbesserung der bekannten Schaltungen der oben behandelten Art angestrebt. Insbesondere soll eine einfachere Herstellung derartiger Schaltungen mit geringerem Maskenaufwand möglich sein. Wegen der insoweit • bestehenden Zusammenhänge ist mit der Erfindung nach einem I anderen Aspekt der Aufgabenstellung eine weitere Erhöhung J der Integrationsdichte bzw. eine gegenüber bekannten Schal-

^! tungen weitere Verbesserung des die elektrischen Schaltungsi eigenschaften kennzeichnenden Produktes aus den Faktoren t Verzögerungszeit und Verlustleistung pro Verknüpfungsfunktion ! angestrebt. Letztlich ist die Aufgabe der Erfindung unter wirtschaftlichen Gesichtspunkten eine weitere Senkung der Herstel-

^GE976009 809821/0118

-κ-

lungskosten derartiger Schaltungen, indem man die Funktionsdichte in einer vorgegebenen Verpackungseinheit erhöht bzw. möglichst viele Schaltkreisfunktionen auf einem zusammenhängenden Halblei terplättchen (Chip) unterbringt»

Die zur Lösung dieser Aufgabe wichtigen Merkmale finden sich in den Patentansprüchen* Zusammengefaßt sieht die Erfindung in ihrer allgemeineren Form zur unmittelbaren Realisierung logischer Verknüpfungen von Eingangsvariablen vor, bei einer Halbleiteranordnung mit mindestens zwei ineinanderliegenden Dotierungsgebieten, von denen wenigstens das äußere elektrisch zugänglich sein soll, einen äußeren Anschluß auf der Oberfläche nicht direkt auf diesem Gebiet, sondern auf einem benachbart dazu angeordneten Gebiet vom gleichen Leitfähigkeitstyp vorzusehen, wobei die funktioneile Kopplung zum äußeren der wenigstens zwei ineinanderliegenden Dotierungsgebiete über Injektionskopplung erfolgt. Für eine NPN-Transistorstruktur heißt das beispielsweise, daß das Basisanschlußgebiet von der eigentlichen Basis abgetrennt und dieser vorgelagert ist, wobei die Verbindung durch Löcherinjektion hergestellt wird. Durch die Anschlußgebietsabtrennung kann für Schaltungen dieser Art ein erheblich vereinfachter Herstellungsprozeß angewendeb werden, weil die Dotierungsgebiete und ggf. sogar die Kontaktöffnungen als Minimalflächen gemeinsam durch eine einzige Maske definierbar sind, wobei lediglich noch eine relativ unkritische Grobmaske (sog. Blockout-Maske) hinzukommt.

Es ist zwar auch bereits eine Halbleiteranordnung bekanntgeworden, bei der zwischen einem Injektorgebiet und einem NPN-Aus-• gangstransistor, der ohne äußeren Basisanschluß ausgeführt ist, ein mit einem äußeren Anschluß ausgestattetes weiteres Gebiet vom gleichen Leitfähigkeitstyp wie das Transistor-Basisgebiet liegt, vgl. Electronics vom 3. Oktober 1974, Seiten 111 bis 118, insbes. Seite 114. Die dort gezeigte Halbleiteranordnung dient 'jedoch ausdrücklich der an der übergangssteile von unterschied-

GE 976 009 ' - ■

809821/0118

lichen Schaltlcreiskonzepten (dort I L/TTL) erforderlichen 'Spannungspegelanpassung. Hs findet sich keinerlei Hinweis auf ^:die Durchführbarkeit von logischen Verknüpfungen und auch nicht auf die besonderen Aspekte hinsichtlich der prozeßtechnischen Herstellungs- bzw. Maskierungsschritte, auf denen die mit der Erfindung erzielbaren Vorteile basieren. Insbesondere handelt es sich bei dem Ausgang der Anpaßschaltung nicht um den originären logischen Ausgang, an dem das Verknüpfungsergebnis erstmalig gebildet ist. Die jeweilige Verknüpfungsoperatxon wird vielmehr in

2
dem vorgeschalteten konventionellen I L-Schaltungsteil durchge-'führt und steht im wesentlichen bereits am Eingang der Anpaßschaltung fertig zur Verfügung.

Schließlich ist die Ausbildung von zwei Dotierungsgebieten durch eine einzige Maskenöffnung für sich als bekannt zu sehen, vgl. DT-OS 1 789 055. Es findet sich keine Erwähnung von Transistoren, insbesondere nicht der vorgeschlagenen Art, so daß darüber hinaus keine weiteren Berührungspunkte zu dem von der Erfindung betroffenen Gebiet vorliegen.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel der Erfindung

in Form eines NOR-Gliedes für zwei Eingangs-

; variable in einer Draufsicht sowie im Quer

schnitt durch die zugehörige Halbleiterstruktur;

'Fig. 2 eine bekannte MEL-Vergleichsstruktur;

iFig. 3 Darstellungen zum Flächenvergleich einer

j Anordnung nach der Erfindung mit einer ver-

J gleichbaren bekannten Struktur;

■ Fig. 4 Darstellungen zur Erläuterung der logischen I Austauschbarkeit von Anordnungen nach der

j Erfindung mit bekannten MEL-Vergleichsanord-

' nungen;

GE 976 009

809821/01 18

Fig. 5 ein weiteres Ausführungsbeispiel der Erfindung

in der Form eines auf vier Eingänge erweiterten NOR-Gliedes;

Fig. 6 als weiteres Ausführungsbeispiel der Erfindung

ein NAND-Verknüpfungsglied?

Fig. 7 ein letztes Ausführungsbeispiel einer erfin

dungsgemäßen Halbleiteranordnung;

Fig. 8 ein Ausführungsbeispiel für den Herstellungsgang nach der Erfindung und

Fig. 9 die Darstellung eines Dotierungsprofils für den

Ausgangstransistor.

Soweit für die folgenden Ausführungsbeispiele Draufsichten bzw. Querschnittsdarstellungen zur Erläuterung gegeben sind, ist darauf hinzuweisen, daß die Darstellung der gegenseitigen Anordnung von Dotierungsgebieten sowie die übrigen Abmessungen im allgemeinen nicht maßstäblich, sondern zum Zwecke der Verdeutlichung bewußt davon abweichend, vorgenommen ist. In gleicher Weise sind die elektrischen Verbindungen und Anschlüsse lediglich schematisch dargestellt. Bei Draufsichten, aus denen die Lage der Dotierungsgebiete deutlich werden soll, ist die den Halbleiterkörper ggf. bedeckende Isolierschicht als durchsichtig angenommen.

In den Fign. 1A und 1B ist in einer Draufsicht bzw. einer zugehörigen Querschnittsdarstellung entlang der angegebenen Schnittlinie ein erstes Ausführungsbeispiel der Erfindung in seiner Halbleiteranordnung angegeben. Wie noch zu erläutern sein wird, stellt dieses Ausführungsbeispiel ein zur Verknüpfung von zwei Eingangsvariablen A und B geeignetes NOR-Glied dar. Die Struktur für das NOR-Glied geht aus von einem Halbleiterkörper 1, der beispielsweise aus N-leitfähigem Silicium besteht. Der Halbleiterkörper kann in an sich bekannter Weise eine vergrabene

GE 976 009 _{ft Λ ΑΛ Λ} _Λ

809821/0118

W -Region aufweisen, über der eine N-leitfähige Epitaxieschicht angeordnet ist. Von der Oberfläche des Ilalbleiterkörpers 1 her sind in einer für die eingangs behandelte Injektionslogik typischen Weise beabstandet angeordnete P-leitfähige Dotierungsgebiete P1 bis P5 vorgesehen. Diese P-Gebiete können durch öffnungen in der den Halbleiterkörper 1 bedeckenden Isolierschicht 2, die z. B. aus Siliciumdioxyd besteht, unter Anwendung bekannter photolithographischer Prozesse mit anschließenden Diffusions- bzw. Implantationsverfahren ausgebildet werden. Die äußeren Dotierungsgebiete P1 und P5 sind sog. Primärinjektoren zur Stromzuführung; sie sind elektrisch miteinander verbunden und über den äußeren Injektoranschluß I zugänglich, über diesen Injektoranschluß I wird in der für solche Injektionslogikkonzepte üblichen Weise ein (wählbarer) Stromfluß I eingeprägt. P2 und P4 sind sog. Sekundär-Injektionsgebiete, die mit logischen Bedingungseingängen A bzw. B versehen sind. Sie werden im Folgenden auch als Basissteuer- bzw. Basisanschlußgebiete bezeichnet. Durch sie kann der von den Primärinjektoren P1 und P5 ausgehende Ladungsträgerstrom auf seinem Wege zum in der Mitte dieser PNP-Kettenanordnung angeordneten Ausgangstransistor bedingungsabhängig geschaltet werden. Der Ausgangstransistor besteht aus dem im H-HaIbleiterkörper angeordneten PS-Gebiet sowie dem darin vorgesehenen weiteren N1-Dotierungsgebiet. Das N1-Dotierungsgebiet liefert einen Ausgang C, an dem die INOR-Ve rknüpfung der Eingangs variablen A und B verfügbar ist.

Bezüglich ihrer elektrischen Funktion läßt sich die beschriebene Halbleiteranordnung als eine hochintegrierte Zusammenfassung von verschiedenen PNP-Transistoren, z. B. den lateralen PNP-Transistoren mit der Zonenfolge P1-N-P2, P2-N-P3 usw., mit einem (vertikalen) NPN-Transistor der Zonenfolge N-P3-N1 auffassen. Wie in der üblichen Injektionslogik nach dem eingangs genannten Stand der Technik handelt es sich bei dem Ausgangstransistor um einen invers betriebenen Transistor, d. h., das N1-Dotierungsgebiet an der Halbleiteroberfläche wird als Kollektor betrieben, P3 ist die Basis, und das £i-Halbleitergrundmaterial· bzw. die

GE 9 76 009

809821/0118

vergrabene N -Region wirkt als Emitter.

Die Besonderheit der vorliegenden Erfindung liegt nun darin, daß der Ausgangstransistor im Gegensatz zu bekannten Verknüpfungsschaltungen dieser Art keinen äußeren Basisanschluß auf seinem P3-Basisgebiet aufweist. Durch den Wegfall jeglichen äußeren Basiskontaktes beim üJPW-Ausgangstransistor kann bei diesem sowohl das P3-Basisgebiet als auch das i\Ti -Kollektorgebiet (entsprechend bei einem normal betriebenen Transistor das Emitter-Gebiet) durch ein und dasselbe Maskenfenster 3 in der den Halbleiterkörper bedeckenden Isolierschicht 2 eingebracht werden. Darüber hinaus kann schließlich sogar vorteilhaft dasselbe Fenster 3 als Kontaktöffnung für den äußeren Anschluß C zum N1-Gebiet ausgenutzt werden. Ebenso kann auch für die anderen P-Gebiete jeweils die Dotierungsöffnung mit der Kontaktöffnung zusammenfallen. Folglich kann die gesamte Struktur einschließlich Kontaktlöchern im Gegensatz zu den bekannten Schaltungen dieser Art auf einer einzigen Maske definiert werden. Lediglich zur Unterscheidung, wo der Kollektor des IiPIJ -Aus gangs trans is tors liegen soll, ist eine hinsichtlich ihrer Abmessungen unkritische Grobmaske (sog. Blockout-Maske) erforderlich. Damit wird ein äußerst einfacher und billiger Herstellungsprozeß anwendbar, auf den später noch eingegangen wird. Hinzu kommt, daß die Struktur wegen der Einsparung an Maskierungsschritten in der horizontalen Ausdehnung sehr klein gemacht werden kann, weil prinzipiell jede öffnung Miniiaaldimensionen haben kann. Es sind nicht die sonst zur Berücksichtigung von Überlappungstoleranzen vorgeschriebenen Abmessungszuschlage hinsichtlich der Mindestgröße der Maskenöffnungen erforderlich. Schließlich wird durch die Erreichung von Minimalstrukturen ein höherer Stromverstärkungswert β und eine höhere Schaltgeschwindigkeit ^: erzielbar.

Die der Funktion des beschriebenen NOR-Gliedes zugrundeliegenden j physikalischen Wirkungszusammenhänge unterscheiden sich praktisch

GE. 9 76 009 _{ft A}

809821/0118

nicht von denen bekannter Injektions schal tunken uer eingang =_D-" nannten Art, wie sie z. B. in dor DT OS 25 09 530 (internes <3ei-_ chen GE 975 004) beschrieben sind. Im vorliegenden Fall ist deshalb eine kurze zusammengefaßte Funktionsdarstellung ausreichend. Über den Injektoranschluß I wird den beiden äußeren Primärinjektoren P1 und P5 ein Strom eingeprägt. Die Primärinjektoren injizieren daraufhin Ladungsträger, bei den gewählten Leitfäliigkcitstypen Löcher (Defektelektronen), die (auch) auf die jeweils benachbarten P2- bzw. P4-Dotierungsgebiete treffen. Je nach den an diesen Gebieten anliegendexi Potentialen, denen wiederum die beiden Binärbedeutungen zugeordnet sind, werden die von diesen Gebieten kollektierten Ladungsträger über die Eingangsanschlüsse und die damit in einem umfangreicheren Verknüpfungsnetzwerk jeweils verbundenen Ausgangstransistoren benachbarter Verknüpfungsglieder abgeleitet oder aber die von den Primärinjektoren koxnmenden Ladungsträger können das P2- und/oder P4-Gebiet im jeweils anderen Binärzustand der Eingangsvariablen A bzw. B soweit aufladen, daß von diesen Gebieten eine Sekundärinjektion weiter in Richtung auf den (gemeinsamen) Ausgangstransistor ausgeht. Dabei wirkt dessen P3-Basisgebiet als Kollektor für diese von den Sekundärinjektoren kommenden Ladungsträger. Der letztlich zustandekommende bzw. nicht zustandekommende Stromfluß durch die Ausgangstransistorstruktur wird demnach von den Eingängen A und B bestimrat. Es ist ersichtlich, daß ein Stromfluß durch den Ausgangstransistor zustandekommt, wenn mindestens eines der mit den Eingängen A oder B verbundenen Gebiete P2 oder P4 als Sekunciärinjektor wirkt. Bezüglich der Basis des Ausgangstransistors liegt demnach zu den Potentialen an A oder B eine ODER-Verknüpfung vor, die beim Übergang auf das Kollektorpotential zur NOR-Verknüpfung invertiert wird.

Hinsichtlich der Zuordnung der Binärzustände "0" und "1" zu den jeweiligen Spannungs- bzw. Potentialwerten wird in vorliegender Beschreibung von der Vereinbarung einer sog. positiven Logik ausgegangen. Die jeweiligen Potentialwerte sind dabei die üblichen

^GE976009 809821/0118 BAdORIQ₁NAL

2
MTL- bzw. I L-Potentiale. Der Binärbedeutung "1" entspricht dabei der Wert der Durchlaßspannung des jeweiligen PN-Überganges, z.B. des Überganges zwischen dem P2-Gebiet und dem umgebenden N-Halbleiterkörper, was bei Silicium-Übergängen einem Potential von etwa 0,7 V entspricht. Auf der anderen Seite entspricht die Binärbedeutung "O" bei positiver Logik dem Wert der (Transistor-) Sättigungsspannung, d. h. praktisch 0 V. "Natürlich ist die Erfindung nicht auf diese BedeutungsZuordnung beschränkt.

In den Fign. 2A und 2B ist zur Verdeutlichung der Erfindung die Draufsicht sowie ein zugehöriger Querschnitt durch eine aus dem eingangs genannten Stand der Technik bekannte MTL/I L-Grundstruktur gezeigt. Dabei handelt es sich um eine Struktur mit einem Bedingungseingang D und zwei Ausgängen E und F. Wie später anhand der Fig. 4 im einzelnen gezeigt wird, sind hinsichtlich der logisehen Funktion Mehrfach-Kollektoren (Ausgänge) bei MTL/I L vergleichbar mit Mehrfach-Sekundärinjektoren entsprechend dem ersten Ausführungsbeispiel der Erfindung nach Fig. 1. Wie in Fig. 1 ist auch hier in einem N-leitfähigen Halbleiterkörper 1 ein mit einem Injektoranschluß I versehenes Primärinjektionsgebiet P11 und benachbart dazu das dem P3-Gebiet in Fig. 1 entsprechende Basisgebiet P31 des Ausgangstransistors vorgesehen. Ein dem P2-Gebiet in Fig. 1 entsprechender Sekundärinjektor ist nicht vorhanden. In der P31-Basiszone des Ausgangstransistors sind beabstandet zwei Gebiete N11 und N21 (als Kollektor-Gebiete) untergebracht. Im linken Bereich des P31-Basisgebietes ist der für den äußeren (Bedingungs-) Anschluß D bzw. für das zugehörige Kontaktloch 4 erforderliche Platz vorgesehen. Bedeckt ist die Halbleiteranordnung mit einer Isolierschicht 21, die bereits die mehreren nötigen Tlaskierungsschritte erkennen läßt.

Im Vergleich zu dieser bekannten Grundstruktur werden die im Hinblick auf die Erfindung besonders wichtigen Merkmale deutlich. Die nach der Erfindung hergestellten Strukturen weisen für den

-Gt! 976 009

8098 21/0118

Ausgangstransistor keinen äußeren Basisanschluß sowie keine Mehrfach -Kollektor en bzw. -Ausgänge auf. Im Gegensatz zu dem bereits oben erwähnten und noch näher zu beschreibenden sehr einfachen und insbesondere mit praktisch nur einer diüiensionsbestimmenden Maske auskommenden Herstellungsprozeß erfordern Strukturen der in Fig. 2 gezeigten bekannten Art einen erheblich aufwendigeren und in weniger dicht integrierten Halbleiterschaltungen resultierenden Herstellungsgang.

Für die Herstellung der in Fig*. 2 gezeigten Struktur werden mittels eines ersten Maskierungsschrittes in der (dicken) Isolierschicht 21 die in Fig. 2B mit 5 und 6 bezeichneten Öffnungen bis auf die Oberfläche des Halbleiterkörpers 1 geöffnet. Durch diese Öffnungen werden das P11- sowie das P31-Gebiet (z. B. durch Diffusion) gebildet. Danach ist bzw. wird in diesen öffnungen wieder eine Isolierschicht gebildet, so daß der Halbleiterkörper von einer durchgehenden (abgestuften) Schutzschicht bedeckt ist. Mittels eines zweiten Maskierungsschrittes wird dann in der zuletzt erzeugten Isolierschicht je ein Fenster zur Einbringung der Dotierungsstoffe für die Kollektor-Gebiete N11 und Ii21 geöffnet. Mittels eines dritten Maskierungsschrittes müssen schließlich die Kontaktöffnungen, insbesondere eben auch die Kontaktöffnung 4 für den Basisanschluß, hergestellt werden. Wegen der sukzessiven Maskenschritte und der für das Ausrichten der Masken notwendigen Toleranzzuschlage, ergeben sich gegenüber der Erfindung deutlich mehr Halbleiterfläche benötigende vergleichbare Anordnungen.

In Fig. 3 ist ein maßstabsgetreuer Flächenvergleich für die erfindungsgemäße Ausführung na.c& Fig. 1 mit der bekannten Ausführung nach Fig. 2 angestellt. Fig. 3A zeigt praktisch einen Ausschnitt aus der (einzigen) dimensionsrbestinunenden Maske, d. h. sie gibt die Draufsicht auf die in Fig. 1B im Querschnitt erkennbaren (Oxyd-) Maskenöffnungen in der Isolierschicht 2 wieder. Entspre-

GE 976 009

809821/0118

chend gibt Fig. 3B eine Draufsicht auf die zur Erzeugung der Anordnung nach Fig. 2 benötigten übereinandergelegten Masken wieder. Für beide Fälle sind dieselben Auslegungsregeln zugrundegelegt, d. h. es gelten dieselben Vorschriften hinsichtlich der minimalen, noch zulässigen Abstände usw. Es ist ferner berücksichtigt, daß Primärinjektoren für benachbarte Verknüpfungsglieder gemeinsam vorgesehen sein können, woraus sich erklärt, daß die in den Fign. 3A und 3B für den resultierenden Flächenbedarf angegebenen Umrahmungen in unterbrochenen Linien einige Maskenöffnungen nur halb erfassen. Unter den genannten Voraussetzungen hat sich für den Minimalflächenbedarf der genannten Vergleichsstrukturen ein Verhältnis von X^.Y-j/X«.Y₂ = 1/1/9 ergeben. Damit ist neben dem Vorteil der Anwendbarkeit eines erheblich einfacheren und billigeren Herstellungsprozesses eine erhebliche Integrationsdichteerhöhung erreichbar.

Anhand der Fign. 4A und 4B soll für einen Fall, der bereits ein weiteres Ausführungsbeispiel der Erfindung darstellt (Fig. 4B) verdeutlicht werden, daß das Weglassen des Basiskontaktes und der Mehrfach-Kollektoren in der Ausgangstransistorstruktur keine Einschränkungen hinsichtlich der möglichen logischen Verknüfungen gegenüber MTL bedeutet. Zur Erläuterung der logischen Austauschbarkeit der Mehrfach-Kollektoren bei MTL-Konzepten und der Mehrfach-Sekundärinjektoren im Rahmen der Erfindung ist in Fig. 4A für MTL bzw. in Fig. 4B nach der Erfindung das Beispiel zweier NOR-Verknüpfungen von A und C bzw. von A und B gewählt. In beiden Vergleichsstrukturen sind die Primärinjektoren der besseren Übersichtlichkeit wegen weggelassen. Auf sie kommt es in diesem Zusammenhang nicht an. Aus den Darstellungen ergibt sich, daß die Anzahl der Sekundärinjektoren P6, P7, P8 und P9 in Fig. 4B gleich der Anzahl der separaten Kollektorgebiete Λ3, H4, N5 und N6 in Fig. 4A (MTL) ist. Bei I-il?L liegt so- ; rait eine physische Aufteilung des Kollektors in getrennte Tail- : kollektoren vor, v/obei die Anzahl der Teilkollektoren dem sog. j

GE 9 76 009

809821/01 18

26S2103

Pan-out entspricht. Jsi.n Fan-in, d. h. eingangs^eitij, erfolgt keine Trennung von Halblei tar gebieten, vielui-jhr liagt ein sog. verdrahtetes Fan-in vor. Das ist in Fig. 4A durch die Auffäelierung der jeweiligen üirigairjs leitungen angedeatet, was deshalb möglich ist, weil die dort zusammengefaßten Leitungen von jeweils entkoppelten Ausgängen anderer vergleichbarer Verknüpfungsglieder herrühren.

Beim Sekundärinjektions-NOIl-Glied (Pig. 4B) ist der Sekundärenjektor (P5 - P9) physisch entsprechend dein Fan-in aufgeteilt. Auf der Ausgangsseite liegt stattdessen ein sog. verdrahtetes Fan-oat in Form des jeweils einzigen Kollektors fl7 bzw. H3 vor. Beide Maßnahmen, d. h. sowohl die eingangsseitige (Fan-in) als auch die ausgangsseitige (Fan-out) Trennung sind logisch gleichwertig, wie aus den beiden Darstellungen in Fig. 4A und 4B hervorgeht. bezüglich des Zustandekommens der beiden in Fig. 4B angegebenen logischen Verknüpfungen, nämlich der üOR-Verknüpfung der üingangsvariablen A und C einerseits sowie A und B andererseits, kann auf das im Zusammenhang mit Fig. 1 beschriebene Ausführungsbeispiel verwiesen werden. Zusammengefaßt soll dazu lediglich festgestellt werden, daß der obere Ausgangs transistor mit dea Kollektor-Gebiet N7 bereits dann leitend ist (Kollektorpotential etwa 0 V), wenn mindestens einer der Eingänge C oder A einen Sekundärinjektionsvorgang vom P6- oder P7-Gebiet zum Ausgangstransistor zuläßt. Sind beide Eingänge C und A potentialmäßig auf etwa 0 V, werden die vom (nicht gezeigten) Primärinjektor kommenden und das P6- sowie P7-Gebiet erreichenden Ladungsträger über diese Eingangsleitungen abgeleitet. Der Ausgangstransistor bleibt in diesem Fall gesperrt, d. h. das Kollektorpotential weist den oberen Pegelwert entsprechend einer binären "1" auf. Gleiches gilt für die im unteren Teil von Fig. 4B dargestellte HOR-Verknüpfung der Eingangsvariablen A und B. Es kann an dieser Stelle noch darauf hingewiesen werden, daß sich aus solchen l-IOR-Verknüpfungen grundsätzlich alle möglichen komplexeren Verknüp-

GE 9 76 009 80982 1/0118 BAD ORIGINAL

fungen aufbauen lassen. Dasselbe gilt beispielsweise auch für NAND-Verknüpfungen bzw. allgemein für die auf dem Gebiet der logischen Schaltungen als Fundamentalsysteme bekannten Funktionen ; bzw. Funktionsgruppen.

Fig. 5A zeigt als weiteres Ausführungsbeispiel der Erfindung ein auf 4 Eingänge erweitertes NOR-Glied. Man kann es sich aus dem in Fig. 1A dargestellten NOR-Glied durch Aufteilung der dort mit P2 bzw. P4 bezeichneten (Sekundärinjektions-) Gebiete abgeleitet vorstellen. Entsprechend ergibt sich für die Querschnittsdarstellung entlang der gezeigten Schnittlinie die mit Fig. 1B vergleichbare Zonenfolge. Hinsichtlich der Funktion der jeweils parallel zu einem Ausgangstransistor (Kollektor N1) angeordneten Sekundärenjektionsgebiete P2, P21 bzw. P4, P41 kann auf die Erläuterung zu Fig. 4B mit den entsprechenden Gebieten P6, P7 verwiesen werden.

Fig. 5B zeigt das der Halbleiteranordnung von Fig. 5A entsprechende elektrische Ersatzschaltbild, aus dem die PNP-Ketten zusammen mit dem ohne äußeren Basisanschluß ausgestatteten NPN-Ausgangstransistor sowie die Lage der Eingänge A bis D sowie des Ausgangs E hervorgehen. Zur Erleichterung der Zuordnung zwischen dem Schaltbild einerseits und der Halbleiteranordnung andererseits sind die Transistorzonen bezeichnet.

E-s sei weiterhin vermerkt, daß auch die bekannten Vorzüge eines lateralen Injektionsstoppers bzw. -inhibitors, insbesondere eines solchen aus dielektrischer Isolation (sog. Recessed-Oxide-Isolation), in Verbindung mit den beschriebenen Logikstrukturen nach der vorliegenden Erfindung genutzt werden können. Der Injektionsstopper beschränkt die lateralen Injektionen vorzugsweise auf die gewünschten (injizierenden) Kanten der zugehörigen Dotierungsgebiete bzw. in die gewünschten Richtungen und verbessert damit die elektrischen Eigenschaften derartiger Strukturen. Fig. 5C zeigt am Beispiel der Struktur nach Fig. 5A eine solche Realisierung mit dielektrischer Isolation als Injektionsstopper. Die be-

.· GlS-" 976 009

809821/0118

treffenden Oxydisolationen sind schraffiert dargestellt. Ein zugehöriger Querschnitt ist in Fig. 5D gezeigt.

In Fig. 6A ist als weiteres Ausführungsbeispiel der Erfindung ein i-IAJD-Glied in einer Draufsicht scheuiatisch dargestellt. Ein zugehöriger Querschnitt entlang der gezeigten Schnittlinie findet sich in Fig. 6B. Auch hier ist wieder ein Prixnärinjektor P1O mit einem äußeren Injektoranschluß I vorgesehen, dessen Injektionsstrora zuia (Sekundären j ektions-·) Gebiet P14 gelangen kann. Das Pi4-Gebiet weist einen Anschluß 7 auf, der sich elektrisch in zwei äußere Eingangsanschlüsse für die Eingangsvariablen A und B aufspaltet. Damit ist am Eingang ein sog. verdrahtetes ULID-Glied gebildet, was deshalb möglich ist, weil die Signale A und ß entsprechend diesem Schaltungskonzept von entkoppelten Ausgängen (vergleichbar C bzw. C) kommen. Im Vergleich zur Anordnung von Fig. 1A, mit der die hier beschriebene Anordnung soweit gleich ist, ist der Ausgangstransistor jedoch in zwei separate Transistorstrukturell aufgeteilt. Der Ausgang C wird vom Kollektor-Gebiet N9 innerhalb des einen Basisgebietes P12 abgeleitet. Der Ausgang C wird vom Kollektor-Gebiet N1O innerhalb des anderen Basis-Gebietes P13 abgeleitet. Das gemeinsame Emittergebiet dieser Ausgangs transistoren wird durch den W-leitfähigen. Halbleiterkörper gebildet. Dieses Ausführungsbeispiel zeigt, wie unter Beibehaltung der besonderen Merkmale nach der Erfindung, nämlich Weglassen der Mehrfach-Kollektoren sowie des Basiskontaktes beim Ausgangstransistor, durch Aufspalten des Bedingungseinganges in zwei oder mehrere Eingänge im Zusammenwirken mit einem solchen Ausgangstransistor eine NAND-Funktion durchgeführt werden kann bzw. wie durch Mehrfach-Anordnung von Ausgangstransistoren mehrfache und gegenseitig entkoppelte Ausgänge gleicher logischer Funktion erzielbar sind. Für den mit der Auslegung komplexer Verknüpfungsnetzwerke befaßten Fachmann bieten sich damit erhebliche Freiheitsgrade, so daß eine hohe Flexibilität dieses Schaltkreiskonzeptes gewährleistet ist.

GE 9 76 009 _Λ

809821/0118

FIg. 7 zeigt schließlich in einem letzten Ausführungsbeispiel die Verwendung einer Grundanordnung der in Fig. 6 gezeigten Art in anderem Zusammenhang. Auch hier ist der Primärinjektor der besseren Übersichtlichkeit wegen nicht dargestellt. Gezeigt ist noch einmal, daß mit derartigen selbstjustierend herstellbaren Strukturen eine Fan-out-Trennung möglich ist, wenn man den Sekundärinjektor bzw. das Basisanschlußgebiet mit verdrahtetem Fan-in verwendet und stattdessen wieder getrennte Kollektorausgänge gleich der Anzahl des Fan-out vorsieht.

Bevor auf ein Ausführungsbeispiel für ein bei derartigen Strukturen anwendbares einfaches Herstellungsverfahren, auf dem nicht zuletzt die mit der Erfindung erzielbaren erheblichen Vorteile der eingangs genannten Art beruhen, eingegangen wird, soll noch festgestellt werden, daß natürlich die verschiedensten Mischformen der beschriebenen Grundstrukturen im Rahmen eines Schaltungsentwurfs benutzt werden können. So können beispielsweise mehrere parallel und/oder seriell angeordnete Sekundärenjektionsgebiete auf eine einzelne gemeinsame Ausgangstransistorstruktur wirken. Einzelne oder mehrere dieser Sekundärinjektionsgebiete können mit aufgespaltenen Eingängen entsprechend der beschriebenen verdrahteten UiJD-Verknüpfung ausgestattet sein. Es können aber auch zusammen damit oder stattdessen zu einem Sekundärinjektionsgebiet mehrere Ausgangstransistorstruktüren vorgesehen sein, deren Ausgänge ggf. wiederum aufgespalten sind, wenn dafür entkoppelte Eingänge vorliegen. Weiterhin kann auch in der jeweiligen Ausgangsfunktion das Auftreten des Primärinjektionsstromes als weitere Bedingung berücksichtigt sein. Ferner wurde bereits früher im Zusammenhang mit dieser Injektionslogik vorgeschlagen, den eingeprägten Injektionsstrom je nach der gewünschten Schaltgeschvzindigkeit der Verknüpfungsglieder unterschiedlich groß zu !.lachen. Davon kann selbstverständlich auch im vorliegenden Zu- i saiamenhany Gebrauch gemacht werden. Gleiches gilt für die zahlrei-j chen im Zusavnmenhan;./ mit Injektionslogikschaltungen bekanntgewordenen Verbesserunjan und Weiterbildungen. In diesem Zusammenhang wird ausdrücklich auf die bereits eingangs genannte

GE 976 009

809821/0118

-yr- JiZ 26521

DT-OS 25 09 530 der Anraelderin (internes Aktenzeichen GS 975 004) sowie den in Electronics vom 2. Oktober 1975, Seiten 99 - 103 erschienen Aufsatz der Erfinder verwiesen. Danach sind insbesondere statt der lateralen Injektorstrukturen auch vertikale Injektoren (vgl. dort Seite 101), die Ausbildung bzw. Vorsehung von Schottky-Iletallkontakten zur Vorsehung weiterer entkoppelter Ein- und/oder Ausgänge bzw. als (sät tigungs verhindernde) Kleraradioden mit ggf. unterschiedlichen Barrieren usw. möglich.

Anhand der Querschnittsdarstellungen nach Fig. 8 soll ein Beispiel eines besonders vorteilhaften im Rahmen der Erfindung anwendbaren Prozeßablaufes zur Herstellung derartiger Verknüpfungsglieder mit einem Ausgangstransistor ohne galvanischen Basisanschluß näher erläutert werden. Da die letztlich auf diese IJeise hergestellte Halbleiteranordnung als ein Ausschnitt des in Fig. 1 erläuterten Ausführungsbeispiels angesehen werden kann, wurden insoweit dieselben Bezugszeichen benutzt. Entsprechend Fig. 8A v/ird ausgegangen von einem Siliciumplättchen 1. Dabei kann an der für die weiteren Herstellungsschritte maßgeblichen Oberfläche eine N~/N -Schichtfolge vorliegen, z. B. Epitaxie. Es kann aber auch ein P~-leitfähiges Halbleitermaterial mit selektiven IJ⁺ vergrabenen Regionen gewählt werden. Der Halbleiterkörper 1 ist in bekannter Weise mit einer Isolierschicht 2 bedeckt, z. B. einer 5O00 8 dicken Siliciumdioxydschicht.

Auf die in Fig. 8B gezeigte Anordnung ist ein an sich bekannter photolithographischer Prozeß angewendet worden. Dabei ist die (einzige) dimensionsbestimmende Maske zum Einsatz gekommen. Überall, wo P-leitfähige Gebiete gebraucht werden, d. h. Injektoren, Sekundärinjektoren und NPN-Transistoren (bzw. auch für etwaige Isolationsgebiete), sind die entsprechenden öffnungen in der Isolierschicht 2 geätzt. Es folgt ein P-Dotierungsschritt, z. B. eine Bordiffusion mit einem Profil, wie es im Ausführungsbeispiel nach Fig. 9 gezeigt ist und noch kurz erläutert werden v/ird. Da- !durch werden die mit P1, P2 und P3 bezeichneten Gebiete entsprechend Fig. 8C erzeugt. In den öffnungen der Isolierschicht 2, I
GE 976 009

809821/0118

durch die diese Dotierungsgebiete eingebracht wurden, wird dann die in Fig. 8C erkennbare dünnere Isolierschicht, z. B. durch eine anschließende Reoxydation mit einer Oxyddicke von z. B. 1000 %. gebildet. Damit ist die gesamte Oberfläche des Halbleiterkörpers wieder von einer Isolierschicht bedeckt. Mittels einer hinsichtlich ihrer Abmessungen nunmehr relativ unkritischen Grobmaske (sog. Blockout-Maske), die in Fig. 8D mit 8 bezeichnet ist, wird diese dünne Oxydschicht nur über dem für den gewünschten NPN-Ausgangstransistor bestimmten P3-Dotierungsgebiet abgelöst. Dazu wird wieder ein bekannter photolithographischer Prozeß mit einem anschließenden Ätzvorgang durchgeführt. Es ist aus Fig. 8D ohne weiteres ersichtlich, daß die Justierung der Grobmaske 8 mit der darin enthaltenen öffnung 9 unkritisch ist, weil seitliche Verschiebungen der Maske sowie eventuelle Maßungenauigkeiten der öffnung 9 in einem für derartige Ilaskierungsschritte ungewöhnlich großen Ausmaß toleriert werden können. Durch das auf diese Weise (wieder) freigelegte Oxydfenster 10 wird dann anschließend in bekannter Weise das N1-Dotierungsgebiet (N⁺) ausgebildet. Vorzugsweise schließt sich an diesen Diffusionsschritt keine Reoxydation an, so daß der Halbleiterkörper im Bereich des Fensters 10 unbedeckt bleibt, vgl. Fig. 8D.

Mittels eines anschließenden kurzen Eintauch-Ätzens (sog. Dipopen) ohne Maskierung wird die dünne Oxydschicht in den restlichen Maskenöffnungen überall gerade so lange geätzt, daß die P-Gebiete für die anschließende Kontaktierung wieder freiliegen. Danach liegt die in Fig. 8E gezeigte Struktur vor. Die ι weiteren im Rahmen dieser Erfindung nicht mehr maßgeblichen Pro- j zeßschritte sehen in bekannter Weise das Aufbringen der (Metall-) ; Verbindungen mittels üblicher Prozesse und ggf. in mehreren Lagen ' soviie das anschließende Herstellen der äußeren Anschlüsse vor.

Anstelle des im Zusammenhang mit Fig. 3C geschilderten Reoxyda- ; tionsschrittes kann auch Siliciumnitrid aufgebracht werden, das

GE 9 76 009

809821/01 18

auf Ätzmittel anspricht, durch die Siliciumdioxyd nicht abgetragen wird. Es ist auch denkbar, die Diffusionsfolge umzukehren, also zuerst ü und dann P. Das kann erreicht werden, v/enn Lm ersten Schritt auf einem dünneren Siliciumdioxyd von etwa 1000 A* Siliciumnitrid aufgebracht wird. In diesem werden dann die Fenster bzw. Öffnungen markiert und das Oxyd wird durch eine Grobmaske zunächst nur in der IJ -Region geöffnet. Ein Jüintaucn-Ätzschritt öffnet nach der N -Diffusion dann alle Fenster für die P-Dotierungsgebiete.

In Fig. 9 ist ein Beispiel für das vertikale Dotierungsprofil durch einen solchen NPN-Ausgangstransistor dargestellt. Dieses Vertikalprofil muß sich nicht von dem üblicher monolithischer NPN-Transistoren unterscheiden. Es können aber auch modernere, durch Ionenimplantation erzeugbare Profile verwendet werden, bei denen die Dotierung der intrinsischen Basis des Transistors durch eine tiefe Implantation definiert wird. Die extrinsischen Basisgebiete, d. h. auch die P-Typ Injektoren, lassen sich durch Diffusion oder eine zweite flachere Implantation erzeugen. Unter intrinsischer Basis wird im vorliegenden Zusammenhang das eigentliche Basisgebiet verstanden, das im Rahmen dieser Erfindung ohne äußeren Anschluß vorgesehen ist. Die der Erfindung zugrundeliegenden Strukturen lassen sich als z. B. NPN-Transistoren auffassen, bei denen dem eigentlichen Basisgebiet ein den gleichen : Leitfähigkeitstyp aufweisendes Dotierungsgebiet vorgelagert ist, das mit einem äußeren Anschluß ausgestattet ist, über den der Stromfluß durch den NPN-Transistor steuerbar ist. Dieses vorgelagerte bzw. separate Basisanschlußgebiet wird im vorliegenden Zusammenhang auch als "extrinsisehe" Basis bezeichnet.

In Fig. 9 ist im logarithmischen Maßstab eine ungefähre Darstellung der Dotierungsdichte W/cm in Abhängigkeit von der

GE 9 76 009

809821/0118

Tiefe χ dargestellt. Mit i\i_E ist der Dotierungsverlauf der "Emitter"-Diffusion bezeichnet. Soweit inverse Transistorstrukturen verwendet sind, werden dadurch in derartigen Injektionslogikkonzepten bekanntlich die Kollektorgebiete erzeugt. P_R bzw. P,,. bezeichnen die P-Dotierungsdichte der extrinsischen bzw. intrinsischen Basisgebiete. Als extrinsische Basisgebiete gelten im vorliegenden Zusammenhang die Basisanschlußgebiete (Sekundärinjektoren) bzw. sogar die Primärinjektoren. Die übrigen Dotierungsangaben für die Epitaxieschicht (W_Ep_) bzw. das Substrat (BT_q ) sind selbsterklärlich.

Es ist dabei nicht notwendig, die Injektoren auch mit der intrinsischen Basisdotierung zu versehen. Vielmehr kann nach Bildung der extrinsischen Basis (für Injektoren und HPW-Transistor) ein Grobmaskierungsschritt angewandt werden, über den die Injektoren vom NPW-Transistor unterschieden werden. Daraufhin werden beim NPN-Transistor nacheinander intrinsische Basis- und N⁺-EmItter (Kollektor) implantiert.

Abschließend kann festgestellt werden, daß abweichend von den für die Ausführungsbeispiele gewählten Verhältnissen die jeweils komplementären Leitfähigkeitstypen, entgegengesetzte logische Potentialzuordnungen andere Substratmaterialien und Isolationsmöglichkeiten bis hin zu isolierenden Substraten anstelle von Halbleitern gewählt werden können, ohne den Rahmen vorliegender Erfindung zu verlassen. Statt invers betriebener Strukturen können mit gleichem Vorteil hinsichtlich der Anwendbarkeit des geschilderten Verfahrens auch normal· betriebene Transistoren Einsatz finden. Statt einer Diffusion kann, wie bereits erwähnt wurde, auch ein Implantationsverfahren bzw. eine Kombination aus beidem angewendet werden. Soweit auf übliche photolitho-

GE 976 009

809821/0118

Ab

graphische Verfahren verwiesen ist, zählen dazu auch die für sahr hohe Integrationsdichten erfolgversprechenden Elektronenstralil- bzw. sogar Röntgenstrahlverfahren.

GE 976 009

809821/0118

Claims

P Λ T E H Ί? A α S P R Ü C H C

.J Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept mit ineinanderliegenden Dotierungsgebieten, die jeweils das Basis- und Kollektor.- bzw. Emittergebiet von Bipolartransistoren, vorzugsweise der logisch invertierenden Transistoren in Injektionslogikschaltungen, darstellen,

dadurch gekennzeichnet,

daß diese Bipolartransistoren ohne äußeren Anschluß auf ihrem eigentlichen Basisgebiet ausgeführt sind, daß extern zugängliche logische Bedingungseingänge in Forn von Anschlüssen bzw. Kontakten an wenigstens einem separaten mit dem eigentlichen Basisgebiet des Bipolartransistors über interne Injektionskopplung verbundenen Basissteuerbzw. Basisanschlußgebiet als weiterem Dotierungsgebiet vom gleichen Leitfähigkeitstyp wie das Basisgebiet vorgesehen sind, und daß die im eigentlichen Basisgebiet des Bipolartransistors als Dotierungsgebiet angeordnete Transistorzone als originärer logischer Ausgang vorgesehen ist, an dem das Verknüpfungsergebnis erstmalig gebildet ist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß logische Verknüpfungen dadurch hergestellt sind, daß Ausgänge (Kollektoren) verschiedener Bipolartransistoren verbunden sind bzw. daß Bipolartransistoren mit mindestens zwei Bedingungseingängen versehen sind. '

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an die Basisanschlußgebiete Stromquellen angeschlossen sind, die vorzugsweise durch direkte Injektion aus einem benachbarten Gebiet gleichen Leitfähigkeitstyps verwirklicht sind.

ge 976 009 809821/0118

4. Halbleiteranordnung mindestens nach Anspruch 1_f -iadurc'i gekennzeichnet, daß wenigstens je eine Kante der iaeinan derliegenden Dotierungs'jebiete unter u'insat^ aiii \\_χ\λ des selben di .iou.3ion3be3 ti..i iexiclan l'h

definiert ist.

5. -IaIb Ivi.i tar "-UiGr-. αϊ an j naai oiii-i eier vorh^rjeua^-loa .",.I₁-spräche, cla^urCii j^iionriseichnet, da;- i.ii^dcsteus aiii.; ^-uita voia iuiiidaötens ein'i-i der inGinandGrlicvj3nd3n Ljotiarun^jgebieta sowie von 1.1Xn-UaStGHj eineui v/eiteraxi Dotiarungsgebiet unter Einsatz ein und desselben diriaiisiünsbastir.iaienden Photolithographie'prozesses anordnungsmäßig definiert sind.

C. Halbleiteranordnung mindestens nach Anspruch 1, dadurcn gekennzeichnet, daß für mindestens eine derartige HaIbleitergebietsanordnung wenigstens ein eigentliches 3a3isgebiet, ein davon umschlossenes Kollektor- bzw. iJiaittergebiet sowie wenigstens ein 3asisanschlußgebiet unter .' Einsatz ein und desselben dimensionsbestiimaenden Haskierungsschrittes anordnungsiiiäßig definiert sind.

7. Halbleiteranordnung nach einem der vorhergehenden Ansprücne, dadurch gekennzeichnet, daß mindestens einige, voraugsweise jedoch alle Kontaktöffnungen für die mit Anschlüssen ausgestatteten Dotierungsgebiete durch denselben für die Herstellung der jeweiligen Gebiete (z. B. P1 bis P5 in Fig. 1) maßgeblichen Photolithographieschritt bzw. die zugehörige Maske definiert sind.

BAD ORIGINAL

GE 976 009

809821/01 13

8. Halbleiteranordnung nach einera der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß benachbart zu einem eigentlichen Basisgebiet mehrere mit weiteren logischen Lsedingunjs eingängen ausgestattete Basis anschlußgebiete vorgesehen sind (z. 13. P2, P4 in Fig. 1; P6 bis P9 in Fi-j. 4ß; P2, P21 bzv7. P4, P41 in Fig. 5Zi) .

9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die mehreren Basisanschlußgebiete parallel und/ oder in Serie zueinander und dem eigentlichen Basisgebiet angeordnet sind.

10. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß benachbart zu einem Basisanschlußgebiet mehrere diesen zugeordnete eigentliche oasisgebiete von getrennten Ausgangstransistoren angeordnet sind (z. B. Fign. 6A, 7).

11. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an einem Anschluß auf mindestens einem Basisanschlußgebiet (z» B. P14 in Fig. 6A) mehrere mit entkoppelten Ausgängen vorhergehender Verknüpfungsglieder verbundene Leitungen mit Bedin- i gungseingängen (A, B) zusammengefaßt sind.

. Halbleiteranordnung nach einem der vorhergehenden An- ■>

i Sprüche, dadurch gekennzeichnet, daß getrennten eigent- I liehen Basisgebieten verschiedener Ausgangstransistoren zugeordnete Basisanschlußgebiete (z. B. P7, P8 in Fig. 4B) elektrisch miteinander verbunden sind.

-Ä ■*'* BAD ORIGINAL

GvI 976 009

809821/0118

- κ-

13. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Anschluß auf dem innerhalb des eigentlichen Basisgebietes eines Ausgangstransistors angeordneten.Kollektor- bzw. Emittergebiet (z. B. LJ7, N8 in Fig. 4B) auf mehrere zu getrennten und entkoppelten Eingängen von Hachfolgeschaltkreisen führende Leitungen aufgefächert ist. ^;

14. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem (den) Basisanschlußgebiet (en) ein vorzugsweise gemeinsames extern stromgespeistes (Primär-) Injektionsgebiet (z. B. P1, P5; P10) benachbart vorgelagert ist.

15. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in einem Halbleiterkörper (1) zwei elektrisch miteinander verbundene und ex-

; tern gespeiste Primärinjektionsgebiete (z. B. P1, P5 in

■ Fig. 1) angeordnet sind, daß zwischen den Primärinjektions-

• gebieten jeweils benachbart dazu mindestens je ein Basis-

anschlußgebiet (z. B. P2, P4) und zwischen diesen ein

[ eigentliches Basisgebiet (P3) einer Ausgangstransistor- '

struktur (Ν-Ρ3-1Ί1) angeordnet ist, wobei die Basisanschlußgebiete mit logischen Bedingungseingängen (A, B) und das innerhalb des eigentlichen Basisgebiets (P3) liegende ' Kollektor- bzw. Emittergebiet (N1) mit einem Ausgangsanschluß (C) ausgestattet ist, und wobei mindestens die

[ Basisanschlußgebiete, das eigentliche Basisgebiet mit ; dem darin angeordneten weiteren Halbleitergebiet und vorzugsweise zusätzlich die Primärinjektionsgebiete durch ein und denselben dimensionsbestimmenden Maskierungsschritt ausgebildet sind.

^⁹⁷⁶⁰⁰⁹ 809821/0118

16. Halbleiteranordnung nach einem der vorhergehenden An- , sprüche, dadurch gekennzeichnet, daß der logisch inver- ; tierende Ausgangstransistor als vertikaler NPN-Bipolar- j

transistor ausgebildet ist, dessen eigentliches keinen äußeren Anschluß tragendes Basisgebiet das Kollektorgebiet mindestens eines lateralen PNP-Transistors darstellt, j dessen Basis gleichzeitig mit dem Emittergebiet des ver- j tikalen Transistors durch den Halbleitergrundkörper und ! dessen Emittergebiet durch ein Basisanschlüßgebiet gebildet ist.
"■■■."-■■ i

17. Halbleiteranordnung nach einem der vorhergehenden An- ! sprüche, dadurch gekennzeichnet, daß alle Dotierungs- ι gebiete und/oder Kontaktfenster als Minimalflächen ausführbar sind.

18. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Unterdrückung von Injektionsströmen in bestimmte Richtungen Trennbereiche aus dielektrischem Material vorgesehen sind (Fig. 5C).

Ϊ9. Verfahren zur Herstellung einer Halbleiteranordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mittels ein und desselben dimensionsbestimmenden Maskierungsschrittes für mindestens eine derartige Halbleitergebietsanordnung wenigstens ein eigentliches Basisgebiet, ein davon umschlossenes Kollektorbzw. Emitter gebiet sowie wenigstens ein Basisanschlußgebiet hergestellt werden.

^⁹⁷⁶⁰⁰⁹ 809821/0118

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß durch eine erste Anwendung der einzigen dimensionsbastimmenden tlaske im Halbleiterkörper (1) die Dotierunjsgebiete (z. B. P1 bis P3 in Fig. 8C) entsprechend deu Basisgebiet (P3) , dexa Basisanschlußgebiet (P2) und ggf. dem (den) Injektor(en), erzeugt werden, daß die öffnungen der den Halbleiterkörper bedeckenden Ilaskierungsschicht anschliessend, vorzugsweise durch einen ReoxidationsVorgang, abgedeckt v/erden, daß unter Einsatz einer in ihren Abmessungen sowie in ihrer Ausrichtung unkritischen Grobmaske (8) in dem eigentlichen Basisgebiet (P3) das Kollektor-

! bzw. Emittergebiet (N1) vom entgegengesetzten Leitfähigkeitstyp ausgebildet und in einem anschließenden Sintauch-Ätzschritt alle durch den dimensionsbestimmenden Maskierungsschritt definierten Öffnungen für die Ausbildung ' von Anschlüssen freigelegt werden.

809821/0118 ^d om_G(NAL