DE2905022A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE2905022A1
DE2905022A1 DE19792905022 DE2905022A DE2905022A1 DE 2905022 A1 DE2905022 A1 DE 2905022A1 DE 19792905022 DE19792905022 DE 19792905022 DE 2905022 A DE2905022 A DE 2905022A DE 2905022 A1 DE2905022 A1 DE 2905022A1
Authority
DE
Germany
Prior art keywords
layer
area
polycrystalline silicon
monocrystalline
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792905022
Other languages
English (en)
Other versions
DE2905022C2 (de
Inventor
Hiroshi Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1425178A external-priority patent/JPS54107279A/ja
Priority claimed from JP1425278A external-priority patent/JPS54107280A/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2905022A1 publication Critical patent/DE2905022A1/de
Application granted granted Critical
Publication of DE2905022C2 publication Critical patent/DE2905022C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

GLAWE, DELFS, MOLL & PARTNER
Nippon Electric Company, Limited
Tokio / Japan
Integrierte Halbleiterschaltung
PATENTANWÄLTE
*· DR.-ING. R(CHARD GLAWeTMONCHEN
DIPL.-ING. KLAUS DELFS, HAMBURG DIPL.-PHYS. DR. WALTER MOLL, MÖNCHEN* DIPL.-CHEM. DR. ULRICH MENGDEHL. HAMBURG
ZUGELASSENE VERTRETER BEIM
EUROPÄISCHEN PATENTAMT * ZUGL. OFF. BEST. U. VEREID. DOLMETSCHER
8000 MÖNCHEN 26 POSTFACH 37 LIEBHERRSTR. 20 TEL. (089) 22 65 48 TELEX 52 25 05 spez
MÜNCHEN
A 65
2000 HAMBURG POSTFACH 2570 ROTHENBAUM-CHAUSSEE TEL. (040)41020 TELEX 21 29 21 spez
Beschreibung
Die Erfindung betrifft eine integrierte Halbleiterschaltung für Großintegration (LSI), die in hoher Dichte gepackte Schaltelemente auf v/eist, und zwar insbesondere eine integrierte Halbleiterschaltung unter Verwendung einer polykristallinen SiIi-5 ziumschicht.
Bekanntlich v/eisen übliche integrierte Schaltungen eine Vielzahl von gegeneinander isolierten Schaltelementen in einem Halbleitersubstrat auf, die miteinander durch metallische Verdrahtungs- oder Verbindungsbahnen, die auf der Oberfläche des 10 Substrats vorgesehen sind, verbunden sind. Die Schaltelemente
909844/0628
BANK: DRESDNER BANK, HAMBURG, 4030448 (BLZ 20080000) · POSTSCHECK: HAMBURG 147607-200 · TELEGRAMM: SPECHTZIES
sind mit den Verbindungsbahnen durch Kontaktlöcher1 oder Öffnungen verbunden, die in einer die Schaltelemente überdeckenden Isolatorschicht ausgebildet sind.
Die Herstellung von integrierten Schaltungsanordnungen mit hoher Dichte und in Großintegration unter Verwendung; dieser bekannten nethode aer Herstellung der Schalt verbindung en erfordert jedoch eine große Anzahl von winzig"kleinen Kontaktlöchern, zu deren Herstellung außerordentlich aufwendige und fortschrittliche Technologien zur Verarbeitung von miniaturisierten riustern erforderlich sind. Der Miniaturisierung und Feinheit des herstellbaren Leitungsmusters ist mit diesen bekannten Techniken eine Grenze gesetzt, die nicht überschritten v/erden kann.
Aufgabe der Erfindung ist es, eine neuartige Struktur für eine integrierte Schaltungsanordnung zu schaffen, die sich besonders für Großintegration und hohe Packungsdichte eignet.
Weiterhin soll gemäß der Erfindung ein neuartiges Verfahren zur Herstellung einer integrierten Schaltungsanordnung geschaffen werden, mit der großintegrierte Schaltungen mit hoher Dichte in einfacher Weise hergestellt werden können.
Ein wesentliches Lösungsmerkmal der Erfindung besteht in der Verwendung eines Anschluß- oder Verbindungsbereiches aus
909844/0626
- 2 BAD ORIGINAL
polykristallinem Silizium, eier einen monokristallinen Bereich des rialbleitersubstrats überlappt und durch den hindurch Fremd- oder Störstellenatome in den überlappten Teil des monokristallinen Bereiches eingeführt v/erden, urn dort einen PN-Übergang zu bilden. Unerwünschte PN-übergänge, die in der Verbindungsschicht gebildet v/erden können, wenn Dotierungssubstanzen von unterschiedlichem Leitfähigkeitstyp durch die gleiche Verbindungsschicht hindurch eingeführt werden, können durch geeignete iiittel vermieden bzw. kurzgeschlossen werden.
Die Erfindung sieht ferner vor, daß ein einen Bestandteil der Schaltungsanordnung bildender Anschluß- oder Verbindungsbereich, der als Strompfad aus polykristallinem Silizium ausgebildet ist, durch selektive Oxydation gebildet wird und durch diesen Bereich hindurch Fremd- oder StorStellenatome in das Halbleitersubstrat eingeführt werden, um ein gewünschtes Schaltelement zu bilden.
Gemäß dem erfindungsgemäßen Verfahren wird eine Schicht aus hochleitfähigem Material auf der durch selektive Oxydation gebildeten polykristallinen Siliziumschicht angeordnet, wobei das Schaltelement definiert oder begrenzt wird durch ein mittels selektiver Oxydation gebildetes Oxyd und durch die Schicht aua hochleitfähigem Material.
909844/0628
- 3 -
BAD ORiGlNAL
Durch die Erfindung wird der besondere Vorteil erzielt, daß die bisher erforderlichen Kontaktlöcher oder -öffnungen nicht mehr erforderlich sind, wodurch eine beträchtliche Verminderung der Gesamtzahl der für die Herstellung der integrierten Schaltungsanordnung benötigten Muster bzw. Hasken erreicht wird. Ferner macht sich die Erfindung die Erscheinung der Selbstreduzierung oder Selbstverkleinerung eines Husters zunutze, so daß eine mit hoher Dichte integrierte Schaltung in einfacher Weise hergestellt werden kann, ohne daß eine aufwendige und komplizierte Technik zur Verarbeitung von miniaturisierten Mustern benötigt wird.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher erläutert.
Fig. 1 zeigt das Äquivalentschaltbild einer Schaltung, die gemäß einer ersten Ausführungsform der Erfindung als integrierte Schaltung ausgebildet werden soll.
Fig. 2 bis 8 zeigen den Halbleiteraufbau in den verschiedenen Herstellungsstufen der integrierten Schaltung gemäß Fig. 1, wobei Fig. 3 einen Querschnitt, Fig. 2B und Fig. 4B bis SB Draufsichten und die Fig. 2A und 4A bis 8A jeweils Querschnitte entsprechend den Linien A-A' von Fig. 2B bzw. Fig. 4b bis 8B zeigen.
909844/0628
Fig. 9 zeigt das Äquivalentschaltbild einer Schaltung, die gemäß einem zweiten Ausführungsbeispiel der Erfindung als integrierte Schaltung ausgebildet werden soll.
Fig. 10 zeigt in Draufsicht einen Teil der integrierten Schaltung gemäß dieser zweiten Ausführungsform der Erfindung.
Fig. 11A, 1113 und 11C sind jeweils Schnitte entlang den Linien A-A', B-B' bzw. C-C von Fig. 10.
Die erste Ausführungsform der Erfindung gemäß Fig. 1 bis 8 betrifft eine Gate- oder Torschaltung, die in Fig. 1 im Äquivalentschaltbild dargestellt ist und die als integrierte Schaltung ausgebildet werden soll. Diese Torschaltung besteht aus einem Transistorelement 1, dessen Kollektor mit dem Ausgangsanschluß 104 und dessen Emitter mit einem Stromversorgungsanschluß 105 verbunden ist, ferner aus zwei Widerständen 2 und 3, wobei der eine Widerstand 3 zwischen die Basis und den Emitter des Transistorelements 1 geschaltet und der andere Widerstand an einen Stromversorgungsanschluß 101 angeschlossen ist, und schließlich aus drei Diodenelementen 4, 5 und 6, von denen zwei Diodenelemente 4 und 5 zwischen jeweils einem Eingangsanschluß 102 bzw. 103 und einem gemeinsamen Anschlußpunkt liegen, an den auch die andere Seite des Widerstandselements 2 angeschlossen ist, während das dritte Diodenelement 6 zwischen diesem gemeinsamen Schaltungspunkt und der Basis des Transistorelements liegt.
9Q98U/0S26
BAD ORIGINAL
Zur integrierten Herstellung einer solchen Schaltung wird gemäß Fig. 2 zunächst ein iaonokristallines Siliziumsubstrat 11 vom P-Typ mit eine:.i spezifischen Widerstand-von 10 Ohm •Zentimeter hergestellt, und■an der Oberfläche des Substrats 11 wird ein iaonokristalliner Bereich 12 vom P-Typ mit hoher Störstellenkonzentration als Kanalstopper ausgebildet, und -zwar durch bekannte selektive Difxusionstechnik unter Verwendung; einer (nicht dargestellten) i»iaske aus einer öiliziuuioxydschicht. Dieser Bereich 12 ist rinoförmij: ausgebildet (z.B. rechteckig ringförmig), so daß er den vorgesehenen Transistorbereich, in welchem das Transistorelenent ausgebildet v/erden soll, umgibt. Auf der Oberfläche dieses vorgesehenen Transistorbereiches wird ein Siliziumnitridfilm 14 ausgebildet, und unter Verwendung dieses Siliziumnitridfilms 14- als Maske vri.rd eine selektive Oxydation der Oberfläche des Siliziumsubstrats 11 durchgeführt. Als Ergebnis wird eine etwa 2 η dicke Oxydschicht 13 gebildet, die in demjenigen Oberflächenbereich des Halbleitersubstrats 11 eingebettet ist, auf welchem keine Schaltelemente ausgebildet werden sollen. Bekanntlich entwickelt sich die Oxydation des Siliziums auch in seitlicher Richtung, und deshalb dringt die Siliziumoxydschicht 13 auch geringfügig in die vorgesehene Transistorfläche unterhalb des Siliziumnitridfilms 14 ein. Deshalb ist die Fläche 15, auf der nach der anschließenden Entfernung des Siliziumnitridfilms 14 das monokristalline Silizium freiliegt, kleiner als die Fläche der ursprünglichen Maske. Bei einer Ausführungsform der Erfindung, bei der
909844/0628
BAD ORIGINAL
die Siliziumoxydschicht 13 uia etwa 1 u von der Seite her in die vorgesehene Transistorfläche eindringt, ergibt eine Schlitzbreite der Maske von 4 ρ eine Breite des später freiliegenden monokristallirien Siliziumbereiches von nur etwa 2 p. Dies bedeutet, daß das Muster der vorgesehenen Transistorflache od. dgl. wesentlich feiner ausgebildet ist, als das hierfür verwendete Maskenmuster. Diese Erscheinung wird in dieser Anmeldung als Selbstreduktion oder Selbstverkleinerung des Musters bezeichnet. In der nächsten Stufe werden Störstellenatome vom N-Typ mittels der Ionen-Implantationsmethode auf der gesamten Oberfläche des Substrats eingebracht, und das Substrat wird dann einer ¥ärmebehandlung unterworfen. Als Ergebnis wird ein monokristalliner Bereich 15 vom N-Typ nur in der vorgesehenen Transistorxläche ausgebildet, da der Siliziumnitridfilia 14 auf dieser Fläche v/es entlieh dünner ist als die Siliziumoxydschicht 13 j wie aus Fig. 3 ersichtlich. Bei einer ersten Ausführung sforra der Erfindung, bei der ein Siliziumnitridfilffi von 0,1 μ Dicke und eine Siliziumoxydschicht 13 von etwa 2 u Dicke verwendet wird, wird vorzugsweise Phosphor bei einer -Beschleunigungsspannung von 200 keV mit einer Dosis
1 ^
von 4 χ 10 "' implantiert und die Wärmebehandlung in einer Stickstoffatmosphäre bei 115O0C 10 Stunden lang durchgeführt. Als Ergebnis wird ein monokristalliner Bereich 15 vom N-Typ gebildet mit einer Tiefe von etwa 5 W und einem Schichtwiderstand (sheet resistance) von etwa 300Λ/D . (Der Schichtwiderstand oder sheet resistance ist der Quotient Q /d (-Cl) aus
909844/0626
dem spezifischen Widerstand ^ (ii· ciü) und der Sch d (cm)j er gibt den Widerstand an, den ein beliebig großer quadratischer Bereich (Länget = Breite b) der Schicht in der Längen- oder Breitenrichtung aufweist und wird deshalb durch das Symbol Xl/D gekennzeichnet). ¥ie Fig. 4 zeigt, wird die Siliziumnitridschicht 14 entfernt, so daß die Oberfläche 15' des inonokristallinen Bereichs 15 vom N-Typ freigelegt wird. Es folgt die Beschichtung mit einer Schicht aus polykristallinem Silizium 16 auf der gesamten Oberfläche bis zu einer Dicke von 0,5 p» wobei die Oberfläche thermisch oxydiert wird zur Bildung einer Siliziumoxydschicht 17, die die Siliziumschicht 16 mit einer Dicke von etwa 0,05 U überdeckt. Ein Photolack wird selektiv aufgebracht, so daß er den als Anschlußfläche vorgesehenen Teil des N-Typ-Bereichs 15 und den für die Anschlußverdrahtung vorgesehenen Anschlußbereich auf der polykristallinen Siliziumschicht 16 überdeckt. Unter Verwendung dieses Photolacks 18 als Maske werden Verunreinigungsatome vom P-Typ selektiv in die polykristalline Siliziumschicht 16 durch Ionen-Implantation eingeführt. Bei dieser Ionen-Implantation wird vorzugsweise Bor bei einer Beschleunigungsspannung
14 von 100 keV und mit einer Dosis von 1 χ 10 implantiert.
Die Photolackschicht 18 wird dann entfernt, und ein Siliziumnitridfilm wird auf der gesamten Oberfläche des Substrats mit einer Dicke von 0,2 u aufgebracht. Ein Photolack wird für das selektive Abätzen des Siliziumnitridfilms verwendet, wo-
909844/0626
durch man, wie in Fin". 5 dargestellt, einen verbleibenden Siliziumnitridfilm 19-1 erhält, der nur die vorgesehene Anschlußflache der polykristallinen Siliziumschicht 16 überdeckt. Das Substrat wird dann einer thermischen Oxydationsbehandlung unterworfen, um selektiv die freiliegenden Teile der polykristallinen Siliziumschicht 16 in eine Siliziumoxydschicht 20 umzuwandeln. Hierdurch werden Anschlüsse 16-8 und 16-10 ausgebildet, die aus gegeneinander isolierten Bereichen der polykristallinen Siliziumschicht bestehen (bei der beschriebenen Ausführungsform umfassen die Anschlüsse 16-8 und 16-10 jeweils ein oder mehrere Schaltelemente, die mit dem jeweiligen Schaltelement verbundenen Elektroden und die die Elemente miteinander verbindenden Verbindungs- oder Verdrahtungsbalinen). Bei den bevorzugten Ausführungsbeispiel besteht die thermische Oxydation vorzugsweise aus einer Wärmebehandlung in Sauerstoffatmosphäre bei 10000C während 6 Stunden. Während der Oxydation wird das Bor, mit dem die polykristalline Siliziumschicht 16 dotiert ist, aktiviert, so daß die polykristalline Siliziunschicht 16 die elektrisehen Eigenschaften eines Halbleiters vom P-Typ erhält mit einem Bahnwiderstand von etwa 4 kI7/O , und gleichzeitig wird ein mit der Siliziumschicht 16 vom P-Typ in Kontakt stehender Halbleiterbereich 21 vom P-Typ mit einer Tiefe von 0,4 ρ gebildet durch Diffusion des Bors in einen Teil des monokristallinen Bereiches 15 vom N-Typ des Substrates. Zusätzlich ergibt sich durch die mit der Oxydation der poly-
9098U/0S26
kristallinen Silixiunschicht- verbundene Selbstverkleinerun^ des Husters eine Breite des Musters der Leitunß"S- oder Anschlußbahnen, die um etwa 1 ρ kleiner ist als die Breite des ursprünglichen Ilaskenmusters.
Anschließend werden, wie in Fiß. G dargestellt,, diejenigen Teile der Siliziumnitridschicbt 19-1, die vorgesehene N-Typ-Bereiche der jeweiligen Anschlußbahnen überdecken, selektiv entfernt (bei der beschriebenen Ausführun^sform sind das die Bereiches die für die Emitter- und Kollektor-Elektrodenaii-Schlüsse des Transistors und für die Dioden vorgesehen sind). Die verbleibenden Teile der Siliziumnitridschicht 19-2 v/erden als Maske für die Einführung einer N-Typ-Verunreinlgung mit hoher Konzentration in die gewünschten Teile der Anschlußbereiche verwendet. Bei einer bevorzugten Ausführungsform der Erfindung wird eine an sich bekannte thermische Diffusionsmethode verwendet, "bei der Phosphor "bei 9500C 20 Minuten lang eindiffundiert wird, tfährend dieses Diffusionsvorganges wird Phosphor in die vorgesehenen N-Typ-Bereiche der poljrkristallinen Siliziumschicht eingeführt, um diesen Halbleitereigenschäften mit etwa 20 JfX/D zu geben und um ferner hochdotierte monokristalline Bereiche 22 und 23 vom N-Typ mit einer Tiefe von etwa 0,4 u im vorgesehenen Emitterbereich des monokristallinen Bereichs 21 vom P-Typ bzw. im vorgesehenen Kollektorkontaktbereich des monokristallinen Bereichs 15 vom N-Typ auszubilden. Diese polykristallinen Bereiche vom N-Typ haben je-
909844/0626
- 10 -
wells Kontakt mit den monokristallinen Bereichen, und Phosphor wird in die nonokristallinen Bereiche eingeführt.
Als Ergebnis cles beschriebenen Herstellungsprozesses erhält man einen NPN-Transistor mit einem aionokristallinen Bereich 15 vom N-Typ als Kollekborbereicn, einem nonokristallinen Bereich 21 vom P-Typ als Basisbereich, und einem hochdotierten monokristallinen Bereich 22 vom N-Typ als Emitterbereich, sowie ferner Anschluß- oder Verbindungsbereiche 16-8 und 16-10 aus polykristallinem Silizium vom P- und/oder N-Typ, die mit den zugehörigen Bereichen des Transistors verbunden sind.
In einet:) anschließenden Schritt wird, wie noch beschrieben wird, eine Metallisierung durchgeführt mit dem Zweck, unerwünschte PN-Übergän^e, die in den Anschlußbereichen gebildet worden sind, kurzzuschließen und um die elektrische Leitfähigkeit der Elektroden- und Verdrahtungsteile der Verbindungsbereiche außerhalb derjenigen Teile, die als Widerstände bzw. als Anode, Kathode und PN-Übergänge von Dioden vorgesehen sind, zu erhöhen. Wie aus Fig. 7 ersichtlich, werden von der Oberfläche der Anschluß- oder Verbindungsbereiche diejenigen Teile des verbliebenen Isolatorfilms 19-2 entfernt, die die unerwünschten PN-Übergänge 7-1 und 7-2 und die vorgesehenen Leitungspfade 16-1 bis 16-8 überdecken, d.h. mit Ausnahme der vorgesehenen Widerstandsbereiche 2 und 3 und der vorge-
909844/0626
— 11 —
sehenen Diodenbereiche 4, 5 und G. Auf diese Weise vrerden die genannten Bereiche 7-1? 7-2 5 16-1 bis 1G-G freigelegt, während fünf Zonen 19-3 der Siliziumnitridschicht axaf den nicht freizulegenden Bereichen 2 bis β der Siliziumschicht verbleiben. Danach wird eine dünne Metallschicht auf der gesamten Oberfläche des Substrats abgeschieden, die dann wärmebehandelt wird zur Bildung eines Metall-Silizids 24 auf der freigelegten Oberfläche der Verbindungsbereiche. Danach wird die übriggebliebene dünne Metallschicht entfernt. Gemäß der bevorzugten Ausführungsform der Erfindung wird als Metallschicht eine etwa 0,1 u dicke Platinschicht aufgebracht, und die Wärmebehandlung wird in Stickstoffatmosphäre bei 600 C 30 Minuten lang durchgeführt, um eine Schicht aus Platin-Silizid zu bilden. Nach der Wärmebehandlung wird das Substrat in Aqua regia getaucht, um das überschüssige Platin zu entfernen, wodurch auf den freiliegenden Flächen der Anschlußbereiche eine Schicht von Platin-Silizid mit einem Bahnwiderstand von etwa 5 Q-I D übrigbleibt. Schließlich wird, wie in Fig. 8 gezeigt, die gesamte Oberfläche des Substrats mit einem Isolatorfilm 25 beschichtet, in dem dann öffnungen an den gewünschten Stellen ausgebildet sind, die tief genug sind, um das Metall-Silizid zu erreichen. Danach werden selektiv Metallschichten derart aufgebracht, daß jede Metallschicht durch eine zugehörige öffnung hindurch mit dem Metall-Silizid verbunden ist und sich auf der Oberfläche der Isolatorschicht 25 ausbreitet, um Anschlüsse 101 bis 105 zu bilden. Da eine Isolatorschicht 20
Ö098U/0626
- 12 BAD ORIGINAL
durch selektive Oxydation der SiI 12; ium schicht außerhalb der Verbindungsbereiche ausgebildet ist, können sich die öffnungen in der Isolatorschicht 25 auch bis außerhalb der Verbindungsbereiche erstrecken, d.h. der Durchmesser dieser üffnunpen kann größer sein als die Breite der Verbindungsbereiche, so daß nur eine weniger exakte fluchtende bzw. deckende Ausrichtung dieser öffnungen erforderlich ist. Die Metallschichten 101 bis 105 können als Außenanschlüsse für äußere Verbindungen oder als Verdrahtungspfade, die einzelne Schaltelemente untereinander verbinden, oder zur Verbindung mit anderen Schaltelementen ausgebildet sein. Sie können auch ersetzt werden durch Verbindungsbereiche oder -schichten, die aus dem gleichen polykristallinen Silizium hergestellt sind wie die Verbindungsbereiche 16-8 usw. in der unteren Schicht.
Das beschriebene Herstellungsverfahren liefert eine komplette Torschaltung gemäß Fig. 1, wobei der NPW-Transistor 1 in dem monokristallinen Bereich des Substrates gebildet wird, die in der dünnen polykristallinen Siliziumschicht gebildeten ¥iderstandselemente 2, 3 und PN-Übergänge (Dioden) 4, 5 und 6 durch die Metall-Silizid-Schicht 24 verbunden sind, und die aus der Metallschicht gebildeten Außenanschlüsse 101, 102, 103, 104 und 105 mit den zugehörigen Metall-Silizid-Schichten 24 verbunden sind. Im einzelnen ist das Transistorelement 1 gebildet durch den monokristallinen. Hesa-Bereich des Substrates 11, der von der vergrabenen oder überdeckten Oxydschicht
909844/0626
- 13 -
13 unschlossen wird",- und sein iSmitterbereich uzvr. sein Emitter-Uasis-PN-übergan^ wira in deia von dem Veroindungsbereich 1G—1 aus polj-kristailinem Silisiui'i überdeckten Teil des Hesa-Bereiches ausgebildet durcxi Diffusion von Verunreinigungen durch diesen überlappenden Verbiridunjsbereich 1o-1 hindurch. Dieser Verbindurigsbereick 16-1, auf dem die Ketall-Silizid-SoMcnt als Leifc£ähi~*.keitsbab.n "ausgebildet ist, erstreckt sich bis über den vergrabenen Feldoxydbereich 13 und ist mit dem Anschluß 105 verbunden und ebenfalls mit. dem anderen Verbindunf'sbereich 16-2, der ebenfalls als Leitfähigkeitspfad dient und die Verbindung mit dem Widerstandselement 3 herstellt. Das Widerstandselement 3 ist Teil des Verbindungsbereiches, jedoch frei von dem Metall-Silizid., so daß eine niedrige Leitfähigkeit beibehalten ist. Die Breite des v/iderstandselementes ist bestimmt durch die selektive Oxydation zur Bildung des Verbindungsbereiches, und seine Länge ist bestimmt durch den Abstand der Metall-Silizid-Schichten auf den leitfähigen Abschnitten des Verbindungsbereiches. Das andere Ende des V,riderstandsele;aentes 3 setzt sich fort in einem Leitfähigkeitspfad 16-3 mit Metall-Silizid, der-mit dem Basisbereich des Transistors 1 und mit dem N-leitfähigen Kathodenbereich der Diode verbunden ist. Letztere umfaßt einen PN-Übergang, der in der polykristallinen Silizixj.mscb.icht ausgebildet ist, und auf beiden Seiten dieses PN-Übergangs liegende P- bzw. N-Bereiche. Ein weiterer Leitfähigkeitspfad 16-4 ist mit dem P-leitenden Anodenbereich der Diode 6, den P-leitenden Anoden-
9 0 9844/06 26
- 14 -
2905021
bereiclien der Dioden 4 und 5 und einem Ende des Widerstandselementes 2 verbunden. Die N-leitenden Kathodenbereiche der Dioden 4 und 5 sind mit Leitfähigkeitspfaden 16-5 und 16-6 mit zugehörigen Metall-Silizid-Schichten verbunden, die durch eine gemeinsame Öffnung in der Isolatorschicht 25 zugänglich und durch die öffnung mit den metallischen Anschlußschichten 102 "bzw. 103 verbunden sind. Das andore Ende des Viderstandselementes 2 ist mit einem Leitfähigkeitspfad 16-7 verbunden, der aus einem Abschnitt des Verbindungsbereiches aus polykristallinem Silizium mit darauf aufgebrachter Metall-Silizid-Schicht besteht und seinerseits mit der oberen Anschlußschicht 101 verbunden ist. Der Kollektor 15 des Transistors 1 ist über einen Leitfähigkeitspfad 16-8 mit der Metall-Silizid-Schicht 24 an die Anschlußschicht 104 angeschlossen.
Die zweite Ausführungsform der Erfindung wird im folgenden mit Bezug auf Fig. 9 bis 11 beschrieben. Diese Ausführungsform bezieht sich auf die Herstellung einer CML-Gate- oder -Tor-Schaltung mit einem Emitterfolger, wie in Fig. 9 dargestellt, und eignet sich für die Integrierung einer solchen Schaltung mit hoher Integrationsdichte. Die folgende Beschreibung mit Bezugnahme auf Fig. 10 und 11 bezieht sich zwecks Vereinfachung der Darstellung lediglich auf den Schaltungsausschnitt 200 von Fig. 9 mit den Transistoren 1a bis 1f und den Widerständen R1 und R2. Die optimale Anordnung und Herstellung der Widerstände R1 bis R5 (einschließlich der Widerstände R1 und R2) und der
909844/0626
- 15 -
Verdrahtungsanschlüsse (VersorgungsanSchlüsse 201, 202, Eingangs anschlüsse 203 bis 205, Bezugsspannungsanschluß 206 und Ausgangsanschlüsse 207, 203) können entsprechend den Erfordernissen einer zweckmäßigen Verbindung mit anderen Schaltungen gewählt bzw. geändert werden, und deshalb sind alle diese Elemente mit Ausnahme der v/iderstände R1 und R2 in Fig. 10 und 11 weggelassen.
Die Draufsicht gemäß Fig. 10 und der Querschnitt gemäß Fig. 11 stellen jeweils eine integrierte Schaltungskonfiguration dar und entsprechen der Draufsicht gemäß Fig. 7B und dem Schnitt gemäß Fig. 7A der ersten Ausfuhrungsform. Es werden deshalb atich die gleichen Bezugszeichen benutzt zur Kennzeichnung derjenigen Teile, die den entsprechend bezeichneten Teilen der ersten Ausführungsform funktionell entsprechen. Die Schaltungsanordnung gemäß dieser zweiten Ausführungsform wird nach dem gleichen Verfahren hergestellt wie bei der ersten Ausführungsform. Die Oberfläche eines Halbleitersubstrats 11 vom P-Typ v/ird einer selektiven Oxydation unterworfen, wobei diejenigen Flächen, die für die Transistoren 1a bis 1f und die Widerstände R1 und R2 vorgesehen sind, mit einer Schicht aus Siliziumnitrid abgedeckt werden. Dabei wird eine Oxydschicht 13 gebildet, die in dem Substrat versenkt oder vergraben ist und diejenigen Bereiche, die für die einzelnen Schaltelemente reserviert sind, umschließt. Vor der selektiven Oxydation .wird an der Oberfläche des Substrats vorzugsweise ein Kanalstopper-
9098U/0 6 26
- 16 -
bereich 12 vom P-Typ ausgebildet, der diese für Schaltelemente vorgesehenen Bereiche umschließt. Die Anbringung eines solchen Bereiches kann Jedoch von Fall zu Fall auch entfallen. Danach wird das Substrat mittels Ionen-Implantation dotiert mit einer Verunreinigung vom N-Typ, so daß in den für die Schaltelemente vorgesehenen Flächen ein Bereich 15 vom N-Typ gebildet wird. Statt Ionen-Implantation kann auch ein thermisches Diffusionsverfahren verwendet werden, oder der Breien 15 vom N-Typ kann auch gebildet werden durch selektive Oxydation eines Substrats vom P-Typ mit einer Epitaxialschicht vom N-Typ so lange, bis eine Oxydschicht gebildet ist, die das Substrat erreicht. Der monokristalline Bereich in den für die Schaltelemente vorgesehenen Flächen (d.h. die Oberfläche des Bereichs 15 vom N-Typ) wird freigelegt, und dann wird die gesamte Oberfläche des Substrates, d.h. alle freigelegten monokristallinen Bereiche und auch die Isolation 13, mit einer polykristallinen Siliziumschicht 16 abgedeckt, die dann an ausgewählten Stellen mit einer Verunreinigung vom P-Typ dotiert wird. Die Teile des polykristallinen Siliziums, die mit der Verunreinigung vom P-Typ dotiert werden, sind mindestens diejenigen, wo diese Schicht in Kontakt mit den für die Basen der Transistoren 1a bis 1f und für die Widerstände R1 und R2 vorgesehenen Flächenbereichen ist, und derjenige Teil der polykristallinen Siliziumschicht, der in Kontakt mit letztgenannten Bereichen (d.h. für die Widerstände) ist, wird vorzugsweise in Teilbereichen (die in einer folgenden Stufe in Oxyd umgewandelt werden sollen) mit
9098U/0628
- 17 -
einer geringeren Men„e der Verunreinigung dotiert. Es gibt keine besondere Begrenzung für die zu dotierende Fläche, vorausgesetzt, daß das Dotierungsmittel sich nicht nachteilig auf die nachfolgenden Verarbeitungsstufen auswirkt. Die polykristalline Siliziumschicht 16, mit der Ausnahme derjenigen Teile, die für Verbindungsbereiohe bestimmt sind, die die Verdrahtungselektroden für die einzelnen Schaltelemente bilden, wird dann tLeruisch oxydiert zur bildung von OxycTbereichen 20, 2O!, und gleichzeitig wird der i-ionokristalline Bereich 15 vom N-Typ durch die polykristalline Schicht hindurch mit einer Verunreinigung vom P-Typ dotiert zur Bildung von Bereichen 21 vom P-Typ, die innerhalb der für den Transistor vorgesehenen Flächenbereiche als Basis und innerhalb der für Widerstände vorgesehenen Flächenbereiche als Widerstandsbereiche wirken.
Sin Teil der polykristallinen Siliziumschicht, der in Kontakt mit den Bereichen 21 vom P-Typ steht und nit der Verunreinigung vom P-Typ dotiert wurde, wird ebenfalls in ein Oxyd 20' umgewandelt. Danach wird eine Verunreinigung vom N-Typ in die verbleibende polykristalline Siliziumschicht und die mit ihr in Verbindung stehenden inonokristallinen Bereiche eingeführt, wobei ausgewählte Teile der polykristallinen Siliziumschicht mittels Maske abgedeckt werden.-Diejenigen Teile der polykristallinen Siliziumschicht, die freigelegt werden sollen, sind in Kontakt mit den für die Emitter- und Kollektorkontakte der Transistoren 1a bis 1f reservierten Bereichen. Infolgedessen wird ein Emitterbereich 22 vom N-Typ innerhalb des Basisberei-
909844/0626
- 18 BAD Oi=HGIMAL
ches 21 jedes Transistors und ein Kollektorkontaktbereich 23 vom N-Typ im Oberflächenbereich des Kollektors 15 ausgebildet. Danach wird die polykristalline Siliziumschicht beschichtet oder plattiert niit einer Schicht 24 aus einem hoehleitfähigen Material wie z.B. Metall-Silizid, um einen ohmisehen Kontakt zwischen den Schaltelementen unter Überbrückung unerwünschter PN-Übergange 31» 32 und 33, die in dem Verbindungsbereich 16 gebildet worden sind, herzustellen. Die Schicht 24 braucht lediglich in der Kachbarschaft jedes unerwünschten PN-Übergangs angeordnet zu sein, oder sie kann, falls der Verbindungsbereich von unerwünschten PN-Übergangen frei ist, auch ganz weggelassen werden. Um Signalverluste in dem Verbindungsbereich möglichst gering zu halten, ist die Schicht 24 jedoch vorzugsweise bei allen erforderlichen PN-Übergängen des Verbindungsbereiches vorgesehen. Fig. 10 und 11 veranschaulichen die Konfiguration einer integrierten Schaltung, bei der die leitfähige Schicht 24 an allen erforderlichen Stellen vorgesehen ist. Die polykristalline Siliziumschicht kann wahlweise auch mit einem Schutzfilm überdeckt sein oder kann mittels einer Schicht isoliert sein, in der Öffnungen ausgespart sind zur Herstellung der erforderlichen elektrischen Verbindung, oder sie kann mit einer zweiten Verbindungs- oder Verdrahtungsschicht versehen sein.
Bei der so erhaltenen Schaltungsanordnung gemäB Fig. 10 und 11 sind nebeneinander vier Transistoren 1a bis 1d ange-
909844/0626
- 19 -
ordnet, deren Emitter untereinander mittels eines gemeinsamen Verbindungsbereiches verbunden sind» Der aus polykristallinem Silizium bestehende Verbindungsbereich, der den gemeinsamen Anschluß an die Emitter herstellt, überkreuzt die freiliegende Oberfläche jedes Transistors, wobei an jedem Punkt, wo der Verbindungsbereich die freiliegende Oberfläche kreuzt, ein Emitter 22 gebildet wird (vgl. auch Fig. 11A). Parallel zu diesen Transistoren 1a bis 1d sind Emitterfolger-Transistoren 1e und 1f angeordnet, und ein Verbindungsbereich, der als gemeinsamer KollektorauDgangsanschluß für die Gate-Transistoren 1a bis 1c arbeitet, erstreckt sich quer über die freiliegenden Oberflächenbereiche jedes Gate-Transistors und des Ausgangstransistors 1e, wodurch ein Kollektorkontaktbereich 23 vorn N-Typ an dem Punkt gebildet wird, wo der Verbindungsbereich jeden Gate-Transistor überkreuzt, und ferner ein Basisbereich 21 vom P-Typ im freiliegenden Oberflächenbereich des Ausgangstransistors 1e gebildet wird. Der hierbei entstehende unerwünschte PN-Übergang 32 wird dabei kurzgeschlossen und ein ohmischer Kontakt zwischen dem gemeinsamen Kollektorausgang und der Basis des Ausgangstransistors hergestellt. Dies gilt auch für die Verbindung zwischen dem Kollektor des Bezugstransistors 1d und der Basis des Ausgangstransistors 1f (zum Verständnis hierfür vgl. auch Pig. 11B). Aufgrund dieser Schaltungsanordnung werden die Abmessungen und gegenseitigen Abstände der Transistoren 1a bis 1f auf ein Minimum reduziert, so daß die Herstellung einer mit hoher Packungsdichte integrierten Schaltung praktisch
909844/0626
- 20 -
möglich ist. Hierbei sind die in Fi=_. 10 gezeigten Schaltungselemente einschließlich der Eingangsanschlüsse 203 bis 205 miteinander verbunden, wie in Fig. 9 angegeben.
Der Widerstand R1 dieser zweiten Ausführungsform der Erfindung ist ein monokristalliner Halbleiterwiderstand, dessen Breite durch die vergrabene Oxydschicht 13, dessen Länge durch die selektiv oxydierte Oxydschicht 20' (d.h. den Abstand der polykristallinen Verbindungsbereiche auf beiden Seiten) und dessen Tiefe durch die Tiefe, bis zu der der Bereich 15 vom N-Typ mit der P-Verunreinigung dotiert ist, definiert wird. Dagegen sind Breite und Tiefe des Widerstandes R2 definiert durch die Breite und Tiefe, mit welcher der Bereich 15 vom N-Typ mit der Verunreinigung vom P-Typ dotiert ist, und seine Länge ist definiert durch den Abstand der auf beiden Seiten anschließenden Verbindungsbereiche aus polykristallinem Silizium. Die Widerstände R1 bis R5 können aber auch in anderer Weise ausgebildet sein, z.B. als Einschnürungswiderstände von gleicher Art wie die Widerstände 2 und 3 bei der zuvor beschriebenen Ausführungsform.
Wie anhand der beiden bevorzugten Ausführungsbeispiele beschrieben, besteht das wesentliche Merkmal der Erfindung in der Herstellung einer Schaltungsanordnung, bei der die einzelnen Schaltungselemente untereinander verbunden sind mittels Verbindungsbereichen aus polykristallinem Silizium. Der we-
9098 44/0626
- 21 -
sentliche Vorteil dieser Erfindung .besteht darin, daß sie eine hohe Integrationsdichte von Schaltelementen rait verringerten Abmessungen ermöglicht, und zwar dxirch Vermeidung der Kontaktöffnungjen, die bisher zur gegenseitigen Verbindung der Schaltelemente erforderlich waren, und unter Ausnutzung des Selbstverkleinerungseffektes der verwendeten Bereichsmuster.
Die Anwendung dieses grundsätzlichen erfindungsgemäßen Prinzips ist nicht auf die beiden beispielsweise beschriebenen Ausführungsformen beschränkt.
909844/0626
- 22 -
BAD ORIGINAL

Claims (1)

  1. f 1„ Integrierte Halbleiterschaltung mit einem Halbleitersubstrat, welches auf einem Teil seiner Oberfläche freiliegend einen iiionokristallinen. Bereich aufweist, dadurch gekennzeichnet , daß-auf der Oberfläche des Kalblei-5 tersubstrats ein Anschluß- oder Verbindungsbereich (16) aus polykristallinem Silizium ausgebildet ist, der von der den Bereich (15) umgebenden Oxydschicht (13), die durch Umwandlung aus polykristallinem Silizium gebildet ist, isoliert ist und der den freiliegenden monokristallinen Bereich (15) überlappt, 10 wobei in dem Überlappungsbereich ein PN-Übergang in dem freiliegenden iiionokristallinen Bereich (15) .ausgebildet ist.
    909844/06 2 6 '
    BAD ORIGINAL
    2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß der freiliegende ;aoiiokristalline Bereich (15) umgeben ist von einer Isolatorschickt (13) j die mindestens teilx-zeise in einen anderen raonokristallinen Bereich des Halbleitersubstrats (11) eingebettet ist.
    3. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet , dail der PN-Übergang gebildet ist durch eine Verunreinigung von einem Leitfähigkeitstyp, die in den inonokristallinen Bereich (15) eingeführt worden ist durch denjenigen Teil des Verbindungsbereichs (15) hindurch, der im Überlappungsbereich in Kontakt mit dem monokristallinen Bereich (15) steht.
    4. Integrierte Halbleiterschaltung nach einem der An-
    sprüche 1 bis 3, dadurch gekennzeichnet , daß der Anschluß- oder Verbindungsbereich (16) einen Bereich vom einen Leitfähigkeitstyp und einen angrenzenden Bereich vom anderen Leitfähigkeitstyp aufweist, wobei der Übergang zwischen den beiden Bereichen kurzgeschlossen ist.
    5. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß in dem Verbindungsbereich (16) ein Schaltungselement ausgebildet ist.
    909844/0628-
    BAD ORIGINAL
    6. Integrierte Halbleiterschaltung nit einen RaTbleitersubstrat, in ve?Lcher;i eine erste und. c?ine zweite Schaltelementflache vorgesehen sind, und mit einer Isolatorschiclit, die mindestens einen Teil der Substratoberflüche bedeckt, dadurch gekennzeichnet, daß eine polykristalline Siliziumschicht (16) mit ausgewähltem. Huster auf der Isolatorschicht (13) verläuft und einen ersten Teil von einem Leitfähigkeitstyp aufweist, der in Kontakt mit einem ersten monokristallinen Bereich (15) in der ersten für ein Schaltelement vorgesehenen Fläche steht, und einen zweiten Bereich vom entgegengesetzten Leitfähigkeitstyp aufweist, der in Kontakt mit einem zweiten monokrxstallinen Bereich in der zweiten für ein Schaltelement vorgesehenen Fläche steht, wobei in den ersten monokristallinen Bereich (15) eine Verunreinigung von einem Leitfähigkeitstyp durch den ersten Teil der polykristallinen Siliziumschicht (16) hindurch eingeführt worden ist und der zweite monokristalline Bereich eine Verunreinigung von entgegensetztem Leitungstyp, die durch den zweiten Bereich der polykristallinen Siliziumschicht eingeführt wurde, enthält, und daß Mittel zur elektrischen Verbindung zwischen dem ersten und zweiten monokrxstallinen Bereich vorgesehen sind, durch die ein PN-Übergang, der zwischen dem ersten und zweiten Bereich der polykristallinen Schicht (16) gebildet ist, kurzgeschlossen wird.
    7. Verfahren zum Herstellen einer Halbleiteranordnung, dadurch gekennzeichnet, daß eine dünne Schicht aus polykristallinem Silizium auf einer Hauptoberfläche eines Halbleitersubstrates, auf der teilweise ein monokristalliner Bereich freiliegt, aufgebracht wird, daß die dünne Schicht selektiv in ein Oxyd umgewandelt wird zur Bildung einer Vielzahl von Verbindungsbereichen oder -bahnen, daß eine einen Leitfähigkeitstyp hervorrufende Verunreinigung durch mindestens einen dieser Verbindungsbereiche hindurch in den Verbindungsbereich und in den monokristallinen Bereich eingebracht wird, und daß auf ausgewählten Flächenbereichen der Verbindungsbereiche oder -bahnen eine Schicht aus einem Metall-Silizid ausgebildet wird.
    O. Halbleiteranox*dnung mit einem Halbleitersubstrat, das eine begrenzte freiliegende Oberfläche eines monokristallinen Bereiches aufweist, die von einem in das Halbleitersubstrat eingebetteten Isolatorfilm umgeben ist, dadurch gekennzeichnet , daß ein aus einer polykristallinen Siliziumschicht bestehender Verbindungsbereich vorgesehen ist, der in Kontakt mit dem monokristallinen Bereich steht und von der peripheren, aus der polykristallinen Siliziumschicht durch Umwandlung hergestellten Oxydschicht isoliert ist, und daß auf ausgewählten Flächenbereichen des Verbindungsbereiches eine Schicht aus hochleitfähigem Material aufgebracht ist derart, daß ein in dem Verbindungsbereich ausgebildetes Schaltelement
    $09844/0626
    elektrisch mit einem anderen Schaltelement, das in dem monokristallinen Bereich ausgebildet ist, verbunden ist.
    9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet , daß die Fläche des in dem Verbindungsbereich ausgebildeten Schaltelementes definiert ist durch den peripheren Oxydbereich und durch die Schicht aus hochleitfähigem Material.
    1O0 Halbleiteranordnung, gekennzeichnet durch einen langgestreckten Bereich aus einer polykristallinen Siliziumschicht, die mindestens an ihren beiden Längsseiten mit einer Oxydschicht verbunden ist, und eine Vielzahl von Bereichen einer Schicht aus hochleitfähigem Material, die getrennt voneinander auf der polykristallinen Siliziumschicht angeordnet sind., wobei mindestens ein Schaltelement in der polykristallinen Siliziumschicht ausgebildet ist und die Fläche dieses Sehaltelementes begrenzt ist durch die Oxydschicht und die Bereiche der Schicht aus hochleitfähigem Material»
    11„ Halbleiteranordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet , daß das Schaltelement eine Diode ist, die einen Bereich von einem Leitfähigkeitstyp als Anoden·= bereich und einen Bereich vom entgegengesetzten Leitfähigkeitstyp als Kathodenbereich aufweist, die beide in der polykristallinen Siliziumschicht ausgebildet sind und jeweils durch
    2905021
    die Oxydschicht und die Bereiche der Schicht von hochleitfähigem Material begrenzt werden.
    12. Halbleiteranordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet , daß das Schaltelement ein Widerstand ist, dessen Breite durch die Oxydschicht begrenzt wird und dessen Länge an mindestens einem Ende begrenzt wird durch die Schicht aus hochleitfähigem Material.
    13. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet , daß als Schaltelement eine Diode und ein 'Widerstand vorgesehen sind, die miteinander über eine Schicht aus hochleitfähigem Material, die auf der Verbindungsschicht aus polykristallinem Silizium aufgebracht ist, verbunden sind.
    14. Halbleiteranordnung nach Anspruch 10, dadurch g e kennzeichnet, daß eine Vielzahl von Schaltelementen in der polykristallinen Siliziumschicht ausgebildet und ausgewählte Schaltelemente durch die Schicht aus hochleitfähigem Material miteinander verbunden sind.
    15. Halbleiteranordnung nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet , daß ein PN-Übergang in der polykristallinen Schicht an einer Stelle, wo kein Schaltungselement vorgesehen ist, gebildet ist und daß der PN-Über-
    909844/0626
    gang kurzgeschlossen ist mittels der auf der polykristallinen Siliziumschicht angeordneten Schicht aus hochleitfähigem Material.
    16. Halbleiteranordnung nach einem der Ansprüche S Ms 15, dadurch gekennzeichnet , daß die Schicht aus hochleitf ähigem Material aus einer· Schicht aus Metall-Silizid "besteht.
    17. Integrierte Schaltungsanordnung mit einem Halbleitersubstrat und einem die Oberfläche des Substrats mindestens teilweise abdeckenden Isolatorfilm, g e k e -η η ζ e i c h net durch eine auf dem Isolatorfilin (13) ausgebildete dünne polykristalline Siliziumschicht (16) und eine Vielzahl von in der Siliziumschicht (16) gebildeten PN-Übergängen, wobei die PN-Übergänge als Dioden zur Bildung eines Logikschaltkreises ausgebildet sind.
    909844/0626
    — 7 —
DE19792905022 1978-02-10 1979-02-09 Integrierte halbleiterschaltung Granted DE2905022A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1425178A JPS54107279A (en) 1978-02-10 1978-02-10 Semiconductor device
JP1425278A JPS54107280A (en) 1978-02-10 1978-02-10 Semiconductor integrated circuit unit

Publications (2)

Publication Number Publication Date
DE2905022A1 true DE2905022A1 (de) 1979-10-31
DE2905022C2 DE2905022C2 (de) 1990-09-06

Family

ID=26350166

Family Applications (3)

Application Number Title Priority Date Filing Date
DE2954501A Expired - Lifetime DE2954501C2 (de) 1978-02-10 1979-02-09
DE19792905022 Granted DE2905022A1 (de) 1978-02-10 1979-02-09 Integrierte halbleiterschaltung
DE2954502A Expired - Lifetime DE2954502C2 (de) 1978-02-10 1979-02-09

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2954501A Expired - Lifetime DE2954501C2 (de) 1978-02-10 1979-02-09

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2954502A Expired - Lifetime DE2954502C2 (de) 1978-02-10 1979-02-09

Country Status (5)

Country Link
US (2) US4450470A (de)
DE (3) DE2954501C2 (de)
FR (1) FR2417187A1 (de)
GB (4) GB2070860B (de)
NL (1) NL190710C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268323A (en) * 1991-06-26 1993-12-07 Eurosil Electronic Gmbh Semiconductor array and method for its manufacture

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
EP0029887B1 (de) * 1979-12-03 1983-07-13 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
EP0056186A3 (de) * 1981-01-08 1983-07-20 Texas Instruments Incorporated Integrierte Schaltungsanordnung mit Diodenverbindungsebene
US4584594A (en) * 1981-05-08 1986-04-22 Fairchild Camera & Instrument Corp. Logic structure utilizing polycrystalline silicon Schottky diodes
US4418468A (en) * 1981-05-08 1983-12-06 Fairchild Camera & Instrument Corporation Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
JPS582068A (ja) * 1981-06-26 1983-01-07 Toshiba Corp 半導体装置およびその製造方法
US4622575A (en) * 1981-10-27 1986-11-11 Fairchild Semiconductor Corporation Integrated circuit bipolar memory cell
US4488350A (en) * 1981-10-27 1984-12-18 Fairchild Camera & Instrument Corp. Method of making an integrated circuit bipolar memory cell
CA1198832A (en) * 1981-10-27 1985-12-31 Madhukar B. Vora Polycrystalline silicon diode with metal silicide contact
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
JPS6051272B2 (ja) * 1982-05-31 1985-11-13 株式会社東芝 積層型ｃｍｏｓインバ−タ装置
JPS5994849A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体集積回路装置
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
IT1213120B (it) * 1984-01-10 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari a basse tensioni di soglia in circuiti integrati ad alta densita' e struttura da esso risultante.
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4693925A (en) * 1984-03-01 1987-09-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
US4616404A (en) * 1984-11-30 1986-10-14 Advanced Micro Devices, Inc. Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects
GB2171249A (en) * 1985-02-14 1986-08-20 Siliconix Ltd Improved monolithic integrated circuits
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
KR0120196B1 (ko) * 1987-05-13 1997-10-17 미다 가쓰시게 반도체 집적회로장치 및 그 제조방법
FR2615326B1 (fr) * 1987-05-15 1990-08-31 Fuji Electric Co Ltd Dispositif a semi-conducteurs du type multi-emetteur
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
WO1989005519A1 (en) * 1987-12-02 1989-06-15 Advanced Micro Devices, Inc. Self-aligned interconnects for semiconductor devices
JPH02502417A (ja) * 1987-12-02 1990-08-02 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 半導体素子の製造方法
US5045483A (en) * 1990-04-02 1991-09-03 National Semiconductor Corporation Self-aligned silicided base bipolar transistor and resistor and method of fabrication
US5182627A (en) * 1991-09-30 1993-01-26 Sgs-Thomson Microelectronics, Inc. Interconnect and resistor for integrated circuits
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
US5478771A (en) * 1993-05-28 1995-12-26 Sgs-Thomson Microelectronics, Inc. Method of forming local interconnect structure without P-N junction between active elements
US5975685A (en) * 1993-12-28 1999-11-02 Canon Kabushiki Kaisha Ink jet recording head having an oriented p-n junction diode, and recording apparatus using the head
US6112699A (en) * 1994-02-28 2000-09-05 Biozyme Systems, Inc. Euphausiid harvesting and processing method and apparatus
US5589415A (en) * 1995-06-07 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method for forming a semiconductor structure with self-aligned contacts
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component
KR100215841B1 (ko) * 1997-04-10 1999-08-16 구본준 바이폴라소자 제조방법
KR100313940B1 (ko) * 1999-04-02 2001-11-15 김영환 반도체 소자 및 그 제조방법
US6690083B1 (en) * 2000-06-01 2004-02-10 Koninklijke Philips Electronics N.V. Use of silicide blocking layer to create high valued resistor and diode for sub-1V bandgap
US7449099B1 (en) * 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US20040235258A1 (en) * 2003-05-19 2004-11-25 Wu David Donggang Method of forming resistive structures
JP2009254260A (ja) * 2008-04-15 2009-11-05 Sony Corp 反応処理装置
JP4544335B2 (ja) * 2008-04-15 2010-09-15 ソニー株式会社 反応処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1903961A1 (de) * 1968-01-29 1969-07-31 Texas Instruments Inc Integrierte Halbleiteranordnung
DE2101609A1 (de) * 1970-10-29 1972-05-04 Rca Corp Kontaktanordnung für Halbleiterbauelemente
DE2518010A1 (de) 1974-04-26 1975-11-13 Western Electric Co Ic-halbleiterbauelement mit einer injektions-logikzelle
DE2537564A1 (de) * 1974-08-29 1976-03-11 Centre Electron Horloger Integrierte schaltung mit komplementaeren feldeffekt-transistoren
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
FR2341200A1 (fr) * 1976-02-10 1977-09-09 Intel Corp Procede de formation d'une interconnexion a faible resistance dans des circuits integres mos a grilles en silicium et a canaux n
US4072545A (en) * 1974-12-03 1978-02-07 International Business Machines Corp. Raised source and drain igfet device fabrication

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651385A (en) * 1968-09-18 1972-03-21 Sony Corp Semiconductor device including a polycrystalline diode
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
JPS5317393B2 (de) * 1973-01-16 1978-06-08
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS5440356B2 (de) * 1974-10-04 1979-12-03
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5915495B2 (ja) * 1974-10-04 1984-04-10 日本電気株式会社 半導体装置
US3904950A (en) * 1975-01-27 1975-09-09 Bell Telephone Labor Inc Rectifier circuit
JPS5215262A (en) * 1975-07-28 1977-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacturing method
US4160989A (en) * 1975-12-29 1979-07-10 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
JPS52119186A (en) * 1976-03-31 1977-10-06 Nec Corp Manufacture of semiconductor
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
JPS6048914B2 (ja) * 1977-07-29 1985-10-30 日本電気株式会社 半導体装置
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4196228A (en) * 1978-06-10 1980-04-01 Monolithic Memories, Inc. Fabrication of high resistivity semiconductor resistors by ion implanatation
JP3086035B2 (ja) * 1991-11-20 2000-09-11 三菱レイヨン株式会社 ポリエステル吸水性織編物の製法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1903961A1 (de) * 1968-01-29 1969-07-31 Texas Instruments Inc Integrierte Halbleiteranordnung
DE2101609A1 (de) * 1970-10-29 1972-05-04 Rca Corp Kontaktanordnung für Halbleiterbauelemente
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
DE2518010A1 (de) 1974-04-26 1975-11-13 Western Electric Co Ic-halbleiterbauelement mit einer injektions-logikzelle
DE2537564A1 (de) * 1974-08-29 1976-03-11 Centre Electron Horloger Integrierte schaltung mit komplementaeren feldeffekt-transistoren
US4072545A (en) * 1974-12-03 1978-02-07 International Business Machines Corp. Raised source and drain igfet device fabrication
FR2341200A1 (fr) * 1976-02-10 1977-09-09 Intel Corp Procede de formation d'une interconnexion a faible resistance dans des circuits integres mos a grilles en silicium et a canaux n

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"IBM TDB", Vol. 14, No. 10, 1972, S. 3208 *
IBM TDB, Bd. 14, 1972, No. 10, S. 3208
IBM TDB, Bd. 20, 1977, No. 1, S. 146-148
Telefunken Fachbuch "Digitale Integrierte Schaltungen", Elitera-Verlag, Berlin 1972, S. 161

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268323A (en) * 1991-06-26 1993-12-07 Eurosil Electronic Gmbh Semiconductor array and method for its manufacture

Also Published As

Publication number Publication date
NL190710B (nl) 1994-02-01
FR2417187B1 (de) 1984-12-14
GB2075259A (en) 1981-11-11
US5017503A (en) 1991-05-21
GB2102625A (en) 1983-02-02
NL190710C (nl) 1994-07-01
FR2417187A1 (fr) 1979-09-07
DE2954502C2 (de) 1990-05-03
GB2102625B (en) 1983-06-29
GB2014785A (en) 1979-08-30
GB2075259B (en) 1983-02-23
GB2070860B (en) 1982-12-22
GB2014785B (en) 1983-02-02
US4450470A (en) 1984-05-22
GB2070860A (en) 1981-09-09
NL7901023A (nl) 1979-08-14
DE2954501C2 (de) 1990-08-30
DE2905022C2 (de) 1990-09-06

Similar Documents

Publication Publication Date Title
DE2905022A1 (de) Integrierte halbleiterschaltung
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3229250C2 (de)
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE3686490T2 (de) Halbleiterstruktur.
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE1514855B2 (de) Halbleitervorrichtung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE3148323A1 (de) Halbleiterschaltung
DE7132358U (de) Halbleiteranordnung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE1439758B2 (de) Verfahren zur herstellung von transistoren

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954502

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954501

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954502

8127 New person/name/address of the applicant

Owner name: NEC CORP., TOKIO/TOKYO, JP

8128 New person/name/address of the agent

Representative=s name: DELFS, K., DIPL.-ING., 2000 HAMBURG MOLL, W., DIPL

AH Division in

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition