DE1903961A1 - Integrierte Halbleiteranordnung - Google Patents

Integrierte Halbleiteranordnung

Info

Publication number
DE1903961A1
DE1903961A1 DE19691903961 DE1903961A DE1903961A1 DE 1903961 A1 DE1903961 A1 DE 1903961A1 DE 19691903961 DE19691903961 DE 19691903961 DE 1903961 A DE1903961 A DE 1903961A DE 1903961 A1 DE1903961 A1 DE 1903961A1
Authority
DE
Germany
Prior art keywords
semiconductor
circuit component
layer
multicrystalline
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691903961
Other languages
English (en)
Other versions
DE1903961C3 (de
DE1903961B2 (de
Inventor
Kenneth Bean
Martin Billy Max
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1903961A1 publication Critical patent/DE1903961A1/de
Publication of DE1903961B2 publication Critical patent/DE1903961B2/de
Application granted granted Critical
Publication of DE1903961C3 publication Critical patent/DE1903961C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Integrierte Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterträger, in dem ein Halbleiterelement angeordnet ist und in einem Bereich der Oberfläche des Halbleiterträgers freiliegt, und mit einer isolierenden Schicht, die den freiliegenden Bereich bedeckt.
Bei der Herstellung integrierter Schaltungen werden eine grosse Anzahl elektronischer Schaltkreiskomponenten auf einem begrenzten Kaum angeordnet. Viele dieser Komponenten bestehen aus aktiven Elementen, an welche hohe Anforderungen gestellt werden. Andere dieser Komponenten können aus passiven Elementen bestehen, wie z.B. Widerständen und Kondensatoren. Es können auch Elemente mit geringen Anforderungen in
Fs/wi
der
909831/1062
der Halbleiteranordnung vorgesehen sein, die -"beispielsweise aus Feldeffekttransistoren bestehen können, bei denen ein oder mehrere Übergänge zwischen Materialschichten des Halbleiters mit verschiedener Leitfähigkeit vorgesehen sind. Bisher wurden alle diese elektronischen Komponenten bei der Herstellung normalerweise in einem teuren einkristallinen Halbleitermaterial aufgebaut. Diese Herstellung und die erforderliche Isolierung machen grosse Übergänge notwendig und machen derartige Halbleiteranordnungen sehr anfällig für Fehlfunktionen, wenn sie einer massiven Strahlendosis'ausgesetzt v/erden. Es wurden bereits Versuche gemacht, um ein wirtschaftliches und praktisches Verfahren für die Herstellung elek-
* tronischer Komponenten in einer zweiten Ebene eines vielkristallinen Siliciums herzustellen. Die an derartige Versuche gestellten Erwartungen konnten jedoch bisher nicht verwirklicht werden, da das" vielkristalline Silicium nicht die erforderliche feinkörnige Struktur aufweist und in überschüssiger Menge aufgebracht und anschliessend geläppt und poliert werden muss. Dieses überschüssige Niederschlagen des Halbleitermaterials und das anschliessende Läppen sowie Polieren ist nicht nur sehr teuer, vielmehr werden durch diese Verfahrensschritte auch Fehler im struktureilen Aufbau ausgelöst; auch ist eine anschliessende Reinigung erforderlich. Diese Nachteile wirken sich auf den Versuch, in wirtschaftlicher Weise elektronische Komponenten in dem vielkristallinen Silicium zu fertigen, hindernd aus.
Zusätzlich wurden auch Metalle verwendet, um Widerstände auf einer isolierenden Oxydschicht anzubringen, die über einer die Halbleiterelemente enthaltenden einkristallinen Halbleiterscheibe verläuft. Obwohl dies für Halbleiteranordnungen speziell im Bereich niederer Leistungsanforderungen brauchbar ist, wird infolge des dem Metall anhaftenden niederexi
- 2 - Widerstands
909831/1062
Widerstands der Anwendungsbereich begrenzt.
Der Erfindung liegt deshalb die Aufgabe zugrunde, Halbleiteranordnungen zu schaffen, die die Möglichkeit der Herstellung preiswerter Halbleiterkomponenten in einem vielkristallinen Halbleitermaterial bieten, wobei die charakteristischen Eigenschaften des Halbleitermaterials die Notwendigkeit eines überschüssigen Niederschlagens des Halbleitermaterials und anschliessenden Läppens sowie Polierens verringern. Ferner soll ein Verfahren zur Herstellung integrierter Schaltungen geschaffen werden, mit dem Schaltkreiskomponenten in einem vielkristallinen Halbleitermaterial unter Bedingungen hergestellt werden, die das gewünschte charakteristische Verhalten von Anfang an bewirken und die Anfälligkeit für eine Fehlfunktion auf Grund einer massiven Strahlungseinwirkung verringern. Insbesondere soll dadurch die Herstellung eines Widerstands ermöglicht werden, dessen Widerstandswert bis zu Werten in der Grössenordnung von 100 000 0hm cm/Quadrat einstellbar ist.
Ausgehend von der eingangs erwähnten Halbleiteranordnung wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass die isolierende Schicht über einem ausgewählten Bereich des Halbleiterelements mit zumindest einer öffnung versehen ist, dass über der isolierenden Schicht in einer zweiten Ebene eine elektronische Schaltkreiskomponente angeordnet ist, und dass ein elektrischer Anschluss durch die öffnung verläuft und den ausgewählten Bereich mit der Schaltkreiskomponente der zweiten Ebene verbindet, wobei die Schaltkreiskomponente der zweiten Ebene eine Schicht eines vielkristallinen Halbleiterinaterials umfnrrt.
Erfindunßogeiuä::-7· ist ein Verfahren zur Herstellung einer integrierten Halbleiteranordnung der ermähnten. Art dadurch
- 3 - gekennzeichnet
909831/1062
BAD ORIGINAL
gekennzeichnet, dass in einer Hauptflache eines Halbleiterkörpers eine elektrische Schaltkreiskomponente angeordnet wird, dass diese Schaltkreiskoniponente mit einer isolierenden Schicht abgedeckt wird, dass in der isolierenden Schicht über der Schaltkreiskomponente zumindest eine öffnung angebracht wird, dass auf der isolierenden Schicht eine Halbleiterschicht bei einer Temperatur unter 90O0C und mit einer Geschwindigkeit von weniger als 1 /u/min niedergeschlagen wird, um dadurch ein feinkörniges vielkristallines Halbleitermaterial mit einer im wesentlichen glatten Oberfläche zu schaffen, und dass in dem vielkristallinen Halbleitermaterial der zweiten Ebene eine zweite Schaltkreiskomponente gebildet wird, die durch die öffnung mit der Schaltkreiskomponente im Halbleiterkörper in elektrischer Kontakt verbindung steht.
Eine beispielsweise Ausführungsform der Erfindung ist in der Zeichnung dargestellt. Es zeigen?
Fig. 1 einen Schnitt durch eine Ausführungsform gemäss der Erfindung;
Fig. 2 eine Draufsicht auf die Ausführungsform gemäss Fig.l;
Fig. 5 einen Schnitt durch eine weitere Ausführungsform der Erfindung, bei der in dem Halbleitermaterial der zweiten Ebene ein Kondensator ausgebildet ist;
Fig. 4- einen Schnitt durch, eine entsprechende Ausführungsform der Erfindung, bei der die geschichteten Platten von Kondensatoren in aufeinanderfolgenden Schichten aus vielkristallinem Halbleitermaterial ausgebildet sind;
909831/1062
Fig. 5 einen Schnitt durch eine Ausführungsform gemäss der Erfindung, bei welcher ein PN Übergang in der vielkristallinen Halbleiterschicht ausgebildet ist;
Fig. 6 einen Schnitt durch eine weitere Ausführungsform der Erfindung, bei der ein PN Übergang als Gatter eines Feldeffekttransistors in der Schicht des vielkristallinen Halbleitermaterials ausgebildet ist.
In Fig. 1 ist eine einfache Ausführungsform der Erfindung dargestellt, bei der in einem einkristallinen Halbleiterträger 11 eine elektronische Schaltkreiskomponente 12 angeordnet ist. Der Halbleiterträger 11 kann ein einheitlicher Halbleiterkörper oder nur ein Teil eines grösseren Halbleiterkörpers sein und besteht in herkömmlicher Weise aus bekannten Halbleitermaterialien wie Silicium,Germanium, oder Verbindung der chemischen Hauptgruppen 3-5· Die Schaltkreiskomponente 12 kann irgendein elektronisches Element sein, das herkömmlicherweise in einem monokristallinen Halbleitermaterial aufgebaut wird. Bei der in Fig. 1 dargestellten Ausführungsform besteht die Schaltkreiskomponente aus einem Transistor.
Das Trägermaterial 11 und die Schaltkreiskomponente 12 werden mit einer isolierenden Schicht 14- überzogen, die z.B. bei einer niederen Temperatur mit Hilfe einer hochfrequenten Kathodenzerstäubung aufgebracht wird. Als hierfür besonders geeignetes Verfahren wurde das Niederschlagen von Silan bei einer Temperatur zwischen 300 bis 5000C ermittelt. Für dieses Aufdampfen kann Siliciumnitrid bei der Anwesenheit von Ammoniak in einem Edelgas wie z.B. Helium, Neon oder Argon verwendet werden. Durch das Niederschlagen bei der Anwesenheit von Sauerstoff in einer Edelgasatmosphäre kann auch Siliciumoxyd als isolierende Schicht 14· aufgebracht werden.
- 5 - Mit
909831/1062
Mit Hilfe eines ph.otolithograpJb.isch.en Maskier- -und Ätzverfahrens kann eine Öffnung 16 in der isolierenden Schicht 14 geschaffen werden. Dabei wird das lichtundurchlässige Deckmaterial KMER der Firma Kodak über der Oxydmaske angebracht und entsprechend "belichtet. Mit einer geeigneten Entwicklerlösung wie z.B. Trichloräthylen werden die belichteten Teile gefestigt und die nicht belichteten Teile der Deckschicht ausgelöst, so dass Öffnungen entstehen. Durch diese Öffnungen werden in die isolierende Schicht 14- öffnungen 16 mit Hilfe einer Ätzflüssigkeit wie z.B. Chlorwasserstoffsäure eingeätzt. Die noch vorhandenen Teile der lichtundurchlässigen Deckschicht werden z.B. mechanisch oder mit Hilfe eines geeigneten Lösungsmittels wie Dichlormethan entfernt.
Die Halbleiterscheibe wird anschliessend gereinigt und auf einer aus Kohlenstoff oder Molybdän bestehenden Halterung in einem temperaturgeregelten Ofen angeordnet. Danach wird zusammen mit einem Trägergas ein Stoff mit einer geeigneten chemischen Verbindung in den Ofen eingeführt und das Halbleitermaterial aus der Verbindung niedergeschlagen. So kann z.B. Silicium bei einer niederen Temperatur aus Silan (SiEL) niedergeschlagen x^erden. Andere Verbindungen wie z.B. die Tetrahalogenide der Halbleiter, z.B. Germaniumtetrachlorid oder Siliciumtetrachlorid, können in gleicher Weise verxirendet werden.
Es wurde festgestellt, dass bei einer Temperatur von weniger als 90O0C und einer Geschwindigkeit für das Niederschlagen von weniger als 1 /u/min ein extrem feinkörniges vielkristallines Silicium entsteht, das ungewöhnlich gute Eigenschaften zeigt, die denjenigen des einkristallinen Siliciums sehr ähnlich sind. Die vielkristalline Siliciumschicht besitzt eine spiegelartige Oberfläche, auf der keine Körnigkeit wahrnehmbar ist. Mit Hilfe einer elektronenmikroskopischen Unter-
- 6 - suchung
909831/1062
suchung kann man feststellen, dass der Hauptdurchmesser der Korngrösse kleiner ist als 0,25/u. In der Eegel liegt die Korngrösse bei 0,1 ,u, bezogen auf den Hauptdurchmesser. Es wurden sogar Schichten aus vielkristallinem Silicium hergestellt, deren Korngrösse bezüglich des Hauptdurchmessers bei einigen Tausendstel eines /u lag- Diese Schichten aus einem vielkristallinen Silicium wurden über isolierenden Schichten angeordnet, die monokristallines Silicium, monokristallines Germanium und monokristallines Galliumarsenid überziehen. In gleicher Weise wurde auch ein feinkörniges vielkristallines Germanium bei einer Temperatur von weniger als 9000O hergestellt, wobei diese Temperatur etwas unter der Temperatur für die Herstellung eines vielkristallinen Üiliciums liegt, und einer Wachstumsgeschwindigkeit von weniger als
Di· untere Temperatur, welche für die Herstellung des vielkristallinen Halbleiters verwendet wird, hängt υοώ. dem Halbleitermaterial ab. Diese untere, notwendigerweise einzuhal-r tende Temperatur entspricht derjenigen Temperatur, bei welcher sich der zu bildende Halbleiter niederschlägt. Besonders gute Ergebnisse wurden beim Niederschlagen von Silan bei einer Temperatur von ungefähr 75O°G bis ungefähr 9000G für das Herstellen eines vielkristallinen Siliciums erzielt. Ein vielkristallines Germanium kann thermisch aus Germaniumtetrachlorid bei einer niederen Temperatur, z.B. unterhalb 75O0O, jedoch oberhalb der Zerfallstemperatur des Germaniumtetrachlorids niedergeschlagen werden.
Das in der Öffnung 16 abgelagerte Halbleitermaterial 18 kann sowohl einkristallines oder auch vielkristallines Material sein. Auf jeden Fall entsteht ein vielkristallines Halbleitermaterial, wenn dies beim Niederschlagen über die Öffnung 16 hinauswächst. Das Aufbringen des vielkristallinen HaIb-
- 7 - leitermateriala
909831/1062
leitermaterials wird so lange fortgesetzt, Ms die gewünschte Materialdicke erreicht ist.
Nachdem der vielkristalline Halbleiter auf der isolierenden Schicht 14 angebracht ist, wird mit Hilfe der herkömmlichen photolithographischen Maskiertechnik und einer, entsprechenden Ätzung das vielkristalline Material in bestimmten Bereichen wiederum entfernt. In E1Ig. 1 wurde durch entsprechendes Entfernen des vielkristallinen Siliciums ein Widerstand 20 ausgebildet. Der Verlauf des Widerstands ist in Fig.'2 dargestellt, die eine Draufsicht auf die Halbleiteranordnung gemäss Fig. 1 zeigt. Der Widerstand 20 erstreckt W sich entsprechend der Darstellung vom Emitter 22 der Schaltkreiskomponente 12 bis zu den Kontaktflächen 24·.
Der Kollektor des Transistors 12 itfird mit einem anderen nicht dargestelltenbeil der Schaltung über die Leitung 26 verbunden. In gleicher Weise wird auch die Basis des Transistors 12 mit einem anderen nicht dargestellten Teil der Schaltung durch die Leitung 28 verbunden. Die Leitungen 26 und 28 werden durch eine auf das Niederschlagen des vielkristallinen Halbleiters folgende Metallisierung in einer ersten Ebene gebildet. Die elektrische Verbindung von den Leitungen 26 und 28 mit den entsprechenden Bereichen des k Transistors erfdgt durch Öffnungen in der isolierenden Schicht 14. Diese Öffnungen werden mit. Hilfe der herkömmlichen Fotoätztechnik hergestellt. Für die Leitungen 26 und 28 werden normalerweise Metalleitungen aus Gold oder Aluminium verwendet.
In sehr seltenen Fällen, wenn eine sehr komplizierte Leitungsführung über der isolierenden Schicht 14 benötigt wird, kann ein mit hohem Schmelzpunkt schmelzendes Metall wie Molybdän, Tantal oder Wolfram als Leitermaterial über der
- 8 - ersten
909831/1062
ersten isolierenden Schicht angeordnet und durch eine zweite isolierende Schicht abgedeckt werden, bevor darauf der vielkristalline Halbleiter angebracht wird.
In jedem Jail wird das gewünschte elektrische Leitungsmuster in der ersten Metallschicht mit Hilfe der Fotoätztechnik hergestellt, indem in bestimmten Bereichen die Metallschicht weggeätzt wird, so dass nur die gewünseilten Leitungsverbindungen zu den entsprechenden Bereichen bestehen bleiben.
Unabhängig von der Reihenfolge, in welcher die Leitungen in den vielkristallinen Schaltkreiskomponenten hergestellt werden, hat man festgestellt, dass die ohmischen Kontaktanschlüsse direkt durch das Anbringen von Metalleitern an dem vielkristallinen Halbleiter geschaffen werden können, ohne dass ein Eindiffundieren einer Dotierungssubstanz in den Kontaktbereich notwendig ist. Die Leitung 30 kann z.B. direkt mit der Kontaktfläche 2Ά- des Widerstandes 20 verbunden werden. Diese überraschende Eigenschaft, dass Metalleitungen direkt mit dem vielkristallinen Halbleiter verbunden werden können, erleichtert das Herstellen von Leitungsverbindungen in einem vielschichtigen Aufbau.
Normalerweise kann der Widerstandswert des aufgebrachten vielkristallinen Siiiciums durch die Dicke und Breite des Halbleitermaterials festgelegt werden, welches nach dem Wegätzen der übrigen Teile zurückbleibt. Zusätzlich kann jedoch auch der Widerstandswert durch das Zusetzen einer Dotierungssubstanz in das vielkristalline Halbleitermaterial geändert werden. Wenn der Widerstandswert des vielkristallinen Siliciums z.B. verkleinert werden soll, kann Gallium, Phosphor oder Bor als Dotierungssubstanz verwendet werden. Die Dotierung kann leicht durchgeführt werden. Bei dem vorausgehend beschriebenen Beispiel, bei welchem Silan mit einem Wasser-
- 9 - stoffträgergas
909831/1062
sboffträgergas zugeführt wird, kann Phosphorwasserstoff beigesetzt werden, um ein Niederschlagen von Phosphor gleichzeitig mit dem Silicium und damit eine Verringerung des Widerstandswertes zu bewirken.
In Fig. 3 ist eine weitere Ausführungsform der Erfindung dargestellt, bei welcher ein vielkristalliner Halbleiter 40 über der isolierenden Schicht 14 als die eine Platte eines Kondensators ausgebildet ist. Wie beim Widerstand 20 gemass Fig. 1 kann der vielkrisballine Halbleiter 40 .eine Dotierrungssubstanz enthalten. Die Konzentration der Dotierungssubstanz ändert die Kapazität des endgültigen Kondensatoraufbaus.
Als zweite Platte des Kondensators findet eine Metallschicht 42 Verwendung, die auf der Oberfläche einer über dem vielkristallinen Halbleiter 40 angeordneten dielektrischen Materialschicht 44 angebracht wird. Die Anschlussleitung 46 besteht der Einfachheit halber aus einer von aussen her zugeführten und an der Metallschicht befestigten Leitung. Selbstverständlich kann die Kondensatorplatte 42 auch mit einer anderen Schaltkreiskcmponente über eine auf der dielektrischen Schicht 44 geführten Leitung verbunden sein. Die dielektrische Schicht 44 kann aus Siliciumoxyd oder Siliciumnitrid bestehen. Die übrigen Komponenten und Leitungen 26 und 28 gemass Fig. 3 sind aus Metalen mit hohen Schmelzpunkten hergestellt, die zxvischen isolierenden Schichten gemäss Fig. 1 und 2 ausgebildet sind. Eine weitere Ausführungsform der Erfindung ist in Fig. 4 dargestellt, bei der eine Vielzahl von Schichten 40 und 48 abwechselnd mit einer Vielzahl von Schichten 50 und 52 aus einem vielkristallinen Halbleitermaterial übereinander gestapelt sind, um eine Kondensatoreinheit mit grösserer Kapazität pro Flächeneinheit in einem vielschichtigen Aufbau zu schaffen. Wechselweise
- 10 - aufeinanderfolgende
909831/1062
aufeinanderfolgende Platten sind hierfür miteinander verbunden. Dazu werden die Schichten 40 und 48 durch eine Öffnung durch ein vielkristallines Siliciummaterial 54 miteinander '.-erbunden, das gegen die Kondensatorplatten ^O und 52 isoliert ist. In gleicher Weise sind die Schichten 50 und 52 über eine öffnung durch einen metallischen Leiter 56 verbunden, der durch die öffnung auf die Platte 51 und die Platte 52 niedergeschlagen wird, wobei jedoch der metallische Leiter gegen die Platten 40 und 48 isoliert ist. Der Leiter 46 ist als ausgedehnter Flächenkontakt dargestellt, der elektrisch mit einem anderen nicht dargestellten Schaltkreiselement verbunden sein kann, oder aber auch elektrisch freiliegt. Der übrige Teil der Anordnung gemäss Fig. 4 ist in derselben Weise wie bereits anhand von Fig. 1 beschrieben aufgebaut.
In Fig. 5 ist eine weitere Ausführungsform der Erfindung dargestellt, v/obei die Kapazität des vielkristallinen, in der zweiten Ebene angeordneten Halbleiters 40 durch einen darin ausgebildeten Bereich 60 verbessert wird, der eine P- oder N-Leitung entsprechend dem verwendeten Dotierungsmaterial besitzt. Normalerweise wird der Bereich 60 derart dotiert, dass eine gegenüber der Schicht 40 entgegengesetzte Leitfähigkeit erhalten wird. Auf die."e V/eise bildet sich ein übergang aus, und es entsteht ein Kondensator mit einem verbesserten Gütefaktor Q. Da der gemücs der Erfindung ausgebildete vielkristalline Halbleiter ^elir feinkörnig ist, besteht die Möglichkeit, eine P- oder N-Leitung durch die Verwendung entsprechender Dotierung^substanzen, d.h. entsprechender Akzeptor-Störstellen oder Donator-Störstellen zu schaffen. Für eine P-Leitung werden z.B. als Dotierungssubstanz Bor oder Gallium verwende υ, wogegen für eine N-Leitung als Dotierungssubstanz Phosphor, Arsen oder Antimon Verwendung finden. Obwohi das ::leic· seidige Niederschlagen
- 11 - der
909831/1062
BAD ORIGINAL
190396
der Dotierungssubstanz mit dem Halbleiter in Verbindung mit der Herstellung eines Widerstands mit unterschiedlichem V/iderstandswert beschrieben wurde, wird dieses Verfahren in der Regel nur für die Erzeugung einer IT-Leitung verwendet. Insbesondere wird als chemische Su_bstanz Phosphin, Arsin oder Antimonpentachlorid mit Hilfe eines Wasserstoffträgergases eingeführt und thermisch aufbereitet, um das Niederschlagen der die N-Leitung bei/irkenden Donator-Störstellen zu bewirken· Das gleiche Verfahren kann auch für die Herstellung einer P-Leitung verwendet v/erden, wenn Diboran oder Galliumtrichlorid mit einem Wasserstoffträgergas vereinigt und thermisch zersetzt wird, um das gleichzeitige Niederschlagen der Akzeptor-Störstellen mit dem vielkristal-. linen Halbleiter zu bewirken. In der Regel wird jedoch der Bereich mit P-Leitung durch eine Diffusion hergestellt. Bei einer solchen Diffusion wird zunächst eine Verbindung wie z.B. Bortribromid in.einem Edelgas, z.B. Stickstoff, mit einem kleinen Anteil von Sauerstoff thermisch in einer temperaturgeregelten Umgebung zersetzt, um das Niederschlagen einer Borglasur zu bewirken. Sodann wird aus der Borglasur der Bordonator in den vielkristallinen Halbleiter eindiffundiert und die N-Leitung an allen freiliegenden Stellen des vielkristallinen Halbleiters in eine P-Leitung umgewandelt.
In Fig. 5 ist eine dielektrische Schicht 44 über dem vielkristallinen Halbleiter 40 und dessen entgegengesetzt dotierten Bereich 60 angeordnet. Auf der dielektrischen Schicht 44 ist die zweite Platte 62 des Kondensators in Form einer Metallschicht angeordnet. Auf diese Weise erhält man einen Kondensator mit einem verbesserten Gütefaktor Q und einer erhöhten Kapazität pro Oberflächeneinheit. Die Leitungen 46 und 61 sind der Einfachheit halber als Eontaktanschlüsse dargestellt.
- 12 - Fig_.
909831/1062
Fig. 6 zeigt eine weitere Ausführungsform der Erfindung, wobei der vielkristalline Halbleiter 40 mit einem PN oder NP Übergang 66 versehen ist, in dem wahlweise Akzeptor- oder Donator-Störstellen, wie bereits beschrieben, eingeführt werden. In den öffnungen 69 und 71 in der isolierenden Schicht 14 ist ein Halbleitermaterial 68, 70 vorgesehen, das als Quelle und Senke für einen Feldeffekttransistor oder in einem anderen Fall als Basen für einen PN Flächentransistor Verwendung findet. Über dem vielkristallinen Halbleiter ist eine isolierende Schicht 72 vorgesehen, in der eine Öffnung 73 eingeätzt ist. Durch diese Öffnung in der isolierenden Schicht 72 stellt ein durch Aufdampfen aufgebrachter metallischer Leiter 74 einen ohmischen Kontakt mit dem Bereich 78 innerhalb des Grenzschichtübergangs 66 her. Der Leiter 74· steht mit weiteren nicht dargestellten Schaltungsteilen in Verbindung und spannt den Übergang 66 in Sperrichtung vor und stellt somit das Gatter· des Feldeffekttransistors dar, mit dem die Kanalwirkung zwischen der Quelle 68 und der Senke 70 und damit die Steuerung des Stromflusses zwischen diesen beiden durchführbar ist. Der Leiter 74- kann Jedoch auch als Emitter eines PN Flächentransistors Verwendung finden, um den Grenzschichtübergang 66 abwechselnd in Durchlassrichtung und Sperrichtung vorzuspannen, wodurch das Ein- und Ausschalten des zwischen den Basen 68 und 70 fliessenden Stromes" für den gewünschten Anwendungsfall bewirkt wird.
In dem vielkristallinen Halbleiter können weitere Schaltkreiskomponenten ausgebildet werden, ohne dass überschüssiges Halbleitermaterial niedergeschlagen und anschliessend die Halbleiterscheibe geläppt, poliert oder gereinigt werden muss. Das feinkörnige vielkristalline Halbleitermaterial besitzt nicht nur eine Korngrösse mit einem Hauptdurchmesser von weniger als 0,5/u, sondern enthält auch keine Korngrösse,
- 13 - die
909831/1062
die über 1/2/u hinaus geht. Diese begrenzte maximale G-rösse wird im Hinblick auf die erzielten Vorteile als sehr bedeutend angesehen. Unter Verwendung des erfindungsgemässen Verfahrens kann eine zweite und nachfolgend weitere Schichten eines feinkörnigen vielkristallinen Siliciums geschaffen werden, in dem Temperaturen von etwa 800 bis 885°C bei einer
Wachsturnsgeschwind!gkeit von 0,25 bis 0,75/u/min verwendet werden, wobei Widerstandswerte von 1 000, 5 000, 10 000 und 100 000 Ohm/Quadrat erzielbar sind. Es lässt sich eine vielkristalline Siliciumschicht mit 10 000 S. Dicke über einer isolierenden Schicht mit 2 000 & bei Siliciumnitrid bis h 40 000 A bei Siliciumdioxid herstellen. Dabei können Übergänge in dem vielkristallinen Silicium ausgebildet werden. Das vielkristalline Silicium kann über Silicium-, Germanium- und Galliumarsenidanordnungen angebracht werden.
Das Verfahren gemäss der Erfindung kann zum dichteren Aufbau von Halbleiterelementen pro Oberflächeneinheit verwendet werden. Wenn überdies Widerstände aus vielkristallinem Halbleitermaterial in der zweiten Ebene anstelle der ersten, aus einem einkristallinen Halbleitermaterial bestehenden Ebene angeordnet werden, besitzt die Halbleiteranordnung eine grössere Widerstandsfähigkeit gegen Strahlung und insbesondere gegen das Auslösen einer Fehlfunktion bei einer hohen " Strahlendosis.
Patentansprüche
909831/1062

Claims (23)

Patentansprüche
1. Integrierte Halbleiteranordnung mit einem Halbleiterträger, in dem ein Halbleiterelement angeordnet ist und in einem Bereich der Oberfläche des Halbleiterträgers freiliegt,und mit einer isolierenden Schicht, die den freiliegenden Bereich bedeckt, dadurch gekennzeichnet, dass die isolierende Schicht (14) über einem ausgewählten Bereich des Halbleiterelementes mit sumindesr einer Öffnung (16) versehen ist, dass über der isolierenden .Schicht (14) in einer zweiten Ebene eine elektronische Schaltkreiskomponente angeordnet ist, und dass ein elektrischer Anschluss durch die Öffnung verläiift und den ausgewählten Bereich mit der Schaltkreiskomponente der zweiten Ebene verbindet, wobei die Schaltkreiskomponente der zweiten Ebene eine Schicht eines vielkri"Uallinen Halbleitermaterb.ls (20; 40) umfasst.
2. Integrierte Halbleitei?anordnung nach Anspruch 1, dadurch g e k e η η s e lehnet, dass der elektrische Anschluss einen 'i-i.notückig mit :-c-r vi.■;!kristallinen HaIb-Ieitt-.?j3chic;ir ausgebildeten Teil 0 6) umfasst, der durch die ü.fi'iiuup; :r.it· ieia. ?u3gevrählten 1ν reich άβν Schaltkreiekomnone.ute in KonriktverrinaM'if cteht. und dass
- 15 -
909831/10 6 2
BAD ORIGINAL
dieser Teil entweder aus einem einkristallinen oder vielkristallinen Halbleitermaterial bestellt.
3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennz e ichne t, dass der den Leitungsanschluss bildende Teil (IS) einstückig mit der viel- " kristallinen Halbleiterschicht ausgebildet ist und eine ohmische Kontaktverbindung mit dem ausgewählten Bereich der Schaltkreiskomponente herstellt.
4. Halbleiteranordnung nach einem oder mehreren der An-Sprüche 1 bis 3, dadurch gekennzeichnet, dass die vielkristalline Halbleiterschicht eine gleichmassig verteilte Korngrösse von weniger als 0,25/u, bezogen auf den Hauptdurchmesser, aufweist, so dass eine im wesentlichen glatte Oberfläche über der isolierenden Schicht gebildet wird.
5. Integrierte Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch g e k e η η ze i c hn e t, dass die Schaltkreiskomponente der zweiten Ebene ein passives Element darstellt.
6. Integrierte Halbleiteranordnung nach Anspruch 5? dadurch gekennzeichnet, dass das passive Element ein aus dem vielkristallinen Halbleitermaterial gebildeter Widerstand ist, der an beiden Seiten mit einem ohmischen Eontaktanschluss versehen ist.
7· Integrierte Halbleiteranordnung nach Anspruch 5? dadurch gekennz e i chne t, dass die Schaltkreiskomponente der zweiten Ebene aus einem Kondensator besteht, bei dem die vielkristalline Halbleiterschicht (40) die eine Platte bildet, dass eine dielektrische Schicht (44)
- 16 -
909831/1062
BAD
über der vielkristallinen Schicht angeordnet ist, -und dass die zx<*eite Platte (42) des Kondensators über der dielektrischen Materialschicht liegt.
8. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennz e ichnet, dass der Kondensator mehr als eine dielektrische Schicht und mehr als eine vielkristalline Halbleiterschicht (40, 48, 50, 52) umfasst, die eine Vielzahl von Kondensatorplatten.bilden, dass die dielektrischen Schichten und die vielkristallinen Halbleiterschichten wechselweise übereinander gestapelt sind, und dass elektrische Verbindungen (54, 56) die wechselweise angeordneten Schichten des vielkristallinen Halbleitermaterials verbinden und damit die gewünschte Kapazität liefern.
9. ".Integrierte Halbleiteranordnung nach den Ansprüchen 1
bis 4, dadurch gekennzeichnet, dass die vielkristalline Halbleiterschicht zwischen den Bereichen entgegengesetzter Leitfähigkeit (40, 60; 70, 78) einen Grenzschichtübergang besitzt.
10. Integrierte Halbleiteranordnung nach Anspruch 9» dadurch gekennzeichnet, dass die Schaltkreiskomponente der zweit-en Ebene aus einem Kondensator (40, 44, 62) besteht, bei dem der Grenzschichtübergang zur Verbesserung des Gütefaktors Q des Kondensators dient.
11. Integrierte Halbleiteranordnung nach Anspruch 9i dadurch gekennzeichnet, dass die Schaltkreiskomponente der zweiten Ebene ein Feldeffekttransistor ist.
12. Integrierte Halbleiteranordnung nach Anspruch 95 dadurch gekennzeichnet, dass die Schaltkreiskomponente der zweiten Ebene ein PN Flächentransistor ist.
- 17 909831/1062
13. Verfahren zur Herstellung einer integrierten Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in einer Hauptfläche eines Halbleiterkörpers eine elektrische 3^haltkreiskomponente angeordnet wird, dass diese Schaltkreiskomponente mit einer isolierenden Schicht abgedeckt wird, dass in der isolierenden Schicht über der Schaltkreiskomponente eine Öffnung angebracht wird, dass auf der isolierenden Schicht eine Halbleiterschicht bei einer Temperatur unter 90O0C und mit einer Wachstumsgeschwindigkeit von weniger als einem /u/min niedergeschlagen wird, um dadurch ein feinkörniges vielkristal-
™ lines Halbleitermaterial mit einer im wesentlichen glatten Oberfläche zu schaffen, und dass in dem vielkristallinen Halbleitermaterial der zweiten Ebene eine zweite Schaltkreiskomponente gebildet wird, die durch die öffnung mit der Schaltkreiskomponente im Halbleiterkörper in elektrischer Kontaktverbindung steht.
14. Verfahren nach Anspruch 13, dadurch gekennzei chn e t, dass die elektrische Verbindung zwischen der Schaltkreiskomponente der zweiten Ebene und der Schaltkreiskomponente im Halbleiterkörper durch das Niederschlagen eines einkristallinen Halbleitermaterials in der in der isolierenden Schicht ausgebildeten Öffnung geschaffen wird, und dass das einkristalline, die elektrische Verbindung herstellende Halbleitermaterial einstückig mit der vielkristallinen Halbleiterschicht über der isolierenden Schicht niedergeschlagen wird.
'
15. Verfahren nach Anspruch 13 oder 14·, dadurch gekennzeichnet, dass mit der vielkristallinen Halbleiterschicht der Schaltkreiskomponente der zweiten Ebene zur Erzeugung einer ohmischen Kontaktverbindung ein metallischer Leiter direkt verbunden wird.
- 18 -
909831/1062
16. Verfahren nach, den Ansprüchen 1.3 "bis 15, dadurch gekennzeichnet, dass die Schaltkreiskomponente der zweiten Ebene als passives Element ausgebildet wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass ausgewählte Bereiche der niedergeschlagenen vielkristrllinen Halbleiterschicht über der isolierenden Schicht entfernt v/erden, um ein passives Schaltelement, z.B. einen Widerstand aus dem vielkristallinen Halbleitermaterial zu bilden.
16. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die passive Schaltkreiskomponente der zweiten Ebene als Kondensator ausgebildet wird, bei dem die erste Platte aus dem vielkristallinen Halbleitermaterial gebildet wird, über dem eine dielektrische Materialschicht und darüber eine zweite Kondensatorplatte angebracht wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass eine zweite Schicht eines vielkristallinen Halbleitermaterials bei einer Temperatur von weniger als 90O0C und mit einer Wachstumspeschwindigkeit von weniger als einem /u/min über der dielektrischen Schicht niedergeschlagen wird, die als zweite Platte den Kondensators Verwendung findet.
20. Verfahren nach einem der Ansprüche ip oder 14, dadurch gekenn?: e ichnet, dass in der vielkristallinen Halbleiterschicht Bereiche unterschiedlicher Leitfähigkeit geschaffen werden, die einen Grenzschichtübergang bewirken, der für die Schaltkreiskomponente der zweiten Ebene Verwendung findet.
- 19 -
909831/1062
BAD ORIGINAL
21. Verfahren nach Anspruch 20, dadurch, gekennzeichnet, dass die Schaltkreiskomponente der zweiten Ebene als Kondensator ausgebildet wird, der mit einem Grenzschichtübergang in dem vielkristallinen Halbleitermaterial versehen wird.
22. Verfahren nach Anspruch 20, dadurch g e k:e η η zeichnet, dass die Schaltkreiskomponente der zweiten Ebene als Feldeffekttransistor ausgebildet wird, bei dem der Grenzschichtübergang in dem vielkristallinen Halbleitermaterial funktionell Verwendung findet. ·
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass der Feldeffekttransistor derart ausgebildet wird, dass die Quelle und die Senke mit bestimmten Bereichen des Halbleiterkörpers in Verbindung stehen, und dass ein Bereich mit entgegengesetzter Leitfähigkeit und einem ohmischen Kontaktanschluss geschaffen wird, der als Emitter dient.
24·. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Schaltkreiskomponente der zweiten Ebene als PN Flächentransistor ausgebildet wird, bei dem der Grenzschichtübergang in dem vielkristallinen Halbleitermaterial liegt.
- 20 -
909831/1062
DE1903961A 1968-01-29 1969-01-28 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung Expired DE1903961C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70146068A 1968-01-29 1968-01-29
US81337969A 1969-02-27 1969-02-27

Publications (3)

Publication Number Publication Date
DE1903961A1 true DE1903961A1 (de) 1969-07-31
DE1903961B2 DE1903961B2 (de) 1979-10-25
DE1903961C3 DE1903961C3 (de) 1980-07-17

Family

ID=27106790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1903961A Expired DE1903961C3 (de) 1968-01-29 1969-01-28 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (2) US3519901A (de)
DE (1) DE1903961C3 (de)
FR (1) FR1597169A (de)
GB (1) GB1238688A (de)
NL (1) NL161620C (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633714A1 (de) * 1975-07-28 1977-02-03 Nippon Telegraph & Telephone Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3675090A (en) * 1968-11-04 1972-07-04 Energy Conversion Devices Inc Film deposited semiconductor devices
US3825997A (en) * 1969-10-02 1974-07-30 Sony Corp Method for making semiconductor device
US4416049A (en) * 1970-05-30 1983-11-22 Texas Instruments Incorporated Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
JPS5347669B1 (de) * 1971-01-14 1978-12-22
US3921282A (en) * 1971-02-16 1975-11-25 Texas Instruments Inc Insulated gate field effect transistor circuits and their method of fabrication
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3837935A (en) * 1971-05-28 1974-09-24 Fujitsu Ltd Semiconductor devices and method of manufacturing the same
JPS555704B1 (de) * 1971-06-15 1980-02-08
JPS5443356B2 (de) * 1971-06-16 1979-12-19
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
JPS4835778A (de) * 1971-09-09 1973-05-26
US3791024A (en) * 1971-10-21 1974-02-12 Rca Corp Fabrication of monolithic integrated circuits
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
JPS5513137B2 (de) * 1972-02-10 1980-04-07
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
US3978515A (en) * 1974-04-26 1976-08-31 Bell Telephone Laboratories, Incorporated Integrated injection logic using oxide isolation
JPS5543625B2 (de) * 1975-01-29 1980-11-07
JPS5543624B2 (de) * 1975-01-29 1980-11-07
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS5132957B1 (de) * 1975-04-30 1976-09-16
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices
US4028694A (en) * 1975-06-10 1977-06-07 International Business Machines Corporation A/D and D/A converter using C-2C ladder network
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
JPS5950113B2 (ja) * 1975-11-05 1984-12-06 株式会社東芝 半導体装置
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4173819A (en) * 1976-02-13 1979-11-13 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a dynamic random access memory using MOS FETS
US4004954A (en) * 1976-02-25 1977-01-25 Rca Corporation Method of selective growth of microcrystalline silicon
FR2404922A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Dispositif semi-conducteur formant cellule de memoire morte programmable
JPS5214592B1 (de) * 1976-08-17 1977-04-22
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4133000A (en) * 1976-12-13 1979-01-02 General Motors Corporation Integrated circuit process compatible surge protection resistor
JPS5233473B1 (de) * 1976-12-20 1977-08-29
US4187602A (en) * 1976-12-27 1980-02-12 Texas Instruments Incorporated Static memory cell using field implanted resistance
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
US4234889A (en) * 1977-05-31 1980-11-18 Texas Instruments Incorporated Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon
JPS5828744B2 (ja) * 1977-05-31 1983-06-17 テキサス インスツルメンツ インコ−ポレイテツド シリコンゲ−ト型集積回路デバイスおよびその製造方法
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
US4240097A (en) * 1977-05-31 1980-12-16 Texas Instruments Incorporated Field-effect transistor structure in multilevel polycrystalline silicon
JPS5423386A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Manufacture of semiconductor device
JPS5910581B2 (ja) * 1977-12-01 1984-03-09 富士通株式会社 半導体装置の製造方法
US4214917A (en) * 1978-02-10 1980-07-29 Emm Semi Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
US4348804A (en) * 1978-07-12 1982-09-14 Vlsi Technology Research Association Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation
JPS5522881A (en) * 1978-08-30 1980-02-18 Tdk Corp Manufacturing method of semiconductor device
JPS5522882A (en) * 1978-08-30 1980-02-18 Tdk Corp Semiconductor device
JPS594866B2 (ja) * 1978-08-30 1984-02-01 ティーディーケイ株式会社 絶縁ゲイト型電界効果半導体装置の作製方法
DE2842319A1 (de) * 1978-09-28 1980-04-17 Siemens Ag Monolithisch integrierte schaltung mit hoher spannungsfestigkeit zur koppelung galvanisch getrennter schaltkreise
US4210950A (en) * 1978-09-29 1980-07-01 Bell Telephone Laboratories, Incorporated High-ratio-accuracy capacitor geometries for integrated circuits
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
EP0020135A1 (de) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Dreidimensionale Integration durch graphische Epitaxie
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
JPS5643752A (en) * 1979-09-17 1981-04-22 Mitsubishi Electric Corp Mos memory cell
US4411059A (en) * 1979-10-18 1983-10-25 Picker Corporation Method for manufacturing a charge splitting resistive layer for a semiconductor gamma camera
WO1981002222A1 (en) * 1980-01-21 1981-08-06 Mostek Corp Composit gate interconnect structure
JPS5741826B1 (de) * 1980-02-08 1982-09-04
US4404658A (en) * 1980-03-12 1983-09-13 Harris Corporation Mesa bipolar memory cell and method of fabrication
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
JPS55160456A (en) * 1980-05-30 1980-12-13 Hitachi Ltd Semiconductor device
FR2493045A1 (fr) * 1980-10-23 1982-04-30 Thomson Csf Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
EP0056186A3 (de) * 1981-01-08 1983-07-20 Texas Instruments Incorporated Integrierte Schaltungsanordnung mit Diodenverbindungsebene
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
FR2544752B1 (fr) * 1983-04-25 1985-07-05 Commissariat Energie Atomique Procede de croissance amorphe d'un corps avec cristallisation sous rayonnement
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
NL8400789A (nl) * 1984-03-13 1985-10-01 Philips Nv Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering.
JPS6163061A (ja) * 1985-06-14 1986-04-01 Nec Corp 半導体装置
IT1214621B (it) * 1985-07-04 1990-01-18 Ates Componenti Elettron Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta.
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
US5293138A (en) * 1988-04-12 1994-03-08 Electronic Decisions Incorporated Integrated circuit element, methods of fabrication and utilization
US5049958A (en) * 1989-01-27 1991-09-17 Texas Instruments Incorporated Stacked capacitors for VLSI semiconductor devices
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JPH11220040A (ja) * 1998-02-02 1999-08-10 Mitsubishi Electric Corp スタティック半導体記憶装置
JP3431517B2 (ja) * 1998-10-13 2003-07-28 松下電器産業株式会社 半導体装置
TWI223733B (en) * 2003-09-25 2004-11-11 Toppoly Optoelectronics Corp LCD with a multi silicon layer structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
US3323198A (en) * 1965-01-27 1967-06-06 Texas Instruments Inc Electrical interconnections

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633714A1 (de) * 1975-07-28 1977-02-03 Nippon Telegraph & Telephone Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
DE2954502C2 (de) * 1978-02-10 1990-05-03 Nec Corp., Tokio/Tokyo, Jp

Also Published As

Publication number Publication date
FR1597169A (de) 1970-06-22
US3570114A (en) 1971-03-16
DE1903961C3 (de) 1980-07-17
GB1238688A (de) 1971-07-07
DE1903961B2 (de) 1979-10-25
NL6818552A (de) 1969-07-31
US3519901A (en) 1970-07-07
NL161620C (nl) 1980-02-15

Similar Documents

Publication Publication Date Title
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2745857C2 (de)
DE2954501C2 (de)
DE3727019A1 (de) Halbleiterbauelement
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2849373C2 (de)
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3109074C2 (de)
DE1302005B (de)
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2123595A1 (de) Halbleiteranordnung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3650170T2 (de) Halbleiteranordnung mit Verbindungselektroden.
DE3813836C2 (de) Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)