DE3109074C2 - - Google Patents
Info
- Publication number
- DE3109074C2 DE3109074C2 DE3109074A DE3109074A DE3109074C2 DE 3109074 C2 DE3109074 C2 DE 3109074C2 DE 3109074 A DE3109074 A DE 3109074A DE 3109074 A DE3109074 A DE 3109074A DE 3109074 C2 DE3109074 C2 DE 3109074C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- layer
- semiconductor
- silicon
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung nach dem
Oberbegriff des Patentanspruches 1 sowie
ein Verfahren zu deren Herstellung nach dem Oberbegriff des Patent
anspruches 4.
Die Integrationstechnik ist so weit fortgeschritten,
daß ein großintegrierter MOS-Schaltkreis (MOS-LSI-Schaltkreis) mit einem
außerordentlich kleinen Halbleiterelement, das eine klein
ste Abmessung von 2 µm besitzt, entwickelt werden konnte.
Insbesondere wurde auch bereits ein MOS-LSI-Speicher mit
einer Speicherkapazität von 16 Kilobit (16 k-bit) und 64 Kilo
bit (64 k-bit) entwickelt und praktisch eingesetzt. Im Hin
blick auf hohe Integrationsdichte und niedrigen Stromver
brauch wird derzeit eine Speicherzelle als Anreicherungs
transistor-Widerstands-Struktur (E/R-Typ), bei welcher
hochohmige Elemente als Lastelement verwendet werden, an
stelle der Sechstransistorstruktur ausgebildet, bei welcher
eine Speicherzelle durch sechs MOS-Transistoren gebildet
wird. Fig. 1 zeigt ein Schaltbild einer Speicherzelle die
ses E/R-Typs. Die Speicherzelle umfaßt Anreicherungs-MOS-
Treibertransistoren 2 und 4 mit an Masse liegenden Source-
Elektroden, Lastwiderstände 6 und 8, die zwischen eine
Stromversorgungsklemme V D und die Drain-Elektroden der Tran
sistoren 2 bzw. 4 geschaltet sind, einen Anreicherungs-
MOS-Übertragungstransistor 10, bei dem das eine Ende seiner
Stromstrecke mit der Drain-Elektrode des MOS-Transistors 2
und der Gate-Elektrode des MOS-Transistors 4 verbunden ist,
sowie einen Anreicherungs-MOS-Übertragungstransistor 12,
bei dem das eine Ende seiner Stromstrecke mit der Gate-
Elektrode des MOS-Transistors 2 und der Drain-Elektrode des
MOS-Transistors 4 verbunden ist. Die anderen Enden
der Stromstrecken der MOS-Transistoren 10 und 12 sind mit
Bitleitungen BL 1 und BL 2 verbunden, während ihre Gate-Elek
troden gemeinsam an eine Wortleitung WL angeschlossen sind.
Die üblicherweise bei der E/R-Typ-Speicherzelle verwen
deten Lastwiderstände 6 und 8 werden aus polykristallinem
Silizium geformt, so daß sie große Widerstandswerte im Be
reich von 1-100 m Ω besitzen. Bei der Ausbildung der Wi
derstandselemente aus polykristallinen Siliziumzonen ergeben sich
gewisse Probleme dahingehend, daß ihr Widerstandswert in Ab
hängigkeit von den kristallographischen Eigenschaften des
polykristallinen Siliziums, wie Radius der Kristallteilchen
und den Unterschieden in den Wachstumsbedingungen variiert
und daß die Ausbildung eines ohmschen Kontakts zwischen den
polykristallinen Siliziumzonen großen Widerstandswerts und
leitfähigen Zonen schwierig ist. Ein ohmscher Kontakt kann
dadurch hergestellt werden, daß die Fremdatomkonzentration
in einem Bereich neben den Kontaktzonen groß gewählt wird.
Die Fremdatome aus einem hochdotierten Bereich
diffundieren jedoch abnormal, z. B.
längs der Grenzflächen der Kristallteilchen, in einen niedrig-
dotierten Bereich, wodurch der Widerstandswert der hoch
ohmigen Zone herabgesetzt wird.
Im folgenden sei eine andere Speicherzelle des 4-Transistor-
2-Dioden-Typs betrachtet, bei welcher gemäß Fig. 2 zwei
Dioden 14 und 16 anstelle der Lastwiderstände 6 und 8 als
Lastelemente verwendet werden. Für die Einstellung der Sperr
widerstandsgröße der Dioden 14 und 16 auf ein Mehrfaches von
10 M Ω oder mehr ist es erforderlich, die Sperrstromdichte
dieser Dioden auf ein Vielfaches von 1 nA/µm einzustellen.
Bei Verwendung des üblichen Siliziumsubstrats ist es jedoch
schwierig, diese Eigenschaft mit solchen Dioden zu er
zielen. Außerdem benötigen auf einem Siliziumsubstrat ausge
bildete Dioden eine größere Oberfläche als aus polykristal
linem Silizium hergestellte Lastwiderstände.
Aus der DE-OS 26 43 931 ist eine Halbleitervorrichtung der
eingangs genannten Art mit einem isolierenden Substrat,
einer darauf ausgebildeten Siliziumschicht, einer Isolier
schicht, die auf dem Substrat ausgeführt ist und teilweise
die Siliziumschicht umgibt, einer ersten, zweiten und drit
ten Halbleiterzone eines ersten Leitungstyps, welche sich
jeweils von der Oberfläche der Siliziumschicht bis zum iso
lierenden Substrat erstrecken, einer vierten Halbleiter
zone eines zweiten, zum ersten Leitungstyp entgegengesetzten
Leitungstyps, welche zwischen der ersten und der zweiten
Halbleiterzone ausgebildet ist, einer fünften Halbleiter
zone vom zweiten Leitungstyp, welche auf dem Substrat aus
gebildet ist, einer Gate-Isolierschicht, welche auf der
vierten Halbleiterzone ausgebildet ist, einer Gate-Elek
trodenschicht, welche auf der Gate-Isolierschicht ausge
bildet ist, und einer leitenden Schicht, welche isoliert
durch eine Isolierzone über der fünften Halbleiterzone aus
gebildet ist, bekannt. Bei dieser Halbleitervorrichtung
hat die Isolierschicht eine gleichmäßige, konstante Dicke,
und zahlreiche Substrate sind, voneinander durch Gräben
getrennt, auf einem gemeinsamen, isolierenden Träger durch
Epitaxie aufgetragen.
Weiterhin ist aus "Reihe Informatik/25", Halbleiterspeicher,
Walter Motsch, Bibliographisches Institut AG, Zürich 1978,
Seiten 74 und 75, ein CMOS-Transistorpaar bekannt, bei dem
auf einem Halbleitersubstrat Isolierschichten unterschied
licher Dicke ausgeführt sind, wobei Gate-Isolierschichten
jeweils eine geringere Dicke als übrige Isolierschichten
besitzen.
Schließlich beschreibt die US-PS 40 73 055 eine Halbleiter
vorrichtung in SOS-Technik, bei der auf einem isolierenden
Substrat verschiedene Halbleiterzonen voneinander durch
Isolierschichten getrennt sind.
Es ist Aufgabe der vorliegenden Erfindung, eine einfach
ausgebaute Halbleitervorrichtung zu schaffen, bei der im
Bereich eines Sperrschichtelementes ein Verdrahtungsele
ment angeordnet ist, ohne daß dadurch die Beeinflussung
von Diodenelementen erfolgt.
Diese Aufgabe wird bei einer Halbleitervorrichtung nach
dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch
die in dessen kennzeichnendem Teil enthaltenen Merkmale
gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich
aus den Patentansprüchen 2 bis 5.
Das pn-Sperrschichtelement dieser Halbleitervorrichtung
enthält bei der Isolierzone ausgebildete p- und n-Typ-
Zonen, die somit von schlechter Kristallinität
sein können, so daß der Sperrstrom groß eingestellt werden
kann. Außerdem ist die Isolierzone im Oberflächenbereich
der p-Typ- und n-Typ-Zonen, welche das pn-Sperrschichtelement
bilden, dick ausgebildet, so daß auf der Isolierzone die leitende
Schicht als Verdrahtungs- bzw. Anschlußschicht vorgesehen und damit
die Integrationsdichte der Elemente verbessert werden kann.
Im folgenden sind bevorzugte Ausführungsformen der Erfin
dung im Vergleich zum Stand der Technik anhand der
Zeichnung näher erläutert. Es zeigen
Fig. 1 und 2 Schaltbilder bisheriger Speicherzellen,
Fig. 3A bis 3F in stark vergrößertem Maßstab gehaltene Teil
schnittansichten zur Verdeutlichung der Verfahrens
schritte bei der Herstellung einer Halbleitervorrich
tung gemäß der Erfindung mit einem pn-Sperrschicht
element, das bei einer Speicherzelle gemäß Fig. 2
verwendet werden kann,
Fig. 4 eine graphische Darstellung der elektrischen Eigen
schaften des pn-Sperrschichtelements gemäß Fig. 3F,
Fig. 5 eine Abwandlung des Halbleiteraufbaus gemäß Fig. 3B
und
Fig. 6 und 7 Abwandlungen des Halbleiteraufbaus gemäß Fig.
3E.
Die Fig. 1 und 2 sind eingangs bereits erläutert worden.
Die Fig. 3A bis 3F veranschaulichen die Verfahrensschrit
te zur Herstellung einer Halbleitervorrichtung mit einem pn-
Sperrschichtelement, das wirkungsvoll als Diode 14 oder
16 bei der Speicherzelle gemäß Fig. 2 eingesetzt werden
kann. Gemäß Fig. 3A wird auf die Oberfläche eines isolie
renden bzw. Saphir-Substrats 22 Silizium aufgetragen, um
eine p-Typ-Siliziumschicht 20 mit einer Dicke von etwa
0,8 µm zu bilden. Auf der Oberfläche der Siliziumschicht
20 wird eine Siliziumdioxid- bzw. SiO2-Schicht 25 mit einer
Dicke von etwa 0,1 µm (1000 Å) ausgebildet, und auf dieser Schicht
wird weiterhin eine Siliziumnitrid- bzw. Si3N4-Schicht 26
mit einer Dicke von 0,1 µm (1000 Å) vorgesehen. Die beiden
Schichten 24 und 26 werden hierauf selektiv so abgetragen,
daß eine vorbestimmte Elementzone zurückbleibt.
Gemäß Fig. 3B wird die Siliziumschicht 20, außer unter der
genannten Elementzone, bis zu einer Tiefe von etwa 0,4 µm (4000 Å)
bzw. auf die Hälfte der ursprünglichen Dicke weggeätzt.
Gemäß Fig. 3C werden sodann die SiO2- und die Si3N4-Schicht
24 bzw. 26 unter Ausbildung eines die beiden Schichten 24
und 26 in zwei Abschnitte unterteilenden Spalts 28 selektiv
weggeätzt. Anschließend werden p-Typ-Fremdatome, wie Bor,
über den Spalt bzw. die Öffnung 28 nach einem Ionenimplanta
tionsverfahren bei einer Implantationspannung von 50 keV
in einer Konzentration von 5 × 1011 Atome/cm2 in die Sili
ziumschicht 20 injiziert. Die auf diese Weise freigeleg
te Oberfläche des Halbleitersubstrats wird gemäß Fig. 3D
zur Ausbildung von Oxidschichten 30, 32 und 34 einer Naß
oxidation bei einer Temperatur von 1000°C unterworfen.
Diese Oxidation wird fortgesetzt, bis die Oxidschichten
30 und 32 das Saphir-Substrat 22 erreichen. Die p-Sili
ziumschicht 20 in der Elementzone ist daher durch diese
SiO2-Schichten 30 und 32 von den anderen Bereichen oder
Zonen getrennt. Die SiO2-Schicht 34 wird so geformt, daß
der Abstand zwischen ihrer Unterseite und der Oberseite
des isolierenden Substrats 22 etwa 0,4 µm (4000 Å) beträgt. Die
beim vorhergehenden Verfahrensschritt in die Siliziumschicht
20 injizierten Bor-Fremdatome werden beim Oxidationsvorgang
geglüht, um unter der Oxidschicht 34 eine p-Zo
ne 35 zu bilden, die zusammen mit der SiO2-Schicht 34 die
Siliziumschicht 20 in zwei Bereiche bzw. Zonen 20-1 und
20-2 unterteilt. Nach der Oxidationsbehandlung werden die
SiO2- und Si3N4-Schichten 24 und 26 weggeätzt.
Unter Anwendung des üblichen Silizium-Gate-MOS-Verfahrens
wird eine Gate-Zone 36 aus der SiO2-Schicht von 0,1 µm (1000 Å) Dic
ke und eine auf dieser SiO2-Schicht geformten polykri
stallinen Siliziumschicht auf einem Teil der Oberfläche
der Siliziumschicht 20-1 ausgebildet, während eine Verdrah
tungs- bzw. Anschlußschicht 38 aus polykristallinem Silizium
auf der SiO2-Schicht 34 vorgesehen wird. Hierauf wird auf
der Oberfläche dieses Halbleiteraufbaus eine nicht darge
stellte Schicht aus Phosphorsilikatglas (PSG) vorgesehen,
wobei der in der Glasschicht enthaltene Phosphor bei einer
Temperatur von etwa 1000°C in die p-Typ-Siliziumschicht 20 ein
diffundiert wird. Die PSG-Schicht wird anschließend weg
geätzt. Infolgedessen entstehen in der Siliziumschicht
20-1 n⁺-Typ-Zonen 40 und 42, die als Source- bzw. Drain-
Elektrode eines MOS-Transistors dienen, und die Silizium
schicht 20-2 wird in eine n⁺-Zone 44 umgewandelt, die zu
sammen mit der p-Zone 35 ein pn-Sperrschichtelement bildet.
Wenn der Halbleiteraufbau gemäß Fig. 3E auf vorstehend be
schriebene Weise ausgebildet wird, werden die SiO2-
Schicht 46 und die Phophorsilikatglasschicht 48 auf die
in Fig. 3F gezeigte Weise durch chemisches Aufdampfen nach
einander auf die SiO2-Schichten 30, 32, 34 sowie die Gate-
Zone 36 aufgebracht. Anschließend werden die SiO2-Schicht
46 und die PSG-Schicht 48 selektiv weggeätzt, um die Ober
flächen der n⁺-Zonen 40, 42 und 44 teilweise freizulegen.
Auf die freigelegten Bereiche der n⁺-Zonen 40, 42 und 44
sowie der PSG-Schicht 48 wird danach Aluminium aufgedampft,
und die so ausgebildete Aluminiumschicht wird daraufhin
selektiv weggeätzt, um Elektrodenmuster 50, 52 und 54 für
die n⁺-Zonen 40, 42 bzw. 44 auszubilden.
Wie beispielsweise aus Fig. 3F hervorgeht, wird das pn-
Sperrschichtelement, das als Diode 14 oder 16 bei der
Speicherzelle gemäß Fig. 2 benutzt werden kann, durch die
p-Zone 35 und die n⁺-Zone 44 gebildet. Dieses pn-Sperr
schichtelement besitzt dabei z. B. eine Breite von 5 µm und
eine Dicke von 0,4 µm (4000 Å). Fig. 4 veranschaulicht die Spannungs-
und Stromkennlinien des auf die beschriebene Weise herge
stellten pn-Sperrschichtelements.
Wie aus den Kennlinien von Fig. 4 hervorgeht, fließt ein
Sperrstrom IR von 5 × 10-9 A über die Diode, wenn an dieser
eine Sperrspannung VR von 5 V anliegt. Eine Diode mit die
ser IR-VR-Charakteristik kann effektiv als Diode 14 oder 16
bei der Speicherzelle gemäß Fig. 2 verwendet werden. Bei
dieser Diode steigt der Vorwärts- bzw. Durchlaßstrom IF in
Abhängigkeit von einer Durchlaßspannung VF von mehr als
0,5 V exponentiell an, so daß diese Dicke die üblichen
Dioden-Durchlaß- bzw. -Durchschalteigenschaften zeigt. Im
Fall des auf dem isolierenden Substrat, beispielsweise von
dem Silizium-auf-Saphir- bzw. SOS-Typ, ausgebildeten pn-
Sperrschichtelements kann eine Diode mit einem derart gro
ßen Sperrstrom erhalten werden, weil die Erzeugungs- und
Rekombinationsströme groß sind.
Wie aus den Fig. 3E und 3F hervorgeht, kann die SiO2-
Schicht 34 auf der p-Typ-Schicht 35 mit solcher Dicke ausgebil
det werden, daß die Verdrahtungs- bzw. Anschlußschicht 38
unter Verbesserung der Integrationsdichte der Elemente auf
der SiO2-Schicht 34 geformt werden kann.
Wäh
rend beispielsweise gemäß Fig. 3B die Siliziumschicht 20,
außer unter der Elementzone, auf eine Dicke von 0,4 µm (4000 Å) weg
geätzt wird, kann gemäß Fig. 5 eine Inselzone 21 aus Si
lizium ausgebildet werden, indem der nicht unter der Ele
mentzone liegende Teil der Siliziumschicht 20 vollständig
weggeätzt wird. Anschließend können dieselben Verfahrens
schritte, wie sie vorstehend beschrieben sind, durchge
führt werden, um eine Halbleitervorrichtung mit den in
Verbindung mit Fig. 3A bis 3F beschriebenen Eigenschaf
ten herzustellen.
Bei der Ausführungsform gemäß Fig. 3E wird die p-Typ-Zone 35
neben der n⁺-Typ-Zone 42 durch Dotieren der Siliziumschicht 20
mit Bor nach dem Ionenimplantationsverfahren ausgebildet, doch
kann gemäß Fig. 6 eine als Elektrodenzone dienende p⁺-Typ-
Zone 56 in der n⁺-Typ-Zone 42 neben der p-Typ-Zone 35 nach dem
üblichen CMOS-Herstellungsverfahren geformt werden. Wäh
rend bei der beschriebenen Ausführungsform die p-Typ-Zone 35
nach dem Ionenimplantationsverfahren mit Bor dotiert wird,
können die betreffenden Zonen gemäß Fig. 7 nach demselben
Verfahren mit Bor und Phosphor dotiert werden, um eine
p-Typ-Zone 59 auszubilden, die zusammen mit der n⁺-Typ-Zone 44
das pn-Sperrschichtelement bildet, sowie um weiterhin eine
n-Typ-Zone 60 zwischen der p-Typ-Zone 58 und der n⁺-Typ-Zone 42 zu
formen.
Es ist nicht unbedingt erforderlich, daß die Zonen 54 und
56 mit hoher Fremdatomkonzentration ausgebildet werden,
vielmehr können sie auch durch n-Typ- bzw. p-Typ-Zonen gebildet
werden.
Bei der beschriebenen Ausführungsform wird eine p--Typ-Silizium
schicht 20 verwendet, doch kann wahlweise auch ein p--Typ-Sili
ziumschicht verwendet werden, wenn die Leitungstypen der
anderen Bereiche bzw. Zonen entsprechend umgekehrt gewählt
werden. Mit dieser Abwandlung lassen sich dieselben Wir
kungen erzielen wie mit der beschriebenen Ausführungsform.
Während bei der beschriebenen Ausführungsform für die Aus
bildung der Gate-Elektrode und der Verdrahtungs- bzw. An
schlußschicht polykristallines Silizium verwendet wird,
kann an dessen Stelle auch ein hochschmelzendes Metall, wie
Molybdän oder Wolfram, benutzt werden. Wahlweise kann auch
ein Silizid, wie Molybdänsilizid, Wolframsilizid, Titansili
zid und Tantalsilizid oder aber Aluminium verwendet werden.
Claims (6)
1. Halbleitervorrichtung mit einem isolierenden Substrat
(22), einer darauf ausgebildeten Siliziumschicht (20),
einer Isolierschicht (30, 32), die auf dem Substrat
(22) ausgeführt ist und wenigstens teilweise die
Siliziumschicht umgibt, einer ersten, zweiten und
dritten Halbleiterzone (40, 42, 44) eines ersten
Leitungstyps, welche sich jeweils von der Oberfläche
der Siliziumschicht bis zum isolierenden Substrat (22)
erstrecken, einer vierten Halbleiterzone (20-1) eines
zweiten, zum ersten Leitungstyp entgegengesetzten
Leitungstyps, welche zwischen der ersten und der
zweiten Halbleiterzone (40, 42) ausgebildet ist, einer
fünften Halbleiterzone (35) vom zweiten Leitungstyp,
welche auf dem Substrat ausgebildet ist, einer Gate-
Isolierschicht, welche auf der vierten Halbleiterzone
(10-1) ausgebildet ist, einer Gate-Elektrodenschicht
(36), welche auf der Gate-Isolierschicht ausgebildet
ist, und einer leitenden Schicht (38), welche isoliert
durch eine Isolierzone (34) über der fünften Halbleiter
zone (35) ausgebildet ist,
dadurch gekennzeichnet, daß die Isolierzone (34) im
Oberflächenbereich der in Berührung mit der dritten
Halbleiterzone stehenden fünften Halbleiterzone (35)
eine Dicke besitzt, die größer ist als die Dicke der
Gate-Isolierschicht, und zusammen im gleichen Verfahrens
schritt mit der Isolierschicht (30, 32) herstellbar
ist.
2. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die Gate-
Elektrodenschicht (36) und die leitende Schicht (38)
in dem gleichen Fertigungsschritt gebildet sind.
3. Halbleitervorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Gate-
Elektrodenschicht (36) und die leitende Schicht (38)
aus polykristallinem Silizium gebildet sind.
4. Verfahren zur Herstellung einer Halbleitervorrichtung
nach einem der Ansprüche 1 bis 3, mit dem
- - zunächst auf dem isolierenden Substrat (22) eine Silizium-Inselzone (20) aus Silizium gebildet wird,
- - die fünfte Halbleiterzone (35) vom zweiten Leitungs typ und mit höherer Fremdstoffkonzentration als die Silizium-Inselzone (20) zur Teilung der Silizium- Inselzone (20) in einen ersten (20-1) und einen zwei ten (20-2) Abschnitt gebildet wird,
- - dann die Gate-Isolierschicht auf einem Teil des ersten Abschnitts (20-1) der Silizium-Inselzone und außerdem die leitende Schicht (38) isoliert über der fünften Halbleiterzone (35) gebildet werden, und
- - der erste und der zweite Abschnitt (20-1, 20-2) der Silizium-Inselzone (20), mit Ausnahme des unter der Gate-Isolierschicht liegenden Teils, mit Fremdatomen dotiert werden, um dadurch die erste, zweite und dritte Halbleiterzone (40, 42, 44) vom ersten Leitungstyp zu bilden,
dadurch gekennzeichnet, daß
- - die Silizium-Inselzone (20) durch Vorbereitung einer im wesentlichen flachen Siliziumschicht, durch Verminderung der Dicke eines den aktiven Bereich um gebenden Abschnitts und durch Bildung der Isolier schicht (30, 32) im Umgebungsbereich der im wesent lichen flachen Siliziumschicht auf dem isolierenden Substrat (22) gebildet wird, und
- - eine Isolierung zwischen der fünften Halbleiterzone (35) und der leitenden Schicht (38) durch die Isolier zone (34) erzielt wird, welche in dem Oberflächen bereich der fünften Halbleiterzone (35) ausgebildet wird und die im selben Verfahrensschritt wie die Isolierschicht (30, 32) gebildet wird.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, daß die Gate-
Elektrodenschicht (36) und die leitende Schicht (38)
in einem Arbeitsgang aus polykristallinem Silizium ge
bildet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3129180A JPS56126936A (en) | 1980-03-12 | 1980-03-12 | Semiconductor device and production thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3109074A1 DE3109074A1 (de) | 1982-02-25 |
DE3109074C2 true DE3109074C2 (de) | 1989-04-06 |
Family
ID=12327197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813109074 Granted DE3109074A1 (de) | 1980-03-12 | 1981-03-10 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4447823A (de) |
JP (1) | JPS56126936A (de) |
DE (1) | DE3109074A1 (de) |
FR (1) | FR2478376A1 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582068A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS5812365A (ja) * | 1981-07-15 | 1983-01-24 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタ及びその製造方法 |
US4897698A (en) * | 1984-10-31 | 1990-01-30 | Texas Instruments Incorporated | Horizontal structure thin film transistor |
US4751554A (en) * | 1985-09-27 | 1988-06-14 | Rca Corporation | Silicon-on-sapphire integrated circuit and method of making the same |
US4758529A (en) * | 1985-10-31 | 1988-07-19 | Rca Corporation | Method of forming an improved gate dielectric for a MOSFET on an insulating substrate |
US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
US4735917A (en) * | 1986-04-28 | 1988-04-05 | General Electric Company | Silicon-on-sapphire integrated circuits |
US4755481A (en) * | 1986-05-15 | 1988-07-05 | General Electric Company | Method of making a silicon-on-insulator transistor |
US4989061A (en) * | 1986-09-05 | 1991-01-29 | General Electric Company | Radiation hard memory cell structure with drain shielding |
US5019525A (en) * | 1987-08-18 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a horizontal self-aligned transistor |
US5736777A (en) * | 1995-12-29 | 1998-04-07 | Intel Corporation | Method and apparatus for fast self-destruction of a CMOS integrated circuit |
JP3260660B2 (ja) * | 1996-08-22 | 2002-02-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
DE69942442D1 (de) * | 1999-01-11 | 2010-07-15 | Semiconductor Energy Lab | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
US6225666B1 (en) * | 1999-10-29 | 2001-05-01 | National Semiconductor Corporation | Low stress active area silicon island structure with a non-rectangular cross-section profile and method for its formation |
JP2002246600A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2105479A1 (de) * | 1971-02-05 | 1972-08-10 | Siemens Ag | Schaltung und Aufbau eines Halbleiterspeicherelementes |
JPS52101967A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
US4087902A (en) * | 1976-06-23 | 1978-05-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Field effect transistor and method of construction thereof |
JPS5327278A (en) * | 1976-08-27 | 1978-03-14 | Hitachi Ltd | Device for energizing electric discharge lamp |
DE2643931A1 (de) * | 1976-09-29 | 1978-03-30 | Siemens Ag | In integrierter technik hergestellter baustein |
US4169746A (en) * | 1977-04-28 | 1979-10-02 | Rca Corp. | Method for making silicon on sapphire transistor utilizing predeposition of leads |
IT7826422A0 (it) * | 1977-09-22 | 1978-08-02 | Rca Corp | Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso. |
JPS54130883A (en) * | 1978-04-01 | 1979-10-11 | Agency Of Ind Science & Technol | Production of semiconductor device |
US4320312A (en) * | 1978-10-02 | 1982-03-16 | Hewlett-Packard Company | Smaller memory cells and logic circuits |
JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
US4253162A (en) * | 1979-08-28 | 1981-02-24 | Rca Corporation | Blocked source node field-effect circuitry |
-
1980
- 1980-03-12 JP JP3129180A patent/JPS56126936A/ja active Pending
-
1981
- 1981-03-05 US US06/240,850 patent/US4447823A/en not_active Expired - Lifetime
- 1981-03-10 DE DE19813109074 patent/DE3109074A1/de active Granted
- 1981-03-12 FR FR8104986A patent/FR2478376A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2478376A1 (fr) | 1981-09-18 |
JPS56126936A (en) | 1981-10-05 |
DE3109074A1 (de) | 1982-02-25 |
FR2478376B1 (de) | 1983-12-23 |
US4447823A (en) | 1984-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3781597T2 (de) | Programmierbares verbindungselement niedriger impedanz. | |
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE69307274T2 (de) | Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding | |
DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
EP0123309B1 (de) | Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen | |
DE3109074C2 (de) | ||
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE3916228A1 (de) | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2947311C2 (de) | Integrierte Halbleiterschaltung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE69609224T2 (de) | Kondensator für eine integrierte Schaltung mit leitendem Graben | |
DE2754397A1 (de) | Verfahren zur herstellung eines schottky-sperrschicht-kontaktes | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3224287C2 (de) | ||
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE3543937C2 (de) | ||
DE3841927C2 (de) | ||
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
DE3688172T2 (de) | Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement. | |
DE3923619C2 (de) | ||
DE19608504A1 (de) | Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |