JPS582068A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS582068A
JPS582068A JP56099357A JP9935781A JPS582068A JP S582068 A JPS582068 A JP S582068A JP 56099357 A JP56099357 A JP 56099357A JP 9935781 A JP9935781 A JP 9935781A JP S582068 A JPS582068 A JP S582068A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
semiconductor
electrode
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56099357A
Other languages
English (en)
Inventor
Yoshihisa Mizutani
水谷　嘉久
Minoru Kimura
実 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56099357A priority Critical patent/JPS582068A/ja
Priority to DE3223858A priority patent/DE3223858C2/de
Publication of JPS582068A publication Critical patent/JPS582068A/ja
Priority to US07/147,107 priority patent/US4954871A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は例えばシリコン等の半導体材料あるいはその金
属化合物を電極あるいは配線として用いた牛導体装置藝
よびその創造方法に関する口例えばシリコンはその融点
が１４００℃以上であり、電極あるいは配線材料として
従来多用されているアルミニウムに較べて高温熱処理に
対する耐性が著しく大きい。このため、シリコンをダー
ト電極材料とした電界効果型半導体装置では、ｒ−ト電
極そのものをマスクとしてソースおよびドレイン領域を
形成できるからチャンネル領域がダート電極に対して自
己整合鼠に形成されることとなり、ダート電極とソース
およびドレイン領域との重なシによる寄生容量を低下さ
せることができる。従って、シリコンは高速動作を要求
される電界効果型半導体装置に適したデート電極材料と
考えられている。しかしながら、シリコン層、特に通常
ダート電極に用いられる多結晶シリコン層は、例えば膜
厚３０００Ｘのｎ型多結晶シリコン層のシート抵抗値が
約２０４．勺であることに見られるように抵抗値が高く
、このようなｒ−）電極の延在部を配線として用いた場
合にはその高抵抗による信号伝搬の遅れが装置の高速動
作を損う一因となっている。
そこで、近年、シリコンに代わるダート電極材料として
ＭＯ，ＰｔＮＴ龜等のシリサイドを用いることが試みら
れている。これらの金属シリサ３− イド層の抵抗値は上述した多結晶シリコン層の抵抗値の
約Ｌ／１０であり、しかもシリコン同様に高温熱処理に
対して安定であるから、これをダート電極材料とするこ
とによシ多結晶シリコン層をｒ−）電極とした場合と同
様の効果が得られると共にｒ−）電極配線の抵抗増大と
いつ九問題を回避することができる。また、上記金属シ
リサイドは耐酸性を有するから硫酸、硝酸、塩酸等によ
る洗滌が可能であシ、半導体装置の製造工程において多
結晶シリコンと同様の取扱いが可能である。
ところが、金属シリサイド層とシリコン等の半導体基体
との熱膨張率はかなシ相違するため、金属シリサイド層
をｒ−）電極とした場合、熱処理後におけるｒ−）絶縁
膜下の半導体基体表面には残留歪による数多くの界面単
位が生じて装置の特性を損うという別の問題が発生する
。
また、金属シリサイド下のダート絶縁膜中に存在する可
動イオンがｒ、ターされ難いといつだ困難な問題も生じ
る・ ４− 金属シリサイドには上述の問題の他にも半導体層との間
の密着性が悪いという問題があり、このために金１７リ
サイド膜による配線と半導体基体に形成された素子領域
との間に良好なオーミックコンタクトが得られないとい
う問題がある。そして、この問題祉金属シリサイドを配
線材料として使用する限シ、電界効果型半導体装置のみ
ならずバイポーラ型半導体装置においても同様に発生す
るものである。
本発明は上述の事情に鑑みてなされたもので、−半導体
装置における連続した配線のうち、ダート電極および素
子領域とオーミックコンタクトする部、分のみをシリコ
ン等の半導体材料で形成し、その他の部分を金属シリサ
イド等の半導体材料と金属との化合物で形成することに
よシ、配線材料としての両者の長所を併有し、かつ両者
の短所を解消した半導体装置およびその製造方法を提供
するものである。
即ち、本願の第１発明は、所定部分が半導体材料で形成
され、その他の部分は当該半導体材−５＝ 科の金属化合物で形成された同一層の連続した配線を具
備したことを特歎とする半導体装置である。
また、本願の第２発明は、半導体基体上に絶縁膜を介し
て半導体材料からなる連続した配線ノ譬ターンを形成す
る工程と、該配線パターンの所定部分以外の部分を金属
層で被覆する工程と、熱処理を行なりて該金属層を構成
する金属と前記配線／４ターンを構成する半導体材料と
を反応させることによシ、配線・りタンのうちの前記所
定部分以外の部分を前記半導体材料の金属化合物に転化
する工程とを具備したことを特徴とする半導体装置の製
造方法である〇 本発明における配線バター／を構成する半導体材料とし
てはシリコンを用いることができる。
またこの半導体材料を金属シリサイドに転化するたｌ２
属としてはモリブデン（Ｍｏ　）　、タングステン（Ｗ
）、白金（Ｐｔ）、タンクル（Ｔａ）等を用いることが
できる◇ 以下本発明の詳細な説明する〇 ６− 実施例１ この実施例は本発明を相補型半導体装＊（以下ＣＭＯ８
という）に適用したものである。以下第１図（Ａ１）〜
（Ｊ＊）および同図（Ａり〜（Ｊｌ）を参照し、その製
造方法を併記して説明する。
なお、第１図（Ａｌ）〜（Ｊｌ）はｐ型ウェル領域の図
示を省略したノ９ターン平面図であシ、同図（Ａ２）〜
（Ｊ２）は夫々対応−するノ９ターン平面図の同一切断
線（第１図（Ａ１）における…−ＩＩ線）における断面
図である。
（１）まず、ｎ型シリコン基板１に選択的にＩロン拡散
を行なってｐ型ウェル領域２を形成した後、ＣＶＤ法（
Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄ＠ｐｏｓｉｔｉｏ
ｎ　）により素子領域予定部上を覆うシリコン窒化膜ノ
９ターン３を形成する。続いて、該シリコン窒化膜パタ
ーン３を耐酸化性マスクとして選択酸化を行ない、厚い
フィールド酸化膜４ｔ−形成して素子領域を分離する（
第１図（Ａ１）および同図（Ａ３）図示）。
なお、耐酸化性マスクとして用いるシリコン窒化膜パタ
ーン３とシリコン基板１との間に薄いシリコン酸化層を
パ、ファーとして介在させて選択酸化を行なうのがより
望ましい。
（１１）次に、シリコン窒化膜／臂ターン３を除去した
後、ドライ酸化謬囲気中で素子領域表面を熱酸化し、膜
厚５００Ｘのｆ−）酸化膜５を成長させる（第１図（Ｂ
１）および同図（Ｂｓ）図示）。
ここで必要に応じてｎチャンネル素子領域およびｐチャ
ンネル素子領域の夫々に、闇値電圧を制御するだめのチ
ャンネルドーグを行なう。
ＧｉＤ　　次に、ＣＶＤ法にヨシ全面に膜厚３０００Ｘ
の多結晶シリコン層を堆積した後、写真蝕刻法によるノ
リーン二ングを行ない、ダート電極６１およびその延在
部＃露を含む配線・リーン互を形成する（第１図（Ｃ１
）および−図（ＣＩ）図示）。
このとき、配線／量ターン！とは別に、ｒ−・ト電極６
１と嬬全く独ｄした配線・リーンを同時に形成すること
もできる。
４ψ　次に、ス／々ツタ蒸着法によシ膜厚ａｏｏｏｌの
モリブデン膜７を全面に被着する（第１図（Ｄ＋）およ
び同図（Ｄｉ）図示）。
モリブデン膜７を被着する方法としてはス／４ツク蒸着
法以外にも、真空蒸着法等積々の方法が可能である。
Ｍ　次に、写真蝕刻法によりモリブデン膜１を選択的に
エツチング除去し、ｎチャンネル素子領域、ｐチャンネ
ル素子領域および画素子領域周縁部のフィールド酸化膜
４を露出させ、これ以外の部分にはモリブデンＭｙ／を
残存させる（第１図（Ｅｌ）および同図（Ｅｘ）図示）
。
６／Ｄ　　次に、ｎチャンネル素子領域上のみを覆うレ
ノストパターン８１を形成した後、該レジスト・母ター
ン８１およびｐチャンネル素子領域上のダート電極６１
をマスクとし、加速電圧１２０　ｋ＠Ｖ、　　ドー、ｅ
　ｉｉ　Ｉ　Ｘ　１　ｕ　７ｃｍ　Ｏ条件で？ロンをイ
オン注入する（第１図（Ｆｌ）および同図（Ｆ冨）図示
）。
このとき、基板表面の大部分が残存モリブデン膜７′で
被覆されていることから次のような効９− 果を得ることができる。即ち、上記のように多量の不純
物を短時間でイオン注入するような場合、もしモリブデ
ン膜１′が存在しなければ、ｒ−ト酸化膜５やフィール
ド酸化膜４といりた絶縁膜上に形成された多結晶シリコ
ン力蔦らなる配ｍノリーン舊にはイオン注入によシもた
らされる電荷が蓄積されるため、ｆ−）破壊等の卿電破
壊あるいは放電によシ装置の信頼性力裟著しく損なわれ
ることがある。またｆ−）酸化膜５自体にも電荷が蓄積
されてこれも装置の信頼性を低下する原因とな９、しか
もこの方がむしろ電荷蓄積の程度は大きい。これに対し
て、上目己のように配線・リーン見および基板表面の大
部分が残存モリブデン膜７′で被覆されている場合、イ
オン注入により配線ノ母ターン互に付与される電荷はモ
リブデン膜１′を介して速や力為に流出し、何等蓄積さ
れることが危いからこのような問題の発生を防止するこ
とができる。このモリブデン膜７′による効果はサファ
イア基板上にシリコン層をエピタキシャル成長させた所
謂ＳＯ８基板１０− を用いる場合にはより顕著に現われる。
０１１　　次に、レノストａ４ターフ８１を除去した後
、今度はｐチャンネル素子領域上のみを覆うレジスト・
リーフ８１１を形成する。続いて、該會レジストパター
ン８諺お、よびれチャンネルｇ子領域上のダート電極６
１゛をマスクとし、加速電圧１００　ｋｅＶ、ドース量
Ｉ　Ｘ　１０　／ａｍの条件で砒素をイオン注入する（
第１図（Ｃ１）および同図（Ｇ鵞）図示）。
このときも前記と同様モリブデン膜７′によシ配線パタ
ーン旦に電荷が蓄積されるのを防止することができる。
（ＶＩＩＤ次に、レノストノやターン８寓を除去した゛
　後、１０００℃、３０分間の熱処理を行なって素子領
域およびダート電極６１にイ１ン注入された不純物の活
性化全行なう。これにより、ｐチャンネル素子領域には
ｐ＋型のソース、ドレイン領域９．９が形成されると共
に、ｐチャンネル素子領域上のｆｆ−）電極６１にはｐ
導電型が付与される。他方、ｎチャンネル素子領域には
されると共に、ｆ−）電極６！にはｎ導電型が付与され
る（第１図（Ｈｌ）および同図（Ｈり図示）ｏ− この熱処理によル配線パターン玉の残存モリブデン膜１
′で被覆された部分では、配線パターン克の構成物質で
あるシリコンがモリブデンと反応してモリブデンシリサ
イド（Ｍａｓ１□）に転化する。
なお、このときの熱処理は窒素中で行なってもよいが、
素子特性上は真空中あるいは減圧された不活性ガス中で
行なうのが望ましい。
（１×）次に、希硫酸等による酸洗滌により未反応のモ
リブデン膜１′を除去する（第１図（■１）および同図
（Ｉｎ　）図示）。
図示のように、配線／母ターン互のうち、ダート電極’
１　＊　’１は多結晶シリコンのまま残っているが、そ
の他め部分６ｓは前述のように総てモリブデンシリサイ
ド（Ｍｏ８ｔ２　）に転化している。従って、ｐｍのダ
ート電極６！とｎ型のｆｆ−）電極６１とはＭｏ　８１
　ｚ、　Ｋ転化したダート電極の延設部を介して接゛続
されることとなるから、配線パターン互にｐｎ接合が形
成されること社なく、ｐｎ接合による電圧低下や寄生容
量の発生による動作速度の遅延を防止することができる
。
（２）　次に、ＣＶＤ法によシ５１０２からなる層間絶
縁膜１１−を堆積し、コンタクトホール１２を開孔した
後、ＡＩ−等によシ金属配線ＩＳを形成する（第１図（
Ｊｘ）および同図（Ｊ：）図示）。
こうして得られたＣ−ＭＯ８構造の半導体装置では、ソ
ースおよびドレイン領域が自己整合で形成されるから素
子の高密度化が達成されるのみならず、ｒ−ト電極’ｊ
１．ｅ　６１　を除く配ｌｓパターン互がモリブデンシ
リサイドで形成されているから配線抵抗の増大による動
作速度の遅延を回避し、かつダート電極ｇｌ’＋６１の
部分は、多結晶シリコンのまま残されているから素子特
性の劣化も防止することができる。しかも、゛全体が多
結晶シリコンからなる配線パターン互を形成した後、そ
のケ°−ト電極’１　＋　６１以外の１３− Ｓ分ｔ−モリブデンクリサイドに転化しているから、配
線／母ターン互の多結晶シリコン部分ｊ１ｗｃ１とモリ
ブデンシリサイド部分６ｓとの間の密着性が不良になる
こともない０また、既述のように、配線ノ奢ターン互を
総て多結晶シリコンで形成した場合には配線ノ臂ターン
互にｐｍ接合を生じることとなるため、９１１部分とｎ
型部分とを離間し、両者を第２層配線によシコンタクト
ホールを介して接続するといったことが必賛とされてい
喪が、上記実施例ではこのような配線およびその丸めの
面積が全く不要となるから装置の微細化を達成し、かつ
配線部分の接続不良などといった装置の信頼性低下をも
たらす原因を除去することができる。
なお、この実施例ではダート電極６１　ｍ　’１以外の
配線ノ量゛ターンＬをモリブデンシリサイドに転化する
ための熱処理とイオン注入された不純物を活性化するた
めの熱処理と同時に行なっているが、前者の熱処理はイ
オン注入を行なう前、即ち、第１図（Ｅｌ）および同図
（Ｅ２）の状態で１４− 行なうこともできる。この場合にはイオン注杏後の熱処
理条件を不岬物の活性化の観点のみから必要最小限にお
さえることができ、従って不純物の過度の最拡散による
チャンネル長のン。
−ト化を防止することができる。また、二回のイオン注
入工程の間、即ち、第１図（Ｆｌ）および同図（Ｆ２）
に示す状態でモリブデンシリサイド化するための熱処理
を行ない、この熱処理をｐチャンネル素子またはｎチャ
ンネル素子の不純物拡散長の制御に利用することができ
る。即ち、−この場合、モリブデンシリサイド化するた
めの熱処理よりも前にｐチャンネル素子領域にイオン注
入されたボロンはこのときの熱処理とその後ｎチャンネ
ル素子領域にイオン注入される砒素を活性化するための
熱処理との二回の熱処理により再拡散されることになる
から、ｎチャンネル素子とｐチャンチル、素子との不純
物の再拡散条件を変えることがでする。
実施例２　　　　　　　。
この実施例は１煕実施例１ｉＣおける製造方法の簡略法
である。以下第２図（Ａ１）〜（Ｄｌ）および同図（Ａ
３）〜（Ｄｍ）を参照して説明する。
なお、第２図（ム１）〜（ＤＩ）はｐ型ウェル焦域の図
示を省略したパターン平面図であり、同図（Ａ１）〜（
Ｄａ）は夫々対応するノ９ターン平面図の同一切断線（
第２図における■−■線）に沿う断面図である。
（１）実施例１における工程（１）〜ＩＩＪと同様に行
なう（第２図（ＡＩ）および同図（Ａ３）図示）。
（１１）　　次に、ｐチャンネル素子領域およ・びその
周縁近傍上に開孔部を有するレジストパターン８１′を
形成した後、骸しジストノ母ターン８１′をマスクとし
てモリブデン膜７の選択工、チングを行ない、ｐ、チャ
ンネル素子領域およびその周縁部近傍のフィールド酸化
膜４のみを露出させる。続いて、レジストパターン８１
Ｉおよび露出したｒ−）電極６１をマスクとし、実施例
１と同一〇条件で一口ンをイオン注入する（第２図（Ｂ
１）および同図（Ｂり図示）０ （ｉｉＤ　　次に、レジストパターン８１′を除去した
仮、今度はｎチャンネル素子領域および雪の周縁部近傍
上に開孔部を有す今レノストパターン８２′を形成し、
該レノスト・母ターン８３′をマスクとするモリブデン
膜１の遇拭工、テングを行なってｎチャンネル素子領域
およびその周縁部のフィールド酸化膜４を露出させる。
続いて、この状態で実施例１と同様の条件で砒素をイオ
ン注入する（第１Ｌｉ（（−）および同図（Ｃｍ）図示
）。
怜　次に、レジストパターン８３′を除去し支後、実施
例１と同じ条件で熱処理を行ない、イオン注入された不
純−の活性化を行なうと共に多結晶シリコンからなる配
Ｍ／母ターン６Ｃ）ｌ’−計電極６ｋ　＋　６１以外の
部分をモリブデンシリサイドに転化する（第２図（Ｄｓ
）；Ｊ？よび同一（Ｄｓ）図示）・〕 （Ｖ）　　その後、実施例１における工程４カおよび（
２）と同様に行ない、第１図（１１）および同図（Ｉｓ
）２）ｃｎｏｓ＠造を有する半導体装ｔを得る。
仁の実施例ではモリブデン膜１の工、チング１７− に用いたレジストパターン８．ｘ′、　、ｇ、／をイオ
ン注入の際のマスクとして用いているため、実施例１の
製造方法に比較してレジスト／皆ターンを形成する工程
が１回少なくてすむ０ まえ、この実施例でも配置ａ１４ターン互の一部をモリ
ブデンシリサイド化するための熱処理をイオン注入され
た不純物の活性化のための熱処理と同時に行なっている
が、前者の熱処理を第２図（ＡＩ）および同図（Ａ３）
に示す状態あるいは第２図（Ｂ１）および同図（Ｂｍ）
の状態で行なってもよいことは実施例１と同様である０
ただし、この実施例では、第２図（Ｂ１）および同図（
Ｂ３）の状態でモリブデンシリサイド化のための熱処理
を行なうと、勤チャ／ネル素子領域上のダート電極６１
もモリブデンシリサイドに転化されてしまい、ｎチャン
ネル素子はモリブデンシリサイドからなるダート電極を
使用することにふる点で実施例１の場合とは相違してい
るＯこの場合、モリブデンシリサイドからなるダート電
極６１．匂を有するｎチャンネル素子では１８− ｆ−計電極６！、杓をｎ型多結晶シリコン層で形成した
ｎチャンネル素子に比べて、その闇値電圧が約０．５ｖ
正側に移動することになる。
そして、イオン注入の順序を入れ替ればｐチャンネル素
子のｆ−）電極のみをモリブデンシリサイドで形成する
ことができ、更にこのような方法を部分的に用いること
によｆｉｎチャノネル木子またはｐチャンネル素子の一
部を選択してそのダート電極をモリブデンシリサイドで
形成することができるから、多様な闇値電圧を有する素
子を含んだ半導体装置を製造することが可能となる。
実施例３ 第３図（菊は本発明の他の実施例になるＣＭＯ８半導体
装置のｐチャンネル素子部分を示す）９タ一ン平面図で
あシ、第３図＜１１）は同図（Ａ）のＢ−１１線に沿う
断面図である◇これらの図において、実施例１および実
施例２と一己部分には同一の参照番号を付しである。
この実施例ではダート電極６１およびその延設部分σ雪
を含む配線１４ターン互の他に、ｐチャンネル素子の不
純物領域９にダイレクトコンタクトした配線／中ターン
互′が形成されている。
該配線／豐ターン互′のダイレクトコンタクト部分σ思
′は多結晶シリコンで形成されておシ、その他の部分６
ｓ１はモリブデンシリサイドで形成されている。そして
このような配線ノぐターン！′は実施例１および実施例
２の製造方法にょシ配線／譬ター、ン旦と同時に同じ方
法で形成することができる。なお、ｎチャンネル素子部
分にも同様の配線ノ臂ターン互′を形成できることは言
うまでもない。
上記実施例３の半導体装置における配線ノ９ターン互′
の大部分はモリブデンシリサイドで形成されているため
に抵抗が小さく、装置の動作速度が遅延する・ことはな
い。しかも、ダイレクトコンタクト部分６１′拡多結晶
シリコンで形成されているから％　ｐ”ｌｉＭ禾純物領
域９との間に良好なオー１．り接続を得ることができる
。また、配線パターン互′上に層間線縁膜を介して第２
層配線としての多結晶シリコン配線を形成し、この第２
層配線と配線・やターン旦′との間でコンタクトをとる
場合があるが、この場合には配縁ノ譬ターン互′におけ
る当該コンタクト部分をも多結晶シリコンのまま残すこ
とにより両配線間に良好なオーミックコンタクトを形成
することができる。
なお、上記実施例１〜実施例３は総てＣＭＯ８構造の半
導体装置に関するものであるが、本発明はｎチャンネル
型あるいはｐチャンネル型ＭＯ８半導体装置にもそのま
ま適用することができることは言うまでもない。
また、本発明はバルク半導体基板を用いた半導体装置の
みならずサファイア、スピネル等の絶縁基板上に設けた
半導体層に素子を形成した半導体装置にも適用すること
ができ、この場合には既に述べたように特に顕著な効果
を得ることができる。
更に、本発明は素子領域とオーミック・コンタクトした
配線を有するものであれば、電界効果２１− 型半導体装置だけでなく、バイポーラ型半導体装置等の
総ての半導体装置に適用することができる。
以上詳述したように、本発明によれば、半導体材料およ
びその金属化合物の両者の長所を併せもった配線を有す
る半導体装置およびその製逝方法を提供できるものであ
る。
【図面の簡単な説明】
第１図（ＡＩ）〜（Ｊｌ）は本発明の一実施例になるＣ
ＭＯ８半導体装置の製造工程をｐ壓つェル領域の図示を
省略して示す・臂ターン平面図であり、同図（Ａｍ）〜
（Ｊｍ）は対応するパターン平面図の同一切断線（第１
図（Ａｌ）に訃ける■−■線）に沿う断面図、第２図（
ＡＩ）〜（Ｄｌ）Ｕ本発明の他の実施例によるＣＭＯ８
半導体装置の製造工程をｐ型ウェル領域の図示を省略し
て示すパターン平面図であシ、同図（Ａｘ）〜（Ｄ２）
は対応する／４’ターン平面図の同一切断線（第２図（
Ａ１）における■−■線）゛に沿う断面図、第３図囚は
本発明の他の実施例になるＣＭ０８半導半導− 体装置のｐチャンネル素子部分を示すノ臂ターン平面図
であり、第３図（Ｂ）は同図（４）のＢ−Ｂｊｌｉに沿
う断面図である。 １・・・ｎ型シリコン基板、２・・・ｐをウェル領域、
３・・・シリコン窒化膜、４・・・フィールド酸化膜、
５・・・ｆ−）酸化膜、！、旦′・・・配線パターン６
１・・・ｒ−）電極、６意・・・ｆ−）電極の延設部分
、６　ｌ／・・・ダイレクトコンタクト部分、７・・・
モリブデン風８１．８怠＋　Ｊ’ｌ’ｅ　ａｍ’・・・
レジストパターン、９・・・ｐ＋型ソース・　ドレイン
領域、１０・・・ｎ＋型ソース・ドレイン領域。 出願人代理人　　弁理士　鈴　江　武　彦２３− 第１図 ６２第 １図

Claims (1)

  1. 【特許請求の範囲】 ′（１）所定部分が半導体材料で形成され、−その他の
    部分が当該半導体材料の金属化合物で形成された同一層
    の連続した配線を具備したことを特徴とする半導体装置
    。 （２）所定部分が電界効果型半導体装置のデート電極部
    分であることを特徴とする特許請求の範囲第（１）項記
    載の半導体装置。　゛（３）　　所定部分が虻−ト電極
    を備えた複数の素子を含む電界効果型半導体装置におけ
    る一部の索子あダート電極部分であることを特徴とする
    ％ＩｔｌｌＦ請求の範囲第（１）項記載の半導体装置。 （４）所定部分が素子領域とのオーミックコンタクト部
    分であることを特徴とする特許請求の範囲第（１）項、
    第（２）項または第（３）項記載の半導体装置。 （５）所定部分を構成する半導体材料がシリコンである
    ことを特徴とする特許請求の範囲第（１）項乃至槙（４
    ）項の何れが１項記載の半導体装置。 （６）半導体基体上に絶縁膜を介して半導体材料からな
    る連続した配線パターンを形成する工程と、該配線Ｉリ
    ーンの所定部分以外の部分を金属層で被覆する工程と、
    熱処理を行なって該金属層を構成する金属と前記配線ノ
    リーンを構成する半導体材料とを反応させることにより
    、−１配線ツリー７のうちの前記所定部分以外の部分を
    前記半導体材料め金属化合物に転化する工程とを具備し
    たことを特徴とする半導体装置の製造方法。
JP56099357A 1981-06-26 1981-06-26 半導体装置およびその製造方法 Pending JPS582068A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56099357A JPS582068A (ja) 1981-06-26 1981-06-26 半導体装置およびその製造方法
DE3223858A DE3223858C2 (de) 1981-06-26 1982-06-25 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US07/147,107 US4954871A (en) 1981-06-26 1988-01-21 Semiconductor device with composite electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56099357A JPS582068A (ja) 1981-06-26 1981-06-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS582068A true JPS582068A (ja) 1983-01-07

Family

ID=14245335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56099357A Pending JPS582068A (ja) 1981-06-26 1981-06-26 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US4954871A (ja)
JP (1) JPS582068A (ja)
DE (1) DE3223858C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59197162A (ja) * 1983-04-22 1984-11-08 Nec Corp 半導体装置
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2562327B1 (fr) * 1984-03-30 1986-06-20 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles des circuits integres cmos
JPH02211651A (ja) * 1989-02-10 1990-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH03120828A (ja) * 1989-10-04 1991-05-23 Nec Corp 半導体装置及びその製造方法
US5468669A (en) * 1993-10-29 1995-11-21 At&T Corp. Integrated circuit fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236477A (en) * 1975-09-17 1977-03-19 Philips Nv Method of producing semiconductor device
JPS55148441A (en) * 1979-05-08 1980-11-19 Seiko Epson Corp Complementary type mos-ic
JPS55160462A (en) * 1979-05-31 1980-12-13 Fujitsu Ltd Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
US3736478A (en) * 1971-09-01 1973-05-29 Rca Corp Radio frequency transistor employing high and low-conductivity base grids
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
JPS55160457A (en) * 1979-03-30 1980-12-13 Toshiba Corp Semiconductor device
JPS56126936A (en) * 1980-03-12 1981-10-05 Toshiba Corp Semiconductor device and production thereof
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
US4488166A (en) * 1980-12-09 1984-12-11 Fairchild Camera & Instrument Corp. Multilayer metal silicide interconnections for integrated circuits
JP2713817B2 (ja) * 1991-06-25 1998-02-16 株式会社テック 用紙巻取装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236477A (en) * 1975-09-17 1977-03-19 Philips Nv Method of producing semiconductor device
JPS55148441A (en) * 1979-05-08 1980-11-19 Seiko Epson Corp Complementary type mos-ic
JPS55160462A (en) * 1979-05-31 1980-12-13 Fujitsu Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59197162A (ja) * 1983-04-22 1984-11-08 Nec Corp 半導体装置
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPH0564456B2 (ja) * 1983-12-20 1993-09-14 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
DE3223858A1 (de) 1983-01-13
US4954871A (en) 1990-09-04
DE3223858C2 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
JP2569327B2 (ja) シリコンベースの半導体装置のためのコンタクト構造
US5268590A (en) CMOS device and process
JPH0564456B2 (ja)
JPH0456325A (ja) 半導体装置およびその製造方法
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
EP0151476B1 (en) A read only memory and a method of manufacturing the same
JPS6349387B2 (ja)
JPS592186B2 (ja) 相補型ｍｏｓ装置
JPS582068A (ja) 半導体装置およびその製造方法
JP3023853B2 (ja) 半導体装置の製造方法
JPH08116057A (ja) 半導体装置のＴｉＮゲート電極の製造方法
JPH0371768B2 (ja)
JP2910839B2 (ja) 半導体装置とその製造方法
JPS59195870A (ja) 半導体装置
JPS61267365A (ja) 半導体装置
JPS62154784A (ja) 半導体装置
JPH05343632A (ja) Ｃｍｏｓ素子と工程
JPS61150376A (ja) 半導体装置
JPH06151742A (ja) 半導体装置およびその製造方法
JP2705092B2 (ja) 半導体装置の製造方法
JPS6243176A (ja) 半導体装置の製造方法
JPH0564469B2 (ja)
JP2000100972A (ja) 半導体装置
JPH03101231A (ja) 半導体装置及びその形成方法