JPH03120828A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03120828A JPH03120828A JP1260416A JP26041689A JPH03120828A JP H03120828 A JPH03120828 A JP H03120828A JP 1260416 A JP1260416 A JP 1260416A JP 26041689 A JP26041689 A JP 26041689A JP H03120828 A JPH03120828 A JP H03120828A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- wiring layer
- conductivity type
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置とその製造方法に関する。
従来半導体基板の上層の一導電型の拡散層と逆導電型の
半導体配線層との接続は、ＰＮ接合の形成を避けるため
にアルミニウム等の金属膜で行なわれている。
半導体配線層との接続は、ＰＮ接合の形成を避けるため
にアルミニウム等の金属膜で行なわれている。
そこで、Ｎ型シリコン基板上に形成されたＰ型拡散層と
Ｎ型多結晶シリコン配線を接続する場合の製造工程を第
２図（ａ）〜（ｄ）を用いて説明する。
Ｎ型多結晶シリコン配線を接続する場合の製造工程を第
２図（ａ）〜（ｄ）を用いて説明する。
まず第２図（ａ）に示すように、Ｎ型シリコン基板１上
に膜厚２０ｎｍ程度のシリコン酸化膜２を形成し、その
上にホトリソグラフィ技術により膜厚４００ｎｍ程度の
Ｎ型多結晶シリコン配線層３を形成して覆った後パター
ン化する。
に膜厚２０ｎｍ程度のシリコン酸化膜２を形成し、その
上にホトリソグラフィ技術により膜厚４００ｎｍ程度の
Ｎ型多結晶シリコン配線層３を形成して覆った後パター
ン化する。
続いて露出しているシリコン酸化膜２を除去する。
次に、シリコンウェーハの全表面にシリコン酸化膜４を
形成し、続いてＮ型シリコン基板１の表面にＢ（ホウ素
）をイオン注入した後アニールする事によりＰ型拡散層
５を形成する。
形成し、続いてＮ型シリコン基板１の表面にＢ（ホウ素
）をイオン注入した後アニールする事によりＰ型拡散層
５を形成する。
次に、第２図（ｂ）に示すように、Ｐ型拡散層５の表面
のコンタクト部６及び隣接するＮ型多結晶シリコン３上
の接続部７を覆っているシリコン酸化膜４を選択的に除
去して開孔部８を形成する。
のコンタクト部６及び隣接するＮ型多結晶シリコン３上
の接続部７を覆っているシリコン酸化膜４を選択的に除
去して開孔部８を形成する。
次に、第２図（Ｃ）に示すようにウェーハの全表面に膜
厚６００ｎｍ程度のアルミニウム膜１０を形成する。
厚６００ｎｍ程度のアルミニウム膜１０を形成する。
最後に、第２図（ｄ）に示すように、開孔部８とその周
辺のシリコン酸化膜４を除いてアルミニウム膜１０をエ
ツチングによるパターン化工程をして、Ｐ型拡散層５の
コンタクト部６とＮ型多結晶シリコン配線層３の接続部
７とを接続するアルミニウム接続配線層１０．を形成し
ている。
辺のシリコン酸化膜４を除いてアルミニウム膜１０をエ
ツチングによるパターン化工程をして、Ｐ型拡散層５の
コンタクト部６とＮ型多結晶シリコン配線層３の接続部
７とを接続するアルミニウム接続配線層１０．を形成し
ている。
この場合に、シリコン酸化膜４上のアルミニウム接続配
線層１０．の被覆長さＤは約０．６μｍ程度である。
線層１０．の被覆長さＤは約０．６μｍ程度である。
上述した従来の半導体装置とその製造方法においては、
拡散層と半導体配線の接続にアルミニウムを用い、この
際目合せバタン化工程とエツチング工程を必要とするの
で製造工程が長くなり、しかも目合せマージンやバタン
細りへの配慮が必要なので高集積化が図りにくい欠点が
あった。
拡散層と半導体配線の接続にアルミニウムを用い、この
際目合せバタン化工程とエツチング工程を必要とするの
で製造工程が長くなり、しかも目合せマージンやバタン
細りへの配慮が必要なので高集積化が図りにくい欠点が
あった。
また、上層に配線を行なうため形成される層間の半導体
絶縁膜は、下層配線がアルミニウムのため４００℃程度
以下の熱処理に押える必要があり、製造プロセスの自由
度が低く、平坦性の確保がむずかしいという欠点があっ
た。
絶縁膜は、下層配線がアルミニウムのため４００℃程度
以下の熱処理に押える必要があり、製造プロセスの自由
度が低く、平坦性の確保がむずかしいという欠点があっ
た。
本発明の目的は、製造工程し易くかつ高集積度の半導体
装置とその製造方法を提供することにある。
装置とその製造方法を提供することにある。
本発明の半導体装置は、一導電型の半導体基板の上層に
選択的に成形され表面の一部にコンタクト部を有する逆
導電型の拡散層と、前記半導体基板の表面に半導体絶縁
膜を介して形成されかつ接続部が前記コンタクト部に隣
接する一導電型の半導体配線層と、前記コンタクト部及
び前記接続部の表面に形成された金属接続配線層とを有
する半導体装置において、前記金属接続配線層が、高融
点金属層で構成されている。
選択的に成形され表面の一部にコンタクト部を有する逆
導電型の拡散層と、前記半導体基板の表面に半導体絶縁
膜を介して形成されかつ接続部が前記コンタクト部に隣
接する一導電型の半導体配線層と、前記コンタクト部及
び前記接続部の表面に形成された金属接続配線層とを有
する半導体装置において、前記金属接続配線層が、高融
点金属層で構成されている。
本発明の半導体装置の製造方法は、一導電型の半導体基
板の上層に選択的に形成された表面の一部にコンタクト
部を有する逆導電型の拡散層と、前記半導体基板の表面
に半導体絶縁膜を介して形成されかつ接続部が前記コン
タクト部に隣接する一導電型の半導体配線層と、前記コ
ンタクト部及び前記接続部を含む開孔部を除いて全表面
を被覆する半導体絶縁膜とを有する半導体ウェーハの前
記開孔部に、選択ＣＶＤ法により高融点金属層の接続配
線層を形成する工程を含んで構成されている。
板の上層に選択的に形成された表面の一部にコンタクト
部を有する逆導電型の拡散層と、前記半導体基板の表面
に半導体絶縁膜を介して形成されかつ接続部が前記コン
タクト部に隣接する一導電型の半導体配線層と、前記コ
ンタクト部及び前記接続部を含む開孔部を除いて全表面
を被覆する半導体絶縁膜とを有する半導体ウェーハの前
記開孔部に、選択ＣＶＤ法により高融点金属層の接続配
線層を形成する工程を含んで構成されている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
工
前述の第２図（ａ）、（ｂ）に示した従来と同一の工程
で、第１図（ａ）、（ｂ）の半導体ウェーハ１１を形成
する。
で、第１図（ａ）、（ｂ）の半導体ウェーハ１１を形成
する。
次に、選択ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉシ１ｏｎ）法によりシリコンを露出した
開孔部８の表面に選択的に膜厚２００ｎｍ程度のタング
ステン接続配線層９を成長する。
Ｄｅｐｏｓｉシ１ｏｎ）法によりシリコンを露出した
開孔部８の表面に選択的に膜厚２００ｎｍ程度のタング
ステン接続配線層９を成長する。
そこで、Ｐ型拡散層５のコンタクト部６とＮ型多結晶シ
リコン配線層３の接続部７は配線される。
リコン配線層３の接続部７は配線される。
この場合、従来あったエツチングによるバタン化工程が
不要となる上シリコン酸化膜４上の多結晶シリコン配線
層３の被覆長ｄは約０．１μｍ程度と短い。
不要となる上シリコン酸化膜４上の多結晶シリコン配線
層３の被覆長ｄは約０．１μｍ程度と短い。
前記実施例ではＰ型拡散層とＮ型多結晶シリコン配線の
接続について述べたが、それぞれ逆の導電型でも勿論、
また同一導電型の拡散層と多結晶シリコン配線層との接
続にも適用できる。
接続について述べたが、それぞれ逆の導電型でも勿論、
また同一導電型の拡散層と多結晶シリコン配線層との接
続にも適用できる。
以上説明したように本発明は、拡散層と半導体配線層の
接続にエツチングによるバタン化工程を要しない選択Ｃ
ＶＤ成長による高融点金属膜を用いるので、従来技術よ
り工程が雁かくなりしかも目合せマージンが不必要なの
で高集積化できる効果がある。
接続にエツチングによるバタン化工程を要しない選択Ｃ
ＶＤ成長による高融点金属膜を用いるので、従来技術よ
り工程が雁かくなりしかも目合せマージンが不必要なの
で高集積化できる効果がある。
また、上層に配線を行なうため形成される層間膜は下層
配線が高融点金属であるために８００°Ｃ〜９００℃程
度の熱処理も許容され、製造プロセスの自由度が高くウ
ェーハ表面の平坦性の確保が容易となる効果がある。
配線が高融点金属であるために８００°Ｃ〜９００℃程
度の熱処理も許容され、製造プロセスの自由度が高くウ
ェーハ表面の平坦性の確保が容易となる効果がある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・Ｎ型シリコン基板、２，４・・・シリコン酸化
膜、３・・・Ｎ型多結晶シリコン配線層、５・・・Ｐ型
拡散層、６・・・コンタクト部、７・・・接続部、８・
・・開孔部、９・・・タングステン接続配線層、１０・
・・アルミニウム膜、１０−、・・・アルミニウム接続
配線層。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・Ｎ型シリコン基板、２，４・・・シリコン酸化
膜、３・・・Ｎ型多結晶シリコン配線層、５・・・Ｐ型
拡散層、６・・・コンタクト部、７・・・接続部、８・
・・開孔部、９・・・タングステン接続配線層、１０・
・・アルミニウム膜、１０−、・・・アルミニウム接続
配線層。
Claims (2)
- （１）一導電型の半導体基板の上層に選択的に成形され
表面の一部にコンタクト部を有する逆導電型の拡散層と
、前記半導体基板の表面に半導体絶縁膜を介して形成さ
れかつ接続部が前記コンタクト部に隣接する一導電型の
半導体配線層と、前記コンタクト部及び前記接続部の表
面に形成された金属接続配線層とを有する半導体装置に
おいて、前記金属接続配線層が、高融点金属層であるこ
とを特徴とする半導体装置。 - （２）一導電型の半導体基板の上層に選択的に形成され
た表面の一部にコンタクト部を有する逆導電型の拡散層
と、前記半導体基板の表面に半導体絶縁膜を介して形成
されかつ接続部が前記コンタクト部に隣接する一導電型
の半導体配線層と、前記コンタクト部及び前記接続部を
含む開孔部を除いて全表面を被覆する半導体絶縁膜とを
有する半導体ウェーハの前記開孔部に、選択ＣＶＤ法に
より高融点金属層の接続配線層を形成する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260416A JPH03120828A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置及びその製造方法 |
| US07/592,689 US5099308A (en) | 1989-10-04 | 1990-10-03 | Semiconductor device having reverse conductivity-type diffusion layer and semiconductor wiring layer connected by metallic connection wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260416A JPH03120828A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120828A true JPH03120828A (ja) | 1991-05-23 |
Family
ID=17347632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260416A Pending JPH03120828A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5099308A (ja) |
| JP (1) | JPH03120828A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980570B2 (en) | 2003-06-05 | 2005-12-27 | Shimadzu Corporation | Solid laser apparatus |
| JP2010182976A (ja) * | 2009-02-06 | 2010-08-19 | Canon Inc | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480580A3 (en) * | 1990-09-10 | 1992-09-02 | Canon Kabushiki Kaisha | Electrode structure of semiconductor device and method for manufacturing the same |
| GB9219268D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Semiconductor device incorporating a contact and manufacture thereof |
| US7103075B2 (en) * | 2003-06-18 | 2006-09-05 | Shimadzu Corporation | Solid laser apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047445A (ja) * | 1983-08-26 | 1985-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6273743A (ja) * | 1985-09-27 | 1987-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS62262458A (ja) * | 1986-05-09 | 1987-11-14 | Seiko Epson Corp | 半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111069A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device |
| JPS582068A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| DE3569172D1 (en) * | 1984-08-23 | 1989-05-03 | Toshiba Kk | Semiconductor memory device having a polycrystalline silicon layer |
| US4712291A (en) * | 1985-06-06 | 1987-12-15 | The United States Of America As Represented By The Secretary Of The Air Force | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs |
-
1989
- 1989-10-04 JP JP1260416A patent/JPH03120828A/ja active Pending
-
1990
- 1990-10-03 US US07/592,689 patent/US5099308A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047445A (ja) * | 1983-08-26 | 1985-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6273743A (ja) * | 1985-09-27 | 1987-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS62262458A (ja) * | 1986-05-09 | 1987-11-14 | Seiko Epson Corp | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980570B2 (en) | 2003-06-05 | 2005-12-27 | Shimadzu Corporation | Solid laser apparatus |
| JP2010182976A (ja) * | 2009-02-06 | 2010-08-19 | Canon Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5099308A (en) | 1992-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62156869A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH03120828A (ja) | 半導体装置及びその製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JP4011690B2 (ja) | 半導体装置の製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JP3949311B2 (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPH0294456A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS60210838A (ja) | 半導体のメタライズ方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPH0324066B2 (ja) | ||
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JPS58121677A (ja) | 半導体装置 | |
| JPS62133765A (ja) | 半導体装置の製造方法 | |
| JPH05335297A (ja) | 半導体装置の製造方法 | |
| JPH03156959A (ja) | 半導体装置の製造方法 | |
| JPS63318780A (ja) | 半導体装置およびその製造方法 | |
| JPS6115589B2 (ja) | ||
| JPH0834219B2 (ja) | 半導体装置の製造方法 |