JPS581542B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS581542B2 JPS581542B2 JP49030903A JP3090374A JPS581542B2 JP S581542 B2 JPS581542 B2 JP S581542B2 JP 49030903 A JP49030903 A JP 49030903A JP 3090374 A JP3090374 A JP 3090374A JP S581542 B2 JPS581542 B2 JP S581542B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- manufacturing
- semiconductor integrated
- layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は電気的に良好な電極接触及び配線を得ることが
できる半導体集積回路の製造方法に関するものである。
できる半導体集積回路の製造方法に関するものである。
従来のこの種の配線は第１図に示す如く、拡散層４に対
し直線配線メタルのアルミニウム１を接触させて電極取
り出しおよび配線としていた。
し直線配線メタルのアルミニウム１を接触させて電極取
り出しおよび配線としていた。
ところで接触箇所７に対してはアルミメタルとシリコン
の熱処理合金化の際に接触部から接合付近に向かい異常
に反応が進み、しばしば接合劣化および接合リーク現象
を起こしていた。
の熱処理合金化の際に接触部から接合付近に向かい異常
に反応が進み、しばしば接合劣化および接合リーク現象
を起こしていた。
特に最近の集積回路が大規模集積化に進んでいる傾向が
あるときパターンを縮小化するため接合深さは浅《なり
、上記の欠点は一層重犬な問題となる。
あるときパターンを縮小化するため接合深さは浅《なり
、上記の欠点は一層重犬な問題となる。
さらに、たとえばＭＯＳ型集積回路においては、非動作
領域の絶縁膜は寄生効果を防ぐため動作領域より相当厚
くする必要があり、したがってアルミニウム配線メタル
１と拡散層との間の段差が太き《なる。
領域の絶縁膜は寄生効果を防ぐため動作領域より相当厚
くする必要があり、したがってアルミニウム配線メタル
１と拡散層との間の段差が太き《なる。
そのため、従来ではしばしば段差の肩８においてアルミ
配線メタル１が切れるという不良の原因となった。
配線メタル１が切れるという不良の原因となった。
本発明は半導体集積回路においてアルミニウム配線メタ
ルの下に導電性を有する多結晶シリコンを敷くことを特
徴とし、その目的はアルミニウム配線メタルと拡散層と
の接触箇所での直接接触による接合劣化を防止し、更に
絶縁膜の段差の肩部での配線の段切れを改善することを
目的とするところにある。
ルの下に導電性を有する多結晶シリコンを敷くことを特
徴とし、その目的はアルミニウム配線メタルと拡散層と
の接触箇所での直接接触による接合劣化を防止し、更に
絶縁膜の段差の肩部での配線の段切れを改善することを
目的とするところにある。
第１図は従来の方法による半導体集積回路の構造の断面
図である。
図である。
第１図において、１はアルミニウムメタル、２は気相成
長絶縁膜、３は多結晶シリコンゲート電極、４は拡散層
、５は熱酸化絶縁膜、６はシリコン基板、７はアルミメ
タルと拡散層の接触部、８は絶縁膜段差の肩部、９は導
電性多結晶シリコンである。
長絶縁膜、３は多結晶シリコンゲート電極、４は拡散層
、５は熱酸化絶縁膜、６はシリコン基板、７はアルミメ
タルと拡散層の接触部、８は絶縁膜段差の肩部、９は導
電性多結晶シリコンである。
ここにおいて拡散層４は通常の拡散層のみならずイオン
打込層とも含む浅い不純物変換層を意味する。
打込層とも含む浅い不純物変換層を意味する。
従来方法による半導体集積回路の製造工程を簡単に説明
する。
する。
まず基板６を全面酸化し、デバイスを形成する部分を選
択エッチングした後に薄い熱酸化膜および多結晶シリコ
ン膜を全面に連続形成する。
択エッチングした後に薄い熱酸化膜および多結晶シリコ
ン膜を全面に連続形成する。
つぎに多結晶シリコンゲート電極３の形状となるように
多結晶シリコン膜および薄い熱酸化膜を連続して選択エ
ッチングして不純物拡散すべき領域すなわち拡散層４の
表面を露出する。
多結晶シリコン膜および薄い熱酸化膜を連続して選択エ
ッチングして不純物拡散すべき領域すなわち拡散層４の
表面を露出する。
そして３および４に同時に不純物拡散を行い全面に気相
成長膜２を付着する。
成長膜２を付着する。
その後配線用の接触部７の選択エッチングを行い配線用
アルミニウムメタル１の全面蒸着および選択エッチング
により第１図に示す最終構造となる。
アルミニウムメタル１の全面蒸着および選択エッチング
により第１図に示す最終構造となる。
つぎに本発明にか〜る構成の実施例を第２図に示し、そ
の構成工程を簡単に示す。
の構成工程を簡単に示す。
第２図において第１図と同じ部分は第１図と同じ符号を
もって示す。
もって示す。
すでに述べたごとぎ従来法の工程を経て気相成長絶縁膜
を全面につけ、接触部の穴開けをした後、全面に導電性
の多結晶シリコンおよびアルミ配線メタルを重ねて付け
る。
を全面につけ、接触部の穴開けをした後、全面に導電性
の多結晶シリコンおよびアルミ配線メタルを重ねて付け
る。
しかる後、ホトレジストをマスクとしてアルミメタルを
配線パターンにエッチングし、更にホトレジストおよび
アルミメタルをマスクとして導電性多結晶シリコンをエ
ッチングする。
配線パターンにエッチングし、更にホトレジストおよび
アルミメタルをマスクとして導電性多結晶シリコンをエ
ッチングする。
この後は従来方法通りレジストを剥離し、適当なアルミ
メタルとシリコンの合金化処理を行ない第２図の構造が
形成される。
メタルとシリコンの合金化処理を行ない第２図の構造が
形成される。
この結果、第１図における８０箇所の不良は改善される
。
。
また第３図は接合部の逆方向特性を本発明にがかる方法
と従来の方法について比較して示したものである。
と従来の方法について比較して示したものである。
この場合、接合深さは１μ、アルミメタル合金処理は、
５００℃ＩＯ分、アルミメタル下の導電性多結晶シリコ
ン層の厚さは３０００人である。
５００℃ＩＯ分、アルミメタル下の導電性多結晶シリコ
ン層の厚さは３０００人である。
第３図において、■は従来方法による結果、＠は本方法
による結果である。
による結果である。
第３図に示す通り接合劣化が極めて改善されることがわ
かる。
かる。
以上説明したごとく本発明にかへる方法によると、アル
ミメタルの下には導電性を有する多結晶シリコンがあり
、アルミメタルとの段切れを補うことができる。
ミメタルの下には導電性を有する多結晶シリコンがあり
、アルミメタルとの段切れを補うことができる。
さらに多結晶シリコンとアルミメタルとの間の接着性が
良いことがら一層肩部８での段切れの防止効果が得られ
る。
良いことがら一層肩部８での段切れの防止効果が得られ
る。
以上の説明はＭＯＳ型集積回路を例にとって説明したが
、本方法は接合の浅い、表面段差の大きい半導体集積回
路の配線構造として大きな利点を有することは勿論であ
る。
、本方法は接合の浅い、表面段差の大きい半導体集積回
路の配線構造として大きな利点を有することは勿論であ
る。
第１図は従来方法によるＭＯＳ型構造の断面図であり、
第２図は本発明にか〜る方法による実施例、第３図は本
発明にか〜る方法によって得られた半導体集積回路の接
合部の逆方向特性を従来方法によるものと比較して示し
た図表である。 １・・・・・・アルミニウムメタル、２−・・・・・気
相成長絶縁膜、３・・・−・・多結晶シリコンゲート電
極、４・・・・・・拡散層、５・・・・・・熱酸化絶縁
膜、６・・・・・・基板、７・・・・・・アルミメタル
と拡散層接触部、８・・・・・・絶縁膜段差肩部、９・
・・・・・導電性多結晶シリコン。
第２図は本発明にか〜る方法による実施例、第３図は本
発明にか〜る方法によって得られた半導体集積回路の接
合部の逆方向特性を従来方法によるものと比較して示し
た図表である。 １・・・・・・アルミニウムメタル、２−・・・・・気
相成長絶縁膜、３・・・−・・多結晶シリコンゲート電
極、４・・・・・・拡散層、５・・・・・・熱酸化絶縁
膜、６・・・・・・基板、７・・・・・・アルミメタル
と拡散層接触部、８・・・・・・絶縁膜段差肩部、９・
・・・・・導電性多結晶シリコン。
Claims (1)
- １ 一導電形の半導体基板の主表面中に形成された該基
板と逆導電形の浅い不純物変換層の一部から、金属材料
によってオーミツク電極が導出される半導体装置の製造
方法であって、少なくとも前記不純物変換層のオーミツ
ク電極形成面に、基板と同一主成分から成る薄い多結晶
半導体層を被着し、該半導体層に不縣物をドープして導
電性化した後、該薄い導電性多結晶半導体層上に配線材
として金属層を被着形成することを特徴とする半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49030903A JPS581542B2 (ja) | 1974-03-20 | 1974-03-20 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49030903A JPS581542B2 (ja) | 1974-03-20 | 1974-03-20 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50125683A JPS50125683A (ja) | 1975-10-02 |
| JPS581542B2 true JPS581542B2 (ja) | 1983-01-11 |
Family
ID=12316671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49030903A Expired JPS581542B2 (ja) | 1974-03-20 | 1974-03-20 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581542B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115979A (ja) * | 1974-07-31 | 1976-02-07 | Hitachi Ltd | Handotaisochinodenkyokukeiseiho |
| JPS58190061A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | アモルファスシリコン半導体装置 |
| JPS6197844U (ja) * | 1985-07-18 | 1986-06-23 |
-
1974
- 1974-03-20 JP JP49030903A patent/JPS581542B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50125683A (ja) | 1975-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPH07161762A (ja) | 半導体デバイス | |
| US4343078A (en) | IGFET Forming method | |
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0127589B2 (ja) | ||
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JP2568854B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS641064B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JPS6134255B2 (ja) | ||
| JPS6128231B2 (ja) | ||
| JPS58162064A (ja) | 半導体装置の製造方法 | |
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPH01270270A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS61268064A (ja) | 半導体装置の製造方法 |