JPS5846846B2

JPS5846846B2 - ハンドウタイソウチノセイゾウホウホウ

Info

Publication number: JPS5846846B2
Application number: JP8333175A
Authority: JP
Inventors: 正池田; 真中瀬
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1975-07-07
Filing date: 1975-07-07
Publication date: 1983-10-19
Also published as: JPS526467A

Description

【発明の詳細な説明】この発明は半導体装置の製造方法に係り、特にリフトオ
フ法による金属膜電極および配線の微細パターニングの
方法に関する。

高周波トランジスタや集積回路等において、Ａ７膜を微
細にパターニングして電極、配線を形成する方法として
、いわゆるリフトオフ法と呼ばれるものが知られている
。

これは、Ａｌ蒸着前に基板表面の電極部、配線部以外
の個所にレジスト膜を厚くつげ、Ａ７蒸着膜をつげたと
き、それがレジスト膜周辺の段差で断切れをおこすよう
にして、レジスト膜を除去することでＡ７膜を所望の電
極、配線にパターニングするものである。

この場合、Ａｔ膜のパターニングを確実にするためには
、レジスト膜にオーババングを形成し、確実にＡｔ膜に
断切れをおこさせることが必要である。

そのため、従来はレジスト膜の下地に化学蒸着法による
ＣＶＤ酸化膜や多結晶シリコン膜をスペーサとして介在
させる方法が行われている。

第１図ａ −ｆはＣＶＤ酸化膜をスペーサとした場合の
リフトオフ法によるＡＡ膜パターニングの一例の工程を
示したものである。

ａはｐ型Ｓｉ基板１上のフィールド酸化膜２を選択エツ
チングして例えば熱拡散によりｎ層３を形成した状態を
示している。

この後、ｂに示すように全面にＣＶＤ酸化膜４をデポジ
ットし、次いでこのＣＶＤ酸化膜４０表面に、Ｃに示す
ように電極形成部以外の個所にレジスト膜５を形成する
。

そして、レジスト膜５をマスクとして、ｄに示すように
ＣＶＤ酸化膜４をエツチングしてｎ層３表面を露出させ
ると同時にレジスト膜５にオーババングを形成する。

その後、ｅに示すようにＡｔ膜６を蒸着すると、レジス
ト膜５のオーババング部でＡｔ膜６は不連続となり、こ
れをレジスト除去液に浸すことにより、ｆに示すように
レジスト膜５と同時に不要なＡｔ膜が除かれ、ｎ層３と
コンタクトする所望の電極パターンが得られることにな
る。

ところが、この方法ではｄから明らかなようにＣＶＤ酸
化膜４のエツチング時にフィールド酸化膜２もエツチン
グされ易く、ｎ層３に対するコンタクトホールがａの状
態より大きくなり易い。

このことは特に、高周波トランジスタの工□ツタのよう
に拡散層が薄く、従って横方向拡散が小さく、かつ拡散
窓をそのままコンタクトホールとする場合等には、ｄに
示したようにｐ型Ｓｉ基板１まで露出してしまい、これ
にＡｔ蒸着を行うと完全にｐｎ接合が短絡するという不
都合が生じることを意味する。

ｐｎ接合が上述し、かつ図に示したように完全に短絡し
ないとしても、耐圧不良が生じて歩留りは低いものとな
る。

ＣＶＤ酸化膜の代りに多結晶シリコン膜をスペーサとし
て用いれば、酸化膜とシリコン膜のエツチングに対する
特性の違いから、フィールド酸化膜をエツチングするこ
となく、多結晶シリコン膜を除去してコンタクトホール
を形成することができる。

しかし、この場合には第１図ｄに示すようにｎ層３０表
面を、エツチングすることなく確実に露出させることが
困難で、多結晶シリコン膜を完全にエツチング除去しよ
うとするとｎ層３０表面もわずかにエツチングしなげれ
ばならない。

このため、特にｎ層３が高周波トランジスタにおけるエ
ミツタ層のように薄い拡散層である場合には、その表面
部の抵抗が高くなって高周波特性に悪影響を与える結果
になる。

この発明は上記した点に鑑みてなされたもので、多結晶
シリコン膜をスペーサとしてレジスト膜にオーババング
を形成し、いわゆるリフトオフ法により電極、配線パタ
ーンを得る方法であって、かつ前述したような素子特性
の劣化をもたらさないようにした半導体装置の製造方法
を提供するものである。

以下実施例を用いてこの発明の詳細な説明する。

第２図ａ −ｇはその一実施例の工程図である。

ａはｐ型Ｓｉ基板１１上のフィールド酸化膜１２を選択
エツチングして、例えば熱拡散によりｎ層１３を形成し
た状態を示している。

この後、ｂに示すように、全面に不純物として例えばリ
ンをドープした多結晶シリコン膜１４をデポジットする
。

この時、熱処理を行って多結晶シリコン膜１４からリン
を拡散させればｎ層１３０周辺にｎ層１３′が形成され
る。

その後、多結晶シリコン膜１４０表面の電極および配線
形成部以外の個所に、Ｃに示すようにホトレジスト膜１
５を形成し、このホトレジスト膜１５をマスクとしてフ
レオンガス・プラズマにより、ｄに示すように多結晶シ
リコン膜１４をエツチングする。

この場合、図から明らかなように、多結晶シリコン膜１
４は電極および配線の一部として使うため全部エツチン
グせず、最低１０００Ａは残しておく。

例えば２μ、厚さ１μのＡｔ膜をパターニングするには
、多結晶シリコン膜１４のエツチング厚さを最低０．３
〜０．５μ必要とするので、１００ＯＡ残すためには初
めにデポジットする多結晶シリコン膜１４の厚さとして
０．４〜０．６μ必要とすることになる。

このようにして、ホトレジスト膜１５にオーババングを
形成した後、ｅに示すようにＡｔ膜１６を全面に蒸着す
ると、図のようにホトレジスト膜１５のオーババング部
でＡｔ膜１６は不連続になる。

そこで、レジスト除去液に浸してホトレジスト膜１５を
溶解すると同時にミ例えば超音波振動を与えると、不要
な部分のＡ７膜１６はリフトオフされ、ｆに示すように
ｎ層１３の取出し電極その他必要な配線となるＡｔ膜パ
ターンが得られる。

最後に、残されたＡｔ膜１６をマスクとして、フレオン
ガス・プラズマにより多結晶シリコン膜１４をエツチン
グすれば、ｇに示すようにセルファラインによってＡＡ
Ａｔ６に下地として多結晶シリコン膜１４が設けられた
電極および配線パターンが完成する。

以上のように、この発明においてはレジスト膜にオーバ
バングを形成するためのスペーサとして多結晶シリコン
膜を用いること、そしてその多結晶シリコン膜には不純
物をドープしておき、オーババング形成時にその多結晶
シリコン膜を全部除去せずに残し、電極および配線の一
部として使用するようにしたことが特徴である。

従って、第１図ａ −ｆで説明した、ＣＶＤ酸化膜をス
ペーサとした場合のようにコンタクトホールの広がりお
よびそれに伴５ｐｎ接合の短絡事故等が防止される。

例えば、第２図ａの段階で、フィールド酸化膜１２にあ
げた窓にｐ型Ｓｉ基板１１０表面が露出する状態、即ち
第１図ｄのような状態にあったとしても、その部分は多
結晶シリコン膜１４からのリン拡散によりｎ型に反転さ
れ、その多結晶シリコン膜をそのままｎ層１３のコンタ
クト電極として用いるので、ｐｎ接合の短絡という事態
は確実に防止される。

なお、第２図ａではｎ層１３を熱拡散により形成したが
、この熱拡散の工程を省略し、第２図すの状態での多結
晶シリコン膜１４がらの不純物拡散だけを利用しても勿
論よい。

また、従来の不純物を含まない多結晶シリコン膜をスペ
ーサとして用いる方法でも、ＣＶＤ酸化膜の場合と同様
、その多結晶シリコン膜を全部除去しなげればならない
ため、コンタクト部の露出部までエツチングが進行し、
抵抗値が増大するという問題があったが、この発明では
この問題も解決される。

そして、不純物をドープした多結晶シリコン膜を電極の
一部あるいは拡散源として用いる従来技術のメリットは
そのまま生かされ、工程的にも従来のリフトオフ法に比
べて何ら複雑になることなく、高周波トランジスタや集
積回路等の微細な電極および配線パターンを信頼性よく
作ることができる。

なお、不純物をドープした多結晶シリコン膜とＣＶＤ酸
化膜の２層構造を利用し、上部のＣＶＤ酸化膜上のレジ
スト膜にＣＶＤ酸化膜のみをエツチングすることでオー
バハングを形成し、多結晶シリコン膜を残すようにして
もよい。

これは例工ばバイポーラトランジスタのエミッタ、ベー
スのように互いに逆導電型の層が表面に共存し、それぞ
れコンタクト電極取出しをしなげればならない場合等に
有効である。

即ち、フィールド酸化膜におけるコンタクトホールの広
がりが問題となるエミッタ部については、上記２層構造
によるリフトオフを行い、ベース部はＣＶＤ酸化膜のみ
の従来の構造でリフトオフを行うようにする。

その一例の工程を第３図ａ −ｇを用いて説明する。

ａはコレクタ領域となるｎ型Ｓｉ基板２１にｐ型のベー
ス領域２２、ｎ型のエミッタ領域２３を設け、表面のフ
ィールド酸化膜２４にエミッタ電極部のコンタクトホー
ルをあげた後、全面に例えばリンをドープした多結晶シ
リコン膜２５をデポジットした状態である。

２６はコレクタ電極取出しのためのｎ十型層である。

この状態で必要ならば熱処理を行い、多結晶シリコン膜
２５のリンを拡散した後、ｂに示すように多結晶シリコ
ン膜２５を工□ツタ電極部を残してエツチング除去する
。

そして、Ｃに示すようにフィールド酸化膜２４に、ベー
スおよびコレクタ電極取出し用のコンタクトホールを設
げた後、ｄに示すように全面にＣＶＤ酸化膜２７を被覆
する。

その後、ｅに示すように、電極形成部以外の個所にホト
レジスト膜２８をつげ、これをマスクとしてＣＶＤ酸化
膜２７をエツチングして、ホトレジスト膜２８にオーバ
ハングを形成する。

この時、ベース、コレクタのコンタクトホールがＣの状
態より若干広がっても、エミッタの場合に比べてフィー
ルド酸化膜の重なりを大きくしておくことができるため
問題ない。

また、エミッタ部は電極の下地となる多結晶シリコン膜
２５が残されており、先の実施例と同様、エミッタ接合
の短絡事故をおこすおそれはない。

そして、この後、ｆに示すように全面にＡｔ膜２９を蒸
着すると、ホトレジスト膜２８のオーバハング部で不連
続となり、これをレジスト除去液に浸すことになり、不
要なＡ７膜を除去して、ｇに示すようなＡｌ膜電極パタ
ーンが形成されることになる。

この発明は上記実施例に限られるものではなく、その趣
旨を逸脱しない範囲で種々変形実施し得るものである。

【図面の簡単な説明】

第１図ａ −ｆは従来のリフトオフ法によるＡｌ膜、
ｏターニングの一例の工程を説明するための図、第２図
ａ −ｇはこの発明の一実施例のＡｔ膜パターニングの
工程を説明するための図、第３図ａ〜ｇはこの発明の変
形例のＡ７膜パターニングの工程を説明するための図で
ある。１１・・・ｐ型Ｓｉ基板、１２・・・フィールド酸化膜
、１３．１３’・・・ｎ層、１４・・・リンドープ多結
晶シリコン膜、１５・・・ホトレジスト膜、１６・・・
Ａｌ膜。

Claims

【特許請求の範囲】

１半導体基板上のフィールド酸化膜を選択エツチング
して所定領域の半導体表面を露出させる工程と、この工
程後金面に不純物をドープした多結晶シリコン膜を形成
する工程と、前記多結晶シリコン膜の電極および配線と
なる部分以外の表面にレジスト膜を被覆し、このレジス
ト膜をマスクとしてプラズマにより前記多結晶シリコン
膜を所定厚残してエツチングする工程と、この工程後金
面に金属膜を被着形成し、前記レジスト膜を除去するこ
とにより金属膜の電極および配線を形成する工程と、前
記電極および配線をマスクとして前記多結晶シリコン膜
をエツチング除去する工程とを備えたことを特徴とする
半導体装置の製造方法。