JPS58139468A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS58139468A JPS58139468A JP57234886A JP23488682A JPS58139468A JP S58139468 A JPS58139468 A JP S58139468A JP 57234886 A JP57234886 A JP 57234886A JP 23488682 A JP23488682 A JP 23488682A JP S58139468 A JPS58139468 A JP S58139468A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- rim
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（従 来 技 術〕
本発明は半導体本体を具える半導体装置であって、この
半導体本体には、この半導体本体の表面上に存在する絶
縁層内の孔の区域に位置する回路素子と、少くとも部分
的に前記の絶縁層上に位置する相互接続パターンとを設
けた半導体装置に関するものである。
半導体本体には、この半導体本体の表面上に存在する絶
縁層内の孔の区域に位置する回路素子と、少くとも部分
的に前記の絶縁層上に位置する相互接続パターンとを設
けた半導体装置に関するものである。
本発明は更に上述した種類の半導体装置の製造方法にも
関するものである。
関するものである。
回路素子は一般に集積回路の一部を形成し、（バイポー
ラ或いはユニポーラ）トランジスタや例えば抵抗とする
ことができる。
ラ或いはユニポーラ）トランジスタや例えば抵抗とする
ことができる。
回路素子として１０Ｂ ）ランジスタを有する前述した
ｌ１ｌｌ順の半導体装置は既知であり、米国特許第８．
６９９，６４６号明細書に記載されている。この米国特
許明細書に記載されている装置はＭＯＳトランジスタの
ソース或いはドレイン領域に対し１厚肉の酸化物（フィ
ールド酸化物）の層上に設けられた珪素のパターンを有
している。トラン２スタの区域ではこのフィールド酸化
物に孔があけられており、この孔内では珪素パターンが
延在している。
ｌ１ｌｌ順の半導体装置は既知であり、米国特許第８．
６９９，６４６号明細書に記載されている。この米国特
許明細書に記載されている装置はＭＯＳトランジスタの
ソース或いはドレイン領域に対し１厚肉の酸化物（フィ
ールド酸化物）の層上に設けられた珪素のパターンを有
している。トラン２スタの区域ではこのフィールド酸化
物に孔があけられており、この孔内では珪素パターンが
延在している。
このパターンがソース或いはドレイン領域に接触する区
域ではこのパターンが半導体本体に直接被着されている
。他の区域では（多結晶）珪素がゲート接点として作用
し、薄肉酸化物（ゲート酸化物）の層によって半導体本
体から分離されている。
域ではこのパターンが半導体本体に直接被着されている
。他の区域では（多結晶）珪素がゲート接点として作用
し、薄肉酸化物（ゲート酸化物）の層によって半導体本
体から分離されている。
半導体装置の設計に当っては、同じ表面積で最大数の機
能を実現しつるようにする為に、また回路配置に必曽と
する表面積は小さいから製造上の歩曽りを高める為に、
集積化密度を高めるようにすることを目的としている。
能を実現しつるようにする為に、また回路配置に必曽と
する表面積は小さいから製造上の歩曽りを高める為に、
集積化密度を高めるようにすることを目的としている。
前記の米国特許明細書によるトランジスタにおいては、
例えばトランジスタのソース領域の最小寸法は拡散窓の
寸法によって決まり、この拡散窓の寸法は２種類の公差
に依存する。まず第１に、満足な接点区域を得る為には
、相互接続パターンの材料が最小距離に亘って半導体表
面を被覆するようにする必要がある。この点を達成する
為には、相互接続パターンと、フィールド酸化物内の孔
とを決定するそれぞれのマスクの相対公差を考慮する必
要がある◎ 更に、拡散窓の寸法はこの接点区域とゲート接点との間
の鉛層に依存する。トランジスタの＠造に当っては、ゲ
ート接点に対して多結晶珪素の電極が薄肉の酸化物層上
に設けられ、次にこの電極をマスクとして用いて酸化物
層が除去される。従ってソース領域の接点区域とゲート
接点との間の距離はまず第１に相互接続パターンを決定
するマスクの絶対公差に依存する。その理由は前記の接
点が相互接続パターンから形成される為である。
例えばトランジスタのソース領域の最小寸法は拡散窓の
寸法によって決まり、この拡散窓の寸法は２種類の公差
に依存する。まず第１に、満足な接点区域を得る為には
、相互接続パターンの材料が最小距離に亘って半導体表
面を被覆するようにする必要がある。この点を達成する
為には、相互接続パターンと、フィールド酸化物内の孔
とを決定するそれぞれのマスクの相対公差を考慮する必
要がある◎ 更に、拡散窓の寸法はこの接点区域とゲート接点との間
の鉛層に依存する。トランジスタの＠造に当っては、ゲ
ート接点に対して多結晶珪素の電極が薄肉の酸化物層上
に設けられ、次にこの電極をマスクとして用いて酸化物
層が除去される。従ってソース領域の接点区域とゲート
接点との間の距離はまず第１に相互接続パターンを決定
するマスクの絶対公差に依存する。その理由は前記の接
点が相互接続パターンから形成される為である。
しかしトランジスタの寸法が減少すると、他の公差が影
響する。薄肉酸化物の層を除去する際ゲート電極がこの
層を実際に＠濱しているようにする為には、相互接続パ
ターンを決定するマスクに対する薄肉酸化物を決定する
マスクの相対公差を考慮する必要がある。
響する。薄肉酸化物の層を除去する際ゲート電極がこの
層を実際に＠濱しているようにする為には、相互接続パ
ターンを決定するマスクに対する薄肉酸化物を決定する
マスクの相対公差を考慮する必要がある。
上述した公差は拡散用の孔の寸法を制限し、従ってトラ
ンジスタの寸法を制限する。
ンジスタの寸法を制限する。
更に、半導体装置の製造に際し、バイポーラトランジス
タおよびＭＯＳトランジスタのような異なるトランジス
タを同一の半導体本体に配置することが試みられている
。前記の米国特許明細書においては、多結晶珪素と１０
８）ランジスタのソースおよびドレイン領域との双方に
対しドーピングするのに一方の導電型の不純物が由いら
れている。
タおよびＭＯＳトランジスタのような異なるトランジス
タを同一の半導体本体に配置することが試みられている
。前記の米国特許明細書においては、多結晶珪素と１０
８）ランジスタのソースおよびドレイン領域との双方に
対しドーピングするのに一方の導電型の不純物が由いら
れている。
従ってこの米国特許明細書に示されている装置は一種類
のトランジスタ、この場合同じ導電型（ｐａＩＩＩ１１
２いはｎ１ｌ）の１０３ ）ランジスタを有している。
のトランジスタ、この場合同じ導電型（ｐａＩＩＩ１１
２いはｎ１ｌ）の１０３ ）ランジスタを有している。
本発明の目的は、回路素子の寸法を極めて小さくするこ
とかでき、特にバイポーラトランジスタにおいては実効
的なエミッタ表面を極めて小さくすることができる半導
体装置を提供せんとするにある。本発明の他の目的は、
異なる種類のトランジスタ（バイポーラ或いは二二ボー
ラトランジスタ）を同一の半導体本体内に形成しつる半
導体装置を提供せんとするにある。
とかでき、特にバイポーラトランジスタにおいては実効
的なエミッタ表面を極めて小さくすることができる半導
体装置を提供せんとするにある。本発明の他の目的は、
異なる種類のトランジスタ（バイポーラ或いは二二ボー
ラトランジスタ）を同一の半導体本体内に形成しつる半
導体装置を提供せんとするにある。
本発明は、半導体本体を具える半導体装置であって、こ
の半導体本体には、この半導体本体の表面上に存在する
絶縁層内の孔の区域に位置する回路素子と、少くとも部
分的に前記の絶縁層上に位置する相互接続パターンとを
設けた半導体装置において、前記の相互接続パターンが
少くとも前記の孔の区域でリムを具え、このリムか前記
の相互接続パターンの残部に対して別個に設けであるこ
とを特徴とする。
の半導体本体には、この半導体本体の表面上に存在する
絶縁層内の孔の区域に位置する回路素子と、少くとも部
分的に前記の絶縁層上に位置する相互接続パターンとを
設けた半導体装置において、前記の相互接続パターンが
少くとも前記の孔の区域でリムを具え、このリムか前記
の相互接続パターンの残部に対して別個に設けであるこ
とを特徴とする。
本発明は、相互接続パターンの前記の残部に隣接するリ
ムを、例えばプフズマ腐食或いは反応性イオン腐食のよ
うな異方性腐食技術を用いて得ることができる。このよ
うな技術を用いると、リムを完全に自己整合的に設けつ
る為、前述した公差によりもはや拡散室の寸法を制限し
ない。
ムを、例えばプフズマ腐食或いは反応性イオン腐食のよ
うな異方性腐食技術を用いて得ることができる。このよ
うな技術を用いると、リムを完全に自己整合的に設けつ
る為、前述した公差によりもはや拡散室の寸法を制限し
ない。
これらの技術を用いると、上述したリムの側壁は半導体
表面に対しほぼ直角となり、リムおよびこれにＳ＊する
相互接続パターンの部分の全上側向。が少くとも孔の区
域においてほぼ同一平面となる。リム以外では相互接続
パターンが例えば絶縁材料の８つの層間に埋込んだ多結
晶珪素の層の形態としたＷｋｌｉｌの層を有するように
することができるＯ 本発明による半導体装置の製造方法は、少くとも１つの
孔があけられている絶縁層が表面上に設けられており、
少くともこの孔の縁部まで延在する層パターンが前記の
絶縁層上に形成されている半導体本体を出発部材とし、
次に少くとも孔の区域で前記の半導体本体および前記の
層パターンに層を設け、この層の材料は、異方性腐食処
理を行なうことによりこの材料のリムが半導体材料上で
前記の孔内に残るとともに前記の層パターンの少くとも
一部分に隣接するような材料とすることを特徴とする。
表面に対しほぼ直角となり、リムおよびこれにＳ＊する
相互接続パターンの部分の全上側向。が少くとも孔の区
域においてほぼ同一平面となる。リム以外では相互接続
パターンが例えば絶縁材料の８つの層間に埋込んだ多結
晶珪素の層の形態としたＷｋｌｉｌの層を有するように
することができるＯ 本発明による半導体装置の製造方法は、少くとも１つの
孔があけられている絶縁層が表面上に設けられており、
少くともこの孔の縁部まで延在する層パターンが前記の
絶縁層上に形成されている半導体本体を出発部材とし、
次に少くとも孔の区域で前記の半導体本体および前記の
層パターンに層を設け、この層の材料は、異方性腐食処
理を行なうことによりこの材料のリムが半導体材料上で
前記の孔内に残るとともに前記の層パターンの少くとも
一部分に隣接するような材料とすることを特徴とする。
層パターンの画成後半導体本体にはしばしば柚々の他の
加熱処理が行なわれる為、この層パターンは例えばタン
グステン、モリブデン或いは多結晶珪素のような耐火性
材料より成る層を有するようにするのが好ましい。
加熱処理が行なわれる為、この層パターンは例えばタン
グステン、モリブデン或いは多結晶珪素のような耐火性
材料より成る層を有するようにするのが好ましい。
本発明による半導体装置の鯛造方法の好適例においては
、前記の層パターンが、所定の導電型を決定する不純物
が添加された多結晶半導体材料の層を有し、腐食すべき
前記の材料を半導体材料とし、半導体装置を腐食処理後
に加熱処理し、これにより不純物を半導体本体内に拡散
する。
、前記の層パターンが、所定の導電型を決定する不純物
が添加された多結晶半導体材料の層を有し、腐食すべき
前記の材料を半導体材料とし、半導体装置を腐食処理後
に加熱処理し、これにより不純物を半導体本体内に拡散
する。
この場合、層パターンの部分部分を互いに異なを導電型
とすることにより、異なる導電型の拡散区域を半導体本
体内に形成することができる。このようにすることによ
り、種々の種類のトランジスタや他の半導体素子を同一
の半導体本体内に殻（」ることかできる。
とすることにより、異なる導電型の拡散区域を半導体本
体内に形成することができる。このようにすることによ
り、種々の種類のトランジスタや他の半導体素子を同一
の半導体本体内に殻（」ることかできる。
図面につき本発明を説明する。
ＦＡ向は実際の装置に正比例した寸法で示しであるもの
ではなく、特に厚さ方向の寸法を誇張して示しである。
ではなく、特に厚さ方向の寸法を誇張して示しである。
また同じ導電型の半導体領域には一般に同じ方向の斜線
を付してあり、各面間で対応する部分には一般に同じ符
号を付しである。
を付してあり、各面間で対応する部分には一般に同じ符
号を付しである。
第１および２図の半導体装置ｌはｐ型半導体本体を有し
ており、この半導体本体の表面８に絶縁層重を設ける。
ており、この半導体本体の表面８に絶縁層重を設ける。
この絶縁層４は本桐ではＬＯＯＯ８酸化一層を以って構
成する。この絶縁層４には、回路素子の区域、本例では
ｎ型コレクタ領域６、ｐ型ベース領域７およびｎ型エミ
ッタ領域８を有するバイピーラトランジスタの区域で孔
５（ＩＩＲＩ図＃に照）をあける。この種類の数個のト
ランジスタを、本例ではＬＯＯ０８ＩＩ化物上に部分的
に且つ牛導体表面δ上の孔す内に部分的に位置する相互
接続パターン９．ｌＯにより相互接続することができる
。本例では、この相互＊ｈパターン９．１０は特に、酸
化珪素より成る第１絶縁層ｌ【と、ドーピングされた多
結晶珪素より成る第２層１２と、酸化珪素とすることの
できる絶縁材料の第８層１８とを以って構成された８層
構造体９を有する。本例では多結晶珪素は、第２図の断
面図でみて左側がｐ導電型となっており右側がｎ導電型
となっている。
成する。この絶縁層４には、回路素子の区域、本例では
ｎ型コレクタ領域６、ｐ型ベース領域７およびｎ型エミ
ッタ領域８を有するバイピーラトランジスタの区域で孔
５（ＩＩＲＩ図＃に照）をあける。この種類の数個のト
ランジスタを、本例ではＬＯＯ０８ＩＩ化物上に部分的
に且つ牛導体表面δ上の孔す内に部分的に位置する相互
接続パターン９．ｌＯにより相互接続することができる
。本例では、この相互＊ｈパターン９．１０は特に、酸
化珪素より成る第１絶縁層ｌ【と、ドーピングされた多
結晶珪素より成る第２層１２と、酸化珪素とすることの
できる絶縁材料の第８層１８とを以って構成された８層
構造体９を有する。本例では多結晶珪素は、第２図の断
面図でみて左側がｐ導電型となっており右側がｎ導電型
となっている。
本発明によれば、相互接続パターンは更に、第１図の平
面図で斜ｌ１１１４（ベース接点）、１６（エミッタ接
点）および１７（コレクタ接点）によって示す領域でト
ランジスタに接触するリムｌＯを有する。ベース領域７
は更にベース接点の区域にｐ導電型のベース接点領域１
６を有する。本例では、リムｌＯを、ベース接点１４の
区域でｐ導電型としエミッタ接点１Ｂおよびコレクタ接
点１７の区域でｎ導電型とした多結晶珪素を以って構成
する。本発明によれば、リムｌＯに、半導体本体表面８
に対しほぼ直角とした側＠１８を設け、これらリムｌＯ
の上側面１９と、８層構造体より成る相互接続パターン
の上側表面のうち上記の上側面１９に隣接する部分２０
とをほぼ同一平面に位置させる。
面図で斜ｌ１１１４（ベース接点）、１６（エミッタ接
点）および１７（コレクタ接点）によって示す領域でト
ランジスタに接触するリムｌＯを有する。ベース領域７
は更にベース接点の区域にｐ導電型のベース接点領域１
６を有する。本例では、リムｌＯを、ベース接点１４の
区域でｐ導電型としエミッタ接点１Ｂおよびコレクタ接
点１７の区域でｎ導電型とした多結晶珪素を以って構成
する。本発明によれば、リムｌＯに、半導体本体表面８
に対しほぼ直角とした側＠１８を設け、これらリムｌＯ
の上側面１９と、８層構造体より成る相互接続パターン
の上側表面のうち上記の上側面１９に隣接する部分２０
とをほぼ同一平面に位置させる。
第１および２図に示す半導体装置は以下のようにしてＩ
！ｆｉシつる（第８〜６図８照）。
！ｆｉシつる（第８〜６図８照）。
出発材料はｌ−１００ｇ・Ｃ−の固有抵抗を有するｐ型
基板８とする。次に、既知のようにして、酸化物−窒化
物（例えば５ Ｑ ｎｍの厚さの酸化物の上にａ ｏ
ｎｍの厚さの窒化物を設けたもの）の２重層より成る耐
酸化層によりＬＯＯＯ８ｌ！！！化物絶縁層４内の所望
の孔すの区域で表面８を被覆し、酸化を行なうことによ
りＬＯＯＯ８藪化物絶縁層４を設け、この酸化はこの層
４の厚さが１〜２μｍとなるまで行なう。次に耐酸化層
を除去し、コレクタ領域６を拡散或いはイオン注入によ
り形成する。
基板８とする。次に、既知のようにして、酸化物−窒化
物（例えば５ Ｑ ｎｍの厚さの酸化物の上にａ ｏ
ｎｍの厚さの窒化物を設けたもの）の２重層より成る耐
酸化層によりＬＯＯＯ８ｌ！！！化物絶縁層４内の所望
の孔すの区域で表面８を被覆し、酸化を行なうことによ
りＬＯＯＯ８藪化物絶縁層４を設け、この酸化はこの層
４の厚さが１〜２μｍとなるまで行なう。次に耐酸化層
を除去し、コレクタ領域６を拡散或いはイオン注入によ
り形成する。
最終的なコレクタ領域のドーピングｍ度は約６・ｉｏ１
？燐原子声８とし、このコレクタ領域は２〜６μｍの深
さまで半導体本体中に延在させる。
？燐原子声８とし、このコレクタ領域は２〜６μｍの深
さまで半導体本体中に延在させる。
次に、このようにして形成した半導体装置の表面全体上
に例えば堆積工程により酸化物層ｉｔを設ける。この層
１１の厚さは約０．１５μｍとする。
に例えば堆積工程により酸化物層ｉｔを設ける。この層
１１の厚さは約０．１５μｍとする。
次にごの層１１の上に多結晶珪素の１ｍ１２を堆積する
。この多結晶珪素（この一部が完成半導体装直における
相互接続パターンの一部を構成する）には、多結晶珪素
層１２内にｐ−ｎ接合２」を有するｎ導電型およびｐ導
電型の領域が形成されるようにドーピングする。これら
のドーピングは、非臨界的なマスク工程を用いた拡散或
いはイオン注入により行なうことができる。本例ではこ
のようなｐ−ｎ接合２１をコレクタ領域６上に形成する
。
。この多結晶珪素（この一部が完成半導体装直における
相互接続パターンの一部を構成する）には、多結晶珪素
層１２内にｐ−ｎ接合２」を有するｎ導電型およびｐ導
電型の領域が形成されるようにドーピングする。これら
のドーピングは、非臨界的なマスク工程を用いた拡散或
いはイオン注入により行なうことができる。本例ではこ
のようなｐ−ｎ接合２１をコレクタ領域６上に形成する
。
これにより第８図の装置が得られる０
次に、写真食刻技術によりフォトレジストマスク４７を
設け、相互接続パターンの部分９を画成するようにする
。このマスクの孔の区域において酸化物層１８を例えば
緩衝ＨＦ液内で除去する。
設け、相互接続パターンの部分９を画成するようにする
。このマスクの孔の区域において酸化物層１８を例えば
緩衝ＨＦ液内で除去する。
次に、フォトレジストマスク４７を除去した後、多結晶
珪素の層１ｚおよび酸化珪素の層１１を、残存する酸化
物パターンをマスクとして用いてプラズマ腐食により除
去し、相互接続パターンの部分９を得る。
珪素の層１ｚおよび酸化珪素の層１１を、残存する酸化
物パターンをマスクとして用いてプラズマ腐食により除
去し、相互接続パターンの部分９を得る。
次に、形成すべき接点区域でパターン９の一部２４を広
く覆うｊＪ １ｉ１２． ＄１８（第１ｒｌ！Ｊ参照）
を有スル第２のフォトレジストマスクを設ける。次に、
窓２寡の一部およびパターン９の４１部２４より成る一
室を経てベース領域７を設ける。このベース領域の形成
は、例えば５〜ｌ ＯＫｅＶのエネルギーで１０” Ｉ
Ｑ子／Ｃ−の濃度を有する硼素イオンを注入することに
より行なうことができる。次の加熱処理によりベース領
域を約０．６μｍの厚さとする。イオン注入中、室２８
は一時的に被覆しておく。同様にして、窓３ｚを被覆し
て窒３８の区域に燐をイオン注入或いは拡散することに
よりコレクタ接点領域を設ける。
く覆うｊＪ １ｉ１２． ＄１８（第１ｒｌ！Ｊ参照）
を有スル第２のフォトレジストマスクを設ける。次に、
窓２寡の一部およびパターン９の４１部２４より成る一
室を経てベース領域７を設ける。このベース領域の形成
は、例えば５〜ｌ ＯＫｅＶのエネルギーで１０” Ｉ
Ｑ子／Ｃ−の濃度を有する硼素イオンを注入することに
より行なうことができる。次の加熱処理によりベース領
域を約０．６μｍの厚さとする。イオン注入中、室２８
は一時的に被覆しておく。同様にして、窓３ｚを被覆し
て窒３８の区域に燐をイオン注入或いは拡散することに
よりコレクタ接点領域を設ける。
上述したのとわずかに異なる方法では、耐酸化層を直ち
に除去せず、コレクタ領域６を、この耐酸化層を経るイ
オン注入およびその次の拡散により形成し、その後、室
雪２，２δを被覆しないようにしたマスクによりベース
領域およびコレクタ接点領域の区域でこの耐酸化層＆：
窓を形成する。層１１、１ｇ、 ｔａを成長させた後、
特に層１１およびｔｇをプラズマ腐食することによりパ
ターン９を形成する。このようにすると、耐酸化層の窒
化物がプラズマ腐食処理に対する腐食ストッパとじて次
に第４図の半導体装置に、ドーピングされていない多結
晶珪素より成る約ｏ、１μｍの厚さの層２５を被覆する
ｅ＠５図参照）。次に、このようにして得た多結晶珪素
層２Ｂの大部分を、異方性腐食により、例えばトンネル
リアクタ内で塩素或いは塩素化合物を含有する混合気体
中で形成されたプラズマの成分にこの多結晶珪素層を接
触させることにより除去する。層８５はエピタキシアル
成長により得ることもでき、この場合珪素は、パターン
９の区域で多結晶珪素の形態で、半導体表面８上では単
結晶の形態で成長する。
に除去せず、コレクタ領域６を、この耐酸化層を経るイ
オン注入およびその次の拡散により形成し、その後、室
雪２，２δを被覆しないようにしたマスクによりベース
領域およびコレクタ接点領域の区域でこの耐酸化層＆：
窓を形成する。層１１、１ｇ、 ｔａを成長させた後、
特に層１１およびｔｇをプラズマ腐食することによりパ
ターン９を形成する。このようにすると、耐酸化層の窒
化物がプラズマ腐食処理に対する腐食ストッパとじて次
に第４図の半導体装置に、ドーピングされていない多結
晶珪素より成る約ｏ、１μｍの厚さの層２５を被覆する
ｅ＠５図参照）。次に、このようにして得た多結晶珪素
層２Ｂの大部分を、異方性腐食により、例えばトンネル
リアクタ内で塩素或いは塩素化合物を含有する混合気体
中で形成されたプラズマの成分にこの多結晶珪素層を接
触させることにより除去する。層８５はエピタキシアル
成長により得ることもでき、この場合珪素は、パターン
９の区域で多結晶珪素の形態で、半導体表面８上では単
結晶の形態で成長する。
異方性腐食処理（プラズマ腐食或いは反応性イオン腐食
）の結果、前記の層！６のリム１０のみが残る（第１お
よび６図参照）。異方性腐食処理の結果、これらのリム
は表面８に対しはば直角な側４１１１８と、パａ −ン
９ （Ｆ）隣接部分の上＠［ｌ１２０とほぼ同一平面に
位置する上側面１９とを有するようになる。実際には、
上側面ｉｏと上＠１１０１９との間にわずかなレベル差
が生じるおそれかある。
）の結果、前記の層！６のリム１０のみが残る（第１お
よび６図参照）。異方性腐食処理の結果、これらのリム
は表面８に対しはば直角な側４１１１８と、パａ −ン
９ （Ｆ）隣接部分の上＠［ｌ１２０とほぼ同一平面に
位置する上側面１９とを有するようになる。実際には、
上側面ｉｏと上＠１１０１９との間にわずかなレベル差
が生じるおそれかある。
その塩出は、層２Ｓをリム１０以外で完全に除去する為
に腐食処理を幾分長く続ける為である。リムｌＯは多結
晶珪素の層１２よりも厚肉である。
に腐食処理を幾分長く続ける為である。リムｌＯは多結
晶珪素の層１２よりも厚肉である。
約１０００’Ｃでの次の加熱処理により、第６図に矢印
型６で１１１図的に示すようにｎ型およびｐ型不純物を
多結晶珪素層１２からリムｌｏを経て半導体本体内に拡
散させる。この拡散によりエミッタ領域８およびベース
接点領域１５が形成され、この拡散後、リムｌＯはその
下の半導体領域およびこれらりムに隣接する多結晶珪素
層１２の部分と同じ導電型を有するようになる。従って
、多結晶珪素層１ｍはリムｌＯに対して均一なドーピン
グ劇とみなすことができ、このリムにおいて不純物のド
ーピング濃度が傭＠ ｌ ｇに向う方向で減少する拡散
形態が得られる。これにより第２図に示す装置が得られ
る。
型６で１１１図的に示すようにｎ型およびｐ型不純物を
多結晶珪素層１２からリムｌｏを経て半導体本体内に拡
散させる。この拡散によりエミッタ領域８およびベース
接点領域１５が形成され、この拡散後、リムｌＯはその
下の半導体領域およびこれらりムに隣接する多結晶珪素
層１２の部分と同じ導電型を有するようになる。従って
、多結晶珪素層１ｍはリムｌＯに対して均一なドーピン
グ劇とみなすことができ、このリムにおいて不純物のド
ーピング濃度が傭＠ ｌ ｇに向う方向で減少する拡散
形態が得られる。これにより第２図に示す装置が得られ
る。
層１８は所望に応じ相互接続パターンの部分９において
省略することもできる。この構成を第７図に示す。この
第７図には集積回路に用いる抵抗が１ｈ１１ｏで示しで
ある。この場合、パターン９は孔５のＩｄＩＩＩＯ１！
ｌに絶縁層ｌｌおよび本例の場合ｐ導電撤とした多結晶
珪素の層ｔｇを有する。リムｌＯは接点領域１５を経て
ｐ型の高オーム抵抗領域７と接触する。この領域７はベ
ースのイオン注入と同時に設けられ、この場合抵抗領域
として作用する。
省略することもできる。この構成を第７図に示す。この
第７図には集積回路に用いる抵抗が１ｈ１１ｏで示しで
ある。この場合、パターン９は孔５のＩｄＩＩＩＯ１！
ｌに絶縁層ｌｌおよび本例の場合ｐ導電撤とした多結晶
珪素の層ｔｇを有する。リムｌＯは接点領域１５を経て
ｐ型の高オーム抵抗領域７と接触する。この領域７はベ
ースのイオン注入と同時に設けられ、この場合抵抗領域
として作用する。
他の符号は前述した例に示される同一符号の意味と同じ
意味を有している。
意味を有している。
本発明による他のバイポーラトランジスタの一造方法を
第８〜１８図に示す。第８図はｎｍコレクタ領域６の一
部を示す。このコレクタｌ１ｊｔＧには個別のトランジ
スタの場合のように半導体本体の下側で接点を形成する
ことができ、或いは集積回路の場合のように後の工程で
接点を形成することができる。集積回路の場合には、こ
のような領域６は一般にｐ型基板上に成長されたエピタ
キシアル層の互いに絶縁された部分を以って構成される
。
第８〜１８図に示す。第８図はｎｍコレクタ領域６の一
部を示す。このコレクタｌ１ｊｔＧには個別のトランジ
スタの場合のように半導体本体の下側で接点を形成する
ことができ、或いは集積回路の場合のように後の工程で
接点を形成することができる。集積回路の場合には、こ
のような領域６は一般にｐ型基板上に成長されたエピタ
キシアル層の互いに絶縁された部分を以って構成される
。
半導体本体の表面８には窒化珪素の層ｚ７と、シリカ層
ｉｔと、耐火金属、例えばモリブデンの鳩１２とを順次
に被覆するＣ第８図参照）。
ｉｔと、耐火金属、例えばモリブデンの鳩１２とを順次
に被覆するＣ第８図参照）。
次に酸化物およびモリブデンの２１１Ｍ １１．１２を
プラズマ腐食によりパターン化する６、次に、第１図に
おける窓２２．２８に匹敵する比較的本なっている窓を
有するマスクを用いて窒化物に孔を形成し、これにより
ベース窓およびコレクタ接点窓を画成する。次に、ベー
ス窓を経て拡散或いはイオン注入することによりｐ型ベ
ース領域７を形成する。これにより第９図の装置が得ら
れる。
プラズマ腐食によりパターン化する６、次に、第１図に
おける窓２２．２８に匹敵する比較的本なっている窓を
有するマスクを用いて窒化物に孔を形成し、これにより
ベース窓およびコレクタ接点窓を画成する。次に、ベー
ス窓を経て拡散或いはイオン注入することによりｐ型ベ
ース領域７を形成する。これにより第９図の装置が得ら
れる。
次に、このようにして形成したベース領域７に非臨界的
なマスク２８を部分的に被覆し・次に露出＝Ｉ４ｔｈｉ
の区域にイオン注入或いは拡散することによりエミッタ
領域８を形成する。これと同時に、会費に応じコレクタ
接点窓（図示せず）の区域でコレクタ領域のドーピング
濃度を高める。これにより第１Ｏ図に示す装置が得られ
る。
なマスク２８を部分的に被覆し・次に露出＝Ｉ４ｔｈｉ
の区域にイオン注入或いは拡散することによりエミッタ
領域８を形成する。これと同時に、会費に応じコレクタ
接点窓（図示せず）の区域でコレクタ領域のドーピング
濃度を高める。これにより第１Ｏ図に示す装置が得られ
る。
次に第１０図の装置に第１材料、本例ではアルｌニウム
の層８６（第１１図）を被覆し、この層に異方性腐食処
理を行なう。第１２図はトランジスタのベース領域７お
よびエミッタ領域８をアルミニウムリムｌＯを経てモリ
ブデンの導電層１２に電気的に接続した蝦終結果を示す
。この層１２ハハターン９の一部を構成し、この層１２
はリムｌＯと相俟って相互接続パターンを形成し、リム
およびパターンの上側面１ｏ、ｇｏはほぼ同一平面に位
置する。
の層８６（第１１図）を被覆し、この層に異方性腐食処
理を行なう。第１２図はトランジスタのベース領域７お
よびエミッタ領域８をアルミニウムリムｌＯを経てモリ
ブデンの導電層１２に電気的に接続した蝦終結果を示す
。この層１２ハハターン９の一部を構成し、この層１２
はリムｌＯと相俟って相互接続パターンを形成し、リム
およびパターンの上側面１ｏ、ｇｏはほぼ同一平面に位
置する。
箪１８図は、局部酸化（ｉｌｌｔＲ酸化）により能蛎領
域を画成したｐ型基板２を有する本発明による半導体装
置を示す。相互接続パターン９．ＩＯはフィールド酸化
物上に且つ部分的には半導体表向δ上に存在させ、パタ
ーン９は酸化物層ｌｌおよびｎ型多結晶珪素の層１２を
以って構成する。
域を画成したｐ型基板２を有する本発明による半導体装
置を示す。相互接続パターン９．ＩＯはフィールド酸化
物上に且つ部分的には半導体表向δ上に存在させ、パタ
ーン９は酸化物層ｌｌおよびｎ型多結晶珪素の層１２を
以って構成する。
第１８図の装置を酸化処理すると、酸化物２９が夕飯に
ドーピングされたｐ聖徒素上に、多量にドーピングされ
た（多結晶）ｎｌｉ珪素上よりも極めてゆっくり成長す
る。ドーピングされたリムｌＯの場合には、酸化処理中
ドナーが半導体本体内に拡散し、従ってソース領域δ０
およびドレイン領域１１１１ｔ−構成する。ドーピング
されていないリムの場合には、ドナーがまず最初層１８
からリム内に拡散し、次に半導体本体内に拡散する。こ
の拡散は、酸化処理全体に亘ってリムがドーピングされ
るとみなしつる程度に急速に行なわれ、これによりリム
ｌＯの区域での酸化速度を速くする。従って、これによ
り得られる酸化物層８２はゲート−化物８９よりも極め
て厚肉となる。次にこの薄肉の酸化物２９上に例えばア
ルミニウムより成るゲート電極δδを設ける。この電極
８８はソース領域８０およびドレイン領域８１を部分的
に被着するようにし、リム１０に隣接させる。その理由
は、ゲート電極８８と領域８０．８１との間のいかなる
寄生容量も酸化物８２によって着しく減少させられる為
である。これにより第１４図の装置が慢られる。
ドーピングされたｐ聖徒素上に、多量にドーピングされ
た（多結晶）ｎｌｉ珪素上よりも極めてゆっくり成長す
る。ドーピングされたリムｌＯの場合には、酸化処理中
ドナーが半導体本体内に拡散し、従ってソース領域δ０
およびドレイン領域１１１１ｔ−構成する。ドーピング
されていないリムの場合には、ドナーがまず最初層１８
からリム内に拡散し、次に半導体本体内に拡散する。こ
の拡散は、酸化処理全体に亘ってリムがドーピングされ
るとみなしつる程度に急速に行なわれ、これによりリム
ｌＯの区域での酸化速度を速くする。従って、これによ
り得られる酸化物層８２はゲート−化物８９よりも極め
て厚肉となる。次にこの薄肉の酸化物２９上に例えばア
ルミニウムより成るゲート電極δδを設ける。この電極
８８はソース領域８０およびドレイン領域８１を部分的
に被着するようにし、リム１０に隣接させる。その理由
は、ゲート電極８８と領域８０．８１との間のいかなる
寄生容量も酸化物８２によって着しく減少させられる為
である。これにより第１４図の装置が慢られる。
１１１１５図の装置においては、酸化工程を達成する為
にソース領域δ０とドレイン領域８１との間に空所８４
を形成する。本例では、この空所をＶ字状溝を以って構
成するも、この溝を他の形状、例えばＵ字状にすること
もできる。第１５図における他の符号は′Ｍ１４図にお
ける同一符号の素子と同じ意味を有する。
にソース領域δ０とドレイン領域８１との間に空所８４
を形成する。本例では、この空所をＶ字状溝を以って構
成するも、この溝を他の形状、例えばＵ字状にすること
もできる。第１５図における他の符号は′Ｍ１４図にお
ける同一符号の素子と同じ意味を有する。
第１６〜１８図の接合型電界効果トランジスタはｐ型基
板δ５上にｎ型エピタキシアル層δ６を有し、この層８
６内にソース領域８０およびドレイン領域８１が形成さ
れており、これら領域には垂直な側［１１８を有する多
結晶リムＩＯにより接点が形成されており、これらのリ
ムｌＯが相互接続パターン９．ｌＯの一部を構成する。
板δ５上にｎ型エピタキシアル層δ６を有し、この層８
６内にソース領域８０およびドレイン領域８１が形成さ
れており、これら領域には垂直な側［１１８を有する多
結晶リムＩＯにより接点が形成されており、これらのリ
ムｌＯが相互接続パターン９．ｌＯの一部を構成する。
部分９は酸化物の層ＩＩと、この層１１に対して並置し
た多結晶珪素の層ｉｓとを以って構成する。リムｌＯと
、ソースおよびドレイン領域３０．８１に隣接する多結
晶珪素１２とは、これらの領域８０．８１およびエピタ
キシアル層８６と同様にｎ導電型とする。ソース領域８
０およびドレイン領域δ１間には、多結晶珪素のｐ型層
１２ （８８）とｐ型リム１Ｏ（８８）とを有するゲー
ト電極パターン９ （８８）、 １０（８８）を設ける
。エピタキシアル層８６内にはリムｌ Ｏ（２１８）の
区域に２つのｐ型ゲート領域８７を設ける。ソース領域
８０およびドレイン領域８１間の導通は下側のエピタキ
シアル層内に空乏領域４０を生ぜしめつるゲート電極に
おける電圧で変調される（第１７図瓢照）。本例では、
基＠８５は基底ゲートとして作用する。この目的の為に
、半導体本体にチャネル領域の外部で深いｐ型の拡散領
域８９を設ける。ゲート電極のリムｌ Ｏ（８８）はこ
のゲート電極の周囲全体に亘って配置されているという
事実の為に、ゲート電極はこれらのｐ智拡散領域の区域
で接点領域８８およびこれらｐ型拡散領域ｓ９を経て基
板に電気的に接続される（１１１１１８図参照）。他の
符号は前述した例における開−符号の素子と同じ意味を
有する。
た多結晶珪素の層ｉｓとを以って構成する。リムｌＯと
、ソースおよびドレイン領域３０．８１に隣接する多結
晶珪素１２とは、これらの領域８０．８１およびエピタ
キシアル層８６と同様にｎ導電型とする。ソース領域８
０およびドレイン領域δ１間には、多結晶珪素のｐ型層
１２ （８８）とｐ型リム１Ｏ（８８）とを有するゲー
ト電極パターン９ （８８）、 １０（８８）を設ける
。エピタキシアル層８６内にはリムｌ Ｏ（２１８）の
区域に２つのｐ型ゲート領域８７を設ける。ソース領域
８０およびドレイン領域８１間の導通は下側のエピタキ
シアル層内に空乏領域４０を生ぜしめつるゲート電極に
おける電圧で変調される（第１７図瓢照）。本例では、
基＠８５は基底ゲートとして作用する。この目的の為に
、半導体本体にチャネル領域の外部で深いｐ型の拡散領
域８９を設ける。ゲート電極のリムｌ Ｏ（８８）はこ
のゲート電極の周囲全体に亘って配置されているという
事実の為に、ゲート電極はこれらのｐ智拡散領域の区域
で接点領域８８およびこれらｐ型拡散領域ｓ９を経て基
板に電気的に接続される（１１１１１８図参照）。他の
符号は前述した例における開−符号の素子と同じ意味を
有する。
第１９〜２１図の回路はパターン９ （４４）を以って
構成した共通コレクタ接点４４を有する２つのトランジ
スタＴ０およびＴ２を興える。この場合には、パターン
９ （４４１は８つの層、すなわち酸化珪素のＮｌｔと
、ｎ導電型の多結晶珪素の層１２′（４４）と、本例で
は金属、例えばタングステンの層より成る層ｌδとを以
って構成する。同様にトランジスタＴ０のベース接点は
酸化珪素の層１１゜ｐ型多結晶珪素の層１ｆＨ４１）お
よび金属層１８（４１）より成るパターン９電４１）と
、ｐ型すムｌ Ｏ１４１）とを以って構成する。トラン
ジスタＴ１のエミッタはパターン９（４ｇ）、 ＩＯ＋
４２）を経てトランジスタＴ２のベースに接続する。リ
ム１０（４Ｆ）はトランジスタＴ□のエミッタの区域で
ｎ導電型とし、トランジスタＴ、のベースの区域でｎ導
電型とする。パターン９（４２）は絶縁層１１と、ｎ４
１１型の部分１２ ’（４８）およびｎ導電型の部分１
ｇ（１１に分割された多結晶珪素層とを有する。このよ
うにして形成されたｐ−ｎ接合４５は金属層１８（１）
により短絡される。同様に、エミッタ接点４８は、シリ
カの層ｉｉ、ｎ型多結晶珪素の層１２ ’（４８１およ
び金属化層１８（４８）より成るパターン９（４１１１
）と、ｎ導電型リム１ｏ（４８）とを以って構成する。
構成した共通コレクタ接点４４を有する２つのトランジ
スタＴ０およびＴ２を興える。この場合には、パターン
９ （４４１は８つの層、すなわち酸化珪素のＮｌｔと
、ｎ導電型の多結晶珪素の層１２′（４４）と、本例で
は金属、例えばタングステンの層より成る層ｌδとを以
って構成する。同様にトランジスタＴ０のベース接点は
酸化珪素の層１１゜ｐ型多結晶珪素の層１ｆＨ４１）お
よび金属層１８（４１）より成るパターン９電４１）と
、ｐ型すムｌ Ｏ１４１）とを以って構成する。トラン
ジスタＴ１のエミッタはパターン９（４ｇ）、 ＩＯ＋
４２）を経てトランジスタＴ２のベースに接続する。リ
ム１０（４Ｆ）はトランジスタＴ□のエミッタの区域で
ｎ導電型とし、トランジスタＴ、のベースの区域でｎ導
電型とする。パターン９（４２）は絶縁層１１と、ｎ４
１１型の部分１２ ’（４８）およびｎ導電型の部分１
ｇ（１１に分割された多結晶珪素層とを有する。このよ
うにして形成されたｐ−ｎ接合４５は金属層１８（１）
により短絡される。同様に、エミッタ接点４８は、シリ
カの層ｉｉ、ｎ型多結晶珪素の層１２ ’（４８１およ
び金属化層１８（４８）より成るパターン９（４１１１
）と、ｎ導電型リム１ｏ（４８）とを以って構成する。
第２ｇ図は、ベース領域７をＭＯＳ ）ランジスタＴ、
のドレイン領域８１に導電的に接続したバイポーラトラ
ンジスタＴ０を示す断面図である。ＭＯＳトランジスタ
Ｔ、は第１４１４４のトランジスタと同様に無情する。
のドレイン領域８１に導電的に接続したバイポーラトラ
ンジスタＴ０を示す断面図である。ＭＯＳトランジスタ
Ｔ、は第１４１４４のトランジスタと同様に無情する。
ゲート酸化＃８９の被着中学導体表面８もトランジスタ
テ工の区域で酸化するも、このことによりトランジスタ
Ｔ０の作動に何等或いは殆んど影響を及ぼさない。この
装置においては１多結晶珪素の層１２におけるｐ−ｎ
接合４６は、多結晶珪素の層１２を設ける前にすでにこ
のｐ−ｎ接合の区域で醗化物層ｌｌ上に設けた金属層４
６により短絡されている。
テ工の区域で酸化するも、このことによりトランジスタ
Ｔ０の作動に何等或いは殆んど影響を及ぼさない。この
装置においては１多結晶珪素の層１２におけるｐ−ｎ
接合４６は、多結晶珪素の層１２を設ける前にすでにこ
のｐ−ｎ接合の区域で醗化物層ｌｌ上に設けた金属層４
６により短絡されている。
本発明は上述した飼のみに限定されず、幾多の皺更を加
えうること勿論である。
えうること勿論である。
例えば１出発部材としてｐ型基板を用い、この基板上に
ｎ型エピタキシアル層を成長させることにより第１およ
び２図に示す半導体装置に匹敵する半導体装置を得るこ
とができる。この場合、別偵ノコレクタ領域がｐ−ｎ
＊合絶縁或いは誘電体絶縁により得られる。また、コレ
クタ直列抵抗を減少せしめる為に、エピタキシアル層の
被着前に埋込み層を形成しつる。
ｎ型エピタキシアル層を成長させることにより第１およ
び２図に示す半導体装置に匹敵する半導体装置を得るこ
とができる。この場合、別偵ノコレクタ領域がｐ−ｎ
＊合絶縁或いは誘電体絶縁により得られる。また、コレ
クタ直列抵抗を減少せしめる為に、エピタキシアル層の
被着前に埋込み層を形成しつる。
第１４図のＭＯＳトランジスタは、ｎ型基板内に位置す
るｎ導電型の表面領域内に設けることもできる。このよ
うな装置においては、ｎ型およびｐ型のＭＯＳ）ランジ
スタを１＠の半導体本体内に製造することができる。
るｎ導電型の表面領域内に設けることもできる。このよ
うな装置においては、ｎ型およびｐ型のＭＯＳ）ランジ
スタを１＠の半導体本体内に製造することができる。
上述した例では、リムｌＯがパターン９を完全に囲んで
いる。しかし必ずしもこのようにする必要はない。半導
体本体を局部的に保睡する追加のマスクを用いて、リム
ＩＯを選択的に被着することができる。第１６図に示す
装置においては、１個のみのゲート領域８７を設けるこ
とができる。
いる。しかし必ずしもこのようにする必要はない。半導
体本体を局部的に保睡する追加のマスクを用いて、リム
ＩＯを選択的に被着することができる。第１６図に示す
装置においては、１個のみのゲート領域８７を設けるこ
とができる。
この装置においては、ゲート電極のパターン９を第１６
図の外部に延在させて他の回路素子に接続するようにす
ることができる。
図の外部に延在させて他の回路素子に接続するようにす
ることができる。
＠２２図においてｐ−ｎ接合４５の下に位置する金属４
６をこのｐ−ｎ接合上に堆積することもできる。短絡は
、ｐ−ｎ接合４６の両側で絶縁層上に設けられ、接点窓
を経て多結晶珪素とオーム接触する導電層を経て得るよ
うにすることもできる。＼、また、図示の方法に対して
も種々の変更が可能であること勿論である。
６をこのｐ−ｎ接合上に堆積することもできる。短絡は
、ｐ−ｎ接合４６の両側で絶縁層上に設けられ、接点窓
を経て多結晶珪素とオーム接触する導電層を経て得るよ
うにすることもできる。＼、また、図示の方法に対して
も種々の変更が可能であること勿論である。
第１図は本発明による半導体装置の一例を示す線図的平
面図、 第２図は第１図のｎ−１ｇ上を断面として矢の方向に見
たＩｌｒ面図、 第８〜６図は第２図の半導体装置を梱々の無情工程で示
す断面図、 第７図は第２図の半導体装置の変形例を示す断面図、 第８〜１２図は本発明半導体装置の他の例の順次の両速
工程を示す断面図、 第１８ｖ！：ｉは電界効果トランジスタの振造に対する
出発点として作用しつる本発明による半導体装置を示す
線図的断面図、 第１４および１６図はこのような電界効果トランジスタ
を示すｌＩＩ図的断面図１ 第１６図は本発明による接合ｍ電界効果トランジスタを
示す！ｉ！図的図面平面 図１７および１８図は第１６図のＸ■−■線および■−
■線上を断面とし矢の方向に見た断面図、第１９図は本
発明半導体装置の他の例を示す線図的断面図、 第ｇθ図は第１９図における■−ＸＸ線上を断面とし矢
の方向に艶だ断（２）図、 第１１図は第１９および２０図の半導体装置を電気回路
で示す線図、 第２２図はバイピーラトランジスタの側方にＭＯＳ ）
ランジスタを形成した本発明半導体装置の他の例を示す
Ｉｎ的断面図である。 １・・・半導体装置、３・・・半導体本体表面、１・・
・絶縁層、５・・・孔、６・・・ｎ型コレクタ領域１７
・・・ｐ型ベース領域、８・・・ｎ型エミッタ領域、９
、 ｔｏ・・・相互接続パターン、ｌｌ・・・第１絶
縁層、１２・・・第２層、１８・・・第ａ 層、１４・
・・ヘース接点、１６・・・ヘース接点領域、１６・・
・エミッタ接点、１７・・・コレクタ接点、２１・・・
ｐ−ｎ接合、２２． ｇ３・・・窓、２５・・・多結晶
珪素層（又はアル１＝ウム層）、ｚ７・・・窒化珪素層
、２９・・・ゲート酸化物、８０・・・ソース像域、８
１・・・ドレイン傾城、８２・・・酸化物層、８４・・
・空所、８５・・・Ｍ ＆ 、８６・・・エピタキシア
ル層、８７・・・ゲート領域、８８・・・接点領域、８
９・・・ｐ型拡散領域、４０・・・空乏領域、４４・・
・共通コレクタ接点、４５・・・ｐ−ｎ接合、４７・・
・７オトレジストマスク。 へ ｎ 寸 の 口卜 の ■ 手続補正書 昭和５８年３月２９日 １ｏ事件の表示 昭和５７年 特 許朝餉２３４８８６号２発明の名称 半導体装置およびその製造方法 ＆補正をする者 事件との関係 特許出願人 名称 エヌ・べτ・フィリップス・フルーイランペ
ン７アブリケン 外１名 １、明細書第１頁第８行〜第８頁第７行の特許請求の範
囲を次のとおりに訂正する。 ［２、特許請求の範囲 Ｌ 半導体本体を具える半導体装置であって、この半導
体本体には、この半導体本体の！！−上に存在する絶縁
層内の孔の区域に位置する回路素子と、少くとも部分的
に前記の絶縁層上に位置する相互１’Ｍが前記の相互接
続パターンの残部に対して別個に設けであることを特徴
とする半導体装置。 ｔＷ許請求の範ＩＩＩ記載の半導体装置において、前記
のリムが半導体Ｉ！ｌに対してほぼ直角な側壁を有し、
前記のリムの上側面および前記の相互接続パターンのう
ち前記のリムに隣接する部分の上側向が少くとも孔の区
域でほぼ同一平面に位置するようにしたことを特徴とす
る半導体装置。 龜 特許請求の範囲１または２記載の半導体装置におい
て、前記の相互接続パターンが少くとも耐火性材料の層
を有するようにしたことを特徴とする半導体装置。 也 特許請求の範囲８記載の半導体装置において、前記
のリムの厚さを前記の耐火性材料の層の厚さよりも厚く
したことを特徴とする半導体装置。 １ 特許請求の範囲１〜４のいずれか１つに記載の半導
体装置において、前記の相互１１綬パターンが多結晶半
導体材料の層を有し、前記のリムが少くとも孔の区域で
単結晶半導体材料を有するようにしたことを特徴とする
半導体装置。 １ 特許請求の範囲１−５のいずれか１つに記載の半導
体装置において、前記のリムおよび前記の相互接続パタ
ーンのうちこのりムに隣接する部分が同じ導電型の半導
体材料を有し、前記のリム内の、導電型を決定する不純
物のドーピング製産が前記のａｍの方向に向って減少す
るようにしたことを特徴とする半導体装置。 −特許請求の範囲１〜６のいずれか１つに記載の半導体
装置において、相互接続パターンが互いに導電梨の異な
る半導体材料の隣接領域を有し、これら隣接領域を以っ
てｐ−ｎ接合を形成し、このｐ−ｎ接合は短絡したこと
を特徴とする半導体装置。 ！Ｌ 特許請求の範囲）記載の半導体装置において、ｐ
−ｎ接合を金属層によって短絡したことを特徴とする半
導体装置。 龜 少くとも１つの孔があけられている絶縁層が表面上
に設けられており、少くともこの孔の縁部まで延在する
層パターンが形成されている半導体本体を出発部材とし
、次に少くとも孔の区域で前記の半導体本体および前記
の層パターン上に階を設け、この層の材料は、この層の
厚さ全体に亘り異方性腐食処理【行なうことによりこの
材料のリムが半導体ｆ１［ｆＩ上で前記の孔内に残ると
ともに前記の層パターンの少くとも一部分にｌＩＩ！ｌ
Ｉするような材料とすることを特徴とする半導体装置の
＠漬方法。 ｌａ 特許請求の範囲９記載の半導体装置のｗｌを方
法において、前記の層パターンが、所定の導電梱を決定
する不純物が添加された多結晶半導体材料の１ｌｌｌｔ
有し、腐食すべき前記の材料【半導体材料とし、半導体
装置を腐食処理後に加熱処理し、これにより不純物を前
記のリムの区域における半導体本体内に拡散することを
特許とする半導体装置のｗ漬方法。 ＩＬ 特許請求の範Ｎ１ｏ記載の半導体装置の製造方
法において、パイざ一うトランジスタをｗ造するに当り
、半導体本体のＩ！面をＩＩＩ導電型の半導体餉域の区
域で完全に絶縁層でＷ涜し、この絶縁層上に多結晶半導
体材料の層を破着し、この多結晶半導体材料の層にｎお
よびｐ導電抛を決定する不純物を選択的にドーピングし
て前記の第１導電型の半導体領域の上方で前記の多結晶
半導体材料内にｐ−ｎ接合を形成し、次に層パターンの
形成中前記のｐ−ｎ ＊合の区域で前記の多結晶半導体
材料を除去し、前記の響パターンの一部を有するマスク
を用いて前記の絶縁層に孔を形成し、前記の第１導電型
とは逆の第８導電型を決定する不純物を前記の孔１０て
半導体本体にドーピングしてペース像域を形成し、前記
の腐食処理後第８導電型を決定する不純物ｔ−前記のリ
ムの一部な＠て半導体本体内に拡散してベース接点領域
を形成するとともに第１導電型を決定する不純物を前記
のリムの他の一部分を経て半導体本体内に拡散してエミ
ッタ領域を形成することを特徴とする半導体装置の製造
方法。 」 電界効果トランジスタを製ａＴる特約１つに記載の
半導体装置の製造方法にお方法。 糞処理を行なうことを製鑵とする半導体−３０９−
面図、 第２図は第１図のｎ−１ｇ上を断面として矢の方向に見
たＩｌｒ面図、 第８〜６図は第２図の半導体装置を梱々の無情工程で示
す断面図、 第７図は第２図の半導体装置の変形例を示す断面図、 第８〜１２図は本発明半導体装置の他の例の順次の両速
工程を示す断面図、 第１８ｖ！：ｉは電界効果トランジスタの振造に対する
出発点として作用しつる本発明による半導体装置を示す
線図的断面図、 第１４および１６図はこのような電界効果トランジスタ
を示すｌＩＩ図的断面図１ 第１６図は本発明による接合ｍ電界効果トランジスタを
示す！ｉ！図的図面平面 図１７および１８図は第１６図のＸ■−■線および■−
■線上を断面とし矢の方向に見た断面図、第１９図は本
発明半導体装置の他の例を示す線図的断面図、 第ｇθ図は第１９図における■−ＸＸ線上を断面とし矢
の方向に艶だ断（２）図、 第１１図は第１９および２０図の半導体装置を電気回路
で示す線図、 第２２図はバイピーラトランジスタの側方にＭＯＳ ）
ランジスタを形成した本発明半導体装置の他の例を示す
Ｉｎ的断面図である。 １・・・半導体装置、３・・・半導体本体表面、１・・
・絶縁層、５・・・孔、６・・・ｎ型コレクタ領域１７
・・・ｐ型ベース領域、８・・・ｎ型エミッタ領域、９
、 ｔｏ・・・相互接続パターン、ｌｌ・・・第１絶
縁層、１２・・・第２層、１８・・・第ａ 層、１４・
・・ヘース接点、１６・・・ヘース接点領域、１６・・
・エミッタ接点、１７・・・コレクタ接点、２１・・・
ｐ−ｎ接合、２２． ｇ３・・・窓、２５・・・多結晶
珪素層（又はアル１＝ウム層）、ｚ７・・・窒化珪素層
、２９・・・ゲート酸化物、８０・・・ソース像域、８
１・・・ドレイン傾城、８２・・・酸化物層、８４・・
・空所、８５・・・Ｍ ＆ 、８６・・・エピタキシア
ル層、８７・・・ゲート領域、８８・・・接点領域、８
９・・・ｐ型拡散領域、４０・・・空乏領域、４４・・
・共通コレクタ接点、４５・・・ｐ−ｎ接合、４７・・
・７オトレジストマスク。 へ ｎ 寸 の 口卜 の ■ 手続補正書 昭和５８年３月２９日 １ｏ事件の表示 昭和５７年 特 許朝餉２３４８８６号２発明の名称 半導体装置およびその製造方法 ＆補正をする者 事件との関係 特許出願人 名称 エヌ・べτ・フィリップス・フルーイランペ
ン７アブリケン 外１名 １、明細書第１頁第８行〜第８頁第７行の特許請求の範
囲を次のとおりに訂正する。 ［２、特許請求の範囲 Ｌ 半導体本体を具える半導体装置であって、この半導
体本体には、この半導体本体の！！−上に存在する絶縁
層内の孔の区域に位置する回路素子と、少くとも部分的
に前記の絶縁層上に位置する相互１’Ｍが前記の相互接
続パターンの残部に対して別個に設けであることを特徴
とする半導体装置。 ｔＷ許請求の範ＩＩＩ記載の半導体装置において、前記
のリムが半導体Ｉ！ｌに対してほぼ直角な側壁を有し、
前記のリムの上側面および前記の相互接続パターンのう
ち前記のリムに隣接する部分の上側向が少くとも孔の区
域でほぼ同一平面に位置するようにしたことを特徴とす
る半導体装置。 龜 特許請求の範囲１または２記載の半導体装置におい
て、前記の相互接続パターンが少くとも耐火性材料の層
を有するようにしたことを特徴とする半導体装置。 也 特許請求の範囲８記載の半導体装置において、前記
のリムの厚さを前記の耐火性材料の層の厚さよりも厚く
したことを特徴とする半導体装置。 １ 特許請求の範囲１〜４のいずれか１つに記載の半導
体装置において、前記の相互１１綬パターンが多結晶半
導体材料の層を有し、前記のリムが少くとも孔の区域で
単結晶半導体材料を有するようにしたことを特徴とする
半導体装置。 １ 特許請求の範囲１−５のいずれか１つに記載の半導
体装置において、前記のリムおよび前記の相互接続パタ
ーンのうちこのりムに隣接する部分が同じ導電型の半導
体材料を有し、前記のリム内の、導電型を決定する不純
物のドーピング製産が前記のａｍの方向に向って減少す
るようにしたことを特徴とする半導体装置。 −特許請求の範囲１〜６のいずれか１つに記載の半導体
装置において、相互接続パターンが互いに導電梨の異な
る半導体材料の隣接領域を有し、これら隣接領域を以っ
てｐ−ｎ接合を形成し、このｐ−ｎ接合は短絡したこと
を特徴とする半導体装置。 ！Ｌ 特許請求の範囲）記載の半導体装置において、ｐ
−ｎ接合を金属層によって短絡したことを特徴とする半
導体装置。 龜 少くとも１つの孔があけられている絶縁層が表面上
に設けられており、少くともこの孔の縁部まで延在する
層パターンが形成されている半導体本体を出発部材とし
、次に少くとも孔の区域で前記の半導体本体および前記
の層パターン上に階を設け、この層の材料は、この層の
厚さ全体に亘り異方性腐食処理【行なうことによりこの
材料のリムが半導体ｆ１［ｆＩ上で前記の孔内に残ると
ともに前記の層パターンの少くとも一部分にｌＩＩ！ｌ
Ｉするような材料とすることを特徴とする半導体装置の
＠漬方法。 ｌａ 特許請求の範囲９記載の半導体装置のｗｌを方
法において、前記の層パターンが、所定の導電梱を決定
する不純物が添加された多結晶半導体材料の１ｌｌｌｔ
有し、腐食すべき前記の材料【半導体材料とし、半導体
装置を腐食処理後に加熱処理し、これにより不純物を前
記のリムの区域における半導体本体内に拡散することを
特許とする半導体装置のｗ漬方法。 ＩＬ 特許請求の範Ｎ１ｏ記載の半導体装置の製造方
法において、パイざ一うトランジスタをｗ造するに当り
、半導体本体のＩ！面をＩＩＩ導電型の半導体餉域の区
域で完全に絶縁層でＷ涜し、この絶縁層上に多結晶半導
体材料の層を破着し、この多結晶半導体材料の層にｎお
よびｐ導電抛を決定する不純物を選択的にドーピングし
て前記の第１導電型の半導体領域の上方で前記の多結晶
半導体材料内にｐ−ｎ接合を形成し、次に層パターンの
形成中前記のｐ−ｎ ＊合の区域で前記の多結晶半導体
材料を除去し、前記の響パターンの一部を有するマスク
を用いて前記の絶縁層に孔を形成し、前記の第１導電型
とは逆の第８導電型を決定する不純物を前記の孔１０て
半導体本体にドーピングしてペース像域を形成し、前記
の腐食処理後第８導電型を決定する不純物ｔ−前記のリ
ムの一部な＠て半導体本体内に拡散してベース接点領域
を形成するとともに第１導電型を決定する不純物を前記
のリムの他の一部分を経て半導体本体内に拡散してエミ
ッタ領域を形成することを特徴とする半導体装置の製造
方法。 」 電界効果トランジスタを製ａＴる特約１つに記載の
半導体装置の製造方法にお方法。 糞処理を行なうことを製鑵とする半導体−３０９−
Claims (1)
- 【特許請求の範囲】 Ｌ 半導体本体を具える半導体装置であって、この半導
体本体には、この半導体本体の表面上に存在する絶縁層
内の孔の区域に位置する回路素子と、少くとも部分的に
前記の絶縁層上に位置する相互！ｌｌＩ続パターンとを
設けた半導体装置において、前記の相互接続パターンが
少くとも前記の孔の区域でリムを具え、このリムが前記
の相互接続パターンの残部に対して別個に設けであるこ
とを特徴とする半導体装値。 亀 特許請求の範囲ｌ記載の半導体装置においてＳ前記
のリムが半導体表面に対してほぼ直角なｉｓ＊を有し、
前記のリムの上側面および前記の相互！１Ｉｖｃパター
ンのうち前記のリムに！ＩＩＩＩＩする部分の上軸面が
少くとも孔の区域でほぼｍ一平面に位置するようにした
ことを特徴とする半導体装置。 ＆ 特許請求の範囲ｌまたは８記載の半導体装置におい
て、前記の相互接続パターンが少くとも耐火性材料の層
を有するようにしたことを特徴とする半導体装置。 表 特許請求の範囲８記載の半導体装置において、前記
のリムの厚さを前記の耐火性材料の層の厚さよりも厚く
したことを特徴とする半導体装置。 五 特許請求の範囲１〜４のいずれか１つに記載の半導
体装置において、前記の相互接続パターンが多結晶半導
体材料の層を有し、前記のリムが少くとも孔の区域で単
結晶半導体材料を有するようにしたことを特徴とする半
導体装置。 ａ 特許請求の範囲１−６のいずれか１つに記載の半導
体装置において、前記のリムおよび前記の相互接続パタ
ーンのうちこのリムに瞬接する部分が同じ導電型の半導
体材料を有し、前記のリム内の、導電型を決定する不純
物のドーピング濃度が前記のｇＪＡ壁の方向に向って減
少するようにしたことを特徴とする半導体装置。 ｔ 特許請求の範囲１〜６のいずれか１つに記載の半４
体ａｍにおいて、相互接続パターンが互いに導電型の員
なる半導体材料の隣接領域ｔｔ１ｒシ、これら隣接領域
を以ってｐ−ｎ＊合を形成し、このｐ−ｎ接合は短絡し
たことを特徴とする半導体装置。 １ 特許請求の範囲フ記載の半導体装置において、ｐ−
ｎ＊合を金属層によって短絡したことを特徴とする半導
体装置。 叡 少くとも１つの孔があけられている絶縁層が１！！
面上に設けられており、少くともこの孔中導体本体およ
び前記の層パターン上に層を設け、この層の材料は、と
の層の厚さ全体に亘り異方性腐食処理を行なうことによ
りこの材料のリムが半導体表面上で前記の孔内に残ると
ともに前記の層パターンの少くとも一部分に隣接するよ
うな材料とすることを％黴とする半導体装置の製造方法
。 １α 特許請求の範囲９記載の半導体装置の製造方法に
おいて、前記の層パターンが、所定の導電型を決定する
不純物が添加された多結晶半導体材料の層を有し、腐食
すべき前記の材料を半導体材料とし、半導体装置を腐食
処理後に加熱処理し、これにより不純物を前記のリムの
区域における半導体本体内に拡散することを特徴とする
半導体装置の製造方法。 ＩＬ 特許請求の範囲ｌＯ記載の半導体装置の製造方
法において、バイポーラトランジスタを製造するに当り
、半導体本体の表面を第１導電型の半導体領域の区域で
完全に絶縁層で被覆し、この絶縁層上に多結晶半導体材
料の層を被着し、この多結晶半導体材料の層にｎおよび
ｐ導電型を決定する不純物を選択的にドーピングして前
記の＃！ｌ導電型の半導体領域の上方で前記の多結晶半
導体材料内にｐ−ｎａｔｔ合を形成し、次に層パターン
の形成中１１１紀のｐ−ｎ ＊合の区域で前記の多結晶
半導体材料を除来し、前記の層パターンの一部を有する
マスクを用いて前記の絶縁層に孔を杉成し、前記の第１
導亀個とは逆の第２導電型を決定する不純物を前記の孔
を経て半導体本体にドーピングしてベース領域を形成し
、前記の腐食処理後第３導電型を決定する不純物を前記
のリムの一部を経て半導体本体内に拡散してベース接点
領域を形成するとともに第１導電型を決定する不純物を
前記のリムの他の一部分を経て半導体本体内に拡散して
エミッタ領域を形成することを特徴とする半導体装置の
製造方法。 １１ 特許請求の範囲１０または１１紀載の半導体装
置の製造方法において、少くとも半導体材料におけるｐ
−ｎ ＊合の区域において層／くターンに、前記のｐ−
ｎ １１合を短絡する導電材料の層を設けることを特徴
とする半導体装置の＊ｉ方法。 ｌ賑 特許請求の範囲９記載の半導体装置の製造方法に
おいて、バイポーラトランジスタを製造するに当り、前
記の層パターンに導電材料の層を設け、前記の層パター
ンの一部をマスクとして用いて第１導電型の表面領域の
区域で絶縁層に孔を設け、この孔を経て第１導電型とは
逆の第８導電型を決定する不純物を半導体本体にドーピ
ングしてベース鎖酸を形成し、その後前記の孔を部分的
に被覆し、この＼ 孔の未被覆部分を経て第１導電型を決定する不純物を半
導体本体にドーピングしてエミッタ領域を形成し、その
後に導電材料の層を被層し、この導電材料の層に異方性
腐食処理を行なうことを特徴とする半導体装置のＩｎ方
法Ｏ １４特許請求の範囲９〜１１および１８のいずれかｌ−
″）に記載の半導体装置の製造方法において、腐食すべ
き前記の層をプラズマの成分と接触させて異方性腐食を
行なうことを特徴とする半導体装置のＩＩｌ造方法。 ｌ賑 電界効果トランジスタを製造するに当り、多結晶
半導体材料の層の一部と半４体材料のリムとを有する相
互接続パターンを具える半導体装置を酸化処理し、これ
により第ｌ導電型の不純物を第１導電型とは逆の第２導
電型の半導体領域内に拡散して電界効果トランジスタの
ソースおよびドレイン領域を形成するとともに１ゲート
電極が酸化物上に設けられる孔内の半導体表面上上りも
相互接続パタｉンの側壁の区域で酸化物が急速に成長す
るようにすることを特徴とする半導体装置の製造方法。 １１ 特許請求の範囲ｌｌｓ紀載記載導体装置の−ｔ
１發舎Φ壷令方法において、酸化処理の前にソース領域
およびドレイン領域間で半導体本体に空所を形成するこ
とを特徴とする半導体装置の製造方法。 Ｉｔ 特許請求の範囲１５または１６記載の半導体装
置の製造方法において、少くとも牛導体材料におけるｐ
−ｎ ９合の区域において層パターンに、前記のｐ−ｎ
接合を短絡する導電材料の層を設けることを特徴とする
半導体装置の製造方法。 １＆ 特許請求の範囲１５〜ｌフのいずれが１つに記載
の半導体装置の製造方法において、腐食すべき層をプラ
ズマの成分と接触させて異方性腐食を行なうことを特徴
とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8105920 | 1981-12-31 | ||
| NL8105920A NL8105920A (nl) | 1981-12-31 | 1981-12-31 | Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58139468A true JPS58139468A (ja) | 1983-08-18 |
Family
ID=19838643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57234886A Pending JPS58139468A (ja) | 1981-12-31 | 1982-12-29 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5008209A (ja) |
| EP (1) | EP0083816B1 (ja) |
| JP (1) | JPS58139468A (ja) |
| CA (1) | CA1203643A (ja) |
| DE (1) | DE3275886D1 (ja) |
| NL (1) | NL8105920A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124967A (ja) * | 1983-12-12 | 1985-07-04 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積回路構造体 |
| JPS60257169A (ja) * | 1984-05-31 | 1985-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS6370572A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | Ｍｏｓ電界効果トランジスタの製造方法 |
| JPS63142867A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507171A (en) * | 1982-08-06 | 1985-03-26 | International Business Machines Corporation | Method for contacting a narrow width PN junction region |
| US4712125A (en) * | 1982-08-06 | 1987-12-08 | International Business Machines Corporation | Structure for contacting a narrow width PN junction region |
| NL8303179A (nl) * | 1983-09-15 | 1985-04-01 | Philips Nv | Halfgeleiderinrichting. |
| US4546535A (en) * | 1983-12-12 | 1985-10-15 | International Business Machines Corporation | Method of making submicron FET structure |
| US4641170A (en) * | 1983-12-12 | 1987-02-03 | International Business Machines Corporation | Self-aligned lateral bipolar transistors |
| NL8402856A (nl) * | 1984-09-18 | 1986-04-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| EP0409370A3 (en) * | 1985-05-07 | 1991-02-27 | Nippon Telegraph And Telephone Corporation | Bipolar transistor |
| US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| US4847670A (en) * | 1987-05-11 | 1989-07-11 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
| JPH0766968B2 (ja) * | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US5179034A (en) * | 1987-08-24 | 1993-01-12 | Hitachi, Ltd. | Method for fabricating insulated gate semiconductor device |
| US5141891A (en) * | 1988-11-09 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | MIS-type semiconductor device of LDD structure and manufacturing method thereof |
| US5231038A (en) * | 1989-04-04 | 1993-07-27 | Mitsubishi Denki Kabushiki Kaisha | Method of producing field effect transistor |
| US5026663A (en) * | 1989-07-21 | 1991-06-25 | Motorola, Inc. | Method of fabricating a structure having self-aligned diffused junctions |
| JPH0574806A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR940010564B1 (ko) * | 1991-10-10 | 1994-10-24 | 금성일렉트론 주식회사 | 전계효과 트랜지스터 및 그 제조방법 |
| WO1993008593A1 (en) * | 1991-10-15 | 1993-04-29 | Sierra Semiconductor Corporation | A method of forming an electrical contact to a region of a semiconductor substrate |
| US5196357A (en) * | 1991-11-18 | 1993-03-23 | Vlsi Technology, Inc. | Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor |
| JP2629644B2 (ja) * | 1995-03-22 | 1997-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470776A (en) * | 1977-11-16 | 1979-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS587862A (ja) * | 1981-06-30 | 1983-01-17 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | バイポ−ラ型トランジスタ−構造体及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL135875C (ja) * | 1958-06-09 | 1900-01-01 | ||
| US3699646A (en) * | 1970-12-28 | 1972-10-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
| US3936331A (en) * | 1974-04-01 | 1976-02-03 | Fairchild Camera And Instrument Corporation | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon |
| NL7612883A (nl) * | 1976-11-19 | 1978-05-23 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan. |
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| US4209350A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming diffusions having narrow dimensions utilizing reactive ion etching |
| US4209349A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching |
| NL7900280A (nl) * | 1979-01-15 | 1980-07-17 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| GB2100507A (en) * | 1981-06-17 | 1982-12-22 | Philips Electronic Associated | Method of making a vertical igfet |
| US4483726A (en) * | 1981-06-30 | 1984-11-20 | International Business Machines Corporation | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area |
| US4617071A (en) * | 1981-10-27 | 1986-10-14 | Fairchild Semiconductor Corporation | Method of fabricating electrically connected regions of opposite conductivity type in a semiconductor structure |
| US4419809A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Fabrication process of sub-micrometer channel length MOSFETs |
| US4545114A (en) * | 1982-09-30 | 1985-10-08 | Fujitsu Limited | Method of producing semiconductor device |
-
1981
- 1981-12-31 NL NL8105920A patent/NL8105920A/nl not_active Application Discontinuation
-
1982
- 1982-12-20 DE DE8282201629T patent/DE3275886D1/de not_active Expired
- 1982-12-20 EP EP82201629A patent/EP0083816B1/en not_active Expired
- 1982-12-24 CA CA000418646A patent/CA1203643A/en not_active Expired
- 1982-12-29 JP JP57234886A patent/JPS58139468A/ja active Pending
-
1990
- 1990-01-10 US US07/463,183 patent/US5008209A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470776A (en) * | 1977-11-16 | 1979-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS587862A (ja) * | 1981-06-30 | 1983-01-17 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | バイポ−ラ型トランジスタ−構造体及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124967A (ja) * | 1983-12-12 | 1985-07-04 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積回路構造体 |
| JPS60257169A (ja) * | 1984-05-31 | 1985-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS6370572A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | Ｍｏｓ電界効果トランジスタの製造方法 |
| JPH0575174B2 (ja) * | 1986-09-12 | 1993-10-20 | Nippon Electric Co | |
| JPS63142867A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1203643A (en) | 1986-04-22 |
| DE3275886D1 (en) | 1987-04-30 |
| EP0083816A1 (en) | 1983-07-20 |
| NL8105920A (nl) | 1983-07-18 |
| EP0083816B1 (en) | 1987-03-25 |
| US5008209A (en) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| USRE31506E (en) | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique | |
| JPS6112382B2 (ja) | ||
| US4374454A (en) | Method of manufacturing a semiconductor device | |
| US4278989A (en) | Semiconductor device having cross wires | |
| US3936865A (en) | Semiconductor devices having conductor tracks at different levels and interconnections therebetween | |
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| JPH02211662A (ja) | 共通基板上にバイポーラ及びｃｍｏｓトランジスタを製造する方法 | |
| US4353085A (en) | Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| US4045249A (en) | Oxide film isolation process | |
| EP0030147A1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPH0415619B2 (ja) | ||
| US4343078A (en) | IGFET Forming method | |
| JPS6220711B2 (ja) | ||
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6158981B2 (ja) | ||
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| KR100245135B1 (ko) | 동일박막내에 고저항체 및 저저항 도전체 형성방법 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 |