JPS6013313B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、とくに絶縁ゲー
ト型（以下ＭＯＳ型と略す）半導体集積回路装置におい
て高密度化が可能で、高周波領域での動作特性も良好な
ＭＯＳ型半導体装置の製造を可能とするものである。

まず、従来のＭＯＳ型半導体装置を第１図とともに説明
する。

従来、ＭＯＳ型半導体装置を作る場合、第１図に示すよ
うに、ソース、ドレィン金属配線層２ａ，２ｂと半導体
基板１との短絡をさげるため、ソースおよびドレィン３
ａ，３ｂは基板内に比較的深く少くとも約１．４〃以上
拡散して形成されている。したがって当然横方向の拡散
も大きくなり、ソース、ドレィン３ａ，３ｂの基板に対
する拡散の面積が大きくなり、ソース、ドレィンと基板
相互間の電気容量が大きくなり、高周波領域での動作を
劣化させていた。またソース「ドレィンと金属配線との
コンタクト部４ａ，４ｂと他の金属配線間とくにゲート
電極２ｃの距離Ｌを一定値以下には出来ない。というの
は写真食刻法を用いたソース、ドレィン拡散層３ａ，３
ｂと金属配線層２ａ，２ｂとのコンタクト部形成、およ
びゲート電極２ｃの引出し等の各工程間における位置決
定の精度、エッチングの精度により配線間の距離の下限
は制限され、通常４〜５仏程度必要であった。なお、多
結晶シリコン（多結晶樟素）をゲートに用い、さらにソ
ース、ドレィン拡散層３ａ，３ｂからの電極引き出しを
多結晶シリコンを用いたＭＯＳ型半導体装置が提案され
ている。

この醸造は第１図のゲート電極２ｃ、金属配線層２ａ３
２ｂをすべて多結晶シリコンとしたものであり、ソー
ス、ドレィンのコンタクトを多結晶シリコンで行うため
、ソース「ドレィンの拡散は浅くて良い。しかるに「前
述の距離いま相変わらず必要であって、ＭＯＳトランジ
スタの面積に大きな意味をもっており、大規模集積回路
を構成する場合に大きな障害となっている。本発明は「
多結晶珪素膜、酸化膜、耐酸化性膜を有効に用い、多結
晶珪素膜上の耐酸化性膜の一部除去を容易に行うととも
に、ソース、ドレインならびにソース、ドレィン引き出
し電極（コンタクト配線）を形成したのち、自己整合的
にゲートを形成するという独特の方法を用いて、ソース
、ドレィンの面積が小さくかつゲートとソース「ドレィ
ン引き出し電極との間の距離Ｚを極めて小さくでき「高
密度なＭＯＳ型半導体装置を得ることを可能とするもの
である。

以下本発明を、第２図Ａ〜Ｇに示す本発明の一実施例と
ともに説明する。

一導電型半導体基板亀富上に選択的に厚いフィールド用
二酸化珪素膜軍２を形成しｔ ソース「ドレィンおよび
ゲートとなる部分に相当する部分軍３は半導体基板を露
出させるＡ。

次に全面に前記基板８１と反対導電型の不純物を含んだ
多結晶層１４および耐酸性膜たとえば窒化礎素膜富５を
磯に形成するＢ。前記多結晶層亀４は露出した基板上の
み単結晶層であってもよい。次に通常の写真食刻方法に
より前記窒化蛙黍膜１５および多結晶珪素膜耳亀を選択
的に食刻しトソ−スらドレインとなる部分からの引出し
電極亀６ａ，竃６ｂを形成するＣ。露出した前記基板１
富の表面もうすく食刻し「前記多結晶建素膜量４からの
不純物拡散層を除去しておく。またこのとき窒化珪素膜
パターン１７ａ；竃母ｂの端部に後に形成するゲート酸
化膜の腰厚よりも大きい“ひさし”竃８ができるように
、多結晶蛙素膜をオ−バーヱッチングしておく。次に熱
酸化法「プラズマ酸化法等により比較的薄いゲート酸化
膜】９を形成する。

このとき、多結晶桂秦膜の露出部にも酸化膜２０が形成
されるＤ。次にｔゲートとなる部分と反対方向の前記窒
化珪素膜パターン１７ａ，１７ｂの一部を除去し、前記
多結晶珪素膜よりなる引出し電極１６ａ，ＩＳｂの一部
２軍ａ，２１ｂを露出するＥ。このとき、２１ａ，２１
ｂの形成位置がずれても耐酸化性膜である窒化桂素膜の
エッチングに際し酸化膜竃２，２８が除去されることが
ないためし２竃ａ，２１ｂの形成のための余裕をほとん
ど設ける必要がなく、２奮ａ，２１ｂとゲート電極形成
部間を小さくすることができる。次に、蒸着法により山
などの金属配線層２２ａ亨 ２２ｂ，２３を彼着する。
このとき、前記室化珪素膜パターン１７ａ，量７ｂのひ
さし亀８でこれら金属配線層２２ａ，２２ｂ，２３が分
離するように形成する。２２ａ，２２ｂはソース、ドレ
ィン配線、２３さまゲート電極となるものであるＦ。

次に通常の写真食瓢方法により前記窒化珪素膜のひさし
亀８以外の領域にＧに示すごとく金属配線パターン２塁
ａ，２亀鑓９ ２５を形成する。

２鴇ａ，２４ｂ‘まソース、ドレィン配線、２５はゲー
ト電極である。

なお、２４８蔓 ２４ｂ，２５‘ま多結晶シリコンであ
ってよい。以上の方法で作成されたＭＯＳ型半導体装置
は、ソース、ドレィン引き出し電極が多結晶シリコンに
より作成されたのち、ひさし部分を用いてゲート電極と
ソース、ドレイン電極配線が自己整合的に形成される結
果〜前述の第１図でみられた１は極めて短く１〆以下と
することができ「ゲート電極とソース、ドレイン引き出
し電極間には酸化膜２８が存在し、絶縁作用を効果的な
ものとしている。

さらに、ゲート電極とソース「ドレィン配線間距離も短
くできる。このように、電極間の距離を短くできること
は大規模集積回路の高密度化に好適である。すなわち、
本発明はソース、ドレィンからの引出し電極として多結
晶珪素膜を使用しているため「拡散層が浅くても基板と
の短絡が生じない。

ゆえにソース、ドレィンを基板内に深く拡散する必要が
ない。したがって、ソースドレィンと基板相互間の電気
容量が小さくなり「使用周波数限界が飛躍的に向上する
。そして、本発明はソースおよびドレィンと接続される
金属配線層とゲート電極の金属配線は、窒化珪素膜のひ
ごいこより自動的に分離形成され「配線間隔が写真食刻
法等の制限などを受けることなく小さくできる。従って
ソース、ドレィンの基板上の表面積は必要最少限に小さ
くでき、ＭＯＳトランジスタの面積を従来のＭＯＳトラ
ンジスタの半分以下とすることができ「集積回路の高密
度化が可能である。以上のように本発明は、半導体装置
の高密度化が可能で大規模集積回路の製造に大きく寄与
するものである。

【図面の簡単な説明】

第１図は従来のＭＯＳ型半導体装置の構造断面図、第２
図Ａ〜Ｇは本発明の一実施例にかかるＭＯＳ型半導体装
置の工程断面図である。 １１・・・・・・半導体基板「 １２・・・・・・厚い
二酸化珪素膜、１４……多結晶樟素層、１５……窒化珪
素膜、１６ａ，１６ｂ……ソース、ドレィン引き出し電
極、１７ａ，１７ｂ……窒化珪素膜パターン、１８……
ひさし、１９……ゲート酸化膜、２２ａ，２２ｂ，２３
・・・・・・金属配線層、２４ａ，２４ｂ，２５…・・
・配線パターン。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １ 一導電型半導体基板の一主面に、選択的に厚い酸化
   膜を形成する工程と、全面に前記基板と反対導電型の不
   純物を含む多結晶硅素膜およびこの上に耐酸化性膜を順
   に形成する工程と、写真食刻法により前記耐酸化性膜に
   所定のパターンを形成する工程と、前記耐酸化性膜パタ
   ーンを食刻マスクとして前記多結晶硅素膜を食刻し、耐
   酸化性膜のひさしを形成する工程と、前記多結晶硅素膜
   間の半導体基板表面にゲート酸化膜を形成するとともに
   、前記多結晶硅素膜の露出部に薄い酸化膜を形成する工
   程と、前記多結晶硅素膜上の耐酸化性膜の一部を選択的
   に除去する工程と、前記多結晶硅素膜上およびゲート酸
   化膜上に導電膜を形成し、前記ひさしを用いて前記ゲー
   ト電極と前記多結晶硅素膜上の配線用導体とを自己整合
   的に同時に分離形成する工程とを備えたことを特徴とす
   る半導体装置の製造方法。 ２ 厚い酸化膜をフイールド酸化膜とし、多結晶硅素膜
   をソース・ドレイン引き出し電極とすることを特徴とす
   る特許請求の範囲第１項に記載の半導体装置の製造方法
   。