NL7900280A - Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. - Google Patents
Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. Download PDFInfo
- Publication number
- NL7900280A NL7900280A NL7900280A NL7900280A NL7900280A NL 7900280 A NL7900280 A NL 7900280A NL 7900280 A NL7900280 A NL 7900280A NL 7900280 A NL7900280 A NL 7900280A NL 7900280 A NL7900280 A NL 7900280A
- Authority
- NL
- Netherlands
- Prior art keywords
- semiconductor
- opening
- zone
- layer
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000011282 treatment Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 132
- 230000000873 masking effect Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000000699 topical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Integrated Circuits (AREA)
Description
è 12.1.79 1 PHN 9327 "Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan”.
De uitvinding betreft een halfgeleiderinrichting met een halfgeleidersubstraat waarbij aan een oppervlak van het substraat een elektrisch isolerende laag met tenminste een opening aanwezig is en waarbij op de isolerende laag en 5 in de opening zich een halfgeleiderlaag uitstrekt die het binnen de opening gelegen deel van het oppervlak van het substraat geheel bedekt, welke inrichting een halfgeleider-schakelelement met een eerste halfgeleiderzone van een eerste geleidingstype, een daaraan grenzende tweede halfgelei-10 derzone van een tweede geleidingstype en een aan de tweede grenzende derde halfgeleiderzone van het eerste geleidingstype bevat, waarbij de plaatsruimte waarbinnen de halfgelei-derzones van het schakelelement met elkaar kunnen samenwerken in zijdelingse richting bepaald is door de rand van de 15 opening in de isolerende laag en waarbij vanaf het oppervlak van de halfgeleiderlaag gerekend de eerste zone op de tweede en de tweede zone op de derde zone ligt, waarbij een eerste deel van de halfgeleiderlaag dat op de isolerende laag ligt van het eerste geleidingstype is, tot aan de ope-20 ning reikt en als aansluitgeleider aansluit op een binnen de rand van de opening gelegen deel van de eerste zone en waarbij een tweede deel van de halfgeleiderlaag dat op de isolerende laag ligt van het tweede geleidingstype is, tot aan de opening reikt en als aansluitgeleider aansluit op een 7000230 12.1.79 2 PHN 932? binnen de rand van de opening gelegen deel van de tweede zone .
De uitvinding heeft voorts betrekking op een werkwijze ter vervaardiging van de inrichting.
5 Een halfgeleiderinrichting zoals hierboven be schreven is bekend uit de Nederlandse octrooiaanvrage 76 12883· De daarin beschreven transistor heeft een kleine basiszone en een kleine emitterzone waarbij voor de elektrische aansluiting van deze zones twee aan elkaar gren-10 zende delen van de halfgeleiderlaag die van tegengesteld geleidingstype zijn, worden gebruikt. De kollektorzone is aan de onderzijde van het halfgeleiderlichaam van een elektrische aansluiting voorzien of aan de bovenzijde via een boven de kollektorzone gelegen tweede opening in de isole-15 rende laag.
De onderhavige uitvinding beoogt onder meer deze transistor verder te verbeteren en meer in het bijzonder een zeer kleine transistor voor gebruik in geïntegreerde schakelingen te verschaffen.
20 De’ uitvinding beoogt ook zeer kleine schakel- elementen en/of kombinaties van schakelelementen met tenminste drie aan de bovenzijde van het halfgeleiderlichaam gelegen elektrische aansluitingen te verschaffen die bij hun vervaardiging geen extra hoge eisen aan de uitricht-25 toleranties stellen.
Bovendien beoogt de uitvinding een werkwijze aan te geven met behulp waarvan de nieuwe inrichting met voordeel kan worden vervaardigd.
Een halfgeleiderinrichting van de in de aan-3° hef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat de op de derde zone liggende tweede zone binnen de rand van de opening een deel van de derde zone vrijlaat en een derde deel van de halfgeleiderlaag een derde aansluitgeleider vormt die tot aan de opening reikt en naast 7 9 0^0^30 ~~ ~~~ ' ——_______ 12.1.79 3 PHN 9327 de tweede zone aansluit op een binnen de rand van de opening gelegen deel van een verdere halfgeleiderzone.
Doordat op deze wijze tenminste drie en bij voorkeur alle elektrische aansluitingen via dezelfde ene ope-5 ning tot stand zijn gebracht is het halfgeleiderschakel- element bijzonder kompakt. Bovendien kan het halfgeleider-schakelelement eenvoudig van zijn direkte omgeving zijn geïsoleerd als de derde zone als plaatselijke zone wordt uitgevoerd die met het aangrenzende deel van het halfgelei-10 derlichaam een pn-overgang vormt, die het halfgeleider- schakelelement van het overige deel van het halfgeleider-lichaam scheidt. Het halfgeleiderschakelelement is dus bijzonder geschikt voor toepassing in geïntegreerde schakelingen waarbij in het bijzonder een relatief grote pakkings-15 dichtheid van schakelelementen wordt bereikt.
Bij voorkeur is het halfgeleiderschakelelement een van het aangrenzende deel van het halfgeleiderlichaam geïsoleerde bipolaire transistor.
Met voordeel is de elektrisch isolerende laag 20 uitgevoerd als een door selektieve oxydatie verkregen, althans over een deel van zijn dikte in het halfgeleiderlichaam verzonken oxydelaag.
De werkwijze ter vervaardiging van de aangegeven halfgeleiderinrichting is volgens de uitvinding daar-25 door gekenmerkt, dat een halfgeleiderlichaam aan een oppervlak wordt voorzien van een elektrisch isolerende laag met tenminste een opening en dat op de isolerende laag en op het halfgeleideroppervlak binnen de opening een halfgelei-derlaag wordt neergeslagen, en dat een eerste doteringsbe-30 handeling wordt uitgevoerd, waarbij plaatselijk in een eerste oppervlaktedeel van de halfgeleiderlaag dat boven de opening en in een daaraan aansluitend tweede oppervlaktedeel van de halfgeleiderlaag dat boven de isolerende laag ligt, een doteringsstof ter verkrijging van het tweede ge-35 leidingstype wordt aangebracht, waarbij het eerste oppervlaktedeel kleiner gekozen wordt dan het gehele boven de opening gelegen oppervlaktedeel van de halfgeleiderlaag en dat een tweede doteringsbehandeling wordt uitgevoerd waar- 790023a 12.1.79 4 PHN 9327 bij plaatselijk in een derde oppervlaktedeel van de halfge-leiderlaag dat boven de opening en in een daaraan aansluitend vierde oppervlaktedeel van de halfgeleiderlaag dat boven de isolerende laag ligt, een doteringsstof ter verkrij-5 ging van het eerste geleidingstype wordt aangebracht, waarbij het derde oppervlaktedeel kleiner is dan en in zijn geheel met een deel samenvalt van het eerste oppervlaktedeel.
Bij voorkeur wordt tijdens de tweede doteringsbe- handeling in een vijfde oppervlaktedeel van de halfgeleider- 10 laag, dat boven de opening en in een daaraan aansluitend zesde oppervlaktedeel van de halfgeleiderlaag dat boven de zelfde isolerende laag ligt , de^doteringsstof aangebracht als in het derde en het vierde oppervlaktedeel, waarbij van het derde en het vijfde oppervlaktedeel alleen het derde in 15 zijn geheel samenvalt met een deel van het eerste oppervlaktedeel.
De onderhavige uitvinding zal nader worden uiteengezet aan de hand van enkele uitvoeringsvoorbeelden en de bijgaande tekening, waarin 20 Fig. 1 schematisch een bovenaanzicht van een deel van een eerste uitvoeringsvorm van de halfgeleiderinrichting volgens de uitvinding en
Fig. 2 schematisch een bijbehorende dwarsdoorsnede van deze inrichting volgens de lijn II-II van Fig 1 toont 25 en waarbij de
Fig. 3 tot en met 6 schematisch enkele bovenaanzichten en dwarsdoorsneden van deze uitvoeringsvorm in verschillende stadia van zijn vervaardiging weergeeft.
Fig. 7 toont schematisch een dwarsdoorsnede van 30 een deel van een tweede uitvoeringsvorm van de halfgeleiderinrichting volgens de uitvinding.
Het eerste voorbeeld betreft een halfgeleiderinrichting waarvan in de fig. 1 en 2 slechts een klein gedeelte is weergegeven, namelijk het gedeelte dat een enkele 35 transistor bevat. Deze transistor kan met soortgelijke transistors en andere schakelelementen zoals diodes, weerstanden en capaciteiten deel uitmaken van een geïntegreerde halfgeleiderschakeling.
?9u023ö 12.1.79 5 PHN 9327
Het onderhavige voorbeeld heeft een halfgeleider-substraat 1 van bijvoorbeeld silicium waarbij aan een oppervlak 2 van het substraat 1 een elektrisch isolerende laag 3 met tenminste een opening 4 aanwezig is. De isole-S rende laag bestaat bijvoorbeeld uit siliciumoxyde of sili-ciumnitride en kan ook uit een aantal afzonderlijke deel-lagen van deze materialen zijn opgebouwd. Het substraat 1 bestaat in hoofdzaak uit p-type materiaal met een soortelijke weerstand van bijvoorbeeld 2-5-Π-cm.
10 Op de isolerende laag 3 en in de opening 4 strekt zich een halfgeleiderlaag 5 uit, die het binnen de opening 4 gelegen deel van het oppervlak 2 van het substraat 1 geheel bedekt. De laag 5 bestaat bijvoorbeeld uit silicium en heeft bijvoorbeeld een dikte van ongeveer 0,3 è. 0,4 ^um.
15 De inrichting heeft een halfgeleiderschakelelement met een eerste halfgeleiderzone 6 van een eerste geleidings-type, een daaraangrenzende tweede halfgeleiderzone 7 van het tweede geleidingstype en een aan de tweede zone 7 grenzende derde halfgeleiderzone 8 van het eerste geleidings-20 type . Het schakelelement is een transistor, tiraarbij de eerste en de derde zone 6 en 8 n-type zones zijn en respectievelijk de emitter en de kollektor vormen. De tweede zone 7 is een p-type zone en vormt de basis. Tussen de zones 6 en 7 bevindt zich de emitter-basis-pn-overgang 9 en de kol-25 lektor-basis-pn-overgang 10 vormt de grens tussen de zones 7 en 8. Voorts is de n-type kollektor 8 door de pn-overgang 11 gescheiden van het aangrenzende p-type deel van het halfgeleider substraat 1 .
De transistor heeft een verticale structuur, d.w.z.
30 dat vanaf het oppervlak 12 van de halfgeleiderlaag 5 gerekend de eerste zone 6 op de tweede zone 7 ligt en dat de tweede zone 7 op zijn beurt op de derde zone 8 ligt.
Niet alleen voor de pakkingsdichtheid in geïntegreerde schakelingen, maar ook voor het gedrag bij hogere fre-35 quenties is de plaatsruimte die aan het oppervlak 12 wordt ingenomen van direkt belang. Naarmate het schakelelement kleiner kan worden uitgevoerd zullen bijvoorbeeld ook de
parasitaire kapaciteiten kleiner kunnen zijn. Daarbij wordt η n is Λ -') 0 Λ / V V 5. v J
-t 12.1.79 6 PHN 9327 de grootte van het schakelelement meestal mede bepaald door het aantal maskers dat bij de vervaardiging moet worden gebruikt, het aantal verschillende openingen dat moet worden aangebracht en de wijze waarop daarbij met uitrichttoleran-5 ties rekening moet worden gehouden.
In het onderhavige voorbeeld is met name de opening 4 bepalend voor het benodigde oppervlak of met andere woorden bepalend voor de zijdelingse begrenzing van de ingenomen plaatsruimte.
10 De ingenomen plaatsruimte omvat het gebied waar in de halfgeleiderzones van het schakelelement met elkaar e samenwerken. Bij de beschreven transistor komt dit gebied overeen met het gebied waarin tijdens het bedrijf de werkelijke transistorwerking wordt verkregen. Buiten dit aktie-15 ve gebied is echter meestal ook nog plaatsruimte nodig om een of meer van de halfgeleiderzones van een aansluitgelei-der te kunnen voorzien. In de praktijk zal de ingenomen plaatsruimte bijna steeds die ruimte zijn waarbinnen zich alle gelijkrichtende overgangen bevinden die voor de wer-20 king van de halfgeleiderstruktuur en eventueel voor haar elektrische isolatie nodig zijn.
Zoals gezegd is de opening 4 bepalend voor de ingenomen plaatsruimte. Dit behoeft niet te betekenen dat de > ingenomen plaatsruimte direkt wordt begrensd door en samen-25 valt met de rand van de opening. Er bestaat echter wel een direkt verband tussen de plaats van deze rand en de plaats van de uiterste begrenzing van de halfgeleiderstruktuur in laterale richting. In het onderhavige voorbeeld is de kol-lektor 8 verkregen doordat door de opening 4 heen dotering 30 in het substraat 1 is aangebraclit. De doorsnijding van de pn-overgang 11 en het oppervlak 2 volgt dus nauwkeurig de rand van de opening 4.
De halfgeleiderlaag 5 heeft een eerste deel 13 dat op de isolerende laag 3 ligt, van het eerste geleidings- 35 type is, tot aan de opening 4 reikt en als aansluitgeleider aansluit op een binnen de rand van de opening 4 gelegen deel van de eerste zone 6. De emitterzone 6 en de daarmee verbonden aansluitgeleider 13 zijn dus beide n-type.
-ï Λ Λ Λ 9 9 Λ / y υ y w v 12.1.79 7 PHN 9327
Een tweede deel 14 van de halfgeleiderlaag 5 ligt eveneens op de isolerende laag 3» is van het tweede gelei-dingstype en reikt tot aan de opening 4. Dit deel 14 sluit als aansluitgeleider aan op een binnen de rand van de ope-5 ning 4 gelegen deel van de tweede zone 7· De basiszone 7 en de aansluitgeleider 14 zijn dus beide p-type.
Volgens de uitvinding is binnen de opening 4 een derde aansluiting tot stand gebracht. De op de derde zone of kollektor 8 liggende tweede of basiszone 7 laat binnen de 10 rand van de opening 4 een deel van de derde zone 8 vrij.
Een derde deel 15 van de halfgeleiderlaag 5 reikt tot aan de rand van de opening 4 en sluit naast de tweede zone 7 aan op een binnen de rand van de opening 4 gelegen deel van een verdere halfgeleiderzone. Xn het onderhavige voorbeeld 15 wordt deze verdere halfgeleiderzone gevormd door de derde zone of kollektor 8 zelf waarbij ter verbetering van het elektrische kontakt onder de n-type aansluitgeleider 15 in de opening een n-type kontaktzone 16 is aangebracht. De kollektorkontaktzone 16 heeft een hogere doteringsconeen-20 tratie dan het aangrenzende deel van de kollektor 8.
De beschreven transistor is in het bijzonder geschikt voor toepassing in geïntegreerde schakelingen omdat de drie aansluitingen alle aan het oppervlak 12 liggen en de drie halfgeleiderzones alle van het aangrenzende substraatgebied 25 1 zijn geïsoleerd door de pn-overgang 11. Bovendien is de transistor bijzonder kompakt omdat alle aansluitingen binnen een zelfde opening 4 liggen, die in een vroeg stadium van de vervaardiging wordt aangebracht en vervolgens wordt afgedekt met de halfgeleiderlaag 5· Bij de twee daarna vol-30 gende plaatselijke doteringsbehandelingen kunnen daardoor delen van de rand van de afgedekte opening 4 bij de begrenzing worden gebruikt zonder dat deze delen van de rand bij het aanbrengen van de begrenzende maskers (kunnen) worden aangeëtst. Als gevolg kunnen de overgangen 9 en 10 waar 35 nodig zeer dicht bij elkaar liggen, ook als de zones 6 en 7 zeer dun zijn. Vooral bij zeer ondiepe diffusies moeten doorgaans aan de rand waar de pn-overgangen aan het oppervlak komen toleranties in acht worden genomen om te voor- ~ .. Λ - '«s ': ' ’ fï 12.1.79 8 PHN 9327 komen dat emitter-kollektor-kortsluiting optreedt. De bekende methodes waarbij in principe tweemaal door een zelfde niet-afgedekte opening dotering wordt aangebracht zijn bij zeer ondiepe diffusies praktisch niet bruikbaar omdat daar-S in steeds de rand van de opening voorafgaand aan de tweede doteringsbehandeling aan een etsmiddel wordt blootgesteld. Deze rand verschuift daarbij al snel praktisch tot aan of tot voorbij de bij de eerste doteringsbehandeling verkregen pn-overgang.
10 Om dezelfde reden kan meestal de opening waardoor een ondiepe emitterzone werd aangebracht niet daarna ook als kontaktopening voor de aansluitgeleider worden gebruikt. Daar bestaat het gevaar dat door het opschuiven van de rand van de opening de aansluitgeleider de emitter-basis-overgang 15 zal kortsluiten.
Doordat in de onderhavige transistor voor alle drie de elektrische aansluitingen delen van de halfgeleiderlaag 5 worden gebruikt wordt het apart aanbrengen van kontakt-openingen geheel vermeden. Bovendien wordt het patroon van 20 aansluitgeleiders althans binnen de opening 4 en/of de di-rekte omgeving daarvan door plaatselijke dotering van de halfgeleiderlaag 5 verkregen en niet door etsen zoals meer gebruikelijk is. Daardoor kunnen de aansluitgeleiders dichter bij elkaar liggen. Met name binnen de opening 4 kunnen 25 de aansluitgeleiders zelfs aan elkaar grenzen en zonder gevaar voor het veroorzaken van kortsluiting tot aan de pn-overgangen reiken. De aansluitgeleiders zijn waar dat noodzakelijk of gewenst is door pn-overgangen of praktisch intrinsiek halfgeleidermateriaal van de laag 5 van elkaar ge-30 scheiden.
Bijzonder belangrijk voor de toepasbaarheid van de halfgeleiderstruktuur volgens de uitvinding is dat op eenvoudige wijze binnen de opening 4 meer dan twee elektrische aansluitingen kunnen worden gerealiseerd.
35 De beschreven transistor kan volgens de uitvinding op de volgende wijze worden vervaardigd. Opgemerkt wordt, dat vele transistors tegelijk in een zelfde halfgeleider-schijf kunnen worden vervaardigd waarbij deze schijf ten- π η λ *) ft ft / w v u L 4- -j 12.1.79 9 PHN 9327 slotte, bijvoorbeeld door krassen en breken, in afzonderlijke halfgeleiderinrichtingen wordt verdeeld. Ook als de beschreven transistor een onderdeel vormt van een geïntegreerde schakeling geldt dat meerdere schakelingen in een 5 zelfde halfgeleiderschijf kunnen worden vervaardigd.
Uitgegaan wordt van één kristallijnlichaam 1 van p-type silicium met een soortelijke weerstand van bijvoorbeeld ongeveer 2-5 Ohm.cm. Aan het oppervlak 2 van dit lichaam wordt een elektrisch isolerende laag aangebracht.
10 Daartoe wordt het lichaam 1 bijvoorbeeld ongeveer 60 minuten verhit bij ongeveer 1100°C in vochtige zuurstof. De siliciumoxydelaag 3 die daarbij ontstaat heeft een dikte van ongeveer 0,5 ^um. Indien gewenst kan op deze laag 3 een in de figuur niet getekende laag siliciumnitride wor-15 den aangebracht, bijvoorbeeld door neerslaan vanuit een atmosfeer bevattende NH^ en SiH2Cl2 bij ongeveer 800°C en verlaagde druk. Een geschikte dikte voor de op deze of op een andere op zichzelf bekende wijze aan te brengen sili-ciumnitridelaag is bijvoorbeeld ongeveer 0,1yum.
20 Vervolgens wordt op op zichzelf bekende wijze, bij voorbeeld met de bekende fotolithografische etstechnieken in de isolerende laag 3 een opening 4 aangebracht met afmetingen van bijvoorbeeld 4^um x 15^/um. Bijvoorbeeld wordt de opening 4 door plasma-etsen aangebracht. Daarmee kan zo-25 wel de eventueel aanwezige siliciumnitridelaag als de siliciumoxydelaag plaatselijk worden verwijderd.
Op de isolerende laag 3 en in de opening 4 op het halfgeleideroppervlak 2 wordt nu een siliciumlaag 5 neergeslagen. Dit kan bijvoorbeeld op op zichzelf bekende wij-30 ze bij lage druk en een temperatuur van ongeveer 650°C geschieden. De ongedoteerde laag 5 is dan polykristallijn. De dikte van de laag 5 kan bijvoorbeeld 0,4 a 0,5y-um bedragen.
Vervolgens wordt door implantatie en/of diffusie een n-type dotering, bijvoorbeeld fosfor, aangebracht in de 35 laag 5 en door de laag 5 en de opening 4 heen in het half-geleiderlichaam 1. De concentratie en de verhittingstijden en- temperaturen worden op gebruikelijke wijze zo gekozen dat na de verdere nog te beschrijven warmtebehandelingen . . <\ Λ Λ Λ Λ ,- ^ U U L ύ Ί 12.1.79 10 PHN 9327 in het lichaam 1 een n-type gebied 8 is ontstaan met een indringdiepte van bijvoorbeeld ongeveer 2 a 2,5^um. Dit gebied 8 vormt de pn-overgang 11 met het aangrenzende p-type deel van het lichaam 1, waarbij de afstand tussen deze pn-5 overgang en het oppervlak 2 dus 2 a 2,5^/um bedraagt.
Deze doteringsbehandeling kan zonder masker worden uitgevoerd. De laag 5 wordt dan in' zijn geheel n-type. Ook kan het aanbrengen van de dotering worden beperkt tot de opening 4 en zijn direkte omgeving, bijvoorbeeld met behulp 10 van een (niet-getekend) fotoresistmasker als de dotering door middel van ionenimplantatie in de laag 5 wordt geïmplanteerd.
Indien de warmtebehandeling die na het aanbrengen van de dotering volgt en waarbij deze dieper in het 15 halfgeleiderlichaam diffundeert geheel of gedeeltelijk in een oxyderende atmosfeer wordt uitgevoerd,is de halfgeleiderlaag met een oxydelaag bedekt. Deze (niet-getekende) oxydelaag kan als maskeringslaag bij de volgende doteringsbehandeling worden gebruikt.
20 Voorafgaand aan de volgende doteringsbehan deling wordt een fotoresistlaag 21 aangebracht met daarin een opening 22 (fig. 3 en 4). Deze laag 21 dient als ets-masker voor de daaronder liggende oxydelaag en/of als mas-kering tijdens een implantatie-behandeling waarbij een p-25 type dotering, bijvoorbeeld bestaande uit boorionen, wordt aangebracht. Deze doteringsstof wordt dus plaatselijk in een eerste oppervlaktedeel 22a van de halfgeleiderlaag 5 dat boven de opening 4 en in een daaraan aansluitend tweede oppervlaktedeel 22b van de halfgeleiderlaag 5 dat 30 boven de isolerende laag 3 ligt, aangebracht, waarbij het oppervlaktedeel 22a kleiner gekozen is dan de opening 4. Na de implantatie wordt de fotoresistlaag 21 verwijderd. Er volgt nu nog een warmtebehandeling waarbij de boorionen verder in de.laag 5 en/of in de zone 8 diffunderen, indien 35 gewenst in een oxyderend milieu zodat de resulterende oxydelaag later als maskeringslaag kan worden benut. Uiteindelijk resulteert een p-type deel 23 van de laag 5 dat een basis-aansluitgeleider 14 (fig. 1) bevat, en een in de opening 4 ‘ ,2*0230 12.1.79 n PUN" 9327 onder dit deel 23 gelegen basiszone 7· De basiscollector-overgang 10 ligt bijvoorbeeld ongeveer 1yum onder het oppervlak 2. Binnen de rand van de opening 4 bedraagt de vierkantsweerstand van de laag 5 en de zone 7 tezamen bij-5 voorbeeld ongeveer 200 a 300 ohm per vierkant. Het op de isolerende laag 5 gelegen gedeelte van het p-type deel 23 heeft dan bijvoorbeeld een vierkantsweerstand van ongeveer 600 a 800 ohm per vierkant.
Daarna wordt opnieuw een fotoresistlaag 23 10 (fig. 5 en 6) aangebracht met daarin twee openingen 24 respectievelijk 25· Deze laag 23 dient als maskering bij een implantatie van fasforionen. Daarbij wordt plaatselijk in een derde oppervlaktedeel 24a van de halfgeleiderlaag 5 dat boven de opening 4 en in een daaraan aansluitend vier-15 de oppervlaktedeel 24b van de halfgeleiderlaag 5 dat boven de isolerende laag ligt, de doteringsstof fosfor ter verkrijging van het eerste geleidingstype (n-type) aangebracht, waarbij het derde oppervlaktedeel 24a kleiner is dan en in zijn geheel samenvalt met een deel van het eerste oppervlak-20 tedeel 22a waarin eerder de doteringsstof borium ter verkrijging van het tweede geleidingstype (p-type) werd aangebracht .
Bij voorkeur wordt zoals in het onderhavige voorbeeld tenminste tijdens een van de beide laatstgenoem-25 de behandelingen ook plaatselijk in een vijfde oppervlaktedeel 25a van de halfgeleiderlaag 5 dat boven de opening 4 en in een daaraan aansluitend zesde oppervlaktedeel 25b van de halfgeleiderlaag 5 dat boven de isolerende laag 3 ligt de betreffende doteringsstof aangebracht, waarbij de beide 30 boven de opening 4 gelegen oppervlaktedelen 24a en 25a geheel van elkaar gescheiden zijn.
In dit voorbeeld worden de vijfde en zesde oppervlaktedelen 25a en 25b tegelijk met de derde en vierde oppervlaktedelen 24a en 24b aan een doteringsbehandeling 35 blootgesteld, waarbij van het derde 24a en het vijfde oppervlaktedeel 25a alleen het derde oppervlaktedeel 24a in zijn geheel samenvalt met een deel van het eerste oppervlaktedeel 22a.
*·', . ,· v p A
j 'ij * W Vi 12.1.79 12 PHN 9327
Na de implantatie wordt de fotoresistlaag 23 verwijderd en volgt nog een warmtebehandeling. De aan deze implantatie-behandeling blootgestelde delen van de polykristallijne siliciumlaag 5 zijn hooggedoteerd en hebben een vierkants-5 weerstand van ongeveer 10 ohm per vierkant. Tegelijk wordt daar waar de openingen 4 en 24 elkaar overlappen onder de siliciumlaag 5 een binnen de basiszone 7 gelegen, n-type emitterzone 6 verkregen (fig. 6). De emitter-basis-pn-over-gang 9 ligt bijvoorbeeld ongeveer 0,5 a 0,7yum onder het 10 halfgeleideroppervlak 2. Evenzo resulteert ter plaatse waar de openingen 4 en 25 elkaar overlappen onder de siliciumlaag 5 de n-type kontaktzone 16. Het deel 26 van de siliciumlaag 5 heeft zowel onder de maskeringslaag 21 als onder de maskeringslaag 23 gelegen. Dit deel 26 is alleen bij 15 de eerste doteringsbehandeling ter verkrijging van de kol-lektorzone 8 gedoteerd en het bestaat dus uit n-type silicium. Het deel 26 heeft een betrekkelijk lage n-type dote-ringsconcentratie.
Ook het overige deel van de siliciumlaag 20 5 is hoogohmig n-type of, als ook bij de eerste doterings behandeling een maskering is gebruikt, ongedoteerd. Dit materiaal is zo slecht geleidend dat, indien het niet wordt verwijderd, de relatief hooggedoteerde delen 13»14 en 15 vaak reeds in voldoende mate elektrisch van elkaar geïso-25 leerd. Zonodig echter kan deze elektrische isolatie worden verbeterd door de overtollige delen van de siliciumlaag onder toepassing van een niet-kritisch masker weg te etsen of om te zetten in oxyde zodat alleen het in fig. 1 met de lijnen 27 aangegeven T-vormige deel intact blijft. Overi-30 gens is in fig. 1 ook schematisch de ligging van de openingen 22,24 en 25 in de maskeringslagen 21 en 23 aangegeven.
In het kader van de onderhavige uitvinding is van belang dat het gebruikelijk is om direkt voorafgaand aan elke doteringsbehandeling, het vrijliggende oppervlak 35 van het lichaam 1 schoon te maken waarbij bijvoorbeeld ongewenste sporen van siliciumoxyde worden verwijderd. Bij dit zogenaamde dipetsen in een vloeistof waarin siliciumoxyde oplost, zouden de randen van de opening 4 gemakkelijk -h jx 79 üUZ 3ü 12.1.79 13 PHN 9327 worden aangeetst als niet de opening 4 en de siliciumoxyde-laag 3 geheel door de polysiliciumlaag 5 waren bedekt. Omdat bij toepassing van de onderhavige uitvinding een dergelijke aanetsing geheel wordt vermeden, kunnen zonder bezwaar 5 ook zeer ondiepe basis- en emitterzones worden toegepast.
Indien de laag 5 op op zichzelf bekende wijze bij een hogere temperatuur zodanig wordt aangebracht, dat het binnen de rand van de opening 4 gelegen deel éénkris-tallijn expitaxiaal aangroeid aan het lichaam 1, kan bij-10 voorbeeld de emitterzone 6 ook met een zo geringe diepte worden aangebracht dat de emitter-basis-overgang 9 zich in zijn geheel in de laag 5 uitstrekt.
Bij een variant van de beschreven uitvoeringsvorm wordt nadat de isolerende laag 3 niet de opening 4 is 15 aangebracht, eerst door implantatie en/of diffusie een n- type dotering in het halfgeleiderlichaam 1 aangebracht. Deze doteringsbehandeling dient ter verkrijging van het n-type gebied 8. Vervolgens wordt, nadat het oppervlak zonodig is gereinigd de siliciumlaag 5 aangebracht. De verdere dote-20 ringsbehandelingen kunnen dan zo worden uitgevoerd als al werd beschreven.
De aangegeven verwisseling van de volgorde waarin de eerste doteringsbehandeling en het neerslaan van de halfgeleiderlaag 5 worden uitgevoerd heeft ondermeer het 25 voordeel dat de delen van de laag 5» die bij de doteringsbe-handelingen voor de basiszone en de emitterzone gemaskeerd worden, ongedoteerd kunnen blijven zonder dat daarvoor zoals hiervoor beschreven is, een extra maskeringslaag nodig is.
30 Dat bij deze verwisseling van volgorde de rand van de opening 4 pas na de eerste doteringsbehandeling word”t afgedekt en beschermd, is vaak geen bezwaar. De indringdiep-te van het gebied 8 is meestal relatief groot en in ieder geval groter dan die van de basiszone 7 en de emitterzone 6.
33 Daardoor ligt de pn-overgang 11 aan het oppervlak 2 relatief ver van de rand van de opening 4. Meestal is daarom een kleine verschuiving van de rand van de opening na de eerste doteringsbehandeling voor het verkrijgen van de derde zone 8
9.«. ·*». ·% Λ A
( 12.1.79 14 PHN 9327 nog wel toelaatbaar.
De isolerende laag 3 kan ook geheel of gedeeltelijk worden vervangen door een oxydepatroon dat over een deel van zijn dikte of over zijn gehele dikte in het 5 halfgeleiderlichaam is verzonken. In de halfgeleidertech-niek zijn verschillende methoden bekend waarmee dergelijke verzonken oxydepatronen kunen worden verkregen. Fig. 7 toont schematisch en niet op schaal een dwarsdoorsnede van een variant van de transistor volgens het eerste voorbeeld 10 waarin een dergelijk verzonken oxydepatroon 35 is toegepast. In deze figuur zijn overeenkomstige delen met dezelfde ver-wijzingscijfers aangeduid als in fig. 2. Het oxydepatroon 35 is verkregen door plaatselijke oxydatie van het lichaam 1 waarbij ter plaatse van de opening k een tegen oxydatie 15 maskerende laag van bijv. siliciumnitride werd toegepast. Onder het oxydepatroon 35 kan indien gewenst een kanaal-stopper 36 worden gebruikt die op bekende wijze kan worden aangebracht.
In dit voorbeeld liggen de basiszone 7 en 20 de kollektorkontaktzone 16 aan het oppervlak 2 tegen elkaar aan, evenals de boven deze zones gelegen delen 14 respectievelijk 15 van de halfgeleiderlaag, die over het oxydepatroon 35 en in de opening k is aangebracht. Daardoor kunnen de afmetingen van de transistor kleiner zijn 25 dan die van het eerste voorbeeld. Ook het gebruik van het oxydepatroon 35 maakt dat de afmetingen van de transistor kleiner kunnen worden dan in het eerste voorbeeld.
In dit verband wordt opgemerkt, dat een van de bekende problemen bij de toepassing van door selek-30 tieve oxydatie verkregen, althans over een deel van zijn dikte in het halfgeleiderlichaam verzonken oxydelagen is, dat dergelijke oxydelagen 35 aan de rand van de opening k zeer dun kunnen zijn, waardoor een dergelijke rand bij latere ets-of reinigingsbehandelingen bijzonder makkelijk ver-35 schuift. In de praktijk moet daarom tot nog toe vaak een redelijke afstand tussen de emitterzone 6 en de rand van de opening h in acht worden genomen, waardoor de transistors meer ruimte innemen en/of moeten extra processtappen worden 7900230 12.1 .79 15 PHN 9327 ingevoerd om problemen als het ontstaan van kortsluitingen te voorkomen. Bij toepassing van de onderhavige uitvinding treden deze problemen niet of1 minder snel op, terwijl met een betrekkelijk eenvoudig vervaardigingsproces met rela-5 tief weinig kritische processtappen kan worden volstaan.
De gedoteerde delen 13» 14 en 15 van de half-geleiderlaag, alsmede de verdere delen van deze halfgelei-derlaag die nog aanwezig zijn, zijn bedekt met een isole-rendelaag 37 van bijvoorbeeld siliciumoxyde en/of silicium-10 nitride. Op deze laag 37 kan een patroon van geleidersporen 38 van bijvoorbeeld aluminium zijn aangebracht, waarbij de sporen 38 waarnodig via openingen in de isolerende laag 37 met gedoteerde delen zoals het deel 13 van de halfgeleider-laag kunnen zijn verbonden. Bij gebruik van de beschreven 15 transistor in geïntegreerde schakelingen zijn dus twee niveaus van geleidende verbindingen tussen de schakelelemen-ten voorhanden. Op het eerste niveau bestaan de geleidende verbindingen uit sporen van gedoteerd halfgeleidermateriaal. Daarbij moet, als het op de isolerende laag 3 tussen deze 20 sporen gelegen polykristallijne halfgeleidermateriaal niet wordt verwijderd of in oxyde omgezet, rekening worden ge*hou-den met de relatief grote laterale diffusie van met name de fosfordotering in dat polykristallijne materiaal. Binnen de opening h is de laterale diffusie in de halfgeleiderlaag 5 25 vaak belangrijk kleiner dan buiten deze opening. Bij experimenten die in het kader van de onderhavige uitvinding werden uitgevoerd, is gebleken dat de emitter- en kollektor-aansluitgeleiders 13 en 14 binnen de opening k op verrassend korte afstand van elkaar kunnen liggen zonder dat ongewens-te verbindingen ontstaan. Deze afstand bleek duidelijk kleiner te mogen zijn dan op grond van de uit de literatuur bekende diffusiesnelheid in polykristallijne lagen verwacht zou mogen worden. Dit maakt het mogelijk schakelelementen met extra kleine afmetingen en daaraan aangepaste elektrische 35 aansluitingen te realiseren.
In schakelingen zoals bepaalde geheugens en verschillende logische schakelingen kan met voordeel gebruik gemaakt worden van het feit dat in de halfgeleider-
_ - A A A A
/ y u u l at i 12.1.79 16 PHN 9327 sporen eenvoudig zogenoemde poly-dioden kunnen worden opgenomen die als scliakelelement in dergelijke schakelingen kunnen dienen. Voor deze poly-dioden is geen extra ruimte aan het oppervlak nodig. Zij kunnen in op de isolerende 5 laag 5>35 gelegen delen van de polykristallijne halfgelei-dersporen zijn aangebracht.
In de beschreven transistors lopen de emitter-basis -overgang 9 en de basis-kollektorovergang 10 vanuit het kristallijne lichaam 1 door in de daarop aangebrachte 10 polykristallijne halfgeleiderlaag. Aan elk van deze beide pn-overgangen van de transistor staat dus een poly-diode parallel. Dit kan een nadelige invloed op de eigenschappen van de transistor hebben, maar mede door het relatief kleine oppervlak van deze poly-dioden is deze nadelige invloed 15 meestal klein en voor veel toepassingen toelaatbaar. Bovendien kunnen, door de halfgeleiderlaag onder geschikt gekozen omstandigheden aan te brengen, waarbij ondermeer de korrelgrootte en de dikte een rol spelen, de nadelige invloeden van de poly-dioden worden beperkt. Naarmate de le-20 vensduur van de vrije ladingsdragers in de polykristallijne halfgeleiderlaag groter is, komen de eigenschappen van de poly-dioden meer overeen met die van de aansluitende pn-overgangen in het éénkristallijne materiaal. Daarbij kan binnen de opening k afhankelijk van de aangroeiomstandig-25 heden en de dikte van de laag een gunstige uitwerking uitgaan van de éénkristallijne struktuur aan het in deze opening blootgelegde halfgeleideroppervlak 2. Voorts zullen tijdens de bij de doteringsbehandelingen behorende warmtebehandelingen kristallisatieeffecten kunnen optreden die 30 een gunstige invloed hebben op de eigenschappen van de in de opening gelegen poly-dioden.
Het zal duidelijk zijn dat de onderhavige uitvinding niet beperkt is tot de beschreven uitvoeringsvoorbeel-den, maar dat voor de vakman binnen het kader van de uit-35 vinding vele variaties mogelijk zijn. Zo kunnen andere halfgeleidermaterialen zoals gemanium of verbindin gen worden toegepast. Dit geldt zowel voor het éénkristal-lijne halfgeleiderlichaam als voor de over de isolerende 7 9 0 0 2 3 0 12.1.79 17 PHN 9327 laag en in de opening aangebrachte halfgeleiderlaag. Voorts kunnen andere geometrische vormen worden toegepast. De e-mitterzone 6 kan zich bijvoorbeeld als een strook in de opning k uitstrekken waarbij aan beide zijden van de strook 5 de basiszone 7 tot aan het oppervlak van de halfgeleider-laag reikt. Ook kunnen andere doteringstechnieken zoals diffusie vanuit de gasfase of vanuit een gedoteerde isolerende laag als bron in plaats van de beschreven implantatie worden gebruikt.
10 Het halfgeleiderlichaam 1 kan bestaan uit een relatief zwaar gedoteerd halfgeleidersubstraat waarop een minder zwaar gedoteerde oppervlaktelaag is aangebracht of ook uit een isolerend substraat, zoals saffier, met daarop een epitaxiale halfgeleiderlaag. In het laatste geval kun-15 nen de kollektorzone 8 en/of het oxydepatroon 35 zich ook geheel door de epitaxiale halfgeleiderlaag heen tot op het isolerende substraat uitstrekken.
Voorts kunnen in de beschreven voorbeelden de geleidingstypes worden verwisseld. Ook kunnen andere scha-20 kelelementen dan transistors met drie of meer aansluitingen in de opening worden aangebracht. Als bijvoorbeeld in het eerste voorbeeld de opening 25 niet in de maskerings-laag 23 maar in de maskeringslaag 21 wordt aangebracht, wordt in plaats van de n-type zone 16 een tweede p-type 25 zone verkregen. Hierdoor ontstaat een laterale vierlagen-transistor (npnp) of afhankelijk van het bedrijf een npn-transistor die is voorzien van een komplementaire pnp-transistor voor bijvoorbeeld de toevoer van stroom aan de basiszone 7· 30 De beschreven halfgeleiderschakelelementen kun nen in combinatie met soortgelijke en/of andere schakelèle-' menten deel uitmaken van een geïntegreerde schakeling. Daarin kunnen de transistors volgens het eerste en het tweede voorbeeld ook omgekeerd, met de zone 6 als kollektor en de 35 zone 8 als emitter, worden toegepast.
Tenslotte wordt nog opgemerkt, dat de uitdrukking "polykristallijn halfgeleidermateriaal" hier in de ruime betekenis van "niet-kristallijn halfgeleidermateriaal" - y n -? n 4 «r hr V V- 12.1.79 18 PHN 9327 is gebruikt en dus bijvoorbeeld ook amorf halfgeleidermate-riaal omvat.
5 10 15 20 25 30 35 v _ Λ A A ij f*i /¾ j o ν’ 4* 0 xj
Claims (10)
1. Halfgeleiderinrichting met een halfgeleider- substraat waarbij aan een oppervlak van het substraat een elektrisch isolerende laag met tenminste een opening aanwezig is en waarbij op de isolerende laag en in de opening 5 zich een halfgeleiderlaag uitstrekt die het binnen de opening gelegen deel van het oppervlak van het substraat geheel bedekt, welke inrichting een halfgeleiderschakelele-ment met een eerste halfgeleiderzone van een eerste gelei-dingstype, een daaraan grenzende tweede halfgeleiderzone 10 van een tweede geleidingstype en een aan de tweede grenzende derde halfgeleiderzone van het eerste geleidingstype bevat, waarbij de plaatsruimte waarbinnen de halfgeleiderzo-nes van het schakelelement met elkaar kunnen samenwerken in zijdelingse richting bepaald is door de rand van de opening 15 in de isolerende laag en waarbij vanaf het oppervlak van de halfgeleiderlaag gerekend de eerste zone op de tweede en de tweede zone op de derde zone ligt, waarbij een eerste deel van de halfgeleiderlaag dat op de isolerende laag ligt van het eerste geleidingstype is, tot 20 aan de opening reikt en als aansluitgeleider aansluit op een binnen de rand van de opening gelegen deel van de eerste zone en waarbij een tweede deel van de halfgeleiderlaag dat op de isolerende laag ligt van het tweede geleidingstype is, tot aan de aansluit opening reikt en als aansluitgeleiderZ.op een binnen de :i Λ O 1 A ,· xj J -J i. ,f l* 12.1.79 20- PHN 9327 rand van de opening gelegen deel van de tweede zone met het kenmerk,dat de op de derde zone liggende tweede zone binnen de rand van de opening een deel van de derde zone vrijlaat en een S derde deel van de halfgeleiderlaag een derde aansluitgelei-der vormt die tot aan de opening reikt en naast de tweede zone aansluit op een binnen de rand van de opening gelegen deel van een verdere halfgeleiderzone.
2. Halfgeleiderinrichting volgens conclusie 1, 10 met het kenmerk, dat de derde halfgeleiderzone in het half- de geleiderlichaamütweede zone omgeeft en met een aangrenzend deel van het halfgeleiderlichaam een pn-overgang vormt, die het halfgeleiderschakelelement van het overige deel van het halfgeleiderlichaam scheidt. 15
3* Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, dat de pn-overgang tussen de derde half-geleiderzone en., het aangrenzend deel van het halfgeleiderlichaam tot het oppervlak reikt waarbij de aan het oppervlak gelegen rand van deze pn-overgang bepaald is door de 20 rand van de opening in de isolerende laag.
4. Halfgeleiderinriching volgens conclusie 2 of 3, met het kenmerk, dat het halfgeleiderschakelelement een van het aangrenzende deel van het halfgeleiderlichaam geïsoleerde bipolaire transistor is.
5. Halfgeleiderinrichting volgens een der voor gaande conclusies, met het kenmerk, dat de elektrisch isolerende laag een door selektieve oxydatie verkregen althans over een deel van zijn dikte in het halfgeleiderlichaam verzonken oxydelaag is.
6. Werkwijze ter vervaardiging van een halfgelei derinrichting volgens een der voorgaande conclusies, met het kenmerk, dat een halfgeleiderlichaam aan een oppervlak wordt voorzien van een elektrisch isolerende laag met tenminste een opening en dat op de isolerende laag en op het 33 halfgeleideroppervlak binnen de opening een halfgeleiderlaag wordt neergeslagen, en dat een eerste doteringsbehan-deling wordt uitgevoerd, waarbij plaatselijk in een eerste oppervlaktedeel van de halfgeleiderlaag dat boven de opening 12.1.79 %t PHN 9327 en in een daaraan aansluitend tweede oppervlaktedeel van de halfgeleiderlaag dat boven de isolerende laag ligt, een doteringsstof ter verkrijging van het tweede geleidings-type wordt aangebracht, waarbij het eerste oppervlaktedeel 5 kleiner gekozen wordt dan het gehele boven de opening gelegen oppervlaktedeel van de halfgeleiderlaag en dat een tweede doteringsbehandeling wordt uitgevoerd, waarbij plaatselijk in een derde oppervlaktedeel van de halfgeleiderlaag dat boven de opening en in een daaraan aansluitend 10 vierde oppervlaktedeel van de halfgeleiderlaag dat boven de isolerende laag ligt, een doteringsstof ter verkrijging van het eerste geleidingstype wordt aangebracht, waarbij het derde oppervlaktedeel kleiner is dan en in zijn geheel met een deel samenvalt van het eerste oppervlaktedeel. 15
7* Werkwijze volgens conclusie 6, met het kenmerk, dat tenminste tijdens een van de beide doteringsbehandelin-gen ook plaatselijk in een vijfde oppervlaktedeel van de halfgeleiderlaag dat boven de opening en in een daaraan aansluitend zesde oppervlaktedeel van de halfgeleiderlaag 20 dat boven de isolerende laag ligt, de betreffende doteringsstof wordt aangebracht, waarbij de beide boven de opening gelegen oppervlaktedelen waarin dezelfde doteringsstof wordt aangebracht geheel van elkaar gescheiden zijn.
8. Werkwijze volgens conclusie 7j met het kenmerk, 25 dat tijdens de tweede doteringsbehandeling in het vijfde en het zesde oppervlaktedeel dezelfde doteringsstof wordt aangebracht als in het derde en het vierde oppervlaktedeel, waarbij van het derde en het vijfde oppervlaktedeel alleen het derde in zijn geheel samenvalt met een deel van het 30 eerste oppervlaktedeel.
9. Werkwijze volgens conclusie 7 of 8, met het kenmerk, dat met behulp van de in het vijfde en zesde oppervlaktedeel aangebrachte doteringsstof het derde deel van de halfgeleiderzone dat de derde aansluitgeleider vormt 35 wordt verkregen.
10. Werkwijze volgens een der voorgaande conclusies 6 t/m 9, met het kenmerk, dat met behulp van de in het eerste en het tweede oppervlaktedeel aangebrachte doterings- •7 8 0 ' Λ " Λ J , J-, s 12.1.79 PHN 9327 stof het tweede deel van de halfgeleiderlaag en de tweede zone worden verkregen, waarbij de doteringsstof binnen de opening tot door de halfgeleiderlaag heen en tot in het daaraan grenzende halfgeleiderlichaam wordt gediffundeerd. 5 11. ¥erkwijze volgens een der voorgaande con clusies, met het kenmerk, dat met behulp van de in het derde en het vierde oppervlaktedeel aangebrachte doteringsstof het eerste deel van de halfgeleiderlaag en de eerste zone worden verkregen. 10 15 20 25 30 •a*. «x Λ* j 9 u u z a u 35
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7900280A NL7900280A (nl) | 1979-01-15 | 1979-01-15 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US06/111,401 US4430793A (en) | 1979-01-15 | 1980-01-11 | Method of manufacturing a semiconductor device utilizing selective introduction of a dopant thru a deposited semiconductor contact layer |
| FR8000589A FR2446540A1 (fr) | 1979-01-15 | 1980-01-11 | Dispositif semi-conducteur tres petit, notamment transistor pour circuits integres et procede pour le fabriquer |
| GB8001003A GB2040568B (en) | 1979-01-15 | 1980-01-11 | Semiconductor device connection conductors |
| DE19803001032 DE3001032A1 (de) | 1979-01-15 | 1980-01-12 | Halbleiteranordnung und verfahren zu deren herstellung |
| JP301180A JPS5596653A (en) | 1979-01-15 | 1980-01-14 | Semiconductor device and method of fabricating same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7900280A NL7900280A (nl) | 1979-01-15 | 1979-01-15 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL7900280 | 1979-01-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL7900280A true NL7900280A (nl) | 1980-07-17 |
Family
ID=19832451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL7900280A NL7900280A (nl) | 1979-01-15 | 1979-01-15 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4430793A (nl) |
| JP (1) | JPS5596653A (nl) |
| DE (1) | DE3001032A1 (nl) |
| FR (1) | FR2446540A1 (nl) |
| GB (1) | GB2040568B (nl) |
| NL (1) | NL7900280A (nl) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734359A (en) * | 1980-08-08 | 1982-02-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS5737870A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Semiconductor device |
| EP0064613B1 (en) * | 1981-04-30 | 1986-10-29 | Kabushiki Kaisha Toshiba | Semiconductor device having a plurality of element units operable in parallel |
| JPS5866359A (ja) * | 1981-09-28 | 1983-04-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| NL8105920A (nl) * | 1981-12-31 | 1983-07-18 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting. |
| JPS58202525A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | 半導体装置の製造方法 |
| US4712125A (en) * | 1982-08-06 | 1987-12-08 | International Business Machines Corporation | Structure for contacting a narrow width PN junction region |
| US4905075A (en) * | 1986-05-05 | 1990-02-27 | General Electric Company | Hermetic semiconductor enclosure |
| US5067002A (en) * | 1987-01-30 | 1991-11-19 | Motorola, Inc. | Integrated circuit structures having polycrystalline electrode contacts |
| US4837176A (en) * | 1987-01-30 | 1989-06-06 | Motorola Inc. | Integrated circuit structures having polycrystalline electrode contacts and process |
| US4772566A (en) * | 1987-07-01 | 1988-09-20 | Motorola Inc. | Single tub transistor means and method |
| US5254495A (en) * | 1993-05-07 | 1993-10-19 | United Microelectronics Corporation | Salicide recessed local oxidation of silicon |
| DE19832329A1 (de) | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611067A (en) * | 1970-04-20 | 1971-10-05 | Fairchild Camera Instr Co | Complementary npn/pnp structure for monolithic integrated circuits |
| US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
| JPS52119186A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Manufacture of semiconductor |
| JPS5338992A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Manufacture of semiconductor device |
| NL7612883A (nl) * | 1976-11-19 | 1978-05-23 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan. |
| US4190949A (en) * | 1977-11-14 | 1980-03-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
-
1979
- 1979-01-15 NL NL7900280A patent/NL7900280A/nl not_active Application Discontinuation
-
1980
- 1980-01-11 FR FR8000589A patent/FR2446540A1/fr active Granted
- 1980-01-11 US US06/111,401 patent/US4430793A/en not_active Expired - Lifetime
- 1980-01-11 GB GB8001003A patent/GB2040568B/en not_active Expired
- 1980-01-12 DE DE19803001032 patent/DE3001032A1/de not_active Withdrawn
- 1980-01-14 JP JP301180A patent/JPS5596653A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2446540B1 (nl) | 1985-05-17 |
| DE3001032A1 (de) | 1980-07-24 |
| JPS5596653A (en) | 1980-07-23 |
| US4430793A (en) | 1984-02-14 |
| FR2446540A1 (fr) | 1980-08-08 |
| GB2040568A (en) | 1980-08-28 |
| GB2040568B (en) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140388A (en) | Vertical metal-oxide semiconductor devices | |
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| JPS5934661A (ja) | 集積回路構造体 | |
| US4283837A (en) | Semiconductor device and method of manufacturing same | |
| KR950006472B1 (ko) | 반도체기억장치 | |
| JPS587840A (ja) | 半導体集積回路 | |
| NL7900280A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
| NL8003612A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. | |
| EP0058124B1 (en) | Polycrystalline silicon schottky diode array and method of manufacturing | |
| JP3790282B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| US3964092A (en) | Semiconductor devices with conductive layer structure | |
| EP0018173B1 (en) | A programmable read-only memory device | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| US4183037A (en) | Semiconductor device | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| JPS6224944B2 (nl) | ||
| US5834811A (en) | Salicide process for FETs | |
| JPS58186965A (ja) | トランジスタ | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS62190875A (ja) | バイポ−ラ・トランジスタとその製法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JP2504529B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS63199454A (ja) | 半導体装置 | |
| JPH0582637A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| A85 | Still pending on 85-01-01 | ||
| BV | The patent application has lapsed |