NL8303179A - Halfgeleiderinrichting. - Google Patents

Description

* . i t * j. / < ο * N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Halfgeleiderinrichting.

De uitvinding betreft een halfgeleiderinrichting bevattende een halfgeleiderlichaam van silicium met aan een eerste hoofdoppervlak een geleiderstructuur met op afstand van elkaar gelegen geleidersporen die silicium van tegengesteld geleidingstype bevatten en onderling elek-5 trisch geleidend verbonden zijn.

Met de voorgaande verkleining van de afmetingen van bouwelementen in geïntegreerde schakelingen, onder meer cm een grotere pakkingsdichtheid te bereiken, worden steeds meer zelf registrerende technieken gebruikt. In deze technieken wordt met name van polykristallijne 10 halfgeleidermaterialen, met name polykristallijn silicium steeds vaker gebruik genaakt. Hierbij fungeren dikwijls delen van een polykristal-lijn siliciumspoor, na op een geschikte wijze gedoteerd te zijn, tevens als doteringsbron voor het onderliggende halfgeleidermateriaal. Het kan dan evenwel voorkomen dat in één polykristallijn geleiderspoor verschil-15 lende doteringsstoffen worden aangebracht die weliswaar in het onderliggende halfgeleiderlichaam gebieden van verschillend geleidingstype doen ontstaan maar als consequentie in het geleiderspoor aanleiding kunnen geven tot een ongewenste pn-overgang.

Een dergelijke ongewenste pn-overgang kan worden kortgesloten 20 door een geleidende verbinding in de vorm van een strookje geleidend materiaal aan te brengen tussen de tegengesteld gedoteerde sporen.

Afhankelijk van de gebruikte technologie zijn hiervoor diverse oplossingen gesuggereerd. Het geleidend materiaal kan achteraf worden aangebracht door over de pn-overgang een metaalstrookje aan te brengen of door het 25 silicium aan beide zijden van de pn-overgang te silicideren (zie bijvoorbeeld de op 18 juli 1983 ter inzage gelegde Nederlandse octrooiaanvrage No. 821104 van Aanvraagster en Japanse Kokai NO. 56-94671).

Een halfgeleiderinrichting van de in de aanhef genoemde soort is bekend uit de op 1 juli 1983 ter visie gelegde Nederlandse Octrooi-30 aanvrage No. 810559 van Aanvraagster. Hierin liggen de te verbinden tegengesteld gedoteerde sporen van polykristallijn silicium op enige arsrand van elkaar en zi^n zij van elkaar gescheiden door een doorgaans met oxyde opgevalda groef.

4 » PHN 10.773 2

In de genoemde Octrooiaanvrage No. 810559 worden twee van zulke gebieden onderling kortgesloten met behulp van een laag geleidend materiaal die vooraf ter plaatse van de groef wordt aangebracht (zie bijvoorbeeld de Figuren 39 t/m 45 van de genoemde Aanvrage).

S In de praktijk echter brengt men in verband met een eenvoudiger procesvoering een dergelijke verbinding liever achteraf aan bij voorkeur samen met andere geleidersporen, contactmetallisaties of bijvoorbeeld een metaal dat met het onderliggende silicium een Schottky-diode vormt.

Een inrichting volgens de uitvinding heeft het kenmerk dat 10 althans ter plaatse van de geleidende verbinding de geleidersporen op het halfgeleiderlichaam gelegen zijn en onderling verbonden zijn door een op het halfgeleiderlichaam tussen de geleidersporen gelegen laag van metaalsilicide die delen van de geleidersporen contacteert.

De uitvinding berust op het inzicht dat bij bepaalde toepas-15 singen met name bij het vervaardigen van zeer kleine geheugencellen een dergelijke verbinding direct op het halfgeleideroppervlak kan worden gesitueerd zonder dat de functie van het onderliggend halfgeleidergebied beïnvloed wordt door een gedeeltelijke dotering van een tegengesteld geleidingstype.

20 Tevens berust zij op het inzicht dat een dergelijke configuratie (polykristallijn silicium op monokristallijn silicium) zeer geschikt is voor een door silicideren vervaardigde kortsluiting omdat dergelijke metaalsiliciden goed hechten aan zowel de beide gebieden van polykristallijn silicium als aan het tussenliggende monokristallijn silicium en daar-25 mee elektrisch goed geleidende verbindingen vormen. Dit heeft als consequentie dat de verbinding desgewenst geheel zelfregistrerend kan worden vervaardigd. Een dergelijke inrichting heeft het kenmerk dat de geleidersporen bedekt zijn door een oxydelaag met een contactvenster ter plaatse van de geleidende verbinding waarbij het metaalsilicide zich 30 alleen binnen het contactvenster bevindt.

De uitvinding zal thans nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekening waarin

Figuur 1 een bovenaanzicht toont van een halfgeleiderinrichting volgens de uitvinding.

35 Figuur 2 een dwarsdoorsnede toont langs de lijn II-II in Figuur 1,

Figuur 3 uen iwarsdccrsnads iccnt langs 2e lijn III-TII in Figuur 1, waarbij het knikpunt in de lijn III-III is aangegeven met

. X

PHN 10.773 3 behulp van de pijl 50,

Figuur 4 een elektrisch schema toont van de inrichting van Figuur 1, terwijl de figuren 5 t/m 11 in dwarsdoorsnede langs de lijn XI-XI in 5 Figuur 1 opeenvolgende stadia tonen van een mogelijke vervaardiging van de inrichting volgens de Figuren 1 t/m 4.

De figuren zijn schematisch en niet op schaal getekend, waarbij, ter wille van de duidelijkheid, in de dwarsdoorsneden in het bijzonder, de afmetingen in de dikterichting sterk zijn overdreven. Half-10 geleiderzones van hetzelfde geleidingstype zijn in het algemeen in dezelfde richting gearceerd; in de figuren zijn overeenkomstige delen in de regel met dezelfde verwijzingscijfers aangeduid.

De geheugencel van de figuren 1 t/m 4 bevat een halfgeleider-lichaam 1 met aan een hoofdoppervlak 2 een tweetal kruisgekoppelde 15 npn-trans is toren 25, 25', waarvan de emitters 18, 18' onderling zijn doorverbonden en bovendien verbonden zijn met een eerste woordlijn 27, terwijl de collector van transistor 25 met de basis van transistor 25' verbonden is en de collector van transistor 25* met de basis van transistor 25. Als belasting fungeren pnp-transistoren 20, 20’, waarvan 20 de emitters 15,15* verbonden zijn met een tweede woordlijn 28, terwijl de bases (16, 16') en collectoren (17, 17') tevens de collectoren en bases vormen van de kruisgekoppelde transistoren 25, 25'. Deze laatste trans is tor en bevatten bovendien elk een tweede emitter 19, 19', die is aangesloten op een bitlijn 29 via welke informatie kan worden ingeschreven 25 of uitgelezen.

De actieve gebieden, waarin de transistoren 20, 20', 25, 25' zijn gerealiseerd zijn onderling geïsoleerd door middel van een laag verzonken oxyde 3, waarvan de begrenzing in het bovenaanzicht van Figuur 1 is aangegeven met behulp van punt-streep-lijnen 11,12,13,14. Het halfgeleider-30 lichaam bevat een p-type substraat 4, waarop een epitaxiale laag 5 van het n-type is aangegroeid. Cm de collectorserieweerstand te verlagen is de halfgeleiderinrichting tevens voorzien van begraven lagen 6 die op de gewenste plaatsen onder het verzonken oxyde doorlopen. Op die plaatsen waar de begraven lagen 6 zich buiten de gebieden 10,11,12,13 onder het 35 verzonken oxyde 3 uitstrekken is dit in Figuur 1 met streeplijnen aangegeven. Op het oppervlak 2 strekt zich een patroon van polykristallijne si-^crjmspcrssrr" dis crwaj. p-sype gesercena //errvijzingsci^rsr ./ ofwel n-type geleidend (verwijzingscijfer 8) zijn, alsmede een metallisatie- » PHN 10.773 4 patroon 9. Waar nodig zijn polykristallijne siliciumgebieden van tegengesteld geleidingsteken gescheiden door een elektrisch isolerende laag 10 van bijvoorbeeld siliciumoxyde. Deze laag 10 isoleert tevens de geleider-sporen 9 van het polykristallijn silicium en fungeert op andere plaatsen 5 als bescherming.

In elk van de openingen 11,13 in het verzonken oxyde is een laterale pnp-transistor 20 gerealiseerd waarbij (zie Figuur 2) het p-type gebied 15 als emitter, het n-type gebied 16, dat deel uitmaakt van de epitaxiale laag 5, als basis en het p-type gebied 17 als collector fungeert. 10 Het n-type gebied 16 vormt samen met de begraven laag 6 en een deel van de epitaxiale laag 5 de collector van een npn-transistor 25 met als basis een p-type gebied 17 en een tweetal n-type emittergebieden 18,19.

Het p-type gebied 17 is tevens voorzien van p-type contactzanes 26.

Teneinde tussen het p-type polykristallijn siliciumspoor 7 dat 15 de basiszone 17 van de geheugentransistor 25 contacteert en de collector 16' van de met transistor 25 kruisgekoppelde geheugentransistor 25' een geleidende verbinding te verkrijgen bevat de half geleider inrichting van de figuren 1 t/m 4 ter plaatse van de opening 12 in het verzonken oxyde een kortsluiting 21 tussen het genoemde p-type polykristallijn-20 siliciumspoor 7 en een n-type polykristallijn siliciumspoor dat een n+-gebied 22 binnen de opening 12 contacteert. Het genoemde p-type spoor 7 contacteert een p-type gebied 23 dat geen nadelige invloed uitoefent op de werking van de schakeling. De kortsluiting 21 zelf wordt bijvoorbeeld door een laagje platinasilicide met een dikte van circa 50 nano-25 meter gevormd. Via het p-type spoor 7,- het platinasilicide 21 dat zowel de beide polykristallijne sporen 7,8 en het tussenliggende oppervlak van de epitaxiale laag contacteert en de n-type zones 22,5,6 is nu een laagohmige verbinding aanwezig tussen de basis 17 van transistor 25 en de collector 16' van de met transistor 25 kruisgekoppelde transistor 30 25'. Via een soortgelijke kortsluiting 21' ter plaatse van de opening 14 in het verzonken oxyde is de p-type polykristallijne laag 7 die de basis van transistor 25' contacteert elektrisch geleidend verbonden met een n-type polykristallijn halfgeleidergebied 8 en een tussenliggend blootgelegd halfgeleidergebied tot waar zich het begraven gebied 6 uitbreidt 35 dat deel uitmaakt van de collector van transistor 25.

Dergelijke kortsluitingen 21 van op geringe afstand van elkaar gelegen sporen van pciykrrstaiiijn silicium zijn volgens de uitvinding mogelijk omdat het geleidingstype van het onderliggende halfgeleiderge- t PHN 10.773 5 bied in hoofdzaak wordt bepaald door de verontreinigingen die het ge-leidingstype van één polykristallijn siliciumspoor bepalen terwijl verontreinigingen die vanuit het andere polykristallijn siliciumspoor de eigenlijke werking van het kortgesloten contact in de elektrische 5 schakeling, in dit geval een geheugenschakeling, niet beïnvloeden.

In het onderhavige voorbeeld zijn voorts de woord-en bitlijnen uitgevoerd als aluminiumsporen 9 die, waar nodig, via contactgaten 24 het onderliggend polykristallijn silicium contacteren.

Een mogelijke vervaardigingswijze van de inrichting volgens 10 de Figuren 1 t/m 3 zal thans worden besproken aan de hand van de Figuren 5 t/m 9 die schematisch in dwarsdoorsnede opeenvolgende stadia van vervaardiging tonen langs de lijn ΧΙ-ΧΣ in Figuur 1.

Uitgegaan wordt van een halfgeleiderlichaam 1 dat aan zijn oppervlak 2 voorzien is van verzonken oxydegebieden 3 die actieve ge-15 bieden definiëren, waarin de transistoren 20,25 worden gerealiseerd.

Het halfgeleiderlichaam 1 is bijvoorbeeld verkregen door in een p-type substraat 4 eerst de begraven lagen 6 te definiëren en daarna de epitaxia-le laag 5 aan te groeien met behulp van algemeen bekende technieken, waarna op de gewenste plaatsen door middel van locale oxydatie de verzonken 20 oxydegebieden 3 worden gedefinieerd.

Op het oppervlak 2 van het halfgeleiderlichaam 1 worden achtereenvolgens door toepassing van in de halfgeleidertechniek bekende depo-sitiemethoden een eerste siliciumlaag 31, een daarop gelegen oxydatiever-hinderende laag 32, in dit voorbeeld van siliciumnitride en een daarop 25 gelegen oxydeerbare laag 33, in dit voorbeeld een tweede siliciumlaag, aangebracht. Bovendien wordt op de tweede siliciumlaag 33 nog een tweede oxydatieverhinderende laag 34 met een grotere dikte dan de laag 32, in dit voorbeeld eveneens van siliciumnitride, aangebracht. Opgemerkt wordt nog dat tussen de siliciumnitridelagen 32 en 34 en de onderliggende 30 siliciumlagen 31 en 33 sous nog een zeer dunne, hier niet getekende, oxydelaag wordt aangebracht. De lagen 31 en 33 zijn in dit voorbeeld nagenoeg ongedoteerde polykristallijne siliciumlagen met een dikte van 0,5 ^,um respectievelijk 0,35 ^um. De nitridelagen 32 en 34 hebben een dikte van 75 nm en 150 nm.

35 Door achtereenvolgens etsen van de lagen 34 en 33, waarbij een fotolakmasker als etsmasker kan worden toegepast, wordt de tweede siliciumlaag 33 boven een deel van liet oppervlak van ie laag 31 verwijderd. Hiermee is de situatie volgens Figuur 5 verkregen.

FHN 10.773 6

Vervolgens wordt een randdeel 35 van het overgebleven deel van de oxydeerbare siliciuralaag 33 over zijn gehele dikte geoxydeerd.

De siliciumnitridelagen 32 en 34 beschermen de onderliggende silicium-lagen 31 en 33 daarbij tegen oxydatie. Het geoxydeerde randdeel 35 5 heeft in dit voorbeeld een breeedte van ongeveer 0,9 ^um (zie Figuur 6).

Vervolgens wordt het onbedekte deel van de eerste oxydatie-verhinderende laag 32 (inclusief een eventueel daaronder liggende, zeer dunne oxydelaag) verwijderd. De nitridelaag 34 blijft daarbij, crodat zij dikker is dan de laag 32, gedeeltelijk behouden. Daarna 10 wordt het geoxideerde randdeel 35 door middel van etsen verwijderd, waarna het vrijgelegde deel van de eerste siliciuralaag 31 door verhitting in een zuurstofhoudende atmosfeer over een deel van zijn dikte wordt geoxydeerd, evenals de rand van de laag 33. Hierdoor wordt een thermische oxydelaag 36 gevormd met een dikte van bijvoorbeeld 0,15 ^um.

15 Ter plaatse van het oorspronkelijke randdeel 35 bijft een deel (ca 0,8 ^um) van de nitridelaag 32 onbedekt (zie Figuur 7).

Vervolgens worden na elkaar de tweede oxydatieverhinderende laag 34 en het door het verwijderen van het randdeel 35 blootgelegde deel van de oxydatieverhinderende laag 32 door etsen verwijderd. Dan 20 wordt de polykristallijne siliciumlaag 33 weggeëtst waarbij tevens op de plaats van het blootgelegde polykristallijn silicium van de laag 31 in deze laag een groef 38 wordt geëtst. Zo ontstaat de situatie volgens Figuur 8. Daarna wordt in de groef een oxydelaag 40 aangebracht waarbij het onder de resterende nitridelaag 32 gelegen deel van de poly-25 kristallijne siliciumlaag 31 tegen deze thermische oxydatie wordt beschermd. (zie Figuur 9).

Dit overgebleven deel van de laag 32 wordt vervolgens selectief weggeëtst, ter plaatse van te vormen collectorcontactgebieden, waarna een doncümplantatie of -diffusie, bijvoorbeeld met fosfor wordt uitge-3Q voerd. De onbedekte delen 8 van de siliciumlaag 31 verkrijgen daarbij een hoge n-type dotering. Wanneer een fosfor Implantatie wordt uitgevoerd kan deze ook gescheiden wanneer de laag 32 nog aanwezig is. Tijdens de met deze dotering gepaard gaande thermische behandeling, en ook tijdens de latere vorming van thermisch oxyde diffundeert het arseen vanuit de 35 laag 1 in het onderliggende halfgeleiderlichaam en vormt daar de n-type collectorcontactzone 22 (zie Figuur 10).

Cm de transistoren en andere halfgeleiderelementen te vormen worden na het bereiken van het stadium volgens Figuur 5 de niet onder de • · ?HN 10.773 7 laag 33 gelegen delen van de siiiciumlaag 31 met een acceptor, bijvoorbeeld met boor, gedoteerd. Dit kan door middel van ionenimplantatie (welke door de nitridelaag 32 heen kan plaatsvinden) zowel in het stadium van Figuur 5 als in dat van Figuur 6, en door middel van diffusie 5 vlak voor het stadium van Figuur 6 plaatsvinden. De zo verkregen hoogge-doteerde p-type geleidende delen 7 van de laag 31 vormen goede ohmse contacten op de p-type zones 23, 15 en 17 en fungeren tevens als diffusie-bron voor de zones 23,15 en basiscontactzones 26 voor de p-type basiszones 17. De tweede siiiciumlaag 33 en het geoxydeerde randdeel 35 daar-10 van dienen bij de genoemde dotering als masker.

Na het aanbrengen van de collectorcontactgebieden worden door middel van thermische oxydatie de vrijgelegde delen van de laag 31 met een oxydelaag 10 bedekt. Ter plaatse van de snittergebieden 18,19 van de npn - transistoren wordt tenslotte het resterende deel van de 15 nitridelaag 32 verwijderd, waarna op deze plaatsen door middel van een boorimplantatie gevolgd door een arseenimplantatie respectievelijk de intrinsieke bases 17 en de emittergebieden 18, 19 worden gevormd.

Voor verdere details van de werkwijze tot hiertoe beschreven of varianten daarvan zij verwezen naar de genoemde Nederlandse Octrooiaanvrage 20 No. 810559 van Aanvraagster.

Voor het aanbrengen van de kortsluiting wordt nu in de oxydelaag 10 ter plaatse van de groef 38 een contactvenster 39 aangebracht. In dit contactvenster wordt de geleidende verbinding 21 aangebracht door silicideren van het in de groef 38 blootgelegde oppervlak 2 van het half-25 geleider lichaam en van de polykristallijne siliciumsporen 7,31 en 8,31.

Daartoe wordt het halfgeleiderlichaam bedekt met een metaal-laag, in dit geval van platina, die vervolgens door verhitting wordt omgezet in platinasilicide op die plaatsen waar het platina in contact is met silicium. Het op de oxydelaag 10 achtergebleven platina wordt 30 vervolgens door etsen verwijderd. Op deze wijze wordt het platinasilicide zelfregristrerend binnen de contactvensters 39 gevormd, (zie Figuur 11). Tegelijk met de kortsluiting 21 kunnen desgewenst op andere plaatsen waar het silicium 13 is blootgelegd contacten uit platinasilicide worden aangebracht die bijvoorbeeld met het onderliggend silicium een Schottky-35 diode vormen.

Het platinasilicide wordt tegelijkertijd in andere contract-vensters 24 in ie oxydelaag '0 aangebracht waarna het oppervlak bedekt wordt met een aluminiumlaag, waaruit langs foto-lithografische weg het PHN 10.773 8 metallisatiepatroon 9 wordt gevormd. Hiermee is de inrichting volgens de Figuren 1 t/m 3 verkregen. De geleidersporen 7,8,9 kunnen zo nodig van aansluitgeleiders worden voorzien.

Uiteraard is de uitvinding niet beperkt tot het hierboven 5 gegeven uitvoerings voorbeeld. Zo kunnen voor de oxydeerbare lagen 31,33 andere oxydeerbare lagen materialen worden gekozen zoals aluminium, hafnium of zirconium. Daarnaast kan een dergelijke kortsluiting ook worden vervaardigd met andere werkwijzen waarbij twee half geleidersporen van tegengesteld geleidingstype op korte afstand (in de orde van 1 ^um of minder) van elkaar gerealiseerd zijn, zoals bijvoorbeeld met de werkwijzen getoond in Japanse Kokai No. 54-154966 of in het artikel "1,25 ^um Deep-Groove-Isolated Self-Aligned Bipolar Circuits" van D.D. Tang et al., verschenen in IEEE Journal of Solid-State Circuits,

Vol. SC-17, No. 5, October 1982, pagina's 925-931.

15 Het dunne oxyde, dat hier twee elkaar gedeeltelijk overlappende polykristallijne siliciumlagen scheidt, wordt hierbij weggeëtst tot op het halfgeleiderlichaam, waarna pp het halfgeleiderlichaam en delen van de polykristallijne siliciumlagen weer een metaalsilicide wordt gevormd. Om de moeilijke verwijdering van etsresten die bij dergelijke werkwijzen 20 optreedt te voorkomen gaat men echter bij voorkeur uit van werkwijzen waarbij evenals in de werkwijze getoond in het uitvoeringsvoorbeeld uitgegaan wordt van één enkele polykristallijne siliciumlaag zoals deze bijvoorbeeld getoond worden in Proceedings van de IEEE International Soüid-Stabs Circuits Conference, Februari 1981, blz. 216-217 of in het 25 tijdschriftartikel "A 3-ns 1-kbit RAM Using Super Self-Aligned Process Technology", van T. Sakai et al., verschenen in IEEE Journal of Solid-State Circuits, Vol.SC 16, No. 5, October 1981, bladzijden 424-429. 1 35

Claims (8)

1. Halfgeleiderinrichting bevattende een halfgeleiderlichaam van silicium met aan een eerste hoofdoppervlak een geleiderstructuur met op afstand van elkaar gelegen geleidersporen die silcium van tegen™ gesteld geleidingstype bevatten en onderling elektrisch geleidend 5 verbonden zijn met het kenmerk dat althans ter plaatse van de geleidende verbinding de geleidersporen op het halfgeleiderlichaam gelegen zijn en onderling verbonden zijn door een op het halfgeleiderlichaam tussen de geleidersporen gelegen laag van metaalsilicide die delen van de geleidersporen contacteert.

2. Halfgeleiderinrichting volgens conclusie 1 met het kenmerk dat de geleidersporen door een afstand van ten hoogste 1 micrometer van elkaar gescheiden zijn.

3. Halfgeleiderinrichting volgens conclusie 1 of 2 met het kenmerk dat de geleidersporen bedekt zijn door een oxydelaag met een 15 contactvenster ter plaatse van de geleidende verbinding waarbij het me-'taalsilicide zich alleen binnen het contactvenster bevindt.

4. Halfgeleiderinrichting volgens conclusie 1, 2 of 3 met het kenmerk dat zich in het halfgeleiderlichaam onder de geleidende verbinding een pn-overgang bevindt die door de geleidende verbinding 20 wordt kortgesloten.

5. Halfgeleiderinrichting volgens één der conclusies 1 t/m 4 met het kenmerk dat de geleidersporen polykristallijn silicium bevatten.

6. Halfgeleiderinrichting volgens conclusie 4 met het kenmerk 25 dat tenminste één van de halfgeleidende zones die de pn-overgang vormen tenminste een deel vormt van een contactzone die een actief gebied van een transistor contacteert.

7. Halfgeleiderinrichting volgens één der vorige conclusies met het kenmerk dat de elektrisch geleidende verbindingen zijn aange- 30 bracht tussen geleidersporen van een eerste geleidingstype die de bases van twee kruisgekoppelde transistoren contacteren en geleidersporen van een tweede aan het eerste tegengesteld geleidingstype die de collectoren van de transistoren contacteren.

8. Halfgeleiderinrichting volgens conclusie 7 met het kenmerk 35 dat de kruisgekoppelde transistoren deel uitmaken van een statische géheugencel.