JP2592414B2 - バイポーラトランジスタ構造の製造方法 - Google Patents
バイポーラトランジスタ構造の製造方法Info
- Publication number
- JP2592414B2 JP2592414B2 JP62062317A JP6231787A JP2592414B2 JP 2592414 B2 JP2592414 B2 JP 2592414B2 JP 62062317 A JP62062317 A JP 62062317A JP 6231787 A JP6231787 A JP 6231787A JP 2592414 B2 JP2592414 B2 JP 2592414B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- emitter
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000011282 treatment Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000010301 surface-oxidation reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 84
- 125000006850 spacer group Chemical group 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、シリコン半導体基板中に配置されたコレク
タ、ベースおよびエミッタ領域を有する、特に超高速集
積回路に適したバイポーラトランジスタ構造の製造方法
に関する。
タ、ベースおよびエミッタ領域を有する、特に超高速集
積回路に適したバイポーラトランジスタ構造の製造方法
に関する。
データ技術、家庭電子技術および通信技術で例えば光
通信伝送のために必要とされるような高速集積回路の領
域においては、主にシリコンバイポーラトランジスタが
使用されている。
通信伝送のために必要とされるような高速集積回路の領
域においては、主にシリコンバイポーラトランジスタが
使用されている。
開発はより高い集積度においてより高い速度及びより
小さい電力損失を目指して行われている。それ故、非常
に高速のメモリ回路、論理回路およびアナログ回路に適
したバイポーラトランジスタの製造方法が求められてい
る。
小さい電力損失を目指して行われている。それ故、非常
に高速のメモリ回路、論理回路およびアナログ回路に適
したバイポーラトランジスタの製造方法が求められてい
る。
調節されたマスクにより行われる従来の製造技術とな
らんで、自己整合の製造工程を含み、スイッチング時間
が非常に短いトランジスタの製造を可能にする一連の方
法が既に存在する。
らんで、自己整合の製造工程を含み、スイッチング時間
が非常に短いトランジスタの製造を可能にする一連の方
法が既に存在する。
例えば、1982年IEEE固定回路会議の技術論文ダイジェ
ストの第242/243頁のタング（Tang）ほかの報告から、
エミッタがベース接触部に対して自己整合で作られるバ
イポーラトランジスタ構造は知られている。1.25μｍ×
2.5μｍのトランジスタ構造のリングラフィーは電子線
技術により行われる。バイポーラトランジスタ構造はエ
ミッタ結合論理回路に使用される。エミッタとベース接
触部との間の間隔は0.3μｍである。エミッタ幅は1.25
μｍである。
ストの第242/243頁のタング（Tang）ほかの報告から、
エミッタがベース接触部に対して自己整合で作られるバ
イポーラトランジスタ構造は知られている。1.25μｍ×
2.5μｍのトランジスタ構造のリングラフィーは電子線
技術により行われる。バイポーラトランジスタ構造はエ
ミッタ結合論理回路に使用される。エミッタとベース接
触部との間の間隔は0.3μｍである。エミッタ幅は1.25
μｍである。
固体デバイスおよび材料に関する第16回国際会議、神
戸、1984年の抄録の第209ないし212頁のコナカ（Konak
a）ほかの報告には、電子線リスグラフィーによりエミ
ッタ幅が0.35μｍに調節される高速回路用の自己整合の
バイポーラトランジスタ構造が示されている（同抄録の
第1B図参照）。エミッタ領域はエミッタ端子領域から拡
散により形成される。
戸、1984年の抄録の第209ないし212頁のコナカ（Konak
a）ほかの報告には、電子線リスグラフィーによりエミ
ッタ幅が0.35μｍに調節される高速回路用の自己整合の
バイポーラトランジスタ構造が示されている（同抄録の
第1B図参照）。エミッタ領域はエミッタ端子領域から拡
散により形成される。
また、IEDM1985の会議報告書のサング・フン チャイ
（Sang−Hun−Chai）の報告から、エミッタがリソグラ
フィーにより画定され、ベース領域が垂直な窒化物マス
クを使用して自己整合で形成される自己整合式バイポー
ラプロセスが知られている。エミッタ−ベース間隔は窒
化物マスクの層厚みにより調整される。0.2μｍの非常
に狭いベース端子領域が得られる。エミッタ面は1.5μ
ｍ×3.0μｍである。
（Sang−Hun−Chai）の報告から、エミッタがリソグラ
フィーにより画定され、ベース領域が垂直な窒化物マス
クを使用して自己整合で形成される自己整合式バイポー
ラプロセスが知られている。エミッタ−ベース間隔は窒
化物マスクの層厚みにより調整される。0.2μｍの非常
に狭いベース端子領域が得られる。エミッタ面は1.5μ
ｍ×3.0μｍである。
従来公知の方法はリソグラフィーのために高い技術的
費用を必要とし、またそれにもかかわらず超高速回路に
必要な１μｍよりも小さいエミッタ幅を受容可能な良品
率で再現可能に設定することができない。また、公知の
技術によっては、非常にわずかなオフセットを有する差
動増幅器に対して必要であるような、１μｍよりも小さ
いエミッタ幅を有するほぼ同一のトランジスタ対を製造
することは全く不可能である。
費用を必要とし、またそれにもかかわらず超高速回路に
必要な１μｍよりも小さいエミッタ幅を受容可能な良品
率で再現可能に設定することができない。また、公知の
技術によっては、非常にわずかなオフセットを有する差
動増幅器に対して必要であるような、１μｍよりも小さ
いエミッタ幅を有するほぼ同一のトランジスタ対を製造
することは全く不可能である。
そのため公知の方法では下記のような重大の欠点を除
くことができない。
くことができない。
（１）使用されるリソグラフィーの分解能により与えら
れる最小幅は、製造の際に生じる内部に位置する側部絶
縁（“スペーサ”）によりさらに減ぜられる（タングお
よびコナカの報告を参照）。製造の際に避けることので
きないスペーサ幅dsの変動はエミッタ幅を２倍の2dsだ
け変動させる。従って、再現性は非常に狭いエミッタで
は著しく低下する。
れる最小幅は、製造の際に生じる内部に位置する側部絶
縁（“スペーサ”）によりさらに減ぜられる（タングお
よびコナカの報告を参照）。製造の際に避けることので
きないスペーサ幅dsの変動はエミッタ幅を２倍の2dsだ
け変動させる。従って、再現性は非常に狭いエミッタで
は著しく低下する。
（２）単結晶のエミッタ領域の表面が複数回のエッチン
グ処理にされされ、それにより常に損傷の危険がある。
グ処理にされされ、それにより常に損傷の危険がある。
（３）機械的応力、縁部被覆、熱応力のようなはっきり
とした理由から、スペーサ幅が0.5μｍよりも小さい値
に制限されている。従って、１μｍよりも小さいエミッ
タ幅に対してはリソグラフィーに高度な要求が課せられ
なければならない（２μｍよりも小さい最小幅が必
要）。このことは製造方法を非常に費用がかかるものと
する。
とした理由から、スペーサ幅が0.5μｍよりも小さい値
に制限されている。従って、１μｍよりも小さいエミッ
タ幅に対してはリソグラフィーに高度な要求が課せられ
なければならない（２μｍよりも小さい最小幅が必
要）。このことは製造方法を非常に費用がかかるものと
する。
本発明の課題は、これらの欠点を回避し、またこれま
ではほとんど実現不可能であった１μｍよりも小さいエ
ミッタ幅、特に0.3μｍよりも小さいエミッタ幅を有
し、使用されるリソグラフィーに無関係に完全に自己整
合のトランジスタおよびトランジスタ対を実現するバイ
ポーラトランジスタ構造を良好な再現性で製造する方法
を提供することである。
ではほとんど実現不可能であった１μｍよりも小さいエ
ミッタ幅、特に0.3μｍよりも小さいエミッタ幅を有
し、使用されるリソグラフィーに無関係に完全に自己整
合のトランジスタおよびトランジスタ対を実現するバイ
ポーラトランジスタ構造を良好な再現性で製造する方法
を提供することである。
この課題を解決するため、本発明によれば、 ａ） 第１の導電形のシリコン基板上に第２の導電形の
エピタキシャル層を析出させる工程と、 ｂ） トランジスタとして作用する領域を分離するため
エピタキシャル層およびシリコン基板内に誘電性材料か
ら成る絶縁領域を形成する工程と、 ｃ） 第２の導電形のエピタキシャル層内にマスキング
を使用して第１の導電形のイオンを注入することにより
ベース領域を画成する工程と、 ｄ） 第１の絶縁材料、第２の導電形の導電性材料およ
び第２の絶縁材料を全面的に析出することにより層列を
作る工程と、 ｅ） 第１の絶縁材料、第２の絶縁材料及び両絶縁材料
間の導電性材料よりなる層列に、マスキングした後の異
方性エッチング処理によりパターニングし、後にエミッ
タ端子が形成される基板の表面を覆う層列を作る工程
と、 ｆ） 層列の縁部を良好に覆い第２の導電形の導電性材
料からなる層を、熱的に成長する酸化物を除いてトラン
ジスタ構造の予め与えられたエミッタ幅に相当する層厚
みで全面に析出させ、層列の縁部にエッチングの結果残
留する部分を作るため上記の層を異方性エッチングする
工程と、 ｇ） 全面に絶縁層を形成し、形成された絶縁層に異方
性エッチングを行い、エッチングにより残った部分に側
部絶縁層を形成する工程と、 ｈ） 第１の導電形の導電性材料と絶縁層とから成る二
重層を析出させ、ベース端子を定めるためこの二重層を
異方性パターニングする工程と、 ｉ） ベース端子層に側部絶縁層を形成するため絶縁層
を析出させかつエッチングする工程と、 ｊ） 第２の導電形の導電性材料を全面に析出させ、こ
の層を、エミッタ端子およびコレクタ端子を形成するた
めにパターニングする工程と、 ｋ） 縁部エッチングにより残った部分からの拡散によ
りエミッタ拡散領域を作り、ベース端子からの拡散によ
りベース拡散領域を作り、基板内のエミッタ拡散領域及
びベース拡散領域を活性化するため高温処理を行う工程
と、 ｌ） 絶縁酸化物としての役割をする中間層を作り、エ
ミッタ、ベースおよびコレクタ端子領域への接触孔を開
き、メタライジングを行う工程と を含んでいる。
エピタキシャル層を析出させる工程と、 ｂ） トランジスタとして作用する領域を分離するため
エピタキシャル層およびシリコン基板内に誘電性材料か
ら成る絶縁領域を形成する工程と、 ｃ） 第２の導電形のエピタキシャル層内にマスキング
を使用して第１の導電形のイオンを注入することにより
ベース領域を画成する工程と、 ｄ） 第１の絶縁材料、第２の導電形の導電性材料およ
び第２の絶縁材料を全面的に析出することにより層列を
作る工程と、 ｅ） 第１の絶縁材料、第２の絶縁材料及び両絶縁材料
間の導電性材料よりなる層列に、マスキングした後の異
方性エッチング処理によりパターニングし、後にエミッ
タ端子が形成される基板の表面を覆う層列を作る工程
と、 ｆ） 層列の縁部を良好に覆い第２の導電形の導電性材
料からなる層を、熱的に成長する酸化物を除いてトラン
ジスタ構造の予め与えられたエミッタ幅に相当する層厚
みで全面に析出させ、層列の縁部にエッチングの結果残
留する部分を作るため上記の層を異方性エッチングする
工程と、 ｇ） 全面に絶縁層を形成し、形成された絶縁層に異方
性エッチングを行い、エッチングにより残った部分に側
部絶縁層を形成する工程と、 ｈ） 第１の導電形の導電性材料と絶縁層とから成る二
重層を析出させ、ベース端子を定めるためこの二重層を
異方性パターニングする工程と、 ｉ） ベース端子層に側部絶縁層を形成するため絶縁層
を析出させかつエッチングする工程と、 ｊ） 第２の導電形の導電性材料を全面に析出させ、こ
の層を、エミッタ端子およびコレクタ端子を形成するた
めにパターニングする工程と、 ｋ） 縁部エッチングにより残った部分からの拡散によ
りエミッタ拡散領域を作り、ベース端子からの拡散によ
りベース拡散領域を作り、基板内のエミッタ拡散領域及
びベース拡散領域を活性化するため高温処理を行う工程
と、 ｌ） 絶縁酸化物としての役割をする中間層を作り、エ
ミッタ、ベースおよびコレクタ端子領域への接触孔を開
き、メタライジングを行う工程と を含んでいる。
１μｍよりも小さいエミッタ幅を有するトランジスタ
対を製造するため、エミッタ領域の形成のための拡散源
としての役割をするエミッタ端子領域を共通のエミッタ
端子により内部で接続することも本発明の範囲に属す
る。さらに、１μｍよりも小さいエミッタ幅を有するバ
イポーラトランジスタメモリセルを製造するため、エミ
ッタ領域の形成のための拡散源としての役割をするエミ
ッタ端子領域を、同時にメモリ電極である共通のエミッ
タ端子により内部で接続し、またメモリセルあたりただ
１つの絶縁リングを設けることも可能である。
対を製造するため、エミッタ領域の形成のための拡散源
としての役割をするエミッタ端子領域を共通のエミッタ
端子により内部で接続することも本発明の範囲に属す
る。さらに、１μｍよりも小さいエミッタ幅を有するバ
イポーラトランジスタメモリセルを製造するため、エミ
ッタ領域の形成のための拡散源としての役割をするエミ
ッタ端子領域を、同時にメモリ電極である共通のエミッ
タ端子により内部で接続し、またメモリセルあたりただ
１つの絶縁リングを設けることも可能である。
以下、図面に示されている実施例により本発明を詳細
に説明する。すべての図面中で同一の部分には同一の符
号が付されている。また図面を見易くするため、相異な
る材料から成る個々の層のハッチングによる区別は省略
されている。
に説明する。すべての図面中で同一の部分には同一の符
号が付されている。また図面を見易くするため、相異な
る材料から成る個々の層のハッチングによる区別は省略
されている。
第１図:pドープされた単結晶シリコン基板１中に、マス
キングを使用し例えば３×1015cm-2の濃度および80keV
のエネルギーを有する例えばアンチモンイオンのイオン
注入によりｎドープ領域2a、2bが形成され、これらの領
域は後に埋め込まれたコレクタとして使用される。この
工程は省略することができるが、その場合にはコレクタ
抵抗が高くなるという欠点を伴う。続いて、n-ドープさ
れたエピタキシャルシリコン層３（１×1016As）が0.5
〜２μｍの層厚みで析出される。
キングを使用し例えば３×1015cm-2の濃度および80keV
のエネルギーを有する例えばアンチモンイオンのイオン
注入によりｎドープ領域2a、2bが形成され、これらの領
域は後に埋め込まれたコレクタとして使用される。この
工程は省略することができるが、その場合にはコレクタ
抵抗が高くなるという欠点を伴う。続いて、n-ドープさ
れたエピタキシャルシリコン層３（１×1016As）が0.5
〜２μｍの層厚みで析出される。
第２図：トランジスタとして作用する範囲を絶縁するた
め、例えば「ソリッドステートテクノロジー（Solid St
ate Technology）」、1985年８月、第141〜148頁のボー
ランド（Borland）の報告に記載されているような溝絶
縁技術により溝がエッチングで作られ、溝にSiO2から成
る絶縁材料が充填される。その結果フィールド酸化物領
域４が生ずる。その際、溝を充填する前のホウ素のイオ
ン注入により、トランジスタパラメータを改善する（厚
い酸化膜による寄生トランジスタを回避する）ためのチ
ャネルストッパ領域５がフィールド酸化物領域４の下に
形成される。原理的には、個々のトランジスタのコレク
タを互いに絶縁する任意の絶縁技術を使用することがで
きる。
め、例えば「ソリッドステートテクノロジー（Solid St
ate Technology）」、1985年８月、第141〜148頁のボー
ランド（Borland）の報告に記載されているような溝絶
縁技術により溝がエッチングで作られ、溝にSiO2から成
る絶縁材料が充填される。その結果フィールド酸化物領
域４が生ずる。その際、溝を充填する前のホウ素のイオ
ン注入により、トランジスタパラメータを改善する（厚
い酸化膜による寄生トランジスタを回避する）ためのチ
ャネルストッパ領域５がフィールド酸化物領域４の下に
形成される。原理的には、個々のトランジスタのコレク
タを互いに絶縁する任意の絶縁技術を使用することがで
きる。
第３図：深部にまで達するコレクタ端子を形成するべ
く、埋め込まれたコレクタ領域2a、2bに対する低抵抗の
接続部6a、6bが、例えば、ホトレジストマスク31を使用
した隣のイオン注入（矢印30参照）とそれに続いての熱
処理における打ち込みとにより形成される。この工程
は、第１図で説明したのと同様に省略することができる
が、その場合にはコレクタ抵抗が高くなるという欠点を
伴う。
く、埋め込まれたコレクタ領域2a、2bに対する低抵抗の
接続部6a、6bが、例えば、ホトレジストマスク31を使用
した隣のイオン注入（矢印30参照）とそれに続いての熱
処理における打ち込みとにより形成される。この工程
は、第１図で説明したのと同様に省略することができる
が、その場合にはコレクタ抵抗が高くなるという欠点を
伴う。
第４図:pドープされたシリコンから成るベース領域7a、
7bが、ホトレジストマスク33を使用して、例えば１×10
13cm-2の濃度および50keVのエネルギーを有するホウ素
イオンの注入（矢印32参照）により形成される。
7bが、ホトレジストマスク33を使用して、例えば１×10
13cm-2の濃度および50keVのエネルギーを有するホウ素
イオンの注入（矢印32参照）により形成される。
第５図：例えばSiO2から成る第１の絶縁層８と、例えば
n+ドープされたポリシリコンから成る導電性層９と、例
えばSiO2から成る第２の絶縁層10と、窒化シリコンから
成る第３の絶縁層34とから構成される層列がエピタキシ
ャルシリコン層３の上に作られる。第３の絶縁層34は省
略されてもよい。導電性層９はエミッタ端子を形成する
機能を有し、また絶縁層34は保護層の機能を有する。４
つの層からなる層列８、９、10、34はエッチングマスク
を使用して異方性エッチングプロセス（単結晶シリコン
上の最下層８をエッチングストップとする反応性イオン
エッチングによる乾式エッチングプロセス）によりパタ
ーニングされ、層列が後のエミッタ端子領域（９）にお
ける基板表面を覆うようにする。
n+ドープされたポリシリコンから成る導電性層９と、例
えばSiO2から成る第２の絶縁層10と、窒化シリコンから
成る第３の絶縁層34とから構成される層列がエピタキシ
ャルシリコン層３の上に作られる。第３の絶縁層34は省
略されてもよい。導電性層９はエミッタ端子を形成する
機能を有し、また絶縁層34は保護層の機能を有する。４
つの層からなる層列８、９、10、34はエッチングマスク
を使用して異方性エッチングプロセス（単結晶シリコン
上の最下層８をエッチングストップとする反応性イオン
エッチングによる乾式エッチングプロセス）によりパタ
ーニングされ、層列が後のエミッタ端子領域（９）にお
ける基板表面を覆うようにする。
第６図：ここで、例えばn+ドープされたポリシリコンか
ら成り、層列の縁部を良好に覆い、導電性を有し、かつ
拡散源として使用することのできる層11を析出させるこ
とにより狭いエミッタ領域を形成するための本発明の重
要な工程が開始される。析出の際に層11の厚みは所望の
エミッタ領域の幅に合わせられる。
ら成り、層列の縁部を良好に覆い、導電性を有し、かつ
拡散源として使用することのできる層11を析出させるこ
とにより狭いエミッタ領域を形成するための本発明の重
要な工程が開始される。析出の際に層11の厚みは所望の
エミッタ領域の幅に合わせられる。
第７図：層11が全面を異方性エッチング（例えば乾式エ
ッチングプロセス）によりエッチングされ、その結果層
列８、９、10、34の縁にのみ部分11a、11b（いわゆる
“スペーサ”）が残される。層11の層厚みにより調整可
能なスペーサ幅（11a、11b）はエミッタ幅を決定する。
層11の層厚みは正確に調整可能であり、エッチングプロ
セスは限定的に行うことができるから、エミッタ幅は良
好に再現可能である。
ッチングプロセス）によりエッチングされ、その結果層
列８、９、10、34の縁にのみ部分11a、11b（いわゆる
“スペーサ”）が残される。層11の層厚みにより調整可
能なスペーサ幅（11a、11b）はエミッタ幅を決定する。
層11の層厚みは正確に調整可能であり、エッチングプロ
セスは限定的に行うことができるから、エミッタ幅は良
好に再現可能である。
第８図：窒化シリコンから成る第３の絶縁層34が湿式エ
ッチングにより除去される。
ッチングにより除去される。
第９図:n+ドープされたポリシリコン層からなるスペー
サ11a、11bの表面および単結晶シリコン基板が選択熱的
酸化にさらされ、異方性エッチングが例えば乾式エッチ
ングにより行われることによって、スペーサ11a、11bに
絶縁層スペーサ12a、12bが設けられる。絶縁層スペーサ
12a、12bの幅は場合によっては補助の絶縁スペーサ（図
示せず）を付加することより任意に調整することができ
る。
サ11a、11bの表面および単結晶シリコン基板が選択熱的
酸化にさらされ、異方性エッチングが例えば乾式エッチ
ングにより行われることによって、スペーサ11a、11bに
絶縁層スペーサ12a、12bが設けられる。絶縁層スペーサ
12a、12bの幅は場合によっては補助の絶縁スペーサ（図
示せず）を付加することより任意に調整することができ
る。
第10図：スペーサ11a、11b、絶縁層スペーサ12a、12bを
設けられたものの上に、全面に先ず、例えばp+ドープさ
れたポリシリコンまたはケイ化金属（二ケイ化タンタ
ル）から成り導電性を有し拡散源として使用することの
できる層13が、次いで例えばSiO2から成る絶縁層14が被
覆される。
設けられたものの上に、全面に先ず、例えばp+ドープさ
れたポリシリコンまたはケイ化金属（二ケイ化タンタ
ル）から成り導電性を有し拡散源として使用することの
できる層13が、次いで例えばSiO2から成る絶縁層14が被
覆される。
第11図：この二重層13、14が異方性エッチングプロセス
によりパターニングされ、コレクタ端子領域6a、6b、フ
ィールド酸化物領域４およびエミッタ端子領域９を露出
させる。続いて再び、既に全面析出およびエッチングに
より説明したように、エッチングによりパターニングさ
れた部分10a、10b、13a、13b、14a、14bの側部に部分13
a、13bの絶縁のためにスペーサが形成される。
によりパターニングされ、コレクタ端子領域6a、6b、フ
ィールド酸化物領域４およびエミッタ端子領域９を露出
させる。続いて再び、既に全面析出およびエッチングに
より説明したように、エッチングによりパターニングさ
れた部分10a、10b、13a、13b、14a、14bの側部に部分13
a、13bの絶縁のためにスペーサが形成される。
第12図：例えば二ケイ化タンタルから成るn+導電性層15
a、15b、15cが全面析出およびパターニングにより形成
され、層15a、15cはコレクタ端子、層15bはエミッタ端
子を形成する。ベース端子は側方に導き出される（その
変形例は第15図参照）。ここで、エミッタ端子およびベ
ース端子からの拡散のために必要な相応の熱処理が予め
行われる場合には、既に第１のメタライジングを行うこ
ともできる。
a、15b、15cが全面析出およびパターニングにより形成
され、層15a、15cはコレクタ端子、層15bはエミッタ端
子を形成する。ベース端子は側方に導き出される（その
変形例は第15図参照）。ここで、エミッタ端子およびベ
ース端子からの拡散のために必要な相応の熱処理が予め
行われる場合には、既に第１のメタライジングを行うこ
ともできる。
第13図：例えばSiO2から成る絶縁層16を全面に被覆した
後、スペーサ11a、11bと基板表面のエピタキシャル層３
上に直接位置する部分13a、13bとからエミッタ拡散領域
35およびベース拡散領域36の活性化が950℃において30
分間にわたり行われる。
後、スペーサ11a、11bと基板表面のエピタキシャル層３
上に直接位置する部分13a、13bとからエミッタ拡散領域
35およびベース拡散領域36の活性化が950℃において30
分間にわたり行われる。
第14図：エミッタ幅が0.2〜0.5μｍの範囲で実現可能で
完全に自己整合のバイポーラトランジスタ構造が、絶縁
層16中に接触孔を設け、例えばアルミニウムから成るメ
タライジングを行い、エミッタ接触部17bおよびコレク
タ接触部17a、17cをパターニングすることにより完成さ
れる。ベース接触部は第14図では見えない。
完全に自己整合のバイポーラトランジスタ構造が、絶縁
層16中に接触孔を設け、例えばアルミニウムから成るメ
タライジングを行い、エミッタ接触部17bおよびコレク
タ接触部17a、17cをパターニングすることにより完成さ
れる。ベース接触部は第14図では見えない。
第15図：図には本発明によるバイポーラトランジスタ構
造の変形例が示されている。この例ではベース端子（層
13）は上方に、またエミッタ端子は側方に接触せしめら
れる。その際、左側のベース接触部は符号13c、右側の
ベース接触部は符号13dで示されている。
造の変形例が示されている。この例ではベース端子（層
13）は上方に、またエミッタ端子は側方に接触せしめら
れる。その際、左側のベース接触部は符号13c、右側の
ベース接触部は符号13dで示されている。
第16図：本発明による共通のエミッタ端子を有するトラ
ンジスタ対の実施例で、第１図ないし第15図中の符号と
同一の符号が用いられている。符号44は、両トランジス
タを分離する絶縁領域であり、この絶縁領域はフィール
ド酸化物領域４の形成の際に一緒に形成される。この構
造は分離されたコレクタ17a、17cおよび17d、17eを含ん
でいる。符号17bは、トランジスタ対に対して設けられ
ている共通のエミッタ端子である。ここに示されている
トランジスタ構造は、エミッタの幅が0.3μｍの範囲内
でほぼ同一であり、またエミッタ端子17bを介して内部
で互いに接続されている点で優れている。このことは従
来大抵のCML論理回路については外部配線によってのみ
可能であった。ベースおよびコレクタ領域は自己整合で
形成されている。
ンジスタ対の実施例で、第１図ないし第15図中の符号と
同一の符号が用いられている。符号44は、両トランジス
タを分離する絶縁領域であり、この絶縁領域はフィール
ド酸化物領域４の形成の際に一緒に形成される。この構
造は分離されたコレクタ17a、17cおよび17d、17eを含ん
でいる。符号17bは、トランジスタ対に対して設けられ
ている共通のエミッタ端子である。ここに示されている
トランジスタ構造は、エミッタの幅が0.3μｍの範囲内
でほぼ同一であり、またエミッタ端子17bを介して内部
で互いに接続されている点で優れている。このことは従
来大抵のCML論理回路については外部配線によってのみ
可能であった。ベースおよびコレクタ領域は自己整合で
形成されている。
第17図：本発明によるメモリセルの実施例で、その動作
抵抗とショットキーダイオードは本発明の対象ではない
ので省略されている。図には共通のエミッタ17bとメモ
リセルあたりただ１つのリング状のフィールド酸化物領
域４とを有する（このことは最小の占有面積を意味す
る）バイポーラメモリセルが示されている。両コレクタ
17a、17cの間の絶縁は高抵抗のエピタキシャル層３で十
分である。横電流の減少または抑制のために、補助の絶
縁手段として、例えば埋込絶縁層54を挿入することがで
きる。この埋込絶縁層54はフィールド酸化物領域４の形
成の際に一緒に形成される。さらに、両エミッタが内部
で接続されているので、エミッタ接触部が従来の構造に
くらべて低減される。
抵抗とショットキーダイオードは本発明の対象ではない
ので省略されている。図には共通のエミッタ17bとメモ
リセルあたりただ１つのリング状のフィールド酸化物領
域４とを有する（このことは最小の占有面積を意味す
る）バイポーラメモリセルが示されている。両コレクタ
17a、17cの間の絶縁は高抵抗のエピタキシャル層３で十
分である。横電流の減少または抑制のために、補助の絶
縁手段として、例えば埋込絶縁層54を挿入することがで
きる。この埋込絶縁層54はフィールド酸化物領域４の形
成の際に一緒に形成される。さらに、両エミッタが内部
で接続されているので、エミッタ接触部が従来の構造に
くらべて低減される。
第18図：第14図による実施例の平面図を示し、第14図と
同じ符号が付されている。この図から個別トランジスタ
構造の側部に配置されたベース接触孔37a、37bを見るこ
とができる。
同じ符号が付されている。この図から個別トランジスタ
構造の側部に配置されたベース接触孔37a、37bを見るこ
とができる。
第19図：第15図による実施例の平面図を示し、エミッタ
接続が接触孔38を介して行われている。
接続が接触孔38を介して行われている。
第20図：第16図によるトランジスタ付構造を平面図で示
している。
している。
第21図：第17図によるメモリセル構造を平面図で示して
いる。接触部17a、17cはベース領域から対応するコレク
タへの必要な接続を形成し、その際第22図のようにベー
スとコレクタとの交差状の接続が形成されている。この
場合、２つのベース接触部が節減される。
いる。接触部17a、17cはベース領域から対応するコレク
タへの必要な接続を形成し、その際第22図のようにベー
スとコレクタとの交差状の接続が形成されている。この
場合、２つのベース接触部が節減される。
第22図：図はショットキーダイオード結合を有するメモ
リセルの回路図を示しており、破線で囲まれている範囲
が本発明による方法により作られる。抵抗Rc1およびRc2
はコレクタ端子の形成の際に自動的に生ずる。節点K1お
よびK2はコレクタ接触部17a、17cとそれに相応するベー
ス端子との重なりにより生ずる。符号DL1およびDL2はデ
ータ線である。ZALは行選択線である。
リセルの回路図を示しており、破線で囲まれている範囲
が本発明による方法により作られる。抵抗Rc1およびRc2
はコレクタ端子の形成の際に自動的に生ずる。節点K1お
よびK2はコレクタ接触部17a、17cとそれに相応するベー
ス端子との重なりにより生ずる。符号DL1およびDL2はデ
ータ線である。ZALは行選択線である。
以上に説明したすべての場合に、もしなんらかの理由
で必要であれば、ベースおよびコレクタ領域も“調節さ
れた”方法により形成することができる。
で必要であれば、ベースおよびコレクタ領域も“調節さ
れた”方法により形成することができる。
本発明によるトランジスタ構造の製造方法の主要な利
点は下記のとおりである。
点は下記のとおりである。
（１）エミッタ幅を１μｍよりも小さく、特に0.3μｍ
よりも小さく設定して再現性よく作ることができる。
よりも小さく設定して再現性よく作ることができる。
（２）製造がリソグラフィーに無関係であり、このこと
はコストの点で非常に有利である。
はコストの点で非常に有利である。
（３）寄生的要素を劇的に減少させることができ、非常
に高いスイッチング速度が得られる。
に高いスイッチング速度が得られる。
（４）結合されたエミッタを有する対称的なトランジス
タ対（BCL回路＝エミッタ結合論理回路など）が非常に
小さい占有面積で実現可能である。
タ対（BCL回路＝エミッタ結合論理回路など）が非常に
小さい占有面積で実現可能である。
（５）最小の占有面積のメモリセルが製造可能である。
（６）結晶欠陥に敏感なエミッタ−ベース範囲が異なる
構成要素間の絶縁領域と接触しない。それにより良品率
が高く、高度に複雑なVLSI回路に適した構造が得られ
る。
構成要素間の絶縁領域と接触しない。それにより良品率
が高く、高度に複雑なVLSI回路に適した構造が得られ
る。
（７）マスキング費用の高いかつ複雑なプロセスを必要
としない。
としない。
第１図ないし第14図はnpnトランジスタ用の本発明によ
るバイポーラトランジスタ構造を製造するためのプロセ
スを示す断面図、第15図は本発明の異なる実施例の断面
図、第16図は本発明の更に別の実施例の断面図、第17図
は本発明によるトランジスタを使用したメモリセルの断
面図、第18図ないし第21図はそれぞれ第14図ないし第17
図に示されている構造の平面図、第22図はメモリセルの
回路図である。 １……シリコン基板、2a、2b……ｎドープ領域、３……
エピタキシャルシリコン層、４……フィールド酸化物領
域、５……チャネルストッパ領域、6a、6b……低抵抗接
続部、7a、7b……ベース領域、８……第１の絶縁層、９
……導電性層、10……第２の絶縁層、10a、10b……第２
の絶縁層のパターニングされた部分、11……導電性層、
11a、11b……導電層の部分（スペーサ）、12a、12b……
絶縁層スペーサ、13……導電性層、13a、13b……層のパ
ターニングされた部分、14……絶縁層、14a、14b……絶
縁層のパターニングされた部分、15a、15b、15c……導
電性層、16……絶縁層、17a、17c……コレクタ接触部、
17b……エミッタ接触部、30……燐イオン注入、32……
ホウ層イオン注入、33……ホトレジストマスク、34……
絶縁層、35……エミッタ拡散領域、36……ベース拡散領
域、37a、37b……ベース接触孔、38……接触孔、44……
絶縁領域、54……埋込絶縁層。
るバイポーラトランジスタ構造を製造するためのプロセ
スを示す断面図、第15図は本発明の異なる実施例の断面
図、第16図は本発明の更に別の実施例の断面図、第17図
は本発明によるトランジスタを使用したメモリセルの断
面図、第18図ないし第21図はそれぞれ第14図ないし第17
図に示されている構造の平面図、第22図はメモリセルの
回路図である。 １……シリコン基板、2a、2b……ｎドープ領域、３……
エピタキシャルシリコン層、４……フィールド酸化物領
域、５……チャネルストッパ領域、6a、6b……低抵抗接
続部、7a、7b……ベース領域、８……第１の絶縁層、９
……導電性層、10……第２の絶縁層、10a、10b……第２
の絶縁層のパターニングされた部分、11……導電性層、
11a、11b……導電層の部分（スペーサ）、12a、12b……
絶縁層スペーサ、13……導電性層、13a、13b……層のパ
ターニングされた部分、14……絶縁層、14a、14b……絶
縁層のパターニングされた部分、15a、15b、15c……導
電性層、16……絶縁層、17a、17c……コレクタ接触部、
17b……エミッタ接触部、30……燐イオン注入、32……
ホウ層イオン注入、33……ホトレジストマスク、34……
絶縁層、35……エミッタ拡散領域、36……ベース拡散領
域、37a、37b……ベース接触孔、38……接触孔、44……
絶縁領域、54……埋込絶縁層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/102 29/73
Claims (12)
- 【請求項１】ａ） 第１の導電形のシリコン基板上に第
２の導電形のエピタキシャル層を析出させる工程と、 ｂ） トランジスタとして作用する領域を分離するため
エピタキシャル層およびシリコン基板内に誘電性材料か
ら成る絶縁領域を形成する工程と、 ｃ） 第２の導電形のエピタキシャル層内にマスキング
を使用して第１の導電形のイオンを注入することにより
ベース領域を画成する工程と、 ｄ） 第１の絶縁材料、第２の導電形の導電性材料およ
び第２の絶縁材料を全面的に析出することにより層列を
作る工程と、 ｅ） 第１の絶縁材料、第２の絶縁材料及び両絶縁材料
間の導電性材料よりなる層列に、マスキングした後の異
方性エッチング処理によりパターニングし、後にエミッ
タ端子が形成される基板の表面を覆う層列を作る工程
と、 ｆ） 層列の縁部を良好に覆い第２の導電形の導電性材
料からなる層を、熱的に成長する酸化物を除いてトラン
ジスタ構造の予め与えられたエミッタ幅に相当する層厚
みで全面に析出させ、層列の縁部にエッチングの結果残
留する部分を作るため上記の層を異方性エッチングする
工程と、 ｇ） 全面に絶縁層を形成し、形成された絶縁層に異方
性エッチングを行い、エッチングにより残った部分に側
部絶縁層を形成する工程と、 ｈ） 第１の導電形の導電性材料と絶縁層とから成る二
重層を析出させ、ベース端子を定めるためこの二重層を
異方性パターニングする工程と、 ｉ） ベース端子層に側部絶縁層を形成するため絶縁層
を析出させかつエッチングする工程と、 ｊ） 第２の導電形の導電性材料を全面に析出させ、こ
の層を、エミッタ端子およびコレクタ端子を形成するた
めにパターニングする工程と、 ｋ） 縁部エッチングにより残った部分からの拡散によ
りエミッタ拡散領域を作り、ベース端子からの拡散によ
りベース拡散領域を作り、基板内のエミッタ拡散領域及
びベース拡散領域を活性化するため高温処理を行う工程
と、 ｌ） 絶縁酸化物としての役割をする中間層を作り、エ
ミッタ、ベースおよびコレクタ端子領域への接触孔を開
き、メタライジングを行う工程と を含んでいることを特徴とするバイポーラトランジスタ
構造の製造方法。 - 【請求項２】深部に達するコレクタ端子を形成するた
め、工程ａ）の前に、第２の導電形のドーピング物質の
注入または被覆により、後にコレクタ端子となる領域内
に埋め込まれた領域が形成され、工程ｃ）の前に、第２
の導電形のドーピング物質の注入または被覆により、埋
め込まれた領域への低抵抗性の接続部が形成されること
を特徴とする特許請求の範囲第１項記載の製造方法。 - 【請求項３】工程ｄ）の後に、窒化シリコンから成る第
３の絶縁層が被覆され、この絶縁層が工程ｇ）の前に除
去されることを特徴とする特許請求の範囲第１項または
第２項記載の製造方法。 - 【請求項４】工程ｂ）による絶縁領域の形成が溝エッチ
ングと誘電性材料による溝の充填とにより行われること
を特徴とする特許請求の範囲第１項ないし第３項のいず
れか１項に記載の製造方法。 - 【請求項５】チャネルストッパ領域を形成するため工程
ｂ）において、誘電性材料の析出のために開かれた溝の
なかに第１の導電形のマスキングによるイオン注入が行
われることを特徴とする特許請求の範囲第１項ないし第
４項のいずれか１項に記載の製造方法。 - 【請求項６】工程ｄ）による第１の絶縁材料および第２
の絶縁材料として、及び工程ｇ）、ｈ）、ｉ）および
ｌ）による絶縁材料として酸化シリコン（SiOX）が使用
されることを特徴とする特許請求の範囲第１項ないし第
５項のいずれか１項に記載の製造方法。 - 【請求項７】工程ｄ）、ｆ）、ｈ）およびｊ）による導
電性材料として、相応のドーピングをされたポリシリコ
ン、金属ケイ化物を有するポリシリコン、高融点金属か
ら成る金属ケイ化物または高融点金属が使用されること
を特徴とする特許請求の範囲第１項ないし第６項のいず
れか１項に記載の製造方法。 - 【請求項８】工程ｅ）、ｆ）、ｇ）、ｈ）、ｉ）による
エッチングプロセスが乾式エッチングプロセスであるこ
とを特徴とする特許請求の範囲第１項ないし第７項のい
ずれか１項に記載の製造方法。 - 【請求項９】基板内の拡散領域の活性化が工程ｋ）で90
0〜1000℃の温度範囲で30分間行われることを特徴とす
る特許請求の範囲第１項ないし第８項のいずれか１項に
記載の製造方法。 - 【請求項１０】工程ｇ）による絶縁層の形成が選択性の
熱的表面酸化により行われることを特徴とする特許請求
の範囲第１項ないし第９項のいずれか１項に記載の製造
方法。 - 【請求項１１】工程ｊ）およびｌ）が、エミッタ端子が
基板から側方へ、ベース端子が上方へ接触されるように
行われることを特徴とする特許請求の範囲第１項ないし
第10項のいずれか１項に記載の製造方法。 - 【請求項１２】工程ｋ）が工程ｊ）の前に行われ、第２
の導電形の導電性材料の析出の代わりにメタライジング
が行われることを特徴とする特許請求の範囲第１項ない
し第11項のいずれか１項に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3609721.7 | 1986-03-21 | ||
| DE3609721 | 1986-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235780A JPS62235780A (ja) | 1987-10-15 |
| JP2592414B2 true JP2592414B2 (ja) | 1997-03-19 |
Family
ID=6297030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062317A Expired - Lifetime JP2592414B2 (ja) | 1986-03-21 | 1987-03-17 | バイポーラトランジスタ構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4889823A (ja) |
| EP (1) | EP0239825B1 (ja) |
| JP (1) | JP2592414B2 (ja) |
| DE (1) | DE3787110D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58909822D1 (de) * | 1989-05-11 | 1997-11-27 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor |
| US5075761A (en) * | 1989-05-31 | 1991-12-24 | Sgs-Thomson Microelectronics, Inc. | Local interconnect for integrated circuits |
| DE58909837D1 (de) * | 1989-09-22 | 1998-09-17 | Siemens Ag | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität |
| KR920007124A (ko) * | 1990-09-04 | 1992-04-28 | 김광호 | 폴리 에미터 바이폴라 트랜지스터의 제조방법 |
| US5204275A (en) * | 1990-12-26 | 1993-04-20 | North American Philips Corp. | Method for fabricating compact bipolar transistor |
| US5406113A (en) * | 1991-01-09 | 1995-04-11 | Fujitsu Limited | Bipolar transistor having a buried collector layer |
| AU6689296A (en) * | 1995-08-03 | 1997-03-05 | Micron Technology, Inc. | Low cost local interconnect process |
| US6500721B1 (en) * | 1999-05-04 | 2002-12-31 | Texas A & M Univ Sys | Bipolar thin-film transistors and method for forming |
| JP2010251368A (ja) * | 2009-04-10 | 2010-11-04 | Renesas Electronics Corp | バイポーラトランジスタ及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
| US4483726A (en) * | 1981-06-30 | 1984-11-20 | International Business Machines Corporation | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area |
| FR2514086A1 (fr) * | 1981-10-05 | 1983-04-08 | Itw De France | Dispositif d'assemblage, en particulier du type insert, pour le maintien d'un element quelconque sur des supports en matiere plastique, speciaux, rigides et sujets a deterioration a la fixation |
| US4712125A (en) * | 1982-08-06 | 1987-12-08 | International Business Machines Corporation | Structure for contacting a narrow width PN junction region |
| JPS5934660A (ja) * | 1982-08-21 | 1984-02-25 | Mitsubishi Electric Corp | 半導体装置 |
| DE3243059A1 (de) * | 1982-11-22 | 1984-05-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
| DE3330895A1 (de) * | 1983-08-26 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
| US4546535A (en) * | 1983-12-12 | 1985-10-15 | International Business Machines Corporation | Method of making submicron FET structure |
-
1987
- 1987-03-04 DE DE87103090T patent/DE3787110D1/de not_active Expired - Fee Related
- 1987-03-04 EP EP87103090A patent/EP0239825B1/de not_active Expired - Lifetime
- 1987-03-17 JP JP62062317A patent/JP2592414B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-30 US US07/358,672 patent/US4889823A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0239825A1 (de) | 1987-10-07 |
| US4889823A (en) | 1989-12-26 |
| DE3787110D1 (de) | 1993-09-30 |
| EP0239825B1 (de) | 1993-08-25 |
| JPS62235780A (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017503A (en) | Process for making a bipolar transistor including selective oxidation | |
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4115797A (en) | Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector | |
| US4625391A (en) | Semiconductor device and method for manufacturing the same | |
| JPS62588B2 (ja) | ||
| US20020017703A1 (en) | Complementary bipolar transistors and manufacturing methods thereof | |
| JPS622708B2 (ja) | ||
| JPH02211662A (ja) | 共通基板上にバイポーラ及びｃｍｏｓトランジスタを製造する方法 | |
| JPS6273654A (ja) | 集積回路構造 | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JP2592414B2 (ja) | バイポーラトランジスタ構造の製造方法 | |
| EP0030147B1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| US4076557A (en) | Method for providing semiconductor devices | |
| US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| US6596600B1 (en) | Integrated injection logic semiconductor device and method of fabricating the same | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH04102335A (ja) | セルフアライン接触を有するバイポーラトランジスタの製作プロセス | |
| JPH0645537A (ja) | 集積回路の製造方法 | |
| JPH0697185A (ja) | 半導体装置 | |
| JPS6195565A (ja) | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 | |
| JPS58142573A (ja) | 半導体集積回路およびその製造方法 | |
| JPS61114569A (ja) | Ｃｍｏｓ半導体装置 | |
| JPS6158981B2 (ja) |