JPS5950113B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5950113B2
JPS5950113B2 JP50132645A JP13264575A JPS5950113B2 JP S5950113 B2 JPS5950113 B2 JP S5950113B2 JP 50132645 A JP50132645 A JP 50132645A JP 13264575 A JP13264575 A JP 13264575A JP S5950113 B2 JPS5950113 B2 JP S5950113B2
Authority
JP
Japan
Prior art keywords
oxide film
region
film
opening
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50132645A
Other languages
English (en)
Other versions
JPS5256872A (en
Inventor
隆 安島
潔 高沖
敏夫 三ツ野
敏夫 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP50132645A priority Critical patent/JPS5950113B2/ja
Priority to US05/738,059 priority patent/US4146413A/en
Publication of JPS5256872A publication Critical patent/JPS5256872A/ja
Publication of JPS5950113B2 publication Critical patent/JPS5950113B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置に関する。
従来一例の半導体装置のダイオードは次の手段により形
成される。
第１図に示す如く、Ｎ導電型に形成されたシリコン基板
１を用意し、これにたフとえば熱酸化を施してＳｉＯ２
膜２を１主面に被着し、これに写真蝕刻を施して開孔３
を設ける（図ａ）。次に上記加工を施した露出面にドー
プドオキサイド膜４（Ｄｏｐｅｄｏｘｉｄｅ膜−たとえ
ばアクセプタを含むＳｉ０。膜）を被着する （図ｂ）
。前、記を加熱してドープドオキサイド膜を拡散源とし
てシリコン基板１にアクセプタを拡散導入してＰ導電型
の領域５を形成し、同時に接合が形成される （図ｃ）
。ついで前記ドープドオキサイド膜の一部に写真蝕刻の
手段によつて開孔を設けてＰ導Ｉ電型の領域５の一部を
露出し、該部において前記領域５に接続するとともに上
記酸化膜４、２上に延在して被着形成された電極膜６を
設ける （図ｄ）。したがつて上述の如くなる従来の一
例のダイオードは１導電型の基板１を第１電極領域とし
、この基板の１主面から前記と異なる導電型の不純物を
拡散導入して第２の電極領域５を形成し前記第１電極領
域と接合を形成するとともに前記各電極領域に夫々の導
出手段６、７を備えてなるもので″ある。
上記従来一例のダイオードにあつては電極膜６を形成す
る前にオキサイド膜４に開孔を施す工程がある。
この際開孔がオキサイド膜の全部におよぶこともあり、
またその一部の場合でも、写真蝕刻によるマスク当接位
置の若干の「ずれ」を必らず伴なう。この傾向は特にパ
ターン形状が稠密した集積回路装置にたとえばダイオー
ドが組み込まれるときさらに著るしい。上記「ずれ」に
より一例として第２図に示す如く、たとえば同図ａにお
けるＡＡ’線に沿う開孔を設ける際の開孔が図ｂにて示
されるＢＢ’線に沿う開孔となるもので、このときＢ’
側のＳｉＯ。
膜２が不所望に蝕刻されて基板主面の接合面５’が露出
する。このため次に電極膜を被着することによつて両電
極領域１，５が電気的に短絡するという重大な欠点があ
る。また電極領域を不純物の拡散により形成する手段は
電極領域の形状、とくにその幅、拡がり等のコントロー
ルが難しいことは周知の顕著な欠点である。
この発明は上記従来の半導体装置の欠点を除去する新規
なる技術を提供するものである。
すなわち、この発明の半導体装置は、１導電型の不純物
を含む半導体領域と、前記領域上に形成された第１の酸
化膜の開口にてこの領域に面接するとともに開口の周辺
上に延在して形成された反対導電型の不純物を含む多結
晶半導体領域層と、前記第１の酸化膜に積層して被着さ
れるとともに前記多結晶半導体領域層上に延在させ一部
に開口を残し形成された第２の酸化膜と、前記第２の酸
化膜の開口にて多結晶半導体領域層に接続し該第２の酸
化膜上に配設された電極金属膜とを具備したことを特徴
とする。以下にこの発明につき１実施例の半導体装置の
ダイオードにつき図面を参照して詳細に説明する。
まず、ダイオードの構造をその製造方法から説明する。
第３図はこの発明にかかる一例のシリコンダイオードを
その製造工程順に示すもので、Ｎ導電型に形成されたシ
リコン基板１を用意し、これにたとえば熱酸化を施して
第１のＳｉＯ，膜２を１主面に被着し、これに写真蝕刻
を施して開孔３を設ける （図ａ）。さらに上記加工を
施した露出面に前記基板の導電型とは反対のＰ導電型の
不純物を含む多結晶シリコン領域１１を一例の気相成長
法により被着する（図ｂ）。ついで一例の窒素雰囲気あ
るいは酸化性雰囲気中でたとえば約８００℃にて加熱し
活性化させたのち、写真蝕刻手段により不所望部分の多
結晶シリコン領域を除去する （図ｃ）。なお上記活性
化を、次の不所望部分の多結晶シリコン領域を除去した
後に行なつてもよい。ついで前記露出面に第２のＳｉＯ
。膜１２を気相成長法により被着し、これに開孔１３を
設け多結晶シリコン領域の一部を露出せしめこの露出部
において接続するとともに前記第２のＳｉＯ２膜１２、
またはさらに第１のＳｉＯ２膜２上に延在してたとえば
蒸着の如き手段によつて被着形成された電極金属膜１６
を設ける （図ｄ）。次に図示されてないが前記電極金
属膜に写真蝕刻、エツチングを施して所望の配線パター
ンを形成する。上記電極金属膜には一般に用いられるア
Ｊルミニウムが好適する。またアルミニウムは多結晶シ
リコン中の拡散係数が大きいので、前記係数・の小なる
クロム、チタニウム等１７ａを下地金属膜とし、これに
アルミニウム層１７ｂを積層した第４図に示す如き２層
でなる電極金属膜１７構造としてもよい。この発明にか
かる半導体装置にあつては、電極金属膜がシリコン基板
と直接接触して不所望に電気的短絡を生じまたは電気的
漏洩を生ずることが皆無となり、半導体装置の電気的特
性における信”頼性の向上に益するところ大である。
また、この発明において、第３図ｂからｃに移る過程で
施される多結晶シリコン領域１１の不所望部分の除去に
「ずれ」を生ずることは常に不可避であり、第５図ａに
示す形状に基板１の一部が露出することがある。
しかし、第２のＳｉＯ。膜１２′が被着されるので、第
５図ｂに示すように基板の上記露出部が閉塞され、次に
第５図ｃに示すように電極金属膜１６が被着されても不
所望の短絡が完全に防止できるという顕著な利点がある
。さらに、半導体装置の製造も容易となり、一例のダイ
オードについてみると、従来の製造歩留に対し約４０％
向上した。
【図面の簡単な説明】
第１図ａ−ｄは従来の半導体装置の製造を説明するため
に工程順に示すいずれも断面図、第２図は従来の半導体
装置の製造につき説明するための図ａおよび図ｂはいず
れも断面図、第３図ａ−ｄはこの発明の一実施例の半導
体装置をその製造に’つき工程順に示すいずれも断面図
、第４図はこの発明の別の一実施例を示す断面図、第５
図ａ−ｃはこの発明の半導体装置の構造の一例と効果を
説明するためのいずれも断面図である。 １ ・・・・・・シリコン基板、２ ・・・・・・第１
のＳｉＯ。

Claims (1)

    【特許請求の範囲】
  1. １ １導電型の不純物を含む半導体領域と、前記領域上
    に形成された第１の酸化膜の開口にてこの領域に面接す
    るとともに開口の周辺上に延在して形成された反対導電
    型の不純物を含む多結晶半導体領域層と、前記第１の酸
    化膜に積層して被着されるとともに前記多結晶半導体領
    域層上に延在させ一部に開口を残し形成された第２の酸
    化膜と、前記第２の酸化膜の開口にて多結晶半導体領域
    層に接続し該第２の酸化膜上に配設された電極金属膜と
    を具備した半導体装置。
JP50132645A 1975-11-05 1975-11-05 半導体装置 Expired JPS5950113B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50132645A JPS5950113B2 (ja) 1975-11-05 1975-11-05 半導体装置
US05/738,059 US4146413A (en) 1975-11-05 1976-11-02 Method of producing a P-N junction utilizing polycrystalline silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50132645A JPS5950113B2 (ja) 1975-11-05 1975-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS5256872A JPS5256872A (en) 1977-05-10
JPS5950113B2 true JPS5950113B2 (ja) 1984-12-06

Family

ID=15086156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50132645A Expired JPS5950113B2 (ja) 1975-11-05 1975-11-05 半導体装置

Country Status (2)

Country Link
US (1) US4146413A (ja)
JP (1) JPS5950113B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467778A (en) * 1977-11-10 1979-05-31 Toshiba Corp Production of semiconductor device
JPS5461489A (en) * 1977-10-26 1979-05-17 Toshiba Corp Manufacture for semiconductor device
US4258382A (en) * 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure
US4214256A (en) * 1978-09-08 1980-07-22 International Business Machines Corporation Tantalum semiconductor contacts and method for fabricating same
JPS55102266A (en) * 1979-01-31 1980-08-05 Fujitsu Ltd Fabricating method of semiconductor device
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
US5136361A (en) * 1982-09-30 1992-08-04 Advanced Micro Devices, Inc. Stratified interconnect structure for integrated circuits
EP0120918B1 (en) * 1982-09-30 1991-12-18 Advanced Micro Devices, Inc. An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
US4486946A (en) * 1983-07-12 1984-12-11 Control Data Corporation Method for using titanium-tungsten alloy as a barrier metal in silicon semiconductor processing
JPH0642555B2 (ja) * 1989-06-20 1994-06-01 株式会社東芝 半導体装置
KR20010014774A (ko) * 1999-04-22 2001-02-26 인터실 코포레이션 빠른 턴-오프 파워 반도체 디바이스
US7524984B2 (en) * 2002-07-31 2009-04-28 The Procter & Gamble Company Phase change solvents

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852486A (ja) * 1971-11-02 1973-07-23
JPS5010578A (ja) * 1973-05-24 1975-02-03

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1030540A (en) * 1964-01-02 1966-05-25 Gen Electric Improvements in and relating to semi-conductor diodes
DE1544273A1 (de) * 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US3506545A (en) * 1967-02-14 1970-04-14 Ibm Method for plating conductive patterns with high resolution
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3740835A (en) * 1970-08-31 1973-06-26 Fairchild Camera Instr Co Method of forming semiconductor device contacts
DE2211709C3 (de) * 1971-03-12 1979-07-05 Hitachi, Ltd., Tokio Verfahren zum Dotieren von Halbleitermaterial
US3860945A (en) * 1973-03-29 1975-01-14 Rca Corp High frequency voltage-variable capacitor
US3912557A (en) * 1974-05-02 1975-10-14 Trw Inc Method for fabricating planar semiconductor devices
US3953866A (en) * 1974-05-10 1976-04-27 Signetics Corporation Cross coupled semiconductor memory cell
US4004954A (en) * 1976-02-25 1977-01-25 Rca Corporation Method of selective growth of microcrystalline silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852486A (ja) * 1971-11-02 1973-07-23
JPS5010578A (ja) * 1973-05-24 1975-02-03

Also Published As

Publication number Publication date
JPS5256872A (en) 1977-05-10
US4146413A (en) 1979-03-27

Similar Documents

Publication Publication Date Title
JPS5950113B2 (ja) 半導体装置
US3849270A (en) Process of manufacturing semiconductor devices
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPS5811745B2 (ja) 半導体装置の製造方法
JPH0511668B2 (ja)
JPS6059738B2 (ja) 半導体装置の製造方法
JPS5846846B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6125217B2 (ja)
JPS6310898B2 (ja)
JPS6038872B2 (ja) 半導体装置の製造方法
JPS5815944B2 (ja) 半導体装置
JPS62219961A (ja) 薄膜型ｍｏｓ構造半導体装置の製造法
JPS6120141B2 (ja)
JPS60124845A (ja) 半導体装置の製造方法
JPS6113383B2 (ja)
JPS6118348B2 (ja)
JPS6120154B2 (ja)
JPH0117256B2 (ja)
JPH01270270A (ja) 半導体装置の製造方法
JPS59105339A (ja) 半導体装置の製造方法
KR19980053673A (ko) 반도체 소자의 소자 분리막 형성방법
JPS5943832B2 (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS62115744A (ja) 半導体装置
JPS6020904B2 (ja) 半導体装置の製造方法