JPH0511668B2 - - Google Patents

Info

Publication number
JPH0511668B2
JPH0511668B2 JP29381886A JP29381886A JPH0511668B2 JP H0511668 B2 JPH0511668 B2 JP H0511668B2 JP 29381886 A JP29381886 A JP 29381886A JP 29381886 A JP29381886 A JP 29381886A JP H0511668 B2 JPH0511668 B2 JP H0511668B2
Authority
JP
Japan
Prior art keywords
resistor
aluminum
metal film
aluminum wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29381886A
Other languages
English (en)
Other versions
JPS63252330A (ja
Inventor
Koichiro Misaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP29381886A priority Critical patent/JPS63252330A/ja
Publication of JPS63252330A publication Critical patent/JPS63252330A/ja
Publication of JPH0511668B2 publication Critical patent/JPH0511668B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は金属被膜抵抗の製造方法に関し、特に
金属被膜抵抗の配線の製造方法に関する。
〔従来の技術〕
従来、金属被膜抵抗はそれを覆うアルミニウム
をウエツトエツチング法によりパターニングする
ことにより、抵抗用の配線を形成していた。例え
ば、金属被膜抵抗として、シリコンクロム層を用
いた場合、主としてリン酸からなるエツチング液
を用いてアルミニウム膜をパターニングしアルミ
ニウム配線を形成するが、その時エツチング液は
シリコンクロム層には何ら悪影響を与えることは
なかつた。
〔発明が解決しようとする問題点〕
しかしながら、上述した従来の金属被膜抵抗の
製造方法では、アルミニウム配線の形成がアルミ
ニウムのエツチング液を用いるウエツトエツチン
グ法で行なわれるためサイドエツチングが大き
く、アルミニウム配線の微細化ができないという
問題点があつた。
しかるに、微細なアルミニウム配線の形成を、
例えばCCl4等のガスを用いるドライエツチング
法で行なうと、アルミニウムのエツチングと共に
金属被膜抵抗体もエツチングされてしまうという
欠点があつた。
本発明の目的は、微細なアルミニウム配線を有
する金属被膜抵抗の製造方法を提供することにあ
る。
〔問題点を解決するための手段〕
本発明の金属被膜抵抗の製造方法は、PN接合
素子が形成された半導体基板上に絶縁膜を介して
金属被膜抵抗体を形成する工程と、前記抵抗体を
含む全面にアルミニウム膜を形成する工程と、ド
ライエツチング法により前記アルミニウム膜をパ
ターニングし前記抵抗体を覆うアルミニウム配線
を形成する工程と、電極形成部分を除く前記抵抗
体上のアルミニウム配線をウエツトエツチング法
により除去する工程とを含んで構成される。
〔実施例〕
次に本発明の実施例について図面を参照して説
明する。
第1図a〜c及びeは本発明の第1の実施例を
説明するための工程順に示した半導体チツプの断
面図であり、第1図dは第1図eの平面図であ
る。
まず第1図aに示すように、N型の半導体基板
101(エピタキシヤル層でも良い)に熱酸化に
より酸化膜102を成長させパターニングして、
マスクを形成しこのマスクを用いてP型拡散層1
03を0.5μmの深さに形成する。次で再び酸化し
たのちマスクを形成してN+型拡散層104を
0.2μmの深さに形成してNPNトランジスタ10
5を形成する。
次に第1図bに示すように、酸化膜102にコ
ンタクト用窓106を空けNPNトランジスタ1
05の取り出し電極用窓とする。NPNトランジ
スタ105の接合が浅いのでアルミニウム配線に
よるアロイスパイクを防止する為に、ポリシリコ
ン107を300Åの厚さに全面にCVD法により成
長させる。続いて、高抵抗、低電圧係数、高信頼
度を有する金属被膜抵抗形成用のシリコンクロム
低抗体108をポリシリコン107上に矩形に形
成する。
次に第1図cに示すように、アルミニウムを全
面に約1.0μmの厚さに被着して従来のフオトレジ
スト技術及びCCl4等のガスを用いるドライエツ
チング法によりパターニングし、シリコンクロム
抵抗体を覆うアルミニウム配線109を形成す
る。
次に第1図d,eに示すように、シリコンクロ
ム抵抗体108の電極形成部分を除く抵抗体部分
のみを露出する様に、アルミニウム配線109の
一部111をリン酸を主とするアルミニウムエツ
チング液にて除去する。この後、400℃窒素中に
て20分間熱処理をする。
以下保護膜を全面に形成することにより金属被
膜抵抗が完成する。
第2図a〜dは本発明の第2の実施例を説明す
るための製造工程順に示した半導体チツプの断面
図である。
まず第2図aに示すように、N型半導体基板2
01に第1の実施例と同様に酸化膜202を成長
させ、これをマスクとしてP型拡散層203を
0.5μmの深さ、N+型拡散層204を0.2μmの深
さに形成し、NPNトランジスタ205を形成す
る。
次に第2図bに示すように、酸化膜202にコ
ンタクト用窓206を空け、NPNトランジスタ
205の取り出し電極用窓とする。次でNPNト
ランジスタ205の接合が浅いのでポリシリコン
207を300Åの厚さに全面にCVD法により成長
させる。更に全面に約200Åの厚さのシリコンク
ロム層221を被着させ、更に厚さ約1.0μmのア
ルミニウム222を全面に被着させる。
次に第2図eに示すように、従来のフオトレジ
スト技術及びドライエツチング技術を用いてアル
ミニウム222、シリコンクロム層221、ポリ
シリコン207の順にエツチングを行ない、アル
ミニウム配線209を形成する。
次に第2図dに示すようにシリコンクロム抵抗
体208を形成するために、アルミニウム配線2
09の一部211をリン酸を主とするアルミニウ
ムエツチング液にて除去する。この後、400℃窒
素中にて20分間熱処理を施す。以下全面に保護膜
を形成することにより金属被膜抵抗が完成する。
本第2の実施例においては、第1の実施例に比
べシリコンクロム抵抗体208を形成するための
パターニング工程が省略できるという利点があ
る。
〔発明の効果〕
以上説明したように本発明は、抵抗体を覆つた
状態でアルミニウム膜をドライエツチング法でパ
ターニングしてアルミニウム配線を形成し、次に
抵抗体上の不要のアルミニウム配線をウエツトエ
ツチング法により除去することにより、微細なア
ルミニウム配線を有する金属被膜抵抗が得られる
効果がある。
【図面の簡単な説明】
第1図a〜c及びeは、本発明の第1の実施例
を説明するための製造工程順に示した半導体チツ
プの断面図、第1図dは本発明の第1の実施例を
説明するための半導体チツプの平面図、第2図a
〜dは本発明の第2の実施例を説明するための製
造工程順に示した半導体チツプの断面図である。 101,201……N型半導体基板、102,
202……酸化膜、103,203……P型拡散
層、104,204……N+型拡散層、105,
205……NPNトランジスタ、106,206
……コンタクト用窓、107,207……ポリシ
リコン、108,208……シリコンクロム抵抗
体、109,209……アルミニウム配線、11
1,211……アルミニウム配線除去部、221
……シリコンクロム層、222……アルミニウ
ム。

Claims (1)

    【特許請求の範囲】
  1. 1 PN接合素子が形成された半導体基板上に絶
    縁膜を介して金属被膜抵抗体を形成する工程と、
    前記抵抗体を含む全面にアルミニウム膜を形成す
    る工程と、ドライエツチング法により前記アルミ
    ニウム膜をパターニングし前記抵抗体を覆うアル
    ミニウム配線を形成する工程と、電極形成部分を
    除く前記抵抗体上のアルミニウム配線をウエツト
    エツチング法により除去する工程とを含むことを
    特徴とする金属被膜抵抗の製造方法。
JP29381886A 1986-12-09 1986-12-09 金属被膜抵抗の製造方法 Granted JPS63252330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29381886A JPS63252330A (ja) 1986-12-09 1986-12-09 金属被膜抵抗の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29381886A JPS63252330A (ja) 1986-12-09 1986-12-09 金属被膜抵抗の製造方法

Publications (2)

Publication Number Publication Date
JPS63252330A JPS63252330A (ja) 1988-10-19
JPH0511668B2 true JPH0511668B2 (ja) 1993-02-16

Family

ID=17799549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29381886A Granted JPS63252330A (ja) 1986-12-09 1986-12-09 金属被膜抵抗の製造方法

Country Status (1)

Country Link
JP (1) JPS63252330A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687469B2 (ja) * 1988-08-24 1997-12-08 株式会社デンソー 半導体装置
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
JP3374680B2 (ja) 1996-11-06 2003-02-10 株式会社デンソー 半導体装置の製造方法
JP5305646B2 (ja) * 2007-12-18 2013-10-02 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置、及び電子機器
JP5751046B2 (ja) * 2011-06-24 2015-07-22 セイコーエプソン株式会社 液晶装置および投射型表示装置

Also Published As

Publication number Publication date
JPS63252330A (ja) 1988-10-19

Similar Documents

Publication Publication Date Title
US4746963A (en) Isolation regions formed by locos followed with groove etch and refill
JPS5950113B2 (ja) 半導体装置
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JPH0511668B2 (ja)
US4579625A (en) Method of producing a complementary semiconductor device with a dielectric isolation structure
JPS5823745B2 (ja) Mos ガタシユウセキカイロソウチノ セイゾウホウホウ
JPS6214953B2 (ja)
JPS6038872B2 (ja) 半導体装置の製造方法
JPH0714032B2 (ja) 薄膜抵抗の製造方法
JPS6120141B2 (ja)
JPS6327863B2 (ja)
JPS62219961A (ja) 薄膜型mos構造半導体装置の製造法
JPS643068B2 (ja)
JPS6255305B2 (ja)
JPH0831597B2 (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JPS6336565A (ja) 半導体装置の製造方法
JPS5882577A (ja) 金属シリサイドコンタクトを有するポリシリコンダイオ−ド
JPH0626250B2 (ja) 半導体装置の製造方法
JPS5889861A (ja) 半導体装置およびその製造方法
JPS6387750A (ja) 半導体装置の製造方法
JPS6257108B2 (ja)
JPH0131311B2 (ja)
JPH0427694B2 (ja)
JPH01270270A (ja) 半導体装置の製造方法
JPH065742B2 (ja) 半導体装置の製造方法