JPH065742B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065742B2 JPH065742B2 JP21662383A JP21662383A JPH065742B2 JP H065742 B2 JPH065742 B2 JP H065742B2 JP 21662383 A JP21662383 A JP 21662383A JP 21662383 A JP21662383 A JP 21662383A JP H065742 B2 JPH065742 B2 JP H065742B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- functional region
- semiconductor device
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 64
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000009413 insulation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置にかかり、とくにＭＯＳ型半導体装
置に於けるトランジスタのゲート酸化膜の形成方法に関
するものである。
置に於けるトランジスタのゲート酸化膜の形成方法に関
するものである。
まず、第１図に示す第１の従来例について説明する。
最初に半導体基板１３上に第１の酸化膜１２を形成し、
前記第１の酸化膜１２上にシリコン窒化膜１１を形成す
る（第１図(a)）。続いて公知のフォトエッチング技術
により前記シリコン窒化膜11をパターニングし（第１図
(b)）。その後、高温熱酸化法により、基板に一部埋設
せる厚いシリコン酸化膜１８を有する絶縁分離領域１６
ｂと機能領域１６ａとを区画する。この時、前記機能領
域16aの端部付近の前記半導体基板１３上に窒化物１５
が生成される（第１図(c)）。次に前記機能領域１６ａ
の前記シリコン窒化膜１１上に形成された第２の酸化膜
１４及び前記シリコン窒化膜１１を除去し（第１図
(d)）、前記機能領域１６ａの前記第１の酸化膜１２を
除去し前記機能領域１６ａの前記半導体基板１３の表面
を露出させる（第１図(e)）。最後に、前記機能領域１
６ａにゲート酸化膜１７を形成する。（第１図(f)）。
前記第１の酸化膜１２上にシリコン窒化膜１１を形成す
る（第１図(a)）。続いて公知のフォトエッチング技術
により前記シリコン窒化膜11をパターニングし（第１図
(b)）。その後、高温熱酸化法により、基板に一部埋設
せる厚いシリコン酸化膜１８を有する絶縁分離領域１６
ｂと機能領域１６ａとを区画する。この時、前記機能領
域16aの端部付近の前記半導体基板１３上に窒化物１５
が生成される（第１図(c)）。次に前記機能領域１６ａ
の前記シリコン窒化膜１１上に形成された第２の酸化膜
１４及び前記シリコン窒化膜１１を除去し（第１図
(d)）、前記機能領域１６ａの前記第１の酸化膜１２を
除去し前記機能領域１６ａの前記半導体基板１３の表面
を露出させる（第１図(e)）。最後に、前記機能領域１
６ａにゲート酸化膜１７を形成する。（第１図(f)）。
この第１の従来例の欠点は、第１図(c)に示すように窒
化物１５が生成されたまま、第１図(f)に示す様にゲー
ト酸化膜１７を形成する為に、前記ゲート酸化膜１７を
形成する時に前記窒化物１５がマスクとなって前記ゲー
ト酸化膜１７に膜厚の薄い部分が出来てしまうこと、つ
まり、絶縁耐圧の低い部分が出来てしまうということで
ある。この様な絶縁耐圧の低いゲート酸化膜をもったト
ランジスタで半導体装置を構成すれば故障率の非常に高
い半導体装置となるのは当然である。
化物１５が生成されたまま、第１図(f)に示す様にゲー
ト酸化膜１７を形成する為に、前記ゲート酸化膜１７を
形成する時に前記窒化物１５がマスクとなって前記ゲー
ト酸化膜１７に膜厚の薄い部分が出来てしまうこと、つ
まり、絶縁耐圧の低い部分が出来てしまうということで
ある。この様な絶縁耐圧の低いゲート酸化膜をもったト
ランジスタで半導体装置を構成すれば故障率の非常に高
い半導体装置となるのは当然である。
次に、前記第１の従来例の欠点を改善した第２の従来例
について述べる。第２図に示したものが第２の従来例で
あり、第１図(a)〜(c)と同様の工程の後の、第２図(a)
以降について説明する。
について述べる。第２図に示したものが第２の従来例で
あり、第１図(a)〜(c)と同様の工程の後の、第２図(a)
以降について説明する。
第２図(a)に示す第１の酸化膜２２を除去した後（第２
図(b)）、第２図(c)に示すごとく、再度機能領域２６ａ
に酸化膜２８を形成する事により、厚いフィールド酸化
膜形成時に生成された窒化物２５を酸化膜に変える。続
いて、第２図(d)に示すごとく前記酸化膜２８を除去
し、最後に、第２図(e)に示すごとく前記機能領域にゲ
ート酸化膜２７を形成する。この第２の従来例に依れ
ば、ゲート酸化膜厚の不均一性は解消され、均一な膜厚
のゲート酸化膜が実現出来る為、この様なゲート酸化膜
をもつトランジスタにより半導体装置を構成した場合に
は第１の従来例により比較して大幅な故障率の低減が出
来る。しかし、この第２の従来例には、酸化膜除去を２
度行なっている為に、絶縁分離領域２６ｂの酸化膜厚の
減少量が多くなっているという欠点がある。
図(b)）、第２図(c)に示すごとく、再度機能領域２６ａ
に酸化膜２８を形成する事により、厚いフィールド酸化
膜形成時に生成された窒化物２５を酸化膜に変える。続
いて、第２図(d)に示すごとく前記酸化膜２８を除去
し、最後に、第２図(e)に示すごとく前記機能領域にゲ
ート酸化膜２７を形成する。この第２の従来例に依れ
ば、ゲート酸化膜厚の不均一性は解消され、均一な膜厚
のゲート酸化膜が実現出来る為、この様なゲート酸化膜
をもつトランジスタにより半導体装置を構成した場合に
は第１の従来例により比較して大幅な故障率の低減が出
来る。しかし、この第２の従来例には、酸化膜除去を２
度行なっている為に、絶縁分離領域２６ｂの酸化膜厚の
減少量が多くなっているという欠点がある。
以上の様な第１の従来例及び第２の従来例の欠点を改善
したものが本発明であり、本発明を用いることによりゲ
ート酸化膜厚の不均一性を解消すると同時に、絶縁分離
領域の酸化膜厚の減少量も少なくすることが出来る。
したものが本発明であり、本発明を用いることによりゲ
ート酸化膜厚の不均一性を解消すると同時に、絶縁分離
領域の酸化膜厚の減少量も少なくすることが出来る。
すなわち本発明の特徴は、半導体基板の主表面上に第１
の酸化膜を形成する工程と、前記第１の酸化膜上に耐酸
化膜たとえば窒化膜を形成する工程と、フォトエッチン
グ技術により前記耐酸化膜をパターニングする工程と、
前記耐酸化膜をマスクとしと高温熱酸化法により形成さ
れた基板に一部埋設せる厚い酸化膜を有する絶縁分離領
域と機能領域とを区画する工程と、前記高温熱酸化法に
より前記機能領域の前記耐酸化膜上に形成された第２の
酸化膜と前記耐酸化膜を除去する工程と、前記第１の酸
化膜を残したまま更に酸化を行なう工程と、前記機能領
域の酸化膜を除去し前記半導体基板の主表面を露出させ
る工程と、前記機能領域にゲート酸化膜を形成する工程
とを有する半導体装置の製造方法にある。
の酸化膜を形成する工程と、前記第１の酸化膜上に耐酸
化膜たとえば窒化膜を形成する工程と、フォトエッチン
グ技術により前記耐酸化膜をパターニングする工程と、
前記耐酸化膜をマスクとしと高温熱酸化法により形成さ
れた基板に一部埋設せる厚い酸化膜を有する絶縁分離領
域と機能領域とを区画する工程と、前記高温熱酸化法に
より前記機能領域の前記耐酸化膜上に形成された第２の
酸化膜と前記耐酸化膜を除去する工程と、前記第１の酸
化膜を残したまま更に酸化を行なう工程と、前記機能領
域の酸化膜を除去し前記半導体基板の主表面を露出させ
る工程と、前記機能領域にゲート酸化膜を形成する工程
とを有する半導体装置の製造方法にある。
次に、第３図に本発明の実施例を示す。以下本発明の実
施例について第３図を用いて説明する。第１図(a)〜(c)
の従来例で示した工程が完了した後、第３図(a)以降に
ついて説明する。
施例について第３図を用いて説明する。第１図(a)〜(c)
の従来例で示した工程が完了した後、第３図(a)以降に
ついて説明する。
第３図(a)に示すごとく、より絶縁分離領域36b及び機能
領域36aが区画されている。この時に機能領域３６ａの
端部付近の半導体基板３１上に窒化物３５が生成され
る。続いて、第３図(b)に示すごとく、第１の酸化膜３
２を残したまま更に酸化を行なうと、前記機能領域３６
ａの、前記窒化物３５は酸化されて酸化膜となり、前記
機能領域３６ａには前記窒化物３５は存在しない。その
後第３図(c)に示すごとく前記機能領域３６ａの酸化膜
３８を除去し、最後に第３図(d)に示すごとく、ゲート
酸化膜３７を形成する。この時、マスクとなる前記窒化
物３５は存在しない為に、前記ゲート酸化膜３７には膜
圧の薄い部分は無く均一な膜厚となる。つまり、絶縁耐
圧の低い部分が無くなり、絶縁耐圧のばらつきも非常に
少なくなる。
領域36aが区画されている。この時に機能領域３６ａの
端部付近の半導体基板３１上に窒化物３５が生成され
る。続いて、第３図(b)に示すごとく、第１の酸化膜３
２を残したまま更に酸化を行なうと、前記機能領域３６
ａの、前記窒化物３５は酸化されて酸化膜となり、前記
機能領域３６ａには前記窒化物３５は存在しない。その
後第３図(c)に示すごとく前記機能領域３６ａの酸化膜
３８を除去し、最後に第３図(d)に示すごとく、ゲート
酸化膜３７を形成する。この時、マスクとなる前記窒化
物３５は存在しない為に、前記ゲート酸化膜３７には膜
圧の薄い部分は無く均一な膜厚となる。つまり、絶縁耐
圧の低い部分が無くなり、絶縁耐圧のばらつきも非常に
少なくなる。
本発明を用いれば、従来例の様なゲート酸化膜厚の不均
一性による絶縁耐圧の低下や２回の酸化膜除去を行なう
ことによる絶縁分離領域の酸化膜厚の減少量の増大もな
い為、故障率が少なく特性の安定した半導体装置が実現
出来る。
一性による絶縁耐圧の低下や２回の酸化膜除去を行なう
ことによる絶縁分離領域の酸化膜厚の減少量の増大もな
い為、故障率が少なく特性の安定した半導体装置が実現
出来る。
第１図は第１の従来技術を示す断面図であり、同図にお
いて、１１……窒化膜、１２……第１の酸化膜、１３…
…半導体基板、１４……第２の酸化膜、１５……窒化
物、１６ａ……機能領域、１６ｂ……絶縁分離領域、１
７……ゲート酸化膜、１８……厚い酸化膜である。 第２図は第２の従来技術を示す断面図であり、同図にお
いて、２２……第１の酸化膜、２３……半導体基板、２
５……窒化物、２６ａ……機能領域、２６ｂ……政縁分
離領域、２７……ゲート酸化膜、２８……酸化膜、１８
……厚い酸化膜である。 第３図は本発明の実施例を示す断面図であり、同図にお
いて、３２……第１の酸化膜、３３……半導体基板、３
５……窒化物、３６ａ……機能領域、３６ｂ……絶縁分
離領域、３７……ゲート酸化膜、３８……酸化膜、１８
……厚い酸化膜である。
いて、１１……窒化膜、１２……第１の酸化膜、１３…
…半導体基板、１４……第２の酸化膜、１５……窒化
物、１６ａ……機能領域、１６ｂ……絶縁分離領域、１
７……ゲート酸化膜、１８……厚い酸化膜である。 第２図は第２の従来技術を示す断面図であり、同図にお
いて、２２……第１の酸化膜、２３……半導体基板、２
５……窒化物、２６ａ……機能領域、２６ｂ……政縁分
離領域、２７……ゲート酸化膜、２８……酸化膜、１８
……厚い酸化膜である。 第３図は本発明の実施例を示す断面図であり、同図にお
いて、３２……第１の酸化膜、３３……半導体基板、３
５……窒化物、３６ａ……機能領域、３６ｂ……絶縁分
離領域、３７……ゲート酸化膜、３８……酸化膜、１８
……厚い酸化膜である。
Claims (1)
- 【請求項１】半導体基板の主表面上の第１酸化膜上に所
定の形状にパターニングされた耐酸化性の膜を設ける工
程と、高温熱酸化により前記耐酸化性の膜をマスクとし
て基板に一部埋設せる厚い酸化膜を形成し、前記厚い酸
化膜を含む絶縁分離領域と機能領域とを区画する工程
と、前記機能領域の前記耐酸化性の膜を除去する工程
と、前記第１の酸化膜を残したまま更に酸化を行う工程
と、前記機能領域の酸化膜を除去し前記半導体基板の主
表面を露出させる工程と、前記機能領域にゲート酸化膜
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21662383A JPH065742B2 (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21662383A JPH065742B2 (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60107864A JPS60107864A (ja) | 1985-06-13 |
| JPH065742B2 true JPH065742B2 (ja) | 1994-01-19 |
Family
ID=16691331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21662383A Expired - Lifetime JPH065742B2 (ja) | 1983-11-17 | 1983-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065742B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273923A (en) * | 1991-10-09 | 1993-12-28 | Motorola, Inc. | Process for fabricating an EEPROM cell having a tunnel opening which overlaps field isolation regions |
-
1983
- 1983-11-17 JP JP21662383A patent/JPH065742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60107864A (ja) | 1985-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JPH0783045B2 (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JP2775772B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| JP3010650B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6234147B2 (ja) | ||
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPH0131311B2 (ja) | ||
| JPS6312380B2 (ja) | ||
| JP2002184857A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH05121401A (ja) | 半導体装置の製造方法 |