JPH0689884A - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPH0689884A JPH0689884A JP3167076A JP16707691A JPH0689884A JP H0689884 A JPH0689884 A JP H0689884A JP 3167076 A JP3167076 A JP 3167076A JP 16707691 A JP16707691 A JP 16707691A JP H0689884 A JPH0689884 A JP H0689884A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive layer
- insulating film
- trench
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002955 isolation Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract 5
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 写真蝕刻技術の限界以下のトレンチ（溝）幅
をもつ分離領域を形成する半導体装置の素子分離方法、
また溝蝕刻に伴うバーズビーク現象の発生なしに溝内部
を絶縁物質で満し得る半導体装置の素子分離方法を提供
する。 【構成】 半導体基板１０上に少くとも第１導電層を含
む層を形成し、所定の分離領域に該当する第１導電層を
選択的に除去し、残留する第１導電層を熱酸化させる。
この熱酸化された第１導電層２０をマスクとして、半導
体基板を蝕刻して溝２２を形成する。この溝の内壁にバ
ッファ酸化膜２４を形成した後、半導体上に第２導電層
を形成し、前記溝２２内部を絶縁物質で満たす。第２絶
縁膜１４が充分露出するまでエッチバックを行なった
後、露出した第２絶縁膜１４を除去する。
をもつ分離領域を形成する半導体装置の素子分離方法、
また溝蝕刻に伴うバーズビーク現象の発生なしに溝内部
を絶縁物質で満し得る半導体装置の素子分離方法を提供
する。 【構成】 半導体基板１０上に少くとも第１導電層を含
む層を形成し、所定の分離領域に該当する第１導電層を
選択的に除去し、残留する第１導電層を熱酸化させる。
この熱酸化された第１導電層２０をマスクとして、半導
体基板を蝕刻して溝２２を形成する。この溝の内壁にバ
ッファ酸化膜２４を形成した後、半導体上に第２導電層
を形成し、前記溝２２内部を絶縁物質で満たす。第２絶
縁膜１４が充分露出するまでエッチバックを行なった
後、露出した第２絶縁膜１４を除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の素子分離方
法に関し、特にトレンチ(trench)構造による素子分離領
域を形成する方法に関するものである。
法に関し、特にトレンチ(trench)構造による素子分離領
域を形成する方法に関するものである。
【０００２】
【従来の技術】半導体装置における素子分離領域は素子
間の電気的隔離のためのものであり、半導体装置が高集
積化されるにつれて素子間の分離が困難となる。すなわ
ち、最大規模の集積回路の場合には０．３μｍ〜０．４
μｍの分離領域が要求されるが、現在の写真蝕刻技術で
は０．５μｍ程度が限界であつて、半導体装置の高集積
化のための新たな方法が切実に要求されている。一方、
写真蝕刻工程によつて０．５μｍ以下の分離領域形成が
可能であつたとしても、トレンチ蝕刻後の酸化工程に起
因するバーズビーク(bird's beak) 現象を抑制すること
ができないという問題点がある。
間の電気的隔離のためのものであり、半導体装置が高集
積化されるにつれて素子間の分離が困難となる。すなわ
ち、最大規模の集積回路の場合には０．３μｍ〜０．４
μｍの分離領域が要求されるが、現在の写真蝕刻技術で
は０．５μｍ程度が限界であつて、半導体装置の高集積
化のための新たな方法が切実に要求されている。一方、
写真蝕刻工程によつて０．５μｍ以下の分離領域形成が
可能であつたとしても、トレンチ蝕刻後の酸化工程に起
因するバーズビーク(bird's beak) 現象を抑制すること
ができないという問題点がある。
【０００３】
【発明が解決しようとしている課題】したがつて、本発
明の目的は、写真蝕刻技術の限界以下のトレンチ幅を有
する分離領域を形成する半導体装置の素子分離方法を提
供することにある。
明の目的は、写真蝕刻技術の限界以下のトレンチ幅を有
する分離領域を形成する半導体装置の素子分離方法を提
供することにある。
【０００４】本発明の他の目的は、トレンチ蝕刻に伴う
バーズビーク現象の発生なしにトレンチ内部を絶縁物質
で満たすことができる半導体装置の素子分離方法を提供
することにある。
バーズビーク現象の発生なしにトレンチ内部を絶縁物質
で満たすことができる半導体装置の素子分離方法を提供
することにある。
【０００５】
【課題を解決するための手段】前記のような本発明の目
的を達成するために、本発明の半導体装置の素子分離方
法は、半導体装置にトレンチ構造による素子分離領域を
形成する半導体装置の素子分離方法であつて、半導体基
板上に少なくとも第１導電層（１６）を含む層を形成す
る第１工程と、所定の分離領域に該当する前記第１導電
層（１６）を選択的に除去し、残留する前記第１導電層
（１６）を熱酸化させる第２工程と、前記熱酸化された
第１導電層（２０）をマスクとして、前記半導体基板を
蝕刻してトレンチ（２２）を形成する第３工程とを備え
ることを特徴とする。
的を達成するために、本発明の半導体装置の素子分離方
法は、半導体装置にトレンチ構造による素子分離領域を
形成する半導体装置の素子分離方法であつて、半導体基
板上に少なくとも第１導電層（１６）を含む層を形成す
る第１工程と、所定の分離領域に該当する前記第１導電
層（１６）を選択的に除去し、残留する前記第１導電層
（１６）を熱酸化させる第２工程と、前記熱酸化された
第１導電層（２０）をマスクとして、前記半導体基板を
蝕刻してトレンチ（２２）を形成する第３工程とを備え
ることを特徴とする。
【０００６】ここで、前記第１工程では、第１導電型の
半導体基板（１０）上面に第１絶縁膜（１２）と第２絶
縁膜（１４）と第１導電層（１６）とが順次形成され、
前記第２工程では、所定の分離領域に該当する前記第１
導電層（１６）の蝕刻では写真蝕刻法の限界値でパター
ン形成され、前記第３工程は、前記熱酸化された第１導
電層（２０）をマスクとして、前記第２絶縁膜（１４）
と第１絶縁膜（１２）とを半導体基板（１０）の表面が
露出されるまで蝕刻する工程と、該工程によつて露出さ
れた半導体基板（１０）の所定領域を蝕刻してトレンチ
（２２）を形成する工程とから成る。
半導体基板（１０）上面に第１絶縁膜（１２）と第２絶
縁膜（１４）と第１導電層（１６）とが順次形成され、
前記第２工程では、所定の分離領域に該当する前記第１
導電層（１６）の蝕刻では写真蝕刻法の限界値でパター
ン形成され、前記第３工程は、前記熱酸化された第１導
電層（２０）をマスクとして、前記第２絶縁膜（１４）
と第１絶縁膜（１２）とを半導体基板（１０）の表面が
露出されるまで蝕刻する工程と、該工程によつて露出さ
れた半導体基板（１０）の所定領域を蝕刻してトレンチ
（２２）を形成する工程とから成る。
【０００７】本発明の他の目的を達成するために、本発
明の半導体装置の素子分離方法は、前記トレンチ（２
２）の内壁にバツフア絶縁膜（２４）を形成してから前
記半導体上に第２導電層（２６）を形成する第４工程
と、前記トレンチ（２２）内部を絶縁物質で満たす第５
工程と、前記第２絶縁膜（１４）が充分に露出されるま
でエツチバツク工程を実施してから露出された前記第２
絶縁膜（１４）を除去する第６工程とを更に備えること
を特徴とする。
明の半導体装置の素子分離方法は、前記トレンチ（２
２）の内壁にバツフア絶縁膜（２４）を形成してから前
記半導体上に第２導電層（２６）を形成する第４工程
と、前記トレンチ（２２）内部を絶縁物質で満たす第５
工程と、前記第２絶縁膜（１４）が充分に露出されるま
でエツチバツク工程を実施してから露出された前記第２
絶縁膜（１４）を除去する第６工程とを更に備えること
を特徴とする。
【０００８】
【実施例】以下、本発明の一実施例を添付の図面を参照
して詳細に説明する。
して詳細に説明する。
【０００９】図１は本実施例により作成されるトレンチ
分離領域の断面図であつて、第１導電型の半導体基板
（１０）の所定位置に写真蝕刻技術の限界以下の幅で形
成された分離トレンチ（２２）と、前記トレンチ（２
２）の内壁に沿って形成された酸化多結晶シリコン層
（２８）と、前記トレンチ（２２）内部を満たす絶縁物
質（３０）と、前記酸化多結晶シリコン層（２８）に接
続し、前記基板（１０）の所定上面に形成されたゲート
酸化膜（１２）とから構成される。
分離領域の断面図であつて、第１導電型の半導体基板
（１０）の所定位置に写真蝕刻技術の限界以下の幅で形
成された分離トレンチ（２２）と、前記トレンチ（２
２）の内壁に沿って形成された酸化多結晶シリコン層
（２８）と、前記トレンチ（２２）内部を満たす絶縁物
質（３０）と、前記酸化多結晶シリコン層（２８）に接
続し、前記基板（１０）の所定上面に形成されたゲート
酸化膜（１２）とから構成される。
【００１０】図２〜図１０は本実施例の素子分離領域の
作成工程を順に示す断面図であつて、前記図１と同じ名
称に該当する部分は同じ参照番号を使用している。
作成工程を順に示す断面図であつて、前記図１と同じ名
称に該当する部分は同じ参照番号を使用している。
【００１１】図２では、第１導電型のシリコン基板（１
０）上面に、２００Å〜５００Å程度のパツド(pad) 酸
化膜（１２）と、５００Å〜１５００Å程度の窒化膜
（１４）と、１０００Å〜１５００Å程度の第１多結晶
シリコン層（１６）とを被覆する。その後に、前記第１
多結晶シリコン層（１６）上面にフオトレジストを被覆
する。写真蝕刻工程により素子分離領域を露出したフオ
トレジスト・パターン（１８）が形成され、露出された
前記多結晶シリコン層（１６）が除去される。ここで、
前記素子分離領域のパターン幅は写真蝕刻方法の限界値
である０．５μｍである。
０）上面に、２００Å〜５００Å程度のパツド(pad) 酸
化膜（１２）と、５００Å〜１５００Å程度の窒化膜
（１４）と、１０００Å〜１５００Å程度の第１多結晶
シリコン層（１６）とを被覆する。その後に、前記第１
多結晶シリコン層（１６）上面にフオトレジストを被覆
する。写真蝕刻工程により素子分離領域を露出したフオ
トレジスト・パターン（１８）が形成され、露出された
前記多結晶シリコン層（１６）が除去される。ここで、
前記素子分離領域のパターン幅は写真蝕刻方法の限界値
である０．５μｍである。
【００１２】図３では、前記フオトレジスト・パターン
（１８）を除去してから、前記第１多結晶シリコン層
（１６）を熱酸化させて、上面および側面に嵩膨張した
酸化多結晶シリコン（２０）を形成する。前記熱酸化工
程によつて膨張する嵩の変化量は約５００Åで、酸化多
結晶シリコン（２０）間の間隔ｄは０．４μｍ程度にな
る。ここで、酸化された多結晶シリコン（２０）間の間
隔（図４の距離ｄ）は、最初に形成される第１多結晶シ
リコン層（１６）の厚さによつて調節することができ
る。
（１８）を除去してから、前記第１多結晶シリコン層
（１６）を熱酸化させて、上面および側面に嵩膨張した
酸化多結晶シリコン（２０）を形成する。前記熱酸化工
程によつて膨張する嵩の変化量は約５００Åで、酸化多
結晶シリコン（２０）間の間隔ｄは０．４μｍ程度にな
る。ここで、酸化された多結晶シリコン（２０）間の間
隔（図４の距離ｄ）は、最初に形成される第１多結晶シ
リコン層（１６）の厚さによつて調節することができ
る。
【００１３】図４では、前記酸化多結晶シリコン（２
０）をマスクとして、窒化膜（１４）と酸化膜（１２）
とを乾式蝕刻法によつて蝕刻する。
０）をマスクとして、窒化膜（１４）と酸化膜（１２）
とを乾式蝕刻法によつて蝕刻する。
【００１４】その後に、図５では、前記酸化多結晶シリ
コン（２０）をマスクとしてシリコン基板（１０）を
０．５μｍ〜３μｍの深さで蝕刻して、トレンチ（２
２）を形成する。
コン（２０）をマスクとしてシリコン基板（１０）を
０．５μｍ〜３μｍの深さで蝕刻して、トレンチ（２
２）を形成する。
【００１５】次に、図６では、前記トレンチ（２２）の
表面を熱酸化してバツフア（buffer）酸化膜（２４）を
形成してから、第１導電型の不純物をイオン注入して、
フイールド・ストツプ(field stop)のためのイオン注入
領域を形成する。
表面を熱酸化してバツフア（buffer）酸化膜（２４）を
形成してから、第１導電型の不純物をイオン注入して、
フイールド・ストツプ(field stop)のためのイオン注入
領域を形成する。
【００１６】図７では、前記基板全面に所定厚さの第２
多結晶シリコン層（２６）を形成する。
多結晶シリコン層（２６）を形成する。
【００１７】その後に、図８のように前記第２多結晶シ
リコン層（２６）を熱酸化させて、上面および側面に嵩
膨張させ、上述の酸化多結晶シリコン（２０）を含む酸
化多結晶シリコン層（２８）を形成する。
リコン層（２６）を熱酸化させて、上面および側面に嵩
膨張させ、上述の酸化多結晶シリコン（２０）を含む酸
化多結晶シリコン層（２８）を形成する。
【００１８】次に、図９で前記基板（１０）全面に絶縁
膜（３０）を被覆してトレンチ（２）内を満たして、更
に平坦化させる。尚、このとき前記絶縁膜（３０）は窒
化膜を除外した他の膜で形成する。なぜなら、後続の工
程で窒化膜（１４）をエツチストツプ膜として使用する
ことにより、前記酸化多結晶シリコン層（２８）および
絶縁膜（３０）を同時にエツチバツクするためである。
膜（３０）を被覆してトレンチ（２）内を満たして、更
に平坦化させる。尚、このとき前記絶縁膜（３０）は窒
化膜を除外した他の膜で形成する。なぜなら、後続の工
程で窒化膜（１４）をエツチストツプ膜として使用する
ことにより、前記酸化多結晶シリコン層（２８）および
絶縁膜（３０）を同時にエツチバツクするためである。
【００１９】図１０で前記窒化膜（１４）の表面が充分
に露出されるまで、絶縁膜（３０）および前記酸化多結
晶シリコン層（２８）をエツチバツクしてから、前記窒
化膜（１４）を湿式蝕刻で除去して、トレンチ構造によ
り素子分離領域を形成する工程を終了する。
に露出されるまで、絶縁膜（３０）および前記酸化多結
晶シリコン層（２８）をエツチバツクしてから、前記窒
化膜（１４）を湿式蝕刻で除去して、トレンチ構造によ
り素子分離領域を形成する工程を終了する。
【００２０】前記の本実施例においては、図９の工程で
窒化膜外の絶縁膜でトレンチ内の空間を満たしたが、他
の実施例としては、絶縁膜の代わりにドーピングされな
い多結晶シリコンでトレンチ内を満たし、前記ドーピン
グされない多結晶シリコンを酸化させることによつて目
的を達成することができる。また、本実施例においては
前記図８の工程で第２多結晶シリコンを酸化させてから
絶縁膜を被覆させたが、他の実施例としては、第２多結
晶シリコン層の酸化を充分に調節することによつて、別
途に絶縁膜を被覆しなくても第２多結晶シリコンのみで
トレンチ内部を満たすこともできる。
窒化膜外の絶縁膜でトレンチ内の空間を満たしたが、他
の実施例としては、絶縁膜の代わりにドーピングされな
い多結晶シリコンでトレンチ内を満たし、前記ドーピン
グされない多結晶シリコンを酸化させることによつて目
的を達成することができる。また、本実施例においては
前記図８の工程で第２多結晶シリコンを酸化させてから
絶縁膜を被覆させたが、他の実施例としては、第２多結
晶シリコン層の酸化を充分に調節することによつて、別
途に絶縁膜を被覆しなくても第２多結晶シリコンのみで
トレンチ内部を満たすこともできる。
【００２１】尚、本実施例ではトレンチ構造の素子分離
領域の形成のみを独立した手順として説明したが、実際
の半導体装置の製造に当つては、半導体素子等の各素子
の製造と素子分離領域の形成とは密接に関連しており、
素子分離領域の形成の手順は本実施例に限定されること
はなく半導体装置の特徴により手順の前後の変更や他の
手順による本実施例の１つの手順の分離等がなされる。
本発明の技術思想は、かかる手順の変更・追加・修飾等
をも含むものである。
領域の形成のみを独立した手順として説明したが、実際
の半導体装置の製造に当つては、半導体素子等の各素子
の製造と素子分離領域の形成とは密接に関連しており、
素子分離領域の形成の手順は本実施例に限定されること
はなく半導体装置の特徴により手順の前後の変更や他の
手順による本実施例の１つの手順の分離等がなされる。
本発明の技術思想は、かかる手順の変更・追加・修飾等
をも含むものである。
【００２２】
【発明の効果】上述のように、本発明により、写真蝕刻
技術の限界以下のトレンチ幅を有する分離領域を形成す
る半導体装置の素子分離方法を提供できる。また、トレ
ンチ蝕刻に伴うバーズビーク現象の発生なしにトレンチ
内部を絶縁物質で満たすことができる半導体装置の素子
分離方法を提供できる。
技術の限界以下のトレンチ幅を有する分離領域を形成す
る半導体装置の素子分離方法を提供できる。また、トレ
ンチ蝕刻に伴うバーズビーク現象の発生なしにトレンチ
内部を絶縁物質で満たすことができる半導体装置の素子
分離方法を提供できる。
【００２３】すなわち、本発明によれば写真蝕刻工程の
限界値でパターン形成した後、多結晶シリコン層を熱酸
化させることによる嵩膨張を利用して、０．３μｍ〜
０．４μｍの分離領域を形成することができる。また、
トレンチ内壁にバツフア酸化膜と多結晶シリコンとを順
次に形成して、前記多結晶シリコンを熱酸化させるとに
よつて、バーズビーク現象が発生しないトレンチ構造の
素子分離領域を形成することができる。その結果、半導
体装置の高集積化を容易に実現しうる効果もある。
限界値でパターン形成した後、多結晶シリコン層を熱酸
化させることによる嵩膨張を利用して、０．３μｍ〜
０．４μｍの分離領域を形成することができる。また、
トレンチ内壁にバツフア酸化膜と多結晶シリコンとを順
次に形成して、前記多結晶シリコンを熱酸化させるとに
よつて、バーズビーク現象が発生しないトレンチ構造の
素子分離領域を形成することができる。その結果、半導
体装置の高集積化を容易に実現しうる効果もある。
【図１】本実施例の素子分離領域を示す断面図である。
【図２】〜
【図１０】本実施例の素子分離領域の作成工程を順の示
す図である。
す図である。
１０…第１導電型の半導体基板、１２…ゲート酸化膜、
１４…窒化膜、１６…第１多結晶シリコン、１８…フオ
トレジスト・パターン、２０…酸化多結晶シリコン、２
２…トレンチ、２４…バツフア酸化膜、２６…第２多結
晶シリコン、２８…酸化多結晶シリコン層、３０…絶縁
膜
１４…窒化膜、１６…第１多結晶シリコン、１８…フオ
トレジスト・パターン、２０…酸化多結晶シリコン、２
２…トレンチ、２４…バツフア酸化膜、２６…第２多結
晶シリコン、２８…酸化多結晶シリコン層、３０…絶縁
膜
Claims (13)
- 【請求項１】 半導体装置にトレンチ構造による素子分
離領域を形成する半導体装置の素子分離方法であつて、 半導体基板上に少なくとも第１導電層（１６）を含む層
を形成する第１工程と、 所定の分離領域に該当する前記第１導電層（１６）を選
択的に除去し、残留する前記第１導電層（１６）を熱酸
化させる第２工程と、 前記熱酸化された第１導電層（２０）をマスクとして、
前記半導体基板を蝕刻してトレンチ（２２）を形成する
第３工程とを備えることを特徴とする半導体装置の素子
分離方法。 - 【請求項２】 前記第１工程では、第１導電型の半導体
基板（１０）上面に第１絶縁膜（１２）と第２絶縁膜
（１４）と第１導電層（１６）とが順次形成され、 前記第３工程は、前記熱酸化された第１導電層（２０）
をマスクとして、前記第２絶縁膜（１４）と第１絶縁膜
（１２）とを半導体基板（１０）の表面が露出されるま
で蝕刻する工程と、該工程によつて露出された半導体基
板（１０）の所定領域を蝕刻してトレンチ（２２）を形
成する工程とから成ることを特徴とする請求項１記載の
半導体装置の素子分離方法。 - 【請求項３】 前記トレンチ（２２）の内壁にバツフア
絶縁膜（２４）を形成してから前記半導体上に第２導電
層（２６）を形成する第４工程と、 前記トレンチ（２２）内部を絶縁物質で満たす第５工程
と、 前記第２絶縁膜（１４）が充分に露出されるまでエツチ
バツク工程を実施してから、露出された前記第２絶縁膜
（１４）を除去する第６工程とを更に備えることを特徴
とする請求項２記載の半導体装置の素子分離方法。 - 【請求項４】 前記第２工程では、所定の分離領域に該
当する前記第１導電層（１６）の蝕刻が写真蝕刻法の限
界値でパターン形成されることを特徴とする請求項１又
は２記載の半導体装置の素子分離方法。 - 【請求項５】 前記トレンチ（２２）の幅が前記第１導
電層（１６）の厚さによつて調節されることを特徴とす
る請求項１又は２記載の半導体装置の分離方法。 - 【請求項６】 前記第１導電層（１６）が多結晶シリコ
ンであることを特徴とする請求項１又は２記載の半導体
装置の素子分離方法。 - 【請求項７】 前記第１絶縁膜（１２）がシリコン酸化
膜であることを特徴とする請求項２記載の半導体装置の
素子分離方法。 - 【請求項８】 前記第２絶縁膜（１４）がシリコン窒化
膜であることを特徴とする請求項２又は３記載の半導体
装置の素子分離方法。 - 【請求項９】 前記バツフア絶縁膜（２４）が酸化膜で
あることを特徴とする請求項３記載の半導体装置の素子
分離方法。 - 【請求項１０】 前記第２導電層（２６）が多結晶シリ
コンであることを特徴とする請求項３記載の半導体装置
の素子分離方法。 - 【請求項１１】 前記第５工程が、前記第２導電層（２
６）を熱酸化させる工程と、前記基板全面に前記トレン
チ（２２）内部を完全に満たすことができる程度の厚さ
で第３絶縁膜を被覆する工程とから成ることを特徴とす
る請求項３記載の半導体装置の素子分離方法。 - 【請求項１２】 前記第５工程が、前記トレンチ（２
２）内部を完全に満たすまで前記第２導電層（２６）を
熱酸化させる工程であることを特徴とする請求項３記載
の半導体装置の素子分離方法。 - 【請求項１３】 前記第５工程が、前記第２導電層（２
６）を熱酸化させる工程と、前記基板全面にドーピング
されない多結晶シリコンを被覆する工程と、前記トレン
チ（２２）内部を完全に満たすまで前記多結晶シリコン
を熱酸化させる工程とから成ることを特徴とする請求項
３記載の半導体装置の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005647A KR920020676A (ko) | 1991-04-09 | 1991-04-09 | 반도체 장치의 소자분리 방법 |
| KR5647/1991 | 1991-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689884A true JPH0689884A (ja) | 1994-03-29 |
Family
ID=19313051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167076A Pending JPH0689884A (ja) | 1991-04-09 | 1991-07-08 | 半導体装置の素子分離方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0689884A (ja) |
| KR (1) | KR920020676A (ja) |
| DE (1) | DE4121129A1 (ja) |
| FR (1) | FR2675310A1 (ja) |
| GB (1) | GB2254731A (ja) |
| IT (1) | IT1248545B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137082A (zh) * | 2018-02-09 | 2019-08-16 | 天津环鑫科技发展有限公司 | 一种功率器件沟槽形貌的优化方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
| DE59405680D1 (de) * | 1993-06-23 | 1998-05-20 | Siemens Ag | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien |
| JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| DE19717363C2 (de) * | 1997-04-24 | 2001-09-06 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens |
| GB9915589D0 (en) | 1999-07-02 | 1999-09-01 | Smithkline Beecham Plc | Novel compounds |
| FR2800515B1 (fr) * | 1999-11-03 | 2002-03-29 | St Microelectronics Sa | Procede de fabrication de composants de puissance verticaux |
| US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
| US7648886B2 (en) | 2003-01-14 | 2010-01-19 | Globalfoundries Inc. | Shallow trench isolation process |
| US7238588B2 (en) | 2003-01-14 | 2007-07-03 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation |
| US6962857B1 (en) | 2003-02-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Shallow trench isolation process using oxide deposition and anneal |
| US6921709B1 (en) | 2003-07-15 | 2005-07-26 | Advanced Micro Devices, Inc. | Front side seal to prevent germanium outgassing |
| US7462549B2 (en) | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107736A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01129439A (ja) * | 1987-11-16 | 1989-05-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2035468B (en) * | 1978-10-11 | 1982-09-15 | Pi Specialist Engs Ltd | Vertical axis wind turbine |
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| US4238278A (en) * | 1979-06-14 | 1980-12-09 | International Business Machines Corporation | Polycrystalline silicon oxidation method for making shallow and deep isolation trenches |
| JPS57204133A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit |
| US4454647A (en) * | 1981-08-27 | 1984-06-19 | International Business Machines Corporation | Isolation for high density integrated circuits |
| JPS5961045A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5965446A (ja) * | 1982-10-06 | 1984-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4477310A (en) * | 1983-08-12 | 1984-10-16 | Tektronix, Inc. | Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas |
| JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| GB2148593B (en) * | 1983-10-14 | 1987-06-10 | Hitachi Ltd | Process for manufacturing the isolating regions of a semiconductor integrated circuit device |
| CN1004736B (zh) * | 1984-10-17 | 1989-07-05 | 株式会社日立制作所 | 互补半导体器件 |
| US4671970A (en) * | 1986-02-05 | 1987-06-09 | Ncr Corporation | Trench filling and planarization process |
| FR2598557B1 (fr) * | 1986-05-09 | 1990-03-30 | Seiko Epson Corp | Procede de fabrication d'une region d'isolation d'element d'un dispositif a semi-conducteurs |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
| JPH0727974B2 (ja) * | 1988-04-26 | 1995-03-29 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| JP2666384B2 (ja) * | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-04-09 KR KR1019910005647A patent/KR920020676A/ko not_active IP Right Cessation
- 1991-06-12 FR FR9107131A patent/FR2675310A1/fr not_active Withdrawn
- 1991-06-25 IT ITMI911743A patent/IT1248545B/it active IP Right Grant
- 1991-06-26 DE DE4121129A patent/DE4121129A1/de not_active Ceased
- 1991-07-01 GB GB9114158A patent/GB2254731A/en not_active Withdrawn
- 1991-07-08 JP JP3167076A patent/JPH0689884A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107736A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01129439A (ja) * | 1987-11-16 | 1989-05-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137082A (zh) * | 2018-02-09 | 2019-08-16 | 天津环鑫科技发展有限公司 | 一种功率器件沟槽形貌的优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4121129A1 (de) | 1992-10-22 |
| ITMI911743A0 (it) | 1991-06-25 |
| KR920020676A (ko) | 1992-11-21 |
| FR2675310A1 (fr) | 1992-10-16 |
| GB9114158D0 (en) | 1991-08-21 |
| ITMI911743A1 (it) | 1992-12-25 |
| GB2254731A (en) | 1992-10-14 |
| IT1248545B (it) | 1995-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH05190663A (ja) | 半導体集積回路の製造方法 | |
| JPS6015944A (ja) | 半導体装置 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPS6351537B2 (ja) | ||
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH033346A (ja) | 半導体装置の製造方法 | |
| JPH01222457A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JP2649940B2 (ja) | Ｍｉｓ型電界効果半導体装置の製造方法 | |
| KR100300871B1 (ko) | 반도체메모리장치의게이트산화막형성방법 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| KR100215696B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH05129282A (ja) | 半導体装置およびその製造方法 | |
| KR0147200B1 (ko) | 반도체 소자의 소자격리방법 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| KR0147427B1 (ko) | 미세 반도체 소자의 소자분리막 형성 방법 | |
| JPH05343515A (ja) | 半導体装置及びその製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950328 |