JPH0210729A - フィールド絶縁膜の形成方法 - Google Patents
フィールド絶縁膜の形成方法Info
- Publication number
- JPH0210729A JPH0210729A JP16115588A JP16115588A JPH0210729A JP H0210729 A JPH0210729 A JP H0210729A JP 16115588 A JP16115588 A JP 16115588A JP 16115588 A JP16115588 A JP 16115588A JP H0210729 A JPH0210729 A JP H0210729A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- recess
- oxide film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 241000293849 Cordylanthus Species 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 description 1
- 229910001950 potassium oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は半導体装置の製造方法に係り、特に、素子分
離領域にフィールド絶縁膜を形成する方法の改良に関す
る。
離領域にフィールド絶縁膜を形成する方法の改良に関す
る。
ＭＯＳ、ＬＳＩ等の半導体装置における素子分離は、素
子分離領域に形成されるフィールド絶縁膜によってなさ
れ、これらフィールド絶縁膜は、装置の高集積化に伴な
い順次改良されている。 例えばシリコン酸化膜をフィールド絶縁膜とする場合に
該フィールド絶縁膜の形成方法として、第２図（Ａ＞に
示されるように、シリコン基板１上にシリコン酸化膜２
及びシリコン窒化膜３をこの順で形成し、次にレジスト
４をその上に塗布し、素子分離領域を形成するマスクパ
ターンを用い露光・現像を行いレジスト４をパターンニ
ングする。 このパターンニングされたレジスト４をマスクとして、
第２図（Ｂ）に示されるように、フィールド酸化膜を形
成する領域の前記シリコン窒化膜３を蝕刻し、次に、第
２図（Ｃ）に示されるように、レジスト４を除去した後
、ウェット酸化を行い、第２図（Ｄ）に示されるように
、フィールド酸化膜５を成長形成させる。次にシリコン
窒化膜３を除去して最終的に、第１図（Ｅ）に示される
フィールド酸化膜５が得られる。 ところで、このフィールド絶縁膜５には、第１図（Ｄ）
において符号５Ａで示されるように、バーズビーク（Ｂ
ＩＲＤ−８ＢＥＡＫ）と呼ばれる遷移領域が無駄な面積
を締め、装置の集積密度を低下させたり、ドレン電流の
電流値の予測を困難にする等の不確定要素を与えること
になる。 又、第１図（Ｅ）に符号５Ｂで示されるヘッド高さが、
マスクパターンニングにおいてパターン幅の不均一性を
増大させてしまうという問題点がある。 これに対して、例えば特開昭６２−１８１４５１号公報
の発明においては、第３図に示されるように、フィール
ド絶縁膜におけるバーズビークの長さを低減させるよう
にしているものがある。 即ち、このフィールド絶縁膜形成方法は、まず、第３図
（Ａ）に示されるように、シリコン基板６上にシリコン
酸化膜７、第１多結晶シリコン膜８及びシリコン窒化膜
９をこの順で形成し、次に、レジスト１０を塗布し素子
分離領域を形成するマスクパターンを用いて露光・現像
を行い、レジスト１０のパターンニングをする。 次に、パターンニングされたレジスト１０をマスクとし
て、第３図（Ｂ）に示されるように、フィールド絶縁膜
を形成する領域における前記シリコン窒化膜９及び第１
多結晶シリコン膜８の一部を蝕刻して、凹部を形成する
。 次に前記レジスト１０を除去し、凹部が形成された全面
に、第３図（Ｃ）に示されるように、第２のシリコン窒
化膜１１を形成する。 更に、異方性エツチングにより、前記シリコン窒化膜９
と凹部側面の第２のシリコン窒化膜１１とが残存すよう
に第２のシリコン窒化膜１１を、第３図（Ｄ）に示され
るように蝕刻する。 次に、ウェット酸化により、第３図（Ｅ）に示されるよ
うにフィールド酸化膜１２を成長・形成し、更に、第３
図（Ｆ）に示されるようにシリコン窒化膜９及び多結晶
シリコン膜８を除去してフィールド酸化１１１２を形成
するみ ［発明が解決しようとする課題］ 前記第２図に示される従来のフィールド絶縁膜形成方法
において、フィールド絶縁膜の厚さが０゜６μｍの場合
、バーズビーク５Ａの長ざぶは０゜７μｍであるのに対
して、前記第３図に示される特開昭６２−１８１４５１
号公報の方法では、バーズビークの長さが０．５μｍと
短くなるが、フィールド絶縁膜のシリコン基板に対する
段差、即ちヘッド高さは改善がみられない。 近年、半導体装置の高集積化が進み、デデインルールが
１．０μｍ以下になると、前記バーズビークの長さは０
．３μ信以下にする必要があり、更に、前記ヘッド高さ
も、フィールド絶縁膜のマスクとして用いたシリコン窒
化膜を除去した状態で、０６１μｍ以下とする必要があ
る。
子分離領域に形成されるフィールド絶縁膜によってなさ
れ、これらフィールド絶縁膜は、装置の高集積化に伴な
い順次改良されている。 例えばシリコン酸化膜をフィールド絶縁膜とする場合に
該フィールド絶縁膜の形成方法として、第２図（Ａ＞に
示されるように、シリコン基板１上にシリコン酸化膜２
及びシリコン窒化膜３をこの順で形成し、次にレジスト
４をその上に塗布し、素子分離領域を形成するマスクパ
ターンを用い露光・現像を行いレジスト４をパターンニ
ングする。 このパターンニングされたレジスト４をマスクとして、
第２図（Ｂ）に示されるように、フィールド酸化膜を形
成する領域の前記シリコン窒化膜３を蝕刻し、次に、第
２図（Ｃ）に示されるように、レジスト４を除去した後
、ウェット酸化を行い、第２図（Ｄ）に示されるように
、フィールド酸化膜５を成長形成させる。次にシリコン
窒化膜３を除去して最終的に、第１図（Ｅ）に示される
フィールド酸化膜５が得られる。 ところで、このフィールド絶縁膜５には、第１図（Ｄ）
において符号５Ａで示されるように、バーズビーク（Ｂ
ＩＲＤ−８ＢＥＡＫ）と呼ばれる遷移領域が無駄な面積
を締め、装置の集積密度を低下させたり、ドレン電流の
電流値の予測を困難にする等の不確定要素を与えること
になる。 又、第１図（Ｅ）に符号５Ｂで示されるヘッド高さが、
マスクパターンニングにおいてパターン幅の不均一性を
増大させてしまうという問題点がある。 これに対して、例えば特開昭６２−１８１４５１号公報
の発明においては、第３図に示されるように、フィール
ド絶縁膜におけるバーズビークの長さを低減させるよう
にしているものがある。 即ち、このフィールド絶縁膜形成方法は、まず、第３図
（Ａ）に示されるように、シリコン基板６上にシリコン
酸化膜７、第１多結晶シリコン膜８及びシリコン窒化膜
９をこの順で形成し、次に、レジスト１０を塗布し素子
分離領域を形成するマスクパターンを用いて露光・現像
を行い、レジスト１０のパターンニングをする。 次に、パターンニングされたレジスト１０をマスクとし
て、第３図（Ｂ）に示されるように、フィールド絶縁膜
を形成する領域における前記シリコン窒化膜９及び第１
多結晶シリコン膜８の一部を蝕刻して、凹部を形成する
。 次に前記レジスト１０を除去し、凹部が形成された全面
に、第３図（Ｃ）に示されるように、第２のシリコン窒
化膜１１を形成する。 更に、異方性エツチングにより、前記シリコン窒化膜９
と凹部側面の第２のシリコン窒化膜１１とが残存すよう
に第２のシリコン窒化膜１１を、第３図（Ｄ）に示され
るように蝕刻する。 次に、ウェット酸化により、第３図（Ｅ）に示されるよ
うにフィールド酸化膜１２を成長・形成し、更に、第３
図（Ｆ）に示されるようにシリコン窒化膜９及び多結晶
シリコン膜８を除去してフィールド酸化１１１２を形成
するみ ［発明が解決しようとする課題］ 前記第２図に示される従来のフィールド絶縁膜形成方法
において、フィールド絶縁膜の厚さが０゜６μｍの場合
、バーズビーク５Ａの長ざぶは０゜７μｍであるのに対
して、前記第３図に示される特開昭６２−１８１４５１
号公報の方法では、バーズビークの長さが０．５μｍと
短くなるが、フィールド絶縁膜のシリコン基板に対する
段差、即ちヘッド高さは改善がみられない。 近年、半導体装置の高集積化が進み、デデインルールが
１．０μｍ以下になると、前記バーズビークの長さは０
．３μ信以下にする必要があり、更に、前記ヘッド高さ
も、フィールド絶縁膜のマスクとして用いたシリコン窒
化膜を除去した状態で、０６１μｍ以下とする必要があ
る。
この発明は上記従来の問題点に鑑みてなされたものであ
って、フィールド絶縁膜におけるバーズビークの長さ及
びヘッド高さを小さくして、半導体装置の高集積化に対
応できるようにしたフィールド絶縁膜の形成方法を提供
することを目的とする。
って、フィールド絶縁膜におけるバーズビークの長さ及
びヘッド高さを小さくして、半導体装置の高集積化に対
応できるようにしたフィールド絶縁膜の形成方法を提供
することを目的とする。
【課題を解決するための手段）
この発明は、半導体基板表面に、第１１１ｉ化膜と第１
シリコン窒化嗅とをこの頓で形成する工程と、前記第１
酸化膜と第１シリコン窒化膜の一部を蝕刻して半導体基
板を露出させる工程と、この半導体基板の露出された個
所を蝕刻して凹部を形成する工程と、この凹部の側面を
含む半導体基板の全面に第２酸化膜と第２シリコン窒化
膜とを、この順で形成する工程と、前記第２酸化暎及び
第２シリコン窒化膜を前記凹部の側面に残存させて、蝕
刻する工程と、前記凹部の側面に残存した第２シリコン
窒化、１１！及び前記第１シリコン窒化膜を選択酸化の
マスクとして酸化を行う工程とからフィールド絶縁膜の
形成方法を構成し上記目的を達成するものである。 【作用］ この発明においては、半導体基板を蝕刻し、ここにフィ
ールド酸化膜を形成するようにしているので、ヘッド高
さをほとんど零とし、平坦なフィールド絶縁膜を得るこ
とができる。 又、フィールド酸化膜の成長・形成の前に、凹部側面に
第２シリコン窒化膜及び凹部外側の表面に第１シリコン
窒化膜を残した状態でフィールド酸化膜を成長・形成す
るようにしているので、フィールド酸化膜のバーズビー
クの長さを低減させることができる。 【実施例】 以下本発明を、第１図に示されるフィールド絶縁膜形成
過程を参照して詳細に説明する。 この実施例は、まず、第１図（Ａ）に示されるように、
Ｎ型シリコン基板２０の表面に熱酸化により、１００〜
１０００Ａの厚さのシリコン酸化ｗ７４２２を形成し、
次に、ＣＶＤ法によって５００〜１５００Ａの厚さのシ
リコン窒化膜２４を形成するヨ 更に、レジスト２６を塗布した後、マスクパターン（図
示省略）を合せ露光・現像を行い、素子領域となる部分
をレジスト２６で覆って残す。 次に、レジスト２６をマスクとして、フィールド絶縁膜
を形成すべき素子分離領域における前記シリコン窒化１
１２４とシリコン酸化膜２２を、第１図（８）に示され
るように異方性エツチングにより除去する。 更に、第１図（Ｃ）に示されるように、同じレジスート
２６のマスクにより、形成すべき２イールド酸化膜の膜
厚の５５％の深さだけシリコン基板２０を異方性エツチ
ングにより除去して凹部２８を形成する。次にレジスト
２６を除去し、凹部２８の側面を含む全面に、ＣＶＤ法
により膜厚２００〜２０００Ａの第２のシリコン酸化１
１３０を形成し、続いて同じ＜ＣＶＤ法により５００〜
２０００Ａの膜厚の第２シリコン窒化膜３２を形成する
。 次に、第１図（Ｅ）に示されるように、異方性エツチン
グにより前記シリコン窒化ｌＩ２４及び凹部側面２８に
おける第２シリコン酸化膜３０と第２シリコン窒化Ｍ！
３２とが残存するように、該第２シリコン酸化膜３０の
全部又は一部（２点鎖線３０Ａで示す）及び第２シリコ
ン窒化１Ｉ３２を蝕刻するユ 次に、前記残存したシリコン窒化膜２４と凹部側面２８
Ａにおける第２シリコン窒化膜３２をマスクとして、リ
ン等の不純物を素子分離領域となる部分即ち凹部２８の
底部におけるシリコン基板２０にイオン注入し、反転防
止用の高濃度領域３４を形成するユ これは、後述の厚いフィールド酸化膜の形成に伴って、
該酸化膜下の界面に反転層を生じ易いからである。 次に、ウェット酸化（加湿酸化）により、凹部２８の底
面位置におけるシリコン基板２０に、第１図（Ｆ）に示
されるように、膜厚が４０００〜１００００Ａのフィー
ルド酸化膜３６を成長・形成さぜる。更に、前記シリコ
ン窒化１１２４、第２シリコン窒化膜３２及びこれらの
間の第２シリコン酸化！１３０を除去して、第１図（Ｇ
）に示されるようなフィールド酸化１１１３６を形成す
るユこのフィールド酸化膜３６は、因に示されるように
、バーズビークが非常に短く、又ヘッド高さがほとんど
なく平坦に近いために、最小線幅が１゜０μｍ以下の高
集積回路の製造に適用することができる。 又、上記実施例において、シリコン窒化［１１２４と３
２の間に第２シリゴン酸化１Ｉ３ｏが残されているりで
、シリコン窒化膜２４による応力を軽減することができ
、これによってシリコン基板２０に欠陥が発生すること
を防止できる。 なお上記実施例では、凹部２８のシリコン基板２０にお
ける蝕刻深さを、フィールド酸化膜の厚さの５５％とし
たが、これは、４０〜７０％であればよい。 又、前記実施例は、へ型シリコン基板についてのちので
あるが、本発明はこれに限定されるものでなく、Ｐ型基
板の場合にも適用されるものである。 又、上記実施例は、シリコン酸化膜をフィールド絶縁膜
として形成する場合についてのものであるが、本発明は
、他の絶縁膜、例えば酸化アルミニウム、酸化カリウム
、酸化チタン等をフィールド絶縁膜とする場合にも適用
されるものであるう
シリコン窒化嗅とをこの頓で形成する工程と、前記第１
酸化膜と第１シリコン窒化膜の一部を蝕刻して半導体基
板を露出させる工程と、この半導体基板の露出された個
所を蝕刻して凹部を形成する工程と、この凹部の側面を
含む半導体基板の全面に第２酸化膜と第２シリコン窒化
膜とを、この順で形成する工程と、前記第２酸化暎及び
第２シリコン窒化膜を前記凹部の側面に残存させて、蝕
刻する工程と、前記凹部の側面に残存した第２シリコン
窒化、１１！及び前記第１シリコン窒化膜を選択酸化の
マスクとして酸化を行う工程とからフィールド絶縁膜の
形成方法を構成し上記目的を達成するものである。 【作用］ この発明においては、半導体基板を蝕刻し、ここにフィ
ールド酸化膜を形成するようにしているので、ヘッド高
さをほとんど零とし、平坦なフィールド絶縁膜を得るこ
とができる。 又、フィールド酸化膜の成長・形成の前に、凹部側面に
第２シリコン窒化膜及び凹部外側の表面に第１シリコン
窒化膜を残した状態でフィールド酸化膜を成長・形成す
るようにしているので、フィールド酸化膜のバーズビー
クの長さを低減させることができる。 【実施例】 以下本発明を、第１図に示されるフィールド絶縁膜形成
過程を参照して詳細に説明する。 この実施例は、まず、第１図（Ａ）に示されるように、
Ｎ型シリコン基板２０の表面に熱酸化により、１００〜
１０００Ａの厚さのシリコン酸化ｗ７４２２を形成し、
次に、ＣＶＤ法によって５００〜１５００Ａの厚さのシ
リコン窒化膜２４を形成するヨ 更に、レジスト２６を塗布した後、マスクパターン（図
示省略）を合せ露光・現像を行い、素子領域となる部分
をレジスト２６で覆って残す。 次に、レジスト２６をマスクとして、フィールド絶縁膜
を形成すべき素子分離領域における前記シリコン窒化１
１２４とシリコン酸化膜２２を、第１図（８）に示され
るように異方性エツチングにより除去する。 更に、第１図（Ｃ）に示されるように、同じレジスート
２６のマスクにより、形成すべき２イールド酸化膜の膜
厚の５５％の深さだけシリコン基板２０を異方性エツチ
ングにより除去して凹部２８を形成する。次にレジスト
２６を除去し、凹部２８の側面を含む全面に、ＣＶＤ法
により膜厚２００〜２０００Ａの第２のシリコン酸化１
１３０を形成し、続いて同じ＜ＣＶＤ法により５００〜
２０００Ａの膜厚の第２シリコン窒化膜３２を形成する
。 次に、第１図（Ｅ）に示されるように、異方性エツチン
グにより前記シリコン窒化ｌＩ２４及び凹部側面２８に
おける第２シリコン酸化膜３０と第２シリコン窒化Ｍ！
３２とが残存するように、該第２シリコン酸化膜３０の
全部又は一部（２点鎖線３０Ａで示す）及び第２シリコ
ン窒化１Ｉ３２を蝕刻するユ 次に、前記残存したシリコン窒化膜２４と凹部側面２８
Ａにおける第２シリコン窒化膜３２をマスクとして、リ
ン等の不純物を素子分離領域となる部分即ち凹部２８の
底部におけるシリコン基板２０にイオン注入し、反転防
止用の高濃度領域３４を形成するユ これは、後述の厚いフィールド酸化膜の形成に伴って、
該酸化膜下の界面に反転層を生じ易いからである。 次に、ウェット酸化（加湿酸化）により、凹部２８の底
面位置におけるシリコン基板２０に、第１図（Ｆ）に示
されるように、膜厚が４０００〜１００００Ａのフィー
ルド酸化膜３６を成長・形成さぜる。更に、前記シリコ
ン窒化１１２４、第２シリコン窒化膜３２及びこれらの
間の第２シリコン酸化！１３０を除去して、第１図（Ｇ
）に示されるようなフィールド酸化１１１３６を形成す
るユこのフィールド酸化膜３６は、因に示されるように
、バーズビークが非常に短く、又ヘッド高さがほとんど
なく平坦に近いために、最小線幅が１゜０μｍ以下の高
集積回路の製造に適用することができる。 又、上記実施例において、シリコン窒化［１１２４と３
２の間に第２シリゴン酸化１Ｉ３ｏが残されているりで
、シリコン窒化膜２４による応力を軽減することができ
、これによってシリコン基板２０に欠陥が発生すること
を防止できる。 なお上記実施例では、凹部２８のシリコン基板２０にお
ける蝕刻深さを、フィールド酸化膜の厚さの５５％とし
たが、これは、４０〜７０％であればよい。 又、前記実施例は、へ型シリコン基板についてのちので
あるが、本発明はこれに限定されるものでなく、Ｐ型基
板の場合にも適用されるものである。 又、上記実施例は、シリコン酸化膜をフィールド絶縁膜
として形成する場合についてのものであるが、本発明は
、他の絶縁膜、例えば酸化アルミニウム、酸化カリウム
、酸化チタン等をフィールド絶縁膜とする場合にも適用
されるものであるう
本発明は上記のように構成したので、フィールド絶縁膜
におけるバーズビークの長さ及びヘッド高さを低減して
、半導体装置の高集積化に寄与するこ−とができるとい
う優れた効果を有する。
におけるバーズビークの長さ及びヘッド高さを低減して
、半導体装置の高集積化に寄与するこ−とができるとい
う優れた効果を有する。
第１図は本発明に係る方法によりフィールド絶縁膜を形
成する過程を示す断面図、第２図及び第３図は従来の方
法によりフィールド絶縁膜を形成する過程を示す断面図
である。 ２０・・・シリコン基板、 ２２・・・シリコン酸化膜、 ２４・・・シリコン窒化膜、 ２６・・・レジスト、 ２８・・・凹部、 ２８Ａ・・・側面、 ３０・・・第２シリコン酸化暎、 ３２・・・第２シリコン窒化寝、 ３４・・・高ｍｒＩＪ領域、 ３６・・・フィールド酸化ｉｌｌ。
成する過程を示す断面図、第２図及び第３図は従来の方
法によりフィールド絶縁膜を形成する過程を示す断面図
である。 ２０・・・シリコン基板、 ２２・・・シリコン酸化膜、 ２４・・・シリコン窒化膜、 ２６・・・レジスト、 ２８・・・凹部、 ２８Ａ・・・側面、 ３０・・・第２シリコン酸化暎、 ３２・・・第２シリコン窒化寝、 ３４・・・高ｍｒＩＪ領域、 ３６・・・フィールド酸化ｉｌｌ。
Claims (1)
- （１）半導体基板表面に、第１酸化膜と第１シリコン窒
化膜とをこの順で形成する工程と、前記第１酸化膜と第
１シリコン窒化膜の一部を蝕刻して半導体基板を露出さ
せる工程と、この半導体基板の露出された個所を蝕刻し
て凹部を形成する工程と、この凹部の側面を含む半導体
基板の全面に第２酸化膜と第２シリコン窒化膜とを、こ
の順で形成する工程と、前記第２酸化膜及び第２シリコ
ン窒化膜を前記凹部の側面に残存させて、蝕刻する工程
と、前記凹部の側面に残存した第２シリコン窒化膜及び
前記第１シリコン窒化膜を選択酸化のマスクとして酸化
を行う工程と、を含んでなるフィールド絶縁膜の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16115588A JPH0210729A (ja) | 1988-06-29 | 1988-06-29 | フィールド絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16115588A JPH0210729A (ja) | 1988-06-29 | 1988-06-29 | フィールド絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210729A true JPH0210729A (ja) | 1990-01-16 |
Family
ID=15729641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16115588A Pending JPH0210729A (ja) | 1988-06-29 | 1988-06-29 | フィールド絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
| US5173444A (en) * | 1990-09-18 | 1992-12-22 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
| US5538916A (en) * | 1993-04-28 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device isolation region |
-
1988
- 1988-06-29 JP JP16115588A patent/JPH0210729A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173444A (en) * | 1990-09-18 | 1992-12-22 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
| US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
| US5538916A (en) * | 1993-04-28 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device isolation region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| KR100218872B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JP4989817B2 (ja) | 半導体装置およびその製造方法 | |
| JP3853916B2 (ja) | 半導体装置の製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JPH0258778B2 (ja) | ||
| JPS6231492B2 (ja) | ||
| KR100262017B1 (ko) | 셀 제조방법 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS6237541B2 (ja) | ||
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPS6322065B2 (ja) | ||
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 | |
| JPS61107740A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JP2000021968A (ja) | 半導体装置の製造方法 | |
| JPS5918655A (ja) | 半導体装置の製造方法 |