FR2675310A1 - Processus d'isolation d'elements de dispositifs semiconducteurs. - Google Patents

Processus d'isolation d'elements de dispositifs semiconducteurs. Download PDF

Info

Publication number
FR2675310A1
FR2675310A1 FR9107131A FR9107131A FR2675310A1 FR 2675310 A1 FR2675310 A1 FR 2675310A1 FR 9107131 A FR9107131 A FR 9107131A FR 9107131 A FR9107131 A FR 9107131A FR 2675310 A1 FR2675310 A1 FR 2675310A1
Authority
FR
France
Prior art keywords
layer
trench
semiconductor devices
conductive layer
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9107131A
Other languages
English (en)
Inventor
Cho Hyeon-Jin
Yang Soo-Gil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2675310A1 publication Critical patent/FR2675310A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

Le processus comporte, après formation d'une tranchée (22), dépôt d'une couche d'isolation tampon, d'une couche d'oxyde et d'une seconde couche conductrice (28) et remplissage de l'intérieur de la tranchée (22). Ainsi la tranchée (22) a une largeur plus petite que celle obtenue par la technique de photogravure. De plus, puisque l'intérieur de la tranchée est rempli avec seulement le silicium polycristallin avec oxydation de celui-ci, la tranchée a une largeur de 0,3 à 0,4 mum sans le phénomène du bec d'oiseau.

Description

PROCESSUS D'ISOLATION
D'ELEMENTS DE DISPOSITIFS SEMICONDUCTEURS
La présente invention se rapporte à un processus d'isolation d'éléments de dispositifs semiconducteurs, et particulièrement à un processus pour former des régions d'isolation d'éléments au moyen d'une structure de tranchée.
Des régions d'isolation d'éléments de dispositifs semiconducteurs jouent un rôle de création d'une isolation électrique entre des éléments de ceux-ci. Cependant, l'augmentation de la densité des dispositifs semiconducteurs rend l'isolation électrique entre eux impossible. C'est-à-dire que les VLSI (circuits intégrés à très grande échelle) nécessitent des régions d'isolation d'éléments de l'ordre de 0,3 pm à 0,4 Am, mais la technique de photogravure classique n'est pas capable de dépasser la limite de 0,5 gm Par conséquent, un nouveau processus approprié pour les dispositifs VLSI est un besoin urgent.
D'autre part, même si les régions d'isolation d'éléments ayant une largeur de tranchée au dessous de 0,5 pm étaient réalisées, le phénomène de bec d'oiseau qui est susceptible d'apparaître dans le processus d'oxydation après la gravure de la tranchée, ne peut pas être empêché.
C'est un objectif de la présente invention de créer un processus de formation de régions d'isolation d'éléments de dispositifs semiconducteurs, les régions d'isolation d'éléments étant créées avec une tranchée d'une largeur au dessous de la largeur de tranchée obtenue par la technique de photogravure classique.
C'est un autre objectif de la présente invention de créer un processus d'isolation d'éléments de dispositifs semiconducteurs permettant de remplir un intérieur d'une tranchée sans que le phénomène de bec d'oiseau accompagne la gravure de la tranchée.
La présente invention propose à cet effet un processus d'isolation d'éléments comprenant les étapes de : dépôt successif d'une première couche d'isolation faite d'une couche d'oxyde, d'une seconde couche d'isolation faite d'une couche de nitrure, et d'une première couche conductrice faite d'une couche de silicium polycristallin sur un substrat semiconducteur d'un premier type de conductivité, gravure d'une partie sélectionnée de la première couche conductrice correspondant à une région d'isolation d'éléments, et application d'une oxydation thermique au reste de la première couche conductrice; enlèvement successif de la seconde et de la première couches d'isolation en utilisant la première couche conductrice oxydée en tant que masque, et formation d'une tranchée en soumettant le substrat mis à nu à la gravure.
En réalisant l'autre objectif de la présente invention, il est créé un processus d'isolation d'éléments qui comprend selon la présente invention les étapes de formation d'une couche d'isolation tampon sur la paroi intérieure de la tranchée pour stabiliser une surface mise en contact avec le substrat de silicium, puis dépôt d'une seconde couche conductrice de silicium polycristallin sur la surface du substrat de silicium; et remplissage de l'intérieur de la tranchée avec seulement une seconde couche conductrice oxydée en ajustant l'oxydation de la seconde couche conductrice, ou en remplissant l'intérieur de la tranchée avec un matériau isolant autre qu'une couche de nitrure après l'oxydation de la seconde couche conductrice.
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels
la figure 1 est une vue en coupe montrant le dispositif de la présente invention; et
les figures 2A à 21 représentent le processus de fabrication selon la présente invention.
La figure 1 est une vue en coupe montrant les régions de tranchée d'isolation. Le dispositif semiconducteur comprend une tranchée d'isolation 22 ayant une largeur plus petite que celle réalisée par la technique de photogravure courante, la gravure 22 étant formée dans une position sélectionnée d'un substrat semiconducteur d'un premier type de conductivité 10; une couche de silicium polycristallin oxydée 28 placée de manière adjacente à la paroi intérieure de la tranchée 22; un matériau d'isolation 30 remplissant l'intérieur de la tranchée; et une couche d'oxyde de grille formée sur la partie sélectionnée du substrat et connectée à la couche de silicium polycristallin oxydée 28.
Les figures 2A à 21 illustrent le processus de fabrication pour le dispositif semiconducteur selon la présente invention. Il doit être noté que les mêmes éléments que ceux de la figure 1 sont désignés par les mêmes codes de référence.
Comme cela est montré à la figure 2A, une couche d'oxyde de remplissage 12, une couche de nitrure 14 et une première couche de silicium polycristallin 16 sont déposées de manière successive sur le substrat de silicium du premier type de conductivité 10 dans des épaisseurs respectivement de 20 à 50 nm, de 50 à 150 nm et 100 à 150 nm. Puis une résine photorésistante est déposée sur la couche de silicium polycristallin 16, et un dessin de résine photorésistante 18 est formé par un processus de photogravure, ainsi une partie donnée de la couche de silicium polycristallin 16, correspondant à une région d'isolation d'éléments est mise à nu. Puis la couche de silicium polycristallin mise à nu est gravée. Ici, la largeur du dessin de la région d'isolation d'éléments est de 0,5 pm qui est la limite du procédé de photogravure.
Comme cela est montré à la figure 2B, le dessin de résine de photorésistante 18 est enlevé, et ensuite, le reste de la première couche de silicium polycristallin 16 est soumis à une oxydation thermique pour former une couche de silicium polycristallin oxydée 20, la couche de silicium polycristallin oxydée 20 étant gonflée vers le haut et latéralement. La valeur du gonflement provoquée par l'oxydation thermique est d'environ 50 nm. La distance d entre les côtés intérieurs du silicium polycristallin 20 est d'environ 0,4 pm, et elle est commandée par l'épaisseur de la première couche de silicium polycristallin 16 d'origine.
Comme cela est montré à la figure 2C, une gravure à sec est appliquée à la partie mise à nu de la couche de nitrure 14 et de la couche d'oxyde 12, pour les retirer au moyen de la couche de silicium polycristallin oxydée 20 utilisée comme masque. Ainsi une surface sélectionnée du substrat semiconducteur est mise à nu. Comme cela est montré à la figure 2D, la partie mise à nu du substrat de silicium 10 est gravée verticalement sur une profondeur de 0,5 à 3 pm en utilisant la couche de silicium polycristallin 20 comme masque, en formant par ce moyen une tranchée 22.
Comme cela est montré à la figure 2E, une oxydation thermique est effectuée sur la surface intérieure de la tranchée 22 pour former une couche d'oxyde tampon 24, et ensuite, des impuretés du premier type de conductivité sont ioniquement implantées dans celle-ci, en formant par ce moyen une région d'implantation ionique pour constituer un arrêt de champ.
Comme cela est montré à la figure 2F, une seconde couche de silicium polycristallin 26 d'une épaisseur donnée est formée sur la totalité du dispositif semiconducteur et de la paroi intérieure de la tranchée. Puis, comme cela est montré à la figure 2G, une oxydation thermique est appliquée à la seconde couche de silicium polycristallin 26, en formant par ce moyen une couche de silicium polycristallin oxydée 28 gonflée vers le haut et latéralement.
Comme cela est montré à la figure 2H, une couche d'isolation 30 est déposée sur la totalité de la surface du substrat 10 en quantité suffisante pour remplir complètement l'intérieur de la tranchée, et ensuite de manière à ce que sa face supérieure soit plane. Pour la formation de la couche d'isolation 30, une couche de nitrure ne pourrait pas être utilisée, parce que la couche de silicium oxydée 28 et la couche d'isolation 30 seront gravées simultanément en retour en utilisant la couche de nitrure 14 comme couche d'arrêt de gravure dans l'étape suivante.
Comme cela est montré à la figure 21, la couche de silicium polycristallin 28 et la couche d'isolation 30 sont gravées jusqu'à ce que la surface de la couche de nitrure 14 soit mise à nu de manière suffisante. Puis la couche de nitrure 14 est retirée en lui appliquant un procédé de gravure humide, en complétant par ce moyen la formation d'une région d'isolation d'éléments sous forme d'une tranchée.
Dans le mode de réalisation décrit ci-dessus de la présente invention, l'intérieur de la tranchée est occupé par une couche d'isolation autre qu'une couche de nitrure comme cela est montré à la figure 2H. Cependant, dans un autre mode de réalisation selon la présente invention, au lieu d'une couche de nitrure, du silicium polycristallin non dopé occupe l'intérieur de la tranchée, et ensuite par oxydation du silicium polycristallin non dopé, l'objectif de la présente invention est obtenu. Dans le mode de réalisation de la présente invention tel qu'il est montré dans les figures, une couche d'isolation est déposée après l'oxydation de la seconde couche de silicium polycristallin comme cela est montré à la figure 2G.Cependant, dans encore un autre mode de réalisation de la présente invention, l'intérieur de la tranchée peut être rempli seulement avec le second silicium polycristallin sans le dépôt supplémentaire d'une couche d'isolation, en commandant de manière adéquate l'oxydation de la seconde couche de silicium polycristallin.
Selon la présente invention telle qu'elle est décrite ci-dessus, la largeur du dessin de la résine photorésistante est amenée jusqu'à la largeur limite de la technique de photogravure, et ensuite, en utilisant une expansion de volume basée sur une oxydation thermique de la couche de silicium polycristallin, finalement, une région d'isolation d'éléments de 0,3 à 0,4 #m est obtenue. De plus, puisqu'une couche d'oxyde tampon et une couche de silicium polycristallin sont successivement formées sur la paroi intérieure de la tranchée et par la suite qu'une oxydation thermique est exécutée sur la couche de silicium polycristallin, il est formé, une région d'isolation d'éléments du type tranchée, dans laquelle l'apparition du phénomène du bec d'oiseau est supprimée. Ce dont il résulte que la présente invention contribue grandement à augmenter la densité des dispositifs semiconducteurs.
Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation de celle-ci, il sera compris par des personnes expérimentées dans la technique que les modifications précédentes et d'autres modifications dans la forme et dans les détails peuvent être réalisées sans sortir de l'esprit et du domaine de l'invention.

Claims (11)

REVENDICATIONS
1. Processus d'isolation d'éléments de dispositifs semiconducteurs comprenant les étapes de
dépôt successif d'une première couche d'isolation (12), d'une seconde couche d'isolation (14) et d'une première couche conductrice (16) sur une face supérieure d'un substrat semiconducteur (10) d'un premier type de conductivité;
application à une partie sélectionnée de ladite première couche conductrice (16) correspondant à une région d'isolation d'éléments, d'un processus de gravure, et ensuite application au reste de ladite première couche conductrice (16) d'un processus d'oxydation thermique de manière à former une première couche conductrice oxydée (20);;
application à des parties sélectionnées de ladite seconde couche d'isolation (14) et de ladite première couche d'isolation (12) d'un processus de gravure jusqu'à ce que la surface supérieure dudit substrat (10) soit mise à nu, en utilisant ladite première couche conductrice oxydée (20) en tant que masque;
formation d'une tranchée (22) au moyen d'un processus de gravure appliqué à la surface supérieure mise à nu dudit substrat (10);
formation d'une couche d'isolation tampon (24) sur la paroi intérieure de ladite tranchée (22), et ensuite dépôt d'une seconde couche conductrice (26) sur le reste de la surface totale dudit substrat (12) et de ladite paroi intérieure de ladite tranchée (22);
remplissage de l'intérieur de ladite tranchée (22) avec un matériau isolant (30); et
exécution d'un processus de gravure en retour jusqu'à ce qu'une surface supérieure sélectionnée de ladite seconde couche d'isolation (28) soit suffisamment mise à nu, et ensuite, enlèvement d'une partie mise à nu de ladite seconde couche d'isolation (28) au moyen d'un processus de gravure.
2. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que la formation du dessin par ledit processus de gravure pour ladite partie sélectionnée de ladite première couche conductrice (16), ledit dessin correspondant à ladite région d'isolation d'éléments, est exécutée d'une manière générale au moins dans une dimension de dessin identique à la valeur de dessin minimale possible dans la technique de photogravure.
3. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que la largeur de ladite tranchée (22) est commandée par une épaisseur de ladite première couche conductrice (16).
4. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 3, caractérisé en ce que ladite première couche conductrice (16) est une couche de silicium polycristallin.
5. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite première couche d'isolation (12) est une couche d'oxyde de silicium.
6. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite seconde d'isolation (14) est une couche de nitrure de silicium.
7. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite couche d'isolation tampon (24) est une couche d'oxyde.
8. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite seconde couche conductrice (28) est une couche de silicium polycristallin.
9. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que le processus de remplissage comprend les étapes de
application à ladite seconde couche conductrice (28) d'un processus d'oxydation thermique, et
dépôt d'une troisième couche d'isolation (30) sur la totalité de ladite surface avec une épaisseur suffisante pour remplir complètement ledit intérieur de ladite tranchée (22).
10. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ledit processus de remplissage comprend une étape d'oxydation thermique de ladite seconde couche conductrice (18) jusqu'à ce que ledit intérieur de ladite tranchée (22) soit complètement rempli.
11. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ledit processus de remplissage comprend les étapes de
application à ladite seconde couche conductrice (28) d'une oxydation thermique;
dépôt d'une couche de silicium polycristallin non dopé sur la totalité de ladite surface dudit substrat (10); et
oxydation thermique dudit silicium non dopé suffisamment pour remplir complètement ledit intérieur de ladite tranchée (22).
FR9107131A 1991-04-09 1991-06-12 Processus d'isolation d'elements de dispositifs semiconducteurs. Withdrawn FR2675310A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005647A KR920020676A (ko) 1991-04-09 1991-04-09 반도체 장치의 소자분리 방법

Publications (1)

Publication Number Publication Date
FR2675310A1 true FR2675310A1 (fr) 1992-10-16

Family

ID=19313051

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9107131A Withdrawn FR2675310A1 (fr) 1991-04-09 1991-06-12 Processus d'isolation d'elements de dispositifs semiconducteurs.

Country Status (6)

Country Link
JP (1) JPH0689884A (fr)
KR (1) KR920020676A (fr)
DE (1) DE4121129A1 (fr)
FR (1) FR2675310A1 (fr)
GB (1) GB2254731A (fr)
IT (1) IT1248545B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800515A1 (fr) * 1999-11-03 2001-05-04 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59409300D1 (de) * 1993-06-23 2000-05-31 Siemens Ag Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
DE59405680D1 (de) * 1993-06-23 1998-05-20 Siemens Ag Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
JP3904676B2 (ja) * 1997-04-11 2007-04-11 株式会社ルネサステクノロジ トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
GB9915589D0 (en) 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US7648886B2 (en) 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
US7422961B2 (en) 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US7238588B2 (en) 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
US7462549B2 (en) 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020994A1 (fr) * 1979-06-14 1981-01-07 International Business Machines Corporation Procédé pour la formation de rainures d'isolation
JPS5965446A (ja) * 1982-10-06 1984-04-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO1987004856A1 (fr) * 1986-02-05 1987-08-13 Ncr Corporation Procede de formation de tranchees d'isolation dans un substrat de semiconducteur
EP0265638A2 (fr) * 1986-10-28 1988-05-04 International Business Machines Corporation Réduction des dimensions d'une image lithographique

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2035468B (en) * 1978-10-11 1982-09-15 Pi Specialist Engs Ltd Vertical axis wind turbine
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
GB2148593B (en) * 1983-10-14 1987-06-10 Hitachi Ltd Process for manufacturing the isolating regions of a semiconductor integrated circuit device
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
KR900005124B1 (ko) * 1984-10-17 1990-07-19 가부시기가이샤 히다찌세이사꾸쇼 상보형 반도체장치
JPS61107736A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 半導体装置の製造方法
FR2598557B1 (fr) * 1986-05-09 1990-03-30 Seiko Epson Corp Procede de fabrication d'une region d'isolation d'element d'un dispositif a semi-conducteurs
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
JPH01129439A (ja) * 1987-11-16 1989-05-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0727974B2 (ja) * 1988-04-26 1995-03-29 三菱電機株式会社 半導体記憶装置の製造方法
JP2666384B2 (ja) * 1988-06-30 1997-10-22 ソニー株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020994A1 (fr) * 1979-06-14 1981-01-07 International Business Machines Corporation Procédé pour la formation de rainures d'isolation
JPS5965446A (ja) * 1982-10-06 1984-04-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO1987004856A1 (fr) * 1986-02-05 1987-08-13 Ncr Corporation Procede de formation de tranchees d'isolation dans un substrat de semiconducteur
EP0265638A2 (fr) * 1986-10-28 1988-05-04 International Business Machines Corporation Réduction des dimensions d'une image lithographique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 8, no. 173 (E-259)(1610) 9 Août 1984 & JP-A-59 065 446 ( MATSUSHITA ELECTRIC INDUSTRIAL CO. ) 13 Avril 1984 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800515A1 (fr) * 1999-11-03 2001-05-04 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux
EP1098364A1 (fr) * 1999-11-03 2001-05-09 STMicroelectronics S.A. Procédé de fabrication de composants de puissance verticaux
US6551868B1 (en) 1999-11-03 2003-04-22 Stmicroelectronics S.A. Vertical power component manufacturing method
US6903435B2 (en) 1999-11-03 2005-06-07 Stmicroelectronics S.A. Vertical power component

Also Published As

Publication number Publication date
IT1248545B (it) 1995-01-19
GB9114158D0 (en) 1991-08-21
JPH0689884A (ja) 1994-03-29
ITMI911743A0 (it) 1991-06-25
DE4121129A1 (de) 1992-10-22
ITMI911743A1 (it) 1992-12-25
KR920020676A (ko) 1992-11-21
GB2254731A (en) 1992-10-14

Similar Documents

Publication Publication Date Title
EP0167437B1 (fr) Procédé d'autopositionnement d'un oxyde de champ localisé par rapport à une tranchée d'isolement
EP0098687B1 (fr) Procédé pour la formation de dispositifs semi-conducteurs comportant des régions d'isolation diélectrique
EP1292974B1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
EP0660389B1 (fr) Procédé pour fabriquer des dispositifs semi-conducteurs comportant des régions de séparation
FR2675310A1 (fr) Processus d'isolation d'elements de dispositifs semiconducteurs.
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
EP2133919A1 (fr) Transistor SOI avec plan de masse et grille auto alignés et oxyde enterré d'epaisseur variable
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
JP2000101156A (ja) 改良された平滑度を持つ窒化ニオブのグラウンドプレ―ンを有するように超伝導体集積回路の表面粗さを低減する方法
FR2894069A1 (fr) Fabrication de transistors mos
EP0135401B1 (fr) Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice
US5192706A (en) Method for semiconductor isolation
EP2263969B1 (fr) Procédé de libération amelioré de la structure suspendue d'un composant NEMS et/ou MEMS
FR2461358A1 (fr) Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede
EP0372644A1 (fr) Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
GB2312552A (en) Method for forming element isolating film of semiconductor device
FR2734403A1 (fr) Isolement plan dans des circuits integres
US6103581A (en) Method for producing shallow trench isolation structure
EP0949667A1 (fr) Cellule mémoire électriquement programmable
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
FR2776126A1 (fr) Procede de formation d'une isolation par tranchee depourvue de partie vide
EP3038149A1 (fr) Procede de realisation d'un circuit integre en trois dimensions
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé

Legal Events

Date Code Title Description
ST Notification of lapse