FR2838238A1 - Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant - Google Patents

Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant Download PDF

Info

Publication number
FR2838238A1
FR2838238A1 FR0204358A FR0204358A FR2838238A1 FR 2838238 A1 FR2838238 A1 FR 2838238A1 FR 0204358 A FR0204358 A FR 0204358A FR 0204358 A FR0204358 A FR 0204358A FR 2838238 A1 FR2838238 A1 FR 2838238A1
Authority
FR
France
Prior art keywords
region
layer
gate
source
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0204358A
Other languages
English (en)
Other versions
FR2838238B1 (fr
Inventor
Philippe Coronel
Stephane Monfray
Thomas Skotnicki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Orange SA
Original Assignee
STMicroelectronics SA
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, France Telecom SA filed Critical STMicroelectronics SA
Priority to FR0204358A priority Critical patent/FR2838238B1/fr
Priority to US10/409,653 priority patent/US6969878B2/en
Publication of FR2838238A1 publication Critical patent/FR2838238A1/fr
Application granted granted Critical
Publication of FR2838238B1 publication Critical patent/FR2838238B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Le dispositif comporte sur un substrat semiconducteur une région semiconductrice de canal s'étendant dans une direction longitudinale entre une région semiconductrice de source et une région semiconductrice de drain, ainsi qu'une région de grille s'étendant dans la direction transversale, enrobant la région de canal et isolée de cette région de canal. Les régions de source (S), de canal (CN) et de drain (D) sont formées dans une couche continue semiconductrice (200) sensiblement plane et parallèle à la surface supérieure du substrat (SB), et les régions de source, de drain et de grille (80) sont enrobées dans un enrobage isolant de façon à assurer une isolation électrique entre la région de grille et les régions de source et de drain, ainsi qu'entre le substrat et les régions de source, de drain, de grille et de canal.

Description

microns, par exemple 2 microns.
s Dispositif semiconducteur à grille enveloppante encapsulé dans un milieu isolant L' inventi on concerne les circuits intégrés, et plus particulièrement les dispositifs semiconducteurs à grille enveloppante,
c'est-à-dire dont la région de grille enrobe la région de canal.
Parmi les grilles dites enveloppantes, on distingue les dispositifs à double grille, c'est-à-dire dans lesquels la région de grille comporte deux parties, et ceux dits GAA ("Gate All Around" en langue anglais) dans lesquels la région de grille est formée d'une seule partie
enrobant la région de canal.
Les dispositifs à grille enveloppante, qu'ils soient à double grille ou non, sont particulièrement intéressants pour des longueurs de canal inféri eures à 5 0 nanomètres, car il s permettent de supprimer le s effets dits de canaux courts tout en permettant d'obtenir une intensité du courant doublée ou triplée par rapport à un transistor classique. On rappelle ici qu'un canal court présente une distance (longueur) très faible entre la source et le drain, et que l'effet " canal court " se traduit par une diminution de la tension de seuil du transistor, ce qui peut à l'extréme limite conduire à l'obtention d'un transistor très
difficilement contrôlable et aboutir au mode " perçage ".
On connat aujourd'hui différentes solutions pour fabriquer des
dispositifs semiconducteurs à double grille.
Une première solution consiste, par une technique de collage moléculaire bien connue de l'homme du métier, à réaliser sur un substrat semiconducteur, un empilement de couches comportant une première couche d'un matériau de grille surmontée d'une couche isolante surmontée d'une couche de silicium surmontée d'une autre couche isolante elle-méme surmontée d'une deuxième couche de
matériau de grille.
Puis, on procède à une gravure anisotrope de cet empilement de façon à définir un pilier comportant la future grille inférieure du transistor isolée de la couche de silicium (canal) par une couche diélectrique, ainsi que la future grille supérieure du transistor supportée par le canal et isolée de celui-ci par l'autre couche diélectrique. Les régions de source et de drain sont alors formées par une
épitaxie sélective de silicium.
Une telle solution présente des inconvénients. Parmi ceux-ci, on peut citer le fait que les régions de source, de canal et de drain ne sont pas formées avec le même silicium d'origine puisque les régions de source et de drain résultent d'une reprise d'épitaxie. Or, une telle reprise d'épitaxie ne permet pas, en raison des problèmes de nettoyage préalable de surface, de contr81er exactement la forme des régions de source et de drain, ce qui ne permet pas de matriser très précisément
la valeur des résistances d'accès de source et de drain.
En outre, de part cette reprise d'épitaxTe, les régions de source et de drain ont une forme de bulle, ce qui nécessite de prévoir l'espace nocessaire pour la formation de ces bulles. De plus, une telle forme induit des risques de fuites entre la grille inférieure et ces régions de
source et de drain.
Une autre solution consiste alors à ne pas graver totalement
l' empilement de couches qui a été formé initialement sur le sub strat.
Plus précisément, on procède à une première gravure jusqu'à la surface supérieure de la couche isolante inférieure de l'empilement. Puis, on protège les flancs du pilier ainsi formé par des espaceurs isolants. On poursuit ensuite la gravure des couches restantes de l'empilement, puis on procède à une gravure latérale partielle de la couche inférieure de matériau de grille qui va former la future grille inférieure du
transi stor.
On forme alors un bouchon diélectrique sur les flancs de cette grille inférieure, puis on élimine les espaceurs isolants et on procède, comme dans la solution précédente, à une reprise d'épitaxie sélective de facon à former les régions de source et de drain au contact de la
région de canal.
Une telle solution permet une meilleure isolation des régions de source et de drain par rapport à la grille inférieure. Cependant, elle présente toujours l'inconvénient de nocessiter une reprise d'épitaxie qui se fait également à partir du substrat. Donc, outre les inconvénients déjà mentionnés d'une reprise d'épitaxie sur notamment la forme des régions de source et de drain, une telle solution peut conduire à des problèmes d' isolation entre la région de canal et le sub strat. Par ailleurs, cette solution présente également l'inconvénient majeur de contr81er la dimension de la grille inférieure et de la grille supérieure à deux instants différents, et en outre dans un cas par une gravure anisotrope et dans l'autre cas par une gravure latérale isotrope. Or, généralement, l'implantation des régions de source et de drain s'effectue par rapport à la grille supérieure. En conséquence, si la grille inférieure présente un décalage de dimension par rapport à la grille supérieure (dimension inférieure ou supérieure), il peut en résulter une dégradation des performances du transistor. En outre, une telle solution ne conduit pas à un dispositif parfaitement reproductible
vis à vis de la dépendance en contr81e dimensionnel.
L'invention vise à apporter une solution à ces problèmes.
Un but de l' invention est de réal i ser un di sp o sitif semiconducteur à grille enveloppante, qu'elle soit du type GAA ou du type double grille, ne présentant pas de rupture de continuité dans la
réalisation des régions de source, de drain et de canal.
L'invention a également pour but de proposer un tel dispositif présentant un auto-alignement entre la partie de grille située au-dessus
du canal et la partie de grille située en dessous du canal.
L'invention a encore pour but de proposer un dispositif complètement encapsulé dans un milieu isolant, par exemple un matériau diélectrique, ce qui permet son insertion aisée dans un circuit intégré comportant par ailleurs d'autres composants ( concept dit
" Cellule sur Puce ", COC: Cell on Chip en langue anglaise).
L' invention a également pour but d' offrir une très grande flexibilité dans la réalisation du dispositif, ce qui permet notamment de former de s grille s inférieure s et supérieures pouvant avoir de s
dimensions différentes et des matériaux différents.
L'invention propose donc un dispositif semiconducteur, comportant sur un substrat semiconducteur une région semiconductrice de canal s'étendant dans une direction longitudinale entre une région semiconductrice de source et une région semiconductrice de drain, ainsi qu'une région de grille s'étendant dans la direction transversale,
enrobant la région de canal et isolée de cette région de canal.
Selon une caractéristique générale de l'invention, les régions de source, de canal et de drain sont formées d'une couche continue semiconductrice sensiblement plane et parallèle à la surface supérieure du substrat. Par ailleurs, les régions de source, de drain et de grille sont enrobées dans un enrobage isolant de facon à assurer une isolation électrique entre la région de grille et les régions de source et de drain ainsi qu'entre le substrat et les régions de source, de drain, de
grille et de canal.
L'épaisseur de la couche semiconductrice continue peut être de l'ordre de la dizaine de nanomètres, par exemple comprise entre 10 et
nanomètres.
La région de grille peut être continue formant alors un dispositif du type GAA, ou bien formée d'une partie supérieure et d'une partie inférieure séparées par une couche de matériau
diélectrique, formant alors un dispositif du type double grille.
Les dimensions de la partie de la grille située sous la région de canal entre celle-ci et le substrat, peuvent étre différentes de la partie
de la grille située au-dessus de la région de canal.
Par ailleurs, la région de grille peut être formée d'un même matériau, qui peut être du polysilicium dopé, du métal, ou un matériau
siliciuré de type TiSi2, CoSi2,...XSiy (y= 2).
En variante, la région de grille peut être formée de deux matériaux différents, par exemple un matériau métallique pour la
partie inférieure et du polysilicium pour la partie supérieure.
L'invention a également pour objet un circuit intégré
comprenant un dispositif semiconducteur tel que défini ci-avant.
L'invention a encore pour objet un procédé de fabrication d'un tel dispositif semiconducteur, comprenant la formation d'une couche continue semiconductrice sensiblement plane et parallèle à la surface supérieure du substrat, au sein de laquelle sont formées les régions de source, de canal et de drain, et l'enrobage des régions de source, de drain et de grille dans un enrobage isolant de facon à assurer une isolation électrique entre les régions de grille et les régions de source et de drain, ainsi qu'entre le substrat et les régions de source, de drain,
de grille et de canal.
La formation de la région de grille comporte avantageusement la formation de deux parties auto-alignées respectivement situées de
chaque côté de la région de canal.
Selon un mode de mise en _uvre, la formation de ladite couche semiconductrice continue et la formation de la région de grille comportent: - la formation sur la face supérieure du substrat d'un empilement formé d'une couche de base isolante et d'une couche de silicium encapsulée entre deux couches d'encapsulation formées d'un matériau sélectivement éliminable par rapport au silicium, par exemple un alliage de siliclum-germanium, - une gravure anistrope de l'empilement, - une première gravure isotrope sélective partielle des deux couches d'encapsulation, - le remplissage des tunnels partiels résultant de la première gravure isotrope par un matériau diélectrique, - une autre gravure anisotrope, - une deuxième gravure sélective totale du reliquat des couches d'encapsulation, - une oxydation du reliquat de la couche de silicium, et - le remplissage des espaces vides résultant de ladite
deuxième gravure par au moins un matériau de grille.
En variante, et notamment afin d'obtenir un dispositif du type double grille, la formation de la région de grille comporte: - une gravure anisotrope partielle du matériau de grille jusqu'au niveau inférieur de la couche de siliclum oxydée de fa,con à former des évidements de part et d'autre d'un pilier central, - la formation d'une protection isolante (espaceurs) sur les flancs du pilier, - une oxydation de la surface supérieure du matériau de grille non gravé, et - le retrait de ladite protection isolante et le comblement des
évidements par ledit matériau de grille.
D ' autres avantages et caractéristiques de l' invention
apparaîtront à l'examen de la description détaillée de mode de mise en
_uvre et de réalisation nullement limitatif sur lesquels: - les figures 1 à 1 Ob illustrent schématiquement les principales étapes d'un premier mode de mise en _uvre du procédé selon l'invention permettant d'obtenir un mode de réalisation d'un dispositif de l'invention, et - les figures lla et 12a illustrent schématiquement et
partiellement une variante de mise en _uvre de l'invention.
Sur la figure 1, la référence SB désigne une plaquette semiconductrice ou substrat semiconducteur que l'on a représenté ici
en vue de dessus sous forme rectangulaire à des fins de simplification.
Dans la suite des figures, celles qui seront numérotées avec la lettre "a" correspondront à une vue en coupe selon la direction AA' de la figure 1, tandis que celles qui seront numérotées avec la lettre "b'
correspondront à une vue en coupe selon la direction générale BB'.
La première phase du procédé consiste, comme illustré sur la figure 2, à former sur le substrat SB une couche isolante de base BOX surmontée d'un empilement formé d'une couche de silicium 2 enc ap sulée entre deux couches d' encap sulation 1 et 3 formées d'un
alliage de silicium germanium.
L'empilement est lui-même surmonté d'une couche de nitrure de
silicium MD réalisée de façon classique par dépôt.
La formation de ces couches superposées peut s'effectuer par exemple par une technique de collage moléculaire bien connue de l'homme du métier. Plus précisément, on forme la couche BOX par oxydation thermique sur un premier substrat tandis que l'on forme sur le substrat SB, par exemple par épitaxie non sélective, l'empilement des couches 3, 2 et 1. Puis, on vient faire adhérer, par collage moléculaire, la surface supérieure de la couche 1 sur la surface supérieure de la couche isolante de base BOX. Après retrait du premier substrat, on obtient alors le substrat SB surmonté successivement des couches BOX, 1, 2 et 3. La formation de la couche de masque dur MD s'effectue alors classiquement par dépôt sur la couche 3 de façon à
former la structure illustrée sur la figure 2.
A titre indicatif, l'épaisseur de la couche BOX peut étre comprise entre 100 et 400 nanomètres par exemple, tandis que l'épaisseur des deux couches d'encapsulation peut étre comprise entre 3 0 et 70 nanomètres, et que l'épaisseur de la couche 2 au sein de laquelle, comme on le verra plus en détail ci-après, seront réalisces les régions de source, de canal et de drain, peut étre comprise entre 10 et
nanomètres par exemple.
Puis, comme illustré sur les figures 3a et 3b, on procède après avoir formé, par une étape classique de photolithographie, un bloc de résine sur la couche de nitrure de silicium MD 1, à une gravure verticale GRV avec arrét sur la couche isolante de base BOX. Cette gravure, sélective par rapport à l'oxyde thermique de la couche BOX,
peut être une gravure par plasma par exemple.
Puis, on procède à une gravure isotrope sélective partielle latérale GRL des deux couches d'encapsulation 1 et 3 sur une longueur
L qui est ici identique pour les deux couches d'encapsulation.
Les caractéristiques d'une telle gravure latérale sont bien connues de l'homme du métier et ont fait l'objet de nombreuses
publications, notamment la demande de brevet français n 2 791 178.
Plus précisément, on pourra utiliser par exemple une chimie oxydante bien connue telle qu'une solution 40ml HNO3 à 70% + 20ml
H2O2 + Sml HF 0,5%, ou bien une attaque plasma isotrope.
Il convient de noter ici que, bien que tout matériau sélectivement éliminable par rapport au silicium puisse convenir, les alliages Si xGex sont recommandés car ils sont aisément éliminables sélectivement par une telle chimie oxydante ou par une attaque plasma isotrope. Ces alliages facilitent également la réalisation par épitaxie
d'une couche de siliclum 2 fine.
I 1 convie nt ég al ement de no ter que le p ourcentage de germanium dans les couches d' encapsulation a une influence directe sur la vitesse de gravure. Aussi, on pourra aisément obtenir des longueurs de gravure différentes pour la couche d'encapsulation sup érieure 3 et la couche d' encapsulation inférieure 1 en adoptant des pourcentages de germanium différents dans les deux alliages composant ces deux couches d'encapsulation. Ainsi, les dimensions de la couche d'encapsulation gravée 10 et celle de la couche d'encapsulation gravée 30 pourront étre différentes. Or, on verra plus en détail ci-après que ces deux couches d'encapsulation gravées vont être éliminées puis remplacées par un matériau de grille de façon à former les grilles finales inférieure et supérieure du dispositif selon
l' inventi on.
En conséquence, il est ainsi possible, par le procédé selon l' invention, d' obtenir au final un dispositif semiconducteur ay ant des
parties supérieure et inférieure de grille identiques ou bien différentes.
L'étape suivante, illustrée sur les figures 4a et 4b, consiste à remplir les tunnels partiels résultant de la gravure sélective isotrope partielle des couches d'encapsulation par un matériau diélectrique OX
de facon à assurer une isolation totale des flancs.
Ce matériau diélectrique isolant OX peut étre obtenu par exemple par un dépôt haute température d'un film d'oxyde TEOS. En variante, on peut utiliser comme matériau un matériau isolant connu par l'homme du métier sous la dénomination BSG ("Bore Silicone Glass" en langue anglaise) qui présente une meilleure sélectivité de gravure par rapport à l'oxyde de la couche BOX, que celle d'un oxyde
TEOS.
On procède ensuite à un polissage mécanochimique avec arrêt sur la couche MD 1. Puis, après avoir déposé un film diélectrique 5, par exemple en sio2, sur la couche de nitrure de silicium MD1, on forme, sur la couche 5, un bloc de résine RS en utilisant une étape classique de photolitographie. La géométrie du bloc RS correspond à
la géométrie de la future zone active du dispositif semiconducteur.
On procède ensuite, comme illustré sur les figures Sa et 5b, à une gravure GRV2 qui comporte tout d'abord une gravure, sélective par rapport à l'oxyde OX, de la couche et de la couche de masque dur MD1. A l'issue de cette première gravure subsiste un reliquat MD2 de couche de nitrure de silicium surmontée d'un reliquat 50 de couche diélectrique. La gravure GRV2 se poursuit alors par une gravure anisotrope sélective par rapport à l'oxyde OX, de la couche de silicium 20 et des couches d'encapsulation 10 et 30, et ce de part et d'autre du masque de
nitrure MD2.
On obtient alors la structure illustrée sur les figures Sa et Sb sur lesquelles la référence 200 désigne une couche semiconductrice continue sensiblement parallèle aussi au substrat SB et dans laquelle vont être réalisées les régions de source, de canal et de drain, et dans laquelle les références 100 et 300 désignent respectivement le reliquat des couches d'encapsulation qui vont étre éliminées puis remplacées
par le matériau de grille.
A cet égard, l'étape suivante consiste, comme illustré sur les figures 6a et 6b, à effectuer une gravure isotrope sélective totale GRL2 du reliquat des couches d' enc apsulation, la sélectivité étant par rapport au siliclum de la couche 200. Les caractéristiques de la gravure GRL2 sont identiques à celles de la gravure GRL (figures 3a et 3b) On crée alors, comme illustré sur les figures 6a et 6b, des espaces vides ESV autour de la couche de canal 200 qui forment un
pont entre les régions d'oxyde OX.
Cette gravure isotrope sélective totale est référencée GRL2.
Puis, comme illustré sur les figures 7a et 7b on procède à une oxydation thermique de façon à déposer sur les parois de la couche de canal 200, une fine couche 7 d'oxyde de silicium. De méme, par cette oxydation thermique, de l'oxyde 70 est déposé également sur les
parties 201 de la couche de siliclum.
On remplit ensuite les espaces vides ESV résultant de la gravure isotrope sélective totale GRL2, par un matériau de grille 8. Ce matériau peut être du polysilicium formé par un dépôt CVD ou bien un matériau métallique, comme par exemple du titane ou du tungstène,
qui peuvent également être déposés par des dépôts CVD ou ALCVD.
On procède ensuite à un polissage mécanochimique puis à une gravure complémentaire avec arrêt sur la couche d'oxyde OX de façon
à obtenir la structure illustrée sur les figures 7a et 7b.
L'étape suivante consiste (figures 8a et 8b) à graver de part et d'autre du masque dur MD2, l'oxyde OX puis à graver le silicium des
couches 201.
On procède ensuite (figures 9a et 9b) à une gravure du masque dur MD2, puis de l'oxyde OX. On forme alors de façon classique et connue en soi des espaceurs isolants ESP, par exemple en nitrure de silicium, sur les flancs de la région de grille 80 et sur les flancs de la
couche semiconductrice continue 200.
On pro cède ensuite à l' impl antation de la couche de silicium 200 de part et d'autre de la partie supérieure de la grille, de façon à former les régions de source et de drain S et D. Puis, on procède à une étape classique de siliciuration sur les régions de source et de drain ainsi que sur la surface supérieure de la partie supérieure de la grille 80. Ceci conduit à la formation de zones CSI formées d'un siliciure de métal, par exemple ici du siliciure de cobalt. Puis, comme illustré sur les figures 1 Oa et 1 Ob, on procède à l'enrobage du dispositif à l'aide d'un matériau isolant ENR, par
exemple de l'oxyde TEOS.
Le dispositif selon l'invention ainsi obtenu, comporte dans le mode de réalisation illustré sur les figures 10a et 10b, une région de source S. de canal CN et de drain D formées dans la couche continue semiconductrice 200 sensiblement plane et parallèle à la surface supérieure du substrat SB. Par ailleurs, les régions de source, de canal et de drain sont totalement isolées du substrat d'une part et de la région de grille d'autre part, par un enrobage isolant comportant un reliquat de couche oxydante OX, les espaceurs ESP, l'enrobage ENR et
la couche BOX.
Les couches de source, de canal et de drain sont également totalement isolées de la région de grille. Et, la région inférieure de grille est isolée elle-méme du substrat par la couche isolante de base BOX. La partie supérieure et la partie inférieure de grille sont autoalignées. L'étape finale de la réalisation du composant consiste en des prises de contact classiques au niveau des zones de siliciuration CSI. Il convient de noter ici qu'un tel composant peut être facilement incorporé au sein d'un circuit intégré disposé sur une autre plaquette par exemple (concept Cellule sur Puce: COC ("Cellule on Chip" en
langue anglaise).
Le mode de réalisati on qui vient d' étre décrit correspond à un
transistor dont la grille enveloppant la région de canal est continue.
On va maintenant décrire en se référant plus particulièrement aux figures lla et 12a, une variante de réalisation permettant la formation
d'un dispositif du type double grille.
A cet égard, à partir de la structure illustrce sur la figure 7a, on procède, comme illustré sur la figure 1 la, à une gravure anisotrope partielle du matériau de grille 80 jusqu'au niveau inférieur de la couche de silicium oxydée 200, de façon à former des évidements VD
de part et d'autre d'un pilier central PL.
Puis, on forme de façon classique et connue en soi, des
espaceurs isolants PTR sur les flancs du pilier central en particulier.
On procède alors à une oxydation thermique de la surface supérieure du matériau de grille non gravé 81 de façon à former une couche d'oxyde OX3 ay ant par exemple une épaisseur de l'ordre de 10
à 15 nanomètres.
Puis, on procède au retrait des protections isolantes PTR et on comble les évidements VD par du matériau de grille 83 qui, en combinaison avec le matériau de grille 82 qui était situé entre la couche 200 et le masque dur MD2, va former la partie supérieure de la grille. On notera ici que la partie supérieure de la grille 82, 83 est séparée de la partie inférieure de la grille 81 par la couche d'oxyde OX3 ainsi que par la couche d'oxyde 7. On obtient donc bien un
dispositif à double grille.
Le reste du procédé s'effectue d'une façon analogue à ce qui a
été décrit ci-avant en référence aux figures 8a et suivantes.
I1 convient également de noter ici qu'il serait possible de prévoir deux matériaux différents pour la partie inférieure de la grille
et pour la partie supérieure de la grille.

Claims (12)

  1. REVENDICATIONS
    l.Dispositif semiconducteur, comportant sur un substrat semiconducteur une région semiconductrice de canal s'étendant dans une direction longitudinale entre une région semiconductrice de source et une région semiconductrice de drain, ainsi qu'une région de grille s'étendant dans la direction transversale, enrobant la région de canal et isolée de cette région de canal, caractérisé par le fait que les régions de source (S), de canal (CN) et de drain (D) sont formées dans une l0 couche continue semiconductrice (200) sensiblement plane et parallèle à la surface supérieure du substrat (SB), et par le fait que les régions de source, de drain et de grille (80) sont enrobées dans un enrobage isolant de façon à assurer une isolation électrique entre la région de grille et les régions de source et de drain, ainsi qu'entre le substrat et
    les régions de source, de drain, de grille et de canal.
  2. 2. Dispositif selon la revendication 1, caractérisé par le fait que l'épaisseur de la couche semiconductrice continue (200) est de
    l'ordre de la dizaine de nanomètres.
  3. 3. Dispositif selon la revendication 1 ou 2, caractérisé par le
    fait que la région de grille (80) est continue.
  4. 4. Dispositif selon la revendication 1 ou 2, caractérisé par le fait que la région de grille est formée d'une partie supérieure (82,83) et d'une partie inférieure (81) séparées par une couche de matériau
    diélectrique (OX3).
  5. 5. Dispositif selon l'une des revendications précédentes,
    caractérisé par le fait que les dimensions de la partie de la grille situce sous la région de canal et entre celle-ci et le substrat, sont différentes
    de la partie de la grille située au-dessus de la région de canal.
  6. 6. Dispositif selon l'une des revendications précédentes,
    caractérisé par le fait que la région de grille est formée d'un même matériau.
  7. 7. Dispositif selon l'une des revendications 1 à 5, caractérisé
    par le fait que la région de grille est formée de deux matériaux différents.
  8. 8. Circuit intégré comprenant un dispositif selon l'une des
    revendications 1 à 7.
  9. 9. Procédé de fabrication d'un dispositif semiconducteur comportant sur un substrat semiconducteur une région semiconductrice de canal s'étendant dans une direction longitudinale entre une région semiconductrice de source et une région semiconductrice de drain, ainsi qu'une région de grille s'étendant dans la direction transversale, enrobant la région de canal et isolée de cette région de canal, caractérisé par le fait qu'il comprend la formation d'une couche continue semiconductrice (200) sensiblement plane et parallèle à la surface supérieure du substrat, au sein de laquelle sont formées les régions de source, de canal et de drain, et l'enrobage des régions de source, de drain et de grille dans un enrobage isolant (ENR, BOX, ESP) de façon à assurer une isolation électrique entre la région de grille et les régions de source et de drain, ainsi qu'entre le substrat et
    les régions de source, de drain, de grille et de canal.
  10. 10. Procédé selon la revendication 9, caractérisé par le fait que la formation de la région de grille comporte la formation de deux parties auto-alignées respectivement situées de chaque côté de la
    région de canal.
  11. 11. Procédé selon la revendication 1 0, caractérisé par le fait que la formation de ladite couche semiconductrice continue, et la formation de la région de grille comportent: - la formation sur la surface supérieure du substrat d'un empilement formé d'une couche de base isolante (BOX) et d'une couche de silicium (2) encapsulée entre deux couches d'encapsulation (1,3) formées d'un matériau sélectivement éliminable par rapport au silicium, - une gravure anisotrope (GRV) de l'empilement, - une première gravure isotrope sélective partielle (GRL) des deux couches d'encapsulation, - le remplissage des tunnels partiels résultant de la première gravure isotrope par un matériau diélectrique (OX), - une autre gravure anisotrope (GRV2), - une deuxTème gravure sélective totale (GRL2) du reliquat des couches d' encapsulation, - une oxydation du reliquat de la couche de .. slcum, - le remplissage des espaces vides résultant de
    ladite deuxième gravure par au moins un matériau de grille.
  12. 12. Procédé selon la revendication 11, caractérisé par le fait que la formation de la région de grille comporte: - une gravure anisotrope partielle du matériau de grille jusqu'au niveau inférieur de la couche de silicium oxydé de facon à former des évidements (VD) de part et d'autre d'un pilier central (PL), - la formation d'une protection isolante (PTR) sur les flancs du pilier, une oxydation de la surface supérieure du matériau de grille non gravé, - le retrait de ladite protection isolante (PTR), et - le comblement des évidements (VD) par du
FR0204358A 2002-04-08 2002-04-08 Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant Expired - Fee Related FR2838238B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0204358A FR2838238B1 (fr) 2002-04-08 2002-04-08 Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
US10/409,653 US6969878B2 (en) 2002-04-08 2003-04-08 Surround-gate semiconductor device encapsulated in an insulating medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0204358A FR2838238B1 (fr) 2002-04-08 2002-04-08 Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant

Publications (2)

Publication Number Publication Date
FR2838238A1 true FR2838238A1 (fr) 2003-10-10
FR2838238B1 FR2838238B1 (fr) 2005-04-15

Family

ID=28052202

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0204358A Expired - Fee Related FR2838238B1 (fr) 2002-04-08 2002-04-08 Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant

Country Status (2)

Country Link
US (1) US6969878B2 (fr)
FR (1) FR2838238B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2178111A1 (fr) * 2008-10-17 2010-04-21 Commissariat à l'Energie Atomique Procédé de fabrication de composants empilés et auto-alignés sur un substrat
US7803668B2 (en) 2006-02-24 2010-09-28 Stmicroelectronics (Crolles 2) Sas Transistor and fabrication process

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451459B1 (ko) * 2003-02-10 2004-10-07 삼성전자주식회사 더블 게이트 전극 형성 방법 및 더블 게이트 전극을포함하는 반도체 장치의 제조 방법
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
DE102005026228B4 (de) * 2004-06-08 2010-04-15 Samsung Electronics Co., Ltd., Suwon Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
FR2884052B1 (fr) * 2005-03-30 2007-06-22 St Microelectronics Crolles 2 Transistor imos
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
FR2889622A1 (fr) * 2005-08-08 2007-02-09 St Microelectronics Crolles 2 Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
FR2893762B1 (fr) * 2005-11-18 2007-12-21 Commissariat Energie Atomique Procede de realisation de transistor a double grilles auto-alignees par reduction de motifs de grille
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
FR2897201B1 (fr) * 2006-02-03 2008-04-25 Stmicroelectronics Crolles Sas Dispositif de transistor a doubles grilles planaires et procede de fabrication.
FR2897981B1 (fr) * 2006-02-24 2008-05-30 St Microelectronics Crolles 2 Procede de fabrication de transistor et transistor
US7456042B2 (en) * 2006-06-04 2008-11-25 Robert Bosch Gmbh Microelectromechanical systems having stored charge and methods for fabricating and using same
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
EP2070533B1 (fr) * 2007-12-11 2014-05-07 Apoteknos Para La Piel, s.l. Utilisation d'un composant dérivé de l'acide propionique P-hydroxyphényl pour le traitement de la psoriasis
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8860006B2 (en) * 2010-03-26 2014-10-14 The Regents Of The University Of California Spin transistor having multiferroic gate dielectric
US8815691B2 (en) 2012-12-21 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate all around device
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US10522687B2 (en) * 2017-02-16 2019-12-31 Qualcomm Incorporated Wrap-around gate structures and methods of forming wrap-around gate structures
US20220335982A1 (en) * 2021-04-19 2022-10-20 Micron Technology, Inc. Shared vertical digit line for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0612103A2 (fr) * 1993-02-17 1994-08-24 Samsung Electronics Co., Ltd. Méthode de fabrication d'un dispositif semi-conducteur silicium sur isolant
US5583362A (en) * 1993-09-17 1996-12-10 Mitsubishi Denki Kabushiki Kaisha Gate all around thin film transistor
FR2791178A1 (fr) * 1999-03-19 2000-09-22 France Telecom NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
FR2795555A1 (fr) * 1999-06-28 2000-12-29 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
FR2799305A1 (fr) * 1999-10-05 2001-04-06 St Microelectronics Sa Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0612103A2 (fr) * 1993-02-17 1994-08-24 Samsung Electronics Co., Ltd. Méthode de fabrication d'un dispositif semi-conducteur silicium sur isolant
US5583362A (en) * 1993-09-17 1996-12-10 Mitsubishi Denki Kabushiki Kaisha Gate all around thin film transistor
FR2791178A1 (fr) * 1999-03-19 2000-09-22 France Telecom NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
FR2795555A1 (fr) * 1999-06-28 2000-12-29 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
FR2799305A1 (fr) * 1999-10-05 2001-04-06 St Microelectronics Sa Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803668B2 (en) 2006-02-24 2010-09-28 Stmicroelectronics (Crolles 2) Sas Transistor and fabrication process
EP2178111A1 (fr) * 2008-10-17 2010-04-21 Commissariat à l'Energie Atomique Procédé de fabrication de composants empilés et auto-alignés sur un substrat
FR2937463A1 (fr) * 2008-10-17 2010-04-23 Commissariat Energie Atomique Procede de fabrication de composants empiles et auto-alignes sur un substrat
US8110460B2 (en) 2008-10-17 2012-02-07 Commissariat A L'energie Atomique Method for producing stacked and self-aligned components on a substrate

Also Published As

Publication number Publication date
US6969878B2 (en) 2005-11-29
US20040016968A1 (en) 2004-01-29
FR2838238B1 (fr) 2005-04-15

Similar Documents

Publication Publication Date Title
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2928028A1 (fr) Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
FR2795555A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
EP1589572B1 (fr) Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses
EP1091417A1 (fr) Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
EP1788635B1 (fr) Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
FR2899381A1 (fr) Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
EP2800135A1 (fr) Transistors à nanofils et planaires cointegrés sur substrat soi UTBox
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
WO2005041309A1 (fr) Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors
EP2263969B1 (fr) Procédé de libération amelioré de la structure suspendue d'un composant NEMS et/ou MEMS
FR2799307A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
FR2928029A1 (fr) Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
FR2885733A1 (fr) Structure de transistor a trois grilles
FR3037714A1 (fr) Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur
EP3944322B1 (fr) Procédé de fabrication d'un dispositif microélectronique
EP1968106B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grilles auto-alignées
EP1746643B1 (fr) Procédé de réalisation d'un transistor MOS.
EP2428985A1 (fr) Procédé de fabrication d'un transistor MOS à canal contraint
FR2912548A1 (fr) Realisation de contacts compacts pour des transistors a double grilles auto-alignees.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20091231