FR2889622A1 - Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles - Google Patents
Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles Download PDFInfo
- Publication number
- FR2889622A1 FR2889622A1 FR0552460A FR0552460A FR2889622A1 FR 2889622 A1 FR2889622 A1 FR 2889622A1 FR 0552460 A FR0552460 A FR 0552460A FR 0552460 A FR0552460 A FR 0552460A FR 2889622 A1 FR2889622 A1 FR 2889622A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- partitions
- semiconductor
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005192 partition Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000011810 insulating material Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000011049 filling Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un transistor à nanodoigts semiconducteurs en parallèle, comprenant les étapes suivantes :former une couche monocristalline d'un matériau semiconducteur (6) sur une couche d'un matériau sous-jacent (5) sélectivement gravable par rapport à cette couche monocristalline ;graver des cloisons parallèles dans la couche monocristalline (6) et dans la couche (5) sous-jacente ;remplir l'intervalle entre les cloisons d'un premier matériau isolant ;délimiter une partie centrale des cloisons, éliminer le premier matériau isolant autour de ladite partie centrale, et éliminer ladite couche de matériau sous-jacent sous ladite partie centrale, d'où il résulte qu'un doigt (21) dudit matériau semiconducteur est formé ; etremplir et revêtir la partie centrale d'un matériau conducteur (29).
Description
PROCEDE DE FABRICATION D'UN TRANSISTOR A NANODOIGTS
SEMICONDUCTEURS PARALLELES
Domaine de l'invention La présente invention concerne des techniques de fabrication de composants semiconducteurs.
Exposé de l'art antérieur Dans le domaine des composants semiconducteurs, on connaît des transistors dont une partie active (canal, base) est complètement entourée d'une électrode de commande permettant selon son état de polarisation de mettre le transistor dans un état passant ou bloqué.
On connaît également des transistors constitués de nanodoigts parallèles reposant sur un substrat et presque totalement entourés d'un conducteur de commande.
Dans le cas des transistors MOS à canal complètement entouré d'une électrode de grille, pouvant par exemple être obtenus par le procédé dit SON (de l'anglais Silicon On Nothing, ou silicium sur rien), il faut prévoir une étape d'enlèvement de la couche sous-jacente à la partie semiconductrice active. Cette sous-gravure entraîne divers inconvénients en raison de la sélectivité inévitablement limitée entre le semiconducteur destiné à former la zone active et le matériau sous-jacent, couramment du silicium sur du silicium-germanium. Notamment, la largeur de canal du transistor est limitée.
Il existe également des transistors à nanodoigts qui présentent l'inconvénient que la région de canal repose au moins partiellement sur un substrat et n'est donc pas complètement entourée de l'électrode de grille.
Résumé de l'invention Ainsi, un objet de la présente invention est de pallier au moins certains des inconvénients des procédés 10 conduisant aux dispositifs susmentionnés.
Un autre objet de la présente invention est de prévoir un procédé de fabrication d'un transistor à nanodoigts semi-conducteurs parallèles qui soit particulièrement efficace et simple à mettre en oeuvre.
Un autre objet de la présente invention est de prévoir un tel procédé qui permette d'autoaligner diverses étapes de fabrication d'un transistor à nanodoigts.
Pour atteindre ces objets, la présente invention prévoit un procédé de fabrication d'un transistor à nanodoigts semiconducteurs en parallèle, comprenant les étapes suivantes: former une couche monocristalline d'un matériau semi-conducteur sur une couche d'un matériau sous-jacent sélectivement gravable par rapport à la couche monocristalline; graver des cloisons parallèles dans la couche mono- cristalline et dans la couche sous-jacente; remplir l'intervalle entre les cloisons d'un premier matériau isolant; délimiter une partie centrale des cloisons, éliminer le premier matériau isolant autour de ladite partie centrale, et éliminer ladite couche de matériau sous-jacent sous ladite partie centrale, d'où il résulte qu'un doigt dudit matériau semiconducteur est formé ; et remplir et revêtir la partie centrale d'un matériau conducteur.
Selon un mode de réalisation de la présente invention, les cloisons ont une largeur inférieure à 100 nm, de préférence inférieure à 50 nm.
Selon un mode de réalisation de la présente invention, le procédé comprend, avant l'étape de remplissage d'un matériau conducteur, l'étape consistant à revêtir d'un deuxième matériau isolant (22) la périphérie du doigt.
Selon un mode de réalisation de la présente invention, le revêtement par un isolant consiste en une oxydation ther-10 urique.
Selon un mode de réalisation de la présente invention, le procédé comprend, avant l'étape de remplissage par un matériau conducteur, l'étape consistant à procéder à un recuit pour arrondir la périphérie du doigt.
Selon un mode de réalisation de la présente invention, la couche de semiconducteur est une couche de silicium et la couche sous-jacente est une couche de silicium-germanium.
Selon un mode de réalisation de la présente invention, la couche de silicium-germanium repose sur une couche inférieure mince de silicium constituant la partie supérieure d'une structure de type SOI et dans lequel, lors de l'étape de gravure des doigts, des doigts sont également formés dans la couche inférieure.
Selon un mode de réalisation de la présente invention, le procédé prévoit plusieurs étages de doigts semiconducteurs.
Selon un mode de réalisation de la présente invention, le procédé comprend, avant l'étape de remplissage par un premier matériau isolant, une gravure des parties de cloisons situées sous la couche monocristalline.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 est une vue partielle en perspective d'une structure selon la présente invention à un stade intermédiaire de fabrication; la figure 2 est une vue de dessus partielle correspon-5 dant à la figure 1; la figure 3 est une vue en coupe selon la ligne III-III de la figure 2, correspondant à la figure 1; la figure 4 est une vue de dessus représentant la structure à un stade ultérieur de fabrication selon la présente 10 invention; la figure 5 est une vue en coupe selon la ligne V-V de la figure 4 à un stade ultérieur de fabrication selon la présente invention; la figure 6 est une vue en coupe analogue à celle de 15 la figure 5 à un stade ultérieur de fabrication selon la présente invention; et les figures 7A et 7B sont des vues en coupe selon la ligne VII-VII de la figure 4 de deux variantes de réalisation à un stade ultérieur de fabrication selon la présente invention.
La figure 1 est une vue en perspective d'une structure à un stade intermédiaire de fabrication selon un exemple de mise en oeuvre du procédé selon la présente invention. Dans cet exemple de mise en oeuvre, on part d'une structure actuellement commercialement disponible de façon courante, dite plaquette SOI, comprenant sur un substrat de silicium 1 une couche mince isolante 2, couramment de l'oxyde de silicium, et une couche de silicium monocristallin 3. Sur la couche de silicium mono- cristallin 3, on a fait croître successivement une couche de silicium- germanium monocristallin 4 et une couche de silicium monocristallin 5. L'ensemble est revêtu d'une couche servant de masque dur de gravure 6, couramment du nitrure de silicium. Ce masque dur est gravé selon le motif représenté en vue de dessus en figure 2, de façon à définir des ouvertures 11 entre des cloisons 12 qui s'étendent d'un bloc 13 à un bloc 14.
Comme l'illustrent la vue en perspective de la figure 1 et la vue en coupe de la figure 3, qui est une coupe selon le plan III-III de la figure 2, chaque cloison s'étend verticalement jusqu'à la couche isolante 2 et comprend donc la superposition de portions correspondantes de la couche de silicium monocristallin 3, de la couche de silicium-germanium monocristallin 4, de la couche de silicium monocristallin 5, et du masque dur 6. De même, chacun des blocs 13 et 14 comprend une portion de l'empilement de couches 3, 4, 5 et 6.
On a également illustré en figure 3, le résultat d'une étape ultérieure au cours de laquelle on a rempli les ouvertures 11 entre les cloisons 12 d'un matériau isolant 16 sélectivement gravable par rapport aux divers matériaux constitutifs des cloisons 12. Le matériau isolant 16 peut par exemple être de l'oxyde de silicium déposé par voie chimique en phase vapeur, l'étape de dépôt étant suivie d'une étape de polissage physicochimique pour amener la surface supérieure du matériau 16 au niveau de la surface supérieure du masque dur 6.
Ensuite, comme l'illustre la vue de dessus de la figure 4, on masque la partie extérieure à une zone centrale des cloisons selon le contour désigné par les traits en pointillés 20. On élimine alors entre les traits en pointillés 20 le masque dur 6 décrit précédemment et tout le matériau isolant 16. La gravure de l'isolant 16 est poursuivie jusqu'à la couche iso- tante 2. On a ainsi dégagé la partie centrale des cloisons 12 sur toute la longueur et la profondeur de cette zone centrale.
La figure 5 est une vue en coupe selon la ligne V-V de la figure 4, c'està-dire selon la longueur d'une cloison 12. Dans cette figure, on a indiqué par des traits verticaux en pointillés les limites longitudinales entre une cloison et les blocs 13 et 14 (voir figure 4). A l'étape illustrée en figure 5, après avoir éliminé le matériau isolant 16 entre les cloisons 12 dans la partie centrale de celles-ci, on procède à une gravure sélective isotrope de la couche de silicium-germanium inter- médiaire 4 comprise entre les couches de silicium 3 et 5. On dégage ainsi un doigt de silicium supérieur 21. On procède alors à un revêtement isolant autour du doigt 21 pour former une bague isolante désignée en figure 5 par la référence 22. Cet isolant est formé par tout moyen choisi, par exemple par oxydation thermique. Lors de la même étape, on a formé un isolant 23 du côté supérieur et autour des parties apparentes d'un doigt de silicium inférieur 25 formé dans la couche de silicium 3 et reposant sur la couche isolante 2. Lors d'une même étape ou lors d'une étape ultérieure, on revêt également d'un isolant 24 les parties exposées de la couche de silicium-germanium 4. La partie évidée précédemment occupée par la région de silicium-germanium est désignée par la référence 28.
A l'étape suivante, illustrée en figure 6, on procède à un remplissage par un matériau conducteur qui remplit alors l'ensemble des intervalles entre doigts et la partie évidée 28 et qui recouvre la structure. Ce matériau conducteur peut être un métal, ou un silicium polycristallin fortement dopé, de préférence transformé au moins partiellement en un siliciure métallique. On procède ensuite à une planarisation, par exemple par polissage physico-chimique. On obtient ainsi, comme cela est illustré en figure 6, une bague conductrice 29 autour de la partie centrale du doigt 21.
La figure 7A est une vue en coupe, dans le plan de coupe VII-VII illustré en figures 4 et 6, de la structure obtenue à l'étape de la figure 6. On y voit en coupe les doigts de silicium supérieurs 21 et les doigts de silicium inférieurs 25. Les doigts 21 et 25 sont entourés d'isolant, respectivement 22 et 23, et sont noyés dans la couche conductrice constituée du matériau 29.
La présente invention est susceptible de nombreuses variantes qui seront décrites ci-après et dont certaines constituent des aspects de la présente invention. On notera que ces diverses variantes peuvent être utilisées séparément ou en combinaison.
Selon une première variante de la présente invention dont le résultat est illustré en figure 7B, après avoir dégagé les doigts de semiconducteur 21 aux étapes décrites en relation avec les figures 4 et 5, on procède à un recuit pour transformer les doigts à sections sensiblement carrées ou rectangulaires en doigts à sections arrondies, rondes ou ovales. Les autres étapes de la présente invention sont inchangées. Cette variante permet d'obtenir une encore meilleure qualité de commande par la grille des doigts du transistor MOS. On notera que, selon un aspect de la présente invention, le recuit intervient alors que seules les parties actives des doigts de silicium qui vont être entourées du conducteur de commande sont en suspension. On limite alors les risques de fléchissement des doigts qui apparaîtraient si les doigts présentaient de grandes longueurs en suspension.
Selon une deuxième variante de la présente invention, on vise à supprimer les doigts inférieurs 25, de façon à obtenir une structure comportant uniquement des doigts 21 complètement entourés d'un conducteur. Pour cela, la présente invention propose deux moyens.
Le premier moyen consiste à utiliser une structure dans laquelle la couche 3 n'existe pas, c'est-à-dire dans laquelle le silicium-germanium 4 repose directement sur un support isolant 2. Dans ce cas, toutes les étapes décrites précédemment peuvent être utilisées à l'identique.
Selon un deuxième moyen, on n'utilise pas la couche supérieure de silicium 5. La structure comprend alors seulement la couche de silicium monocristallin 3 revêtue de la couche de silicium-germanium monocristallin 4, et, au lieu de graver sélectivement le silicium- germanium par rapport au silicium, on grave sélectivement le silicium par rapport au silicium-germanium. Cette structure, à doigts de silicium- germanium, peut devenir préférable si on améliore les procédés d'oxydation et d'isolement latéral du silicium-germanium.
Selon un deuxième moyen, on utilise comme structure de 35 départ une structure de type SOI à plusieurs étages dans laquelle on a assemblé sur un substrat une première couche isolante, une première couche semiconductrice, une deuxième couche isolante et une deuxième couche semiconductrice. Les doigts sont obtenus en gravant sélectivement l'isolant par rapport au semiconducteur.
Selon une troisième variante de la présente invention, au lieu de prévoir un seul étage de doigts conducteurs, on prévoit plusieurs étages en alternant les couches semiconductrices sélectivement gravables. Par exemple, en faisant un sandwich Si-SiGe-Si-SiGe-Si-SiGe-Si... ou un sandwich Si-Si02-Si-SiO2-Si-SiO2e-Si.... Ce procédé peut être mis en oeuvre sans modifier en quoi que ce soit les étapes décrites précédemment de réalisation de la présente invention.
Selon une quatrième variante de la présente invention, on vise à améliorer l'isolement entre les grilles entourant les doigts et les structures solidaires des blocs de drain et de source. En d'autres termes, on cherche à réduire le couplage entre grille et source et entre grille et drain. Pour cela, dans le cadre du mode de réalisation particulier décrit précédemment, à l'étape décrite en relation avec la figure 3, avant le remplissage par l'isolant 16, on procède à une gravure isotrope du silicium-germanium 4 pour l'éliminer dans les cloisons 12. On procède alors à un remplissage par le matériau isolant 16 de façon que de l'isolant vienne se substituer au silicium- germanium éliminé. Ensuite, lors des étapes illustrées en relation avec les figures 4 et 5, après avoir éliminé par gravure anisotrope l'isolant entre les cloisons dans la partie centrale des doigts 12, on procède à une courte attaque isotrope de l'isolant pour l'éliminer sous les doigts 12. Il demeure ainsi des zones isolantes sous le silicium 5 entre les parties dégagées des doigts et les blocs de source/drain 13, 14.
L'invention a été décrite plus particulièrement dans le cadre de la réalisation d'un transistor MOS à nanodoigts parallèles. L'invention permet aussi la réalisation de tran- sistors bipolaires à nanodoigts parallèles. Le procédé reste sensiblement le même à la différence que les niveaux de dopage seront convenablement choisis et que l'électrode de commande au lieu d'être une grille isolée sera une portion conductrice (éventuellement un siliciure) en contact direct avec la partie centrale de chaque doigt qui constitue alors la base du transistor bipolaire.
La présente invention se prête facilement à la réalisation de dopages adaptés pour les régions de canal, de source et de drain ou de base, d'émetteur et de collecteur. Les étapes de dopage peuvent être prévues à divers stades du procédé. Ces étapes ne seront pas détaillées ici car elles sont tout à fait apparentes pour l'homme du métier. On pourra notamment réaliser des structures de transistors MOS de type LDD, comprenant des zones de source et de drain moins dopées au voisinage immédiat de la région de canal, en utilisant des techniques classiques à espaceurs, ou autres.
Des assemblages de semiconducteurs autres que Si et SiGe peuvent être utilisés. Il convient seulement de prévoir un couple de matériaux tel que l'un de ces matériaux puisse servir de support à la croissance monocristalline d'un matériau semi-conducteur et soit sélectivement gravable par rapport à l'autre.
A titre d'exemple de réalisation de la présente invention, et uniquement dans le cadre d'une technologie parti-culière, on notera, en se référant à la figure 1, que les couches de silicium 3 et 5 peuvent avoir des épaisseurs de 10 à 20 nm et la couche 4 de silicium-germanium une épaisseur de l'ordre de 20 à 30 nm. La largeur des cloisons 12 peut être de 10 à 20 nm. L'espace entre cloisons peut être de 30 à 40 nm. Les parties actives des doigts constituent une zone de canal ou de base et ont par exemple une longueur de l'ordre de 5 à 30 nm.
Claims (9)
1. Procédé de fabrication d'un transistor à nanodoigts semiconducteurs en parallèle, comprenant les étapes suivantes: former une couche monocristalline d'un matériau semi-conducteur (6) sur une couche d'un matériau sous-jacent (5) sélec- tivement gravable par rapport à cette couche monocristalline; graver des cloisons parallèles (12) dans la couche monocristalline (6) et dans la couche (5) sous-jacente; remplir l'intervalle (11) entre les cloisons d'un premier matériau isolant (16) ; délimiter une partie centrale des cloisons, éliminer le premier matériau isolant autour de ladite partie centrale, et éliminer ladite couche de matériau sous-jacent sous ladite partie centrale, d'où il résulte qu'un doigt (21) dudit matériau semiconducteur est formé ; et remplir et revêtir la partie centrale d'un matériau conducteur (29).
2. Procédé selon la revendication 1, dans lequel les cloisons ont une largeur inférieure à 100 nm, de préférence inférieure à 50 nm.
3. Procédé selon la revendication 1, comprenant, avant l'étape de remplissage d'un matériau conducteur, l'étape consistant à revêtir d'un deuxième matériau isolant (22) la périphérie du doigt.
4. Procédé selon la revendication 3, dans lequel le revêtement par un isolant consiste en une oxydation thermique.
5. Procédé selon la revendication 1, comprenant, avant l'étape de remplissage par un matériau conducteur, l'étape consistant à procéder à un recuit pour arrondir la périphérie du doigt.
6. Procédé selon la revendication 1, dans lequel la couche de semiconducteur (5) est une couche de silicium et la couche sous-jacente est une couche de silicium-germanium (4).
7. Procédé selon la revendication 6, dans lequel la couche de siliciumgermanium (4) repose sur une couche inférieure mince de silicium (3) constituant la partie supérieure d'une structure de type SOI (1, 2) et dans lequel, lors de l'étape de gravure des doigts, des doigts sont également formés dans la couche inférieure.
8. Procédé selon la revendication 1, consistant à prévoir plusieurs étages de doigts semiconducteurs.
9. Procédé selon la revendication 1, comprenant, avant l'étape de remplissage par un premier matériau isolant (16), une gravure des parties de cloisons situées sous la couche monocristalline.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0552460A FR2889622A1 (fr) | 2005-08-08 | 2005-08-08 | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |
| PCT/FR2006/050790 WO2007017613A1 (fr) | 2005-08-08 | 2006-08-07 | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |
| US12/063,288 US8460978B2 (en) | 2005-08-08 | 2006-08-07 | Method for manufacturing a transistor with parallel semiconductor nanofingers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0552460A FR2889622A1 (fr) | 2005-08-08 | 2005-08-08 | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2889622A1 true FR2889622A1 (fr) | 2007-02-09 |
Family
ID=36498923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0552460A Withdrawn FR2889622A1 (fr) | 2005-08-08 | 2005-08-08 | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8460978B2 (fr) |
| FR (1) | FR2889622A1 (fr) |
| WO (1) | WO2007017613A1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7803668B2 (en) | 2006-02-24 | 2010-09-28 | Stmicroelectronics (Crolles 2) Sas | Transistor and fabrication process |
| US9484447B2 (en) | 2012-06-29 | 2016-11-01 | Intel Corporation | Integration methods to fabricate internal spacers for nanowire devices |
| JP6426489B2 (ja) * | 2015-02-03 | 2018-11-21 | 東京エレクトロン株式会社 | エッチング方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020149031A1 (en) * | 2001-04-12 | 2002-10-17 | Samsung Electronics Co., Ltd. | Semiconductor device having gate all around type transistor and method of forming the same |
| US20040016968A1 (en) * | 2002-04-08 | 2004-01-29 | Stmicroelectronics S.A. | Surround-gate semiconductor device encapsulated in an insulating medium |
| US6713356B1 (en) * | 1999-06-28 | 2004-03-30 | FRANCE TéLéCOM | Method for making a semiconductor device comprising a stack alternately consisting of silicon layers and dielectric material layers |
| US20040166642A1 (en) * | 2003-02-20 | 2004-08-26 | Hao-Yu Chen | Semiconductor nano-rod devices |
| US20040209463A1 (en) * | 2002-10-01 | 2004-10-21 | Kim Sung-Min | Methods of fabricating field effect transistors having multiple stacked channels |
-
2005
- 2005-08-08 FR FR0552460A patent/FR2889622A1/fr not_active Withdrawn
-
2006
- 2006-08-07 US US12/063,288 patent/US8460978B2/en active Active
- 2006-08-07 WO PCT/FR2006/050790 patent/WO2007017613A1/fr active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713356B1 (en) * | 1999-06-28 | 2004-03-30 | FRANCE TéLéCOM | Method for making a semiconductor device comprising a stack alternately consisting of silicon layers and dielectric material layers |
| US20020149031A1 (en) * | 2001-04-12 | 2002-10-17 | Samsung Electronics Co., Ltd. | Semiconductor device having gate all around type transistor and method of forming the same |
| US20040016968A1 (en) * | 2002-04-08 | 2004-01-29 | Stmicroelectronics S.A. | Surround-gate semiconductor device encapsulated in an insulating medium |
| US20040209463A1 (en) * | 2002-10-01 | 2004-10-21 | Kim Sung-Min | Methods of fabricating field effect transistors having multiple stacked channels |
| US20040166642A1 (en) * | 2003-02-20 | 2004-08-26 | Hao-Yu Chen | Semiconductor nano-rod devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100184274A1 (en) | 2010-07-22 |
| WO2007017613A1 (fr) | 2007-02-15 |
| US8460978B2 (en) | 2013-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001001496A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| FR2891664A1 (fr) | Transistor mos vertical et procede de fabrication | |
| FR3043837A1 (fr) | Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes | |
| EP1589572B1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses | |
| FR3047838A1 (fr) | Transistor bipolaire et son procede de fabrication | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR2823010A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| FR2985089A1 (fr) | Transistor et procede de fabrication d'un transistor | |
| EP2763177A1 (fr) | Procédé de fabrication d'un transistor MOS à espaceurs d'air | |
| EP1292991B1 (fr) | Procédé de fabrication d'un transistor MOS vertical à grille enterrée | |
| FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
| FR2889622A1 (fr) | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles | |
| FR2799307A1 (fr) | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication | |
| EP1507286A2 (fr) | Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide | |
| EP0675544B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| FR3049110A1 (fr) | Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite | |
| EP1058302A1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| EP0413645B1 (fr) | Procédé de fabrication de transistor MOS mésa de type silicium sur isolant | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR3037714A1 (fr) | Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant | |
| EP3038149A1 (fr) | Procede de realisation d'un circuit integre en trois dimensions | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| EP1818973A1 (fr) | Formation d'une portion de couche semiconductrice monocristalline séparée d'un substrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070430 |