FR2899381A1 - Procede de realisation d'un transistor a effet de champ a grilles auto-alignees - Google Patents

Procede de realisation d'un transistor a effet de champ a grilles auto-alignees Download PDF

Info

Publication number
FR2899381A1
FR2899381A1 FR0602682A FR0602682A FR2899381A1 FR 2899381 A1 FR2899381 A1 FR 2899381A1 FR 0602682 A FR0602682 A FR 0602682A FR 0602682 A FR0602682 A FR 0602682A FR 2899381 A1 FR2899381 A1 FR 2899381A1
Authority
FR
France
Prior art keywords
gate
layer
source
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0602682A
Other languages
English (en)
Other versions
FR2899381B1 (fr
Inventor
Christophe Licitra
Bernard Previtali
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0602682A priority Critical patent/FR2899381B1/fr
Priority to EP07731203A priority patent/EP1999786A2/fr
Priority to PCT/FR2007/000520 priority patent/WO2007110507A2/fr
Priority to US12/224,624 priority patent/US7709332B2/en
Publication of FR2899381A1 publication Critical patent/FR2899381A1/fr
Application granted granted Critical
Publication of FR2899381B1 publication Critical patent/FR2899381B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Une première grille, formée sur un substrat de type semiconducteur sur isolant, est surmontée par une couche dure (11), destinée, de préférence avec de premiers espaceurs (13) entourant la première grille, à servir de masque de gravure pour délimiter le canal (2a) et un plot qui délimite un espace utilisé, ultérieurement, pour former une cavité de grille (22). La couche dure est, de préférence, en nitrure de silicium. Après retournement et collage de l'ensemble sur un second substrat (20), une seconde grille est formée dans la cavité de grille (22). Avant retournement et collage, une couche de délimitation (17), de préférence en silicium amorphe ou en polysilicium, est formée pour délimiter des zones de drain et de source.

Description

Procédé de réalisation d'un transistor à effet de champ à grilles
auto-alignées Domaine technique de l'invention
L'invention concerne un procédé de fabrication d'un transistor à effet de champ, de structure planaire, à double grilles auto-alignées de part et d'autre 10 d'un canal.
État de la technique
15 II existe divers procédés de fabrication de transistors double grille à effet de champ (DGFET) à structure planaire. Dans ce type de transistor, de préférence fabriqué sur un substrat de type silicium sur isolant (SOI), des première et seconde grilles sont respectivement disposées de part et d'autre d'un canal, parallèlement au substrat. 20 Une première technique connue utilise essentiellement le collage et le transfert de couches. À titre d'exemple, dans le document WO-A-03/103035, la grille inférieure est d'abord formée sur un premier substrat de type SOI. Cette grille inférieure est ensuite utilisée comme masque pour la réalisation 25 du canal. Après retournement et collage d'un second substrat, une zone active est définie par photolithographie et gravure au-dessus du canal et de la grille inférieure. Puis, des espaceurs latéraux internes sont formés dans la zone active, avant formation de la grille supérieure, dont ils contrôlent la largeur. Ce procédé de fabrication présente notamment les inconvénients 30 suivants :5
- L'élimination sélective, après retournement et collage, du bloc de silicium massif du premier substrat avec arrêt sur une couche de polysilicium non dopé est difficile car les deux matériaux ont des propriétés physico-chimiques très proches. - Le contact latéral drain-canal ou source-canal est l'un des points faibles de ce procédé. En effet, suite à la désoxydation de la cavité dans laquelle le drain ou la source doit être formé, le dépôt de l'isolant de grille et, dans le pire des cas, de l'espaceur interne en nitrure peut venir obstruer partiellement la future zone de contact drain-canal ou source-canal. L'isolant de grille et/ou le nitrure peuvent donc empêcher la connexion drain-canal ou source-canal. - Les dimensions de la zone active finale sont définies par photolithographie et gravure, après le collage qui génère des déformations mécaniques du substrat, ce qui augmente l'incertitude de l'alignement des deux grilles. - L'élimination du court-circuit entre la source et le drain après leur formation simultanée par dépôt n'est pas clairement définie.
Dans le brevet US 636465, un canal en silicium suspendu est tout d'abord formé entre des zones de source et de drain. Les grilles supérieure et inférieure sont ensuite définies par photolithographie. Ce procédé de fabrication présente notamment les inconvénients suivants : - Les deux grilles sont de taille différente. En effet, la longueur de la grille inférieure est égale à la différence entre la distance séparant le drain et la source et deux fois l'épaisseur de l'isolant de grille, tandis que la longueur de la grille supérieure est déterminée par le masque utilisé lors de la lithographie des grilles. - Les deux grilles ne sont pas réellement auto-alignées. En effet, si la lithographie du niveau grille est fortement décalée par rapport la lithographie préalable du niveau du drain et de la source, le recouvrement des grilles peut ne pas être total. Le centrage des deux grilles, reposant sur l'alignement de deux niveaux de photolithographie, est d'autant plus difficile que les
dimensions sont plus petites, notamment lorsque la longueur de grille est inférieure à 20nm, par exemple de l'ordre de 10nm. - La source et le drain ne sont isolés des grilles que par une couche d'isolant de grille, sans possibilité de former des espaceurs, ce qui implique de fortes capacités parasites entre les grilles et la source et entre les grilles et le drain. - Les grilles ne peuvent être polarisées indépendamment car elles forment en pratique une structure de grille unique entourant tout le canal et non deux grilles isolées l'une par rapport à l'autre. - La distance entre les zones de source et de drain formées par ~o photolithographie et, en conséquence, les longueurs de grilles, sont difficiles à réduire par les méthodes classiques de lithographie haute résolution avec masque électronique (ebeam) ou de photolithographie, dans laquelle la précision est limitée par la résolution du masque associé. Ainsi, pour de très petites longueurs de grille, par exemple de l'ordre de 15 10nm, ce procédé de fabrication implique la réalisation de deux photolithographies, qui sont toutes deux critiques dans la mesure où elles doivent permettre d'obtenir des motifs de très petites dimensions, avec des critères d'alignement sévères entre ces deux niveaux de photolithographie.
20 Dans le document FR-A-2829294, la grille supérieure est utilisée comme masque pour la réalisation du canal et de la grille inférieure. De multiples espaceurs protègent la grille supérieure lors de la gravure du canal, le canal lors de la gravure de la grille inférieure et isolent la grille inférieure de la 25 source et du drain. Ce procédé présente notamment les inconvénients suivants : - Les deux grilles sont de taille différente. - La taille de la grille arrière, formée par gravure latérale, est très difficile à contrôler. En effet, la mesure de la longueur de la grille inférieure n'est 30 possible que par un contrôle destructif.
Objet de l'invention
L'invention a pour but un procédé ne présentant pas ces inconvénients pour 5 la fabrication d'un transistor double grille à effet de champ à structure planaire, dans lequel les grilles sont auto-alignées et de même taille.
Selon l'invention, ce but est atteint par le fait que le procédé de fabrication comporte la formation de la première grille, sur un premier substrat, de type 10 semiconducteur sur isolant, le dépôt, sur la première grille, d'une couche dure, destinée à servir de masque de gravure pour délimiter le canal et un plot qui délimite un espace utilisé, ultérieurement, pour former une cavité de grille, le retournement et collage de l'ensemble sur un second substrat et la formation de la seconde grille dans la cavité de grille. 15 Selon un développement de l'invention, le procédé comporte successivement - la formation, sur le premier substrat comportant une couche d'isolant enterré, d'une première couche en matériau semiconducteur, dans laquelle sera formé le canal, 20 - la subdivision en une zone d'isolation et une zone active par délimitation latérale de la zone active dans la première couche en matériau semiconducteur, - la réalisation, sur une partie de chacune desdites zones, d'un empilement de grille destiné à former la première grille et comportant, à sa partie 25 supérieure, au moins ladite couche dure, - la formation de premiers espaceurs latéraux, en matériau isolant, autour de l'empilement de grille, - la gravure de la première couche en matériau semiconducteur et, au moins en partie, de la couche d'isolant enterré, avec utilisation de la couche dure de 30 l'empilement de grille et des premiers espaceurs comme masque de gravure, - le recouvrement de toute la zone d'isolation par un isolant, 4
- la délimitation de zones de source et de drain par dépôt d'une couche de délimitation, - le collage de l'ensemble sur un second substrat et son retournement, - l'élimination du premier substrat et de la première couche d'isolant enterré, de manière à former, pour la seconde grille, ladite cavité de grille délimitée par la couche de délimitation au-dessus de la première grille, - le dépôt d'une couche d'isolant de grille au fond de la cavité de grille, - la réalisation d'espaceurs internes latéraux dans la cavité de grille, - la réalisation de la seconde grille dans la cavité de grille et ~o - la réalisation de la source et du drain dans les zones de source et de drain.
Description sommaire des dessins
15 D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
20 Les figures 1 à 7, 9 à 15, 17, 18, 21, 22 et 24 à 26 illustrent, en coupe, le transistor aux diverses étapes successives d'un mode particulier de réalisation du procédé selon l'invention. Les figures 8, 16, 19, 23 et 27 représentent respectivement, en vue de dessus, le dispositif selon les figures 7, 15, 18, 22 et 26. 25 Les figures 28 à 30 illustrent les étapes de formation de la grille supérieure, de la source et du drain dans une variante de réalisation avec une grille supérieure métallique. 30 Description de modes particuliers de réalisation
Comme représenté à la figure 1, la fabrication du transistor à effet de champ utilise, de manière classique, un substrat de base constitué par la formation, sur un premier substrat 1, constituant un substrat mécanique de support, d'un film 2 de matériau conducteur sur isolant enterré 3. Le premier substrat 1 est, par exemple, en silicium massif, et le film 2 constitué par une couche mince (par exemple de 50 à 200nm d'épaisseur) en silicium, en germanium ou en SiGe, de manière à former un substrat de base de type silicium sur isolant (SOI), germanium sur isolant (GeOl) ou SiGe sur isolant (SiGeOl). L'isolant enterré 3 est, par exemple, constitué par une couche d'oxyde io enterré de 100 à 400nm d'épaisseur. Ce substrat de base, disponible commercialement, n'est pas nécessairement réalisé lors de la fabrication du transistor.
Le film 2 est ensuite, de préférence, aminci, classiquement par oxydation 15 (formation d'une couche d'oxyde 4, comme représenté à la figure 2) et désoxydation (comme représenté à la figure 3). Pour des longueurs de grilles inférieures à 20nm, avec un isolant de grille ayant une épaisseur électrique ou EOT ("equivalent oxide thickness") équivalente à 1 nm, l'épaisseur du film 2 est, de préférence, comprise entre 5 et 10nm après amincissement. 20 Une zone active 5 du transistor est ensuite délimitée latéralement (figures 4 et 8) dans le film 2, de manière classique. Cette délimitation est, par exemple, obtenue par photolithographie (dépôt d'une couche en résine sur la couche 4, formation d'un masque correspondant à la zone active dans la 25 couche en résine) puis gravure jusqu'à l'isolant 3 des zones de la couche 4 et du film 2 non recouvertes par le masque en résine et élimination de la couche 4. L'ensemble est ainsi subdivisé en 2 zones : la zone active 5 et une zone d'isolation 6.
30 Un premier empilement de grille est ensuite réalisé simultanément sur une partie de chacune des zones (voir fig.8), pour former une première grille 7,
destinée à constituer la grille inférieure du transistor. Cet empilement de grille est formé, par dépôt et gravure avec un masque dur, par exemple en nitrure, comme illustré aux figures 5 à 7, pour la partie de l'empilement de grille situé sur la zone active 5. Les parties de l'empilement de grille situées sur la zone d'isolation 6 ne sont représentées que sur la figure 8. En vue de dessus, la première grille 7 a sensiblement la forme d'un I, avec une barre centrale qui traverse totalement la zone active 5 et se prolonge dans la zone d'isolation 6. Dans la zone d'isolation, cette barre centrale est éventuellement complétée, à ses extrémités, par deux barres transversales afin de faciliter la prise de ~o contact, indépendamment, sur chaque grille.
Dans le mode de réalisation particulier illustré sur la figure 5, l'empilement est tout d'abord constitué par dépôt successif de : - une couche isolante 8 destinée à former l'isolant de grille, 15 - une couche 9 en nitrure de titane (TiN) sous une couche 10 en polysilicium, constituant les matériaux de grille, et - au moins une couche dure 11, par exemple en nitrure de silicium, éventuellement formée sur une sous-couche isolante 12, par exemple en HTO ("high temperature oxide"), pour former le masque dur. Le matériau 20 constituant la couche dure 11 doit être résistant aux gravures oxyde.
La couche isolante 8 peut être en tout matériau isolant approprié, par exemple en oxyde de silicium (SiO2), en oxyde d'hafnium (HfO2) ou en oxyde d'aluminium high-K ("high-K" AI2O3). D'autres métaux, comme le tungstène, 25 peuvent également être utilisés pour former les matériaux de grille (WSi, Ti, W, WN, Ta, TaN...).
Comme représenté à la figure 6, le masque est ensuite formé dans les couches 11 et 12, par exemple, par photolithographie et gravure. Cette 30 photolithographie est la seule photolithographie critique (c'est-à- dire destinée à obtenir des motifs de très petites dimensions, par exemple de l'ordre de
10nm) du procédé. Son alignement ne pose pas de problème particulier et peut être réalisé de manière standard, dans la mesure où les dimensions de la zone active 5 sur laquelle la grille doit être formée sont grandes par rapport à la longueur de la grille à former. À titre d'exemple, un écart d'alignement de l'ordre de 30nm reste tolérable pour une longueur de grille de l'ordre de 10nm pour des dimensions de la zone active de l'ordre de 300nm.
Puis, les couches 9 et 10 de l'empilement de grille sont gravées en utilisant le masque dur, qui est conservé, de manière à obtenir, audessus de l'isolant de grille 8, un empilement de grille, de forme désirée, comportant au moins une couche dure à sa partie supérieure. Il est alors possible d'implanter des extensions, avec ou sans espaceurs (non représenté).
Puis, comme représenté à la figure 7, des espaceurs latéraux 13, en matériau isolant, sont formés autour de l'empilement de grille, par exemple par dépôt et gravure. Le matériau isolant est, de préférence, le même que celui utilisé pour le masque dur, par exemple du nitrure. L'empilement de grille est alors totalement encapsulé dans du nitrure (couche 11 du masque et espaceurs 13) et forme la première grille 7, illustrée, en vue de dessus, à la figure 8.
Comme représenté à la figure 9, le canal 2a du transistor, de longueur I, est ensuite délimité par gravure de la couche isolante 8 et de la couche 2, en utilisant comme rnasque de gravure la première grille 7, c'est-à-dire sa couche dure supérieure 11 et ses espaceurs latéraux 13. Le même masque est utilisé pour graver, au moins en partie, l'isolant enterré 3. Sur la figure 10, l'isolant enterré 3 n'est éliminé que sur une partie de son épaisseur. Il reste donc une fine couche non gravée 3a d'isolant enterré, surmontée, sous le masque uniquement, d'un plot 3b en saillie, de largeur I et de hauteur h. Pour une hauteur de grille courante de 50nm, l'isolant enterré est, de préférence,
gravé sur une hauteur h de l'ordre de 150nm. Dans la zone active 5, le plot 3b est ainsi disposé sous le canal 2a, tandis que dans la zone d'isolation 6, le plot 3b est disposé directement sous l'isolant de grille. Ce plot 3b délimite un espace, qui sera utilisé ultérieurement pour former une cavité pour l'incrustation d'une grille supérieure, après élirnination du premier substrat 1 et de l'isolant enterré 3.
L'implantation et l'amélioration des propriétés électriques d'extensions peuvent éventuellement être réalisées à cette étape, par exemple par 10 épitaxie de SiGe en bord de canal.
Après recouvrement de toute la zone d'isolation par un isolant, des zones de source et de drain sont ensuite délimitées par dépôt d'une couche de délimitation. 15 Dans le mode de réalisation particulier représenté aux figures 11 à 16, une couche d'arrêt 14, de préférence en nitrure épais (par exemple 100nm) est déposée, de préférence sur une très fine sous-couche d'oxyde 15 (HTO par exemple), sur la totalité du composant, recouvrant ainsi la grille 7 et ses 20 espaceurs 13 ainsi que l'isolant enterré 3 restant (figure 11), aussi bien dans la zone active 5 que dans la zone d'isolation 6. Puis, un isolant 16 (de préférence SiO2) est déposé de manière à encapsuler l'ensemble ainsi formé, après polissage mécano-chimique avec arrêt sur nitrure (figure 12). L'isolant 16 est ensuite éliminé dans la zone active 5, par exemple par 25 photolithographie et gravure avec arrêt sur nitrure (figure 14). L'isolant 16 recouvre alors la totalité de la zone d'isolation 6.
La couche d'arrêt en nitrure 14 et la fine sous-couche 15 sont ensuite éliminées dans la zone active 5 et une couche de délimitation 17 est 30 déposée sur l'ensemble, dans les zones active et d'isolation (figure 14), et vient directement en contact avec les parois latérales du canal 2a. La couche
de délimitation 17 est réalisée en un matériau ayant une sélectivité de gravure (par gravure chimique, plasma ou polissage mécano-chimique) significative par rapport au matériau constituant la couche d'arrêt 14, ces deux matériaux ayant une sélectivité de gravure significative par rapport à l'oxyde de silicium constituant l'isolant 16. Pour une couche d'arrêt 14 en nitrure de silicium, la couche de délimitation 17 est, de préférence, constituée par un matériau semi-conducteur ou conducteur, comme le silicium amorphe, le polysilicium ou le nitrure de titane (TiN). Les couches d'arrêt et de délimitation peuvent également être constituées par des nitrures de stoechiométries différentes, permettant d'obtenir un écart de vitesse d'attaque lors d'une gravure, par exemple Si3N4 SiN.
Dans le cas où la couche de délimitation 17 est en silicium amorphe, elle peut être formée par épitaxie non sélective ou dépôt LPCVD. Son épaisseur 15 est, par exemple, de l'ordre de 20nm.
Comme représenté aux figures 14 à 16, deux cuvettes 18a et 18b, délimitées par la couche de délimitation 17 ont ainsi été formées dans la zone active autour de la première grille 7. Elles délimitent les futures zones de source et 20 de drain du transistor. L'ensemble est ensuite encapsulé dans de l'oxyde de silicium 19, et la partie supérieure de la couche de délimitation en silicium 17 est éliminée par polissage mécano-chimique avec arrêt sur la couche dure de nitrure 11 située au-dessus de la première grille 7 dans la zone active, (figure 15). Un court-circuit potentiel entre la source et le drain est ainsi 25 éliminé.
Toutes les étapes de photolithographie critiques sont désormais terminées. L'ensemble est alors collé sur un second substrat 20 et retourné. Cette étape de collage et retournement est, classiquement, réalisée par dépôt d'une 30 couche d'oxyde de silicium (SiO2) sur l'ensemble, collage oxyde-oxyde sur un substrat de report 20 muni d'une couche d'oxyde. Les deux couches d'oxyde
ainsi collées constituent une couche d'isolant enterré 21 du second substrat 20 (figure 17). L'interface de collage est de préférence au moins à 350nm des couches supérieures 15 et 17. Cette distance relativement importante permet d'éviter que des imperfections de la surface collée n'affectent le transistor et que cette interface risque de se décoller lors d'une étape ultérieure.
Le premier substrat 1 est ensuite retiré. Puis,, l'isolant enterré 3 associé au premier substrat est éliminé par gravure (figures 18 et 19), en même temps que la fine couche 15 en HTO de la zone d'isolation 6. Autour de la grille 7, la partie supérieure du transistor est alors constituée par la couche d'arrêt 14 dans la zone d'isolation 6 et par la couche de délimitation 17 dans la zone active. Au niveau de la grille, celle-ci est surmontée par le canal 2a dans la zone active 5. Comme représenté sur les figures 18 et 19, une cavité de grille (22) pour la seconde grille est ainsi délimitée par la couche de délimitation (17) au-dessus de la première grille (7), c'est-à-dire au-dessus du canal 2a dans la zone active et directement au-dessus de l'isolant de grille 8 dans la zone d'isolation.
Une couche 23, constituant le second isolant de grille, est ensuite déposée au fond de la cavité de grille 22. Dans le mode de réalisation particulier de la figure 20, la couche 23 d'isolant (HfO2 par exemple) est déposée sur l'ensemble. Des espaceurs internes latéraux 24 sont ensuite formés dans la cavité de grille 22. Ces espaceurs internes 24 délimitent la longueur de la seconde grille (grille supérieure). Leur épaisseur est ajustée pour que la grille supérieure ait la même dimension que la grille inférieure, celle-ci ayant pu être mesurée avant collage et retournement.
La seconde grille ou grille supérieure est alors réalisée dans la cavité de 30 grille (22). Dans le mode de réalisation particulier illustré aux figures 21 et 22, les matériaux de grille sont constitués par une couche 25 en nitrure de titane
(TiN) déposée sous une couche 26 en polysilicium. Les matériaux de grille de la grille supérieure peuvent, pour certaines applications, être différents des matériaux de grille de la grille inférieure. Dans ce cas, l'asymétrie des grilles permet, par exemple, d'ajuster la tension de seuil du transistor.
Un polissage mécano-chimique avec arrêt sélectif sur nitrure (couche d'arrêt 14) permet alors d'isoler les grilles supérieures de transistors adjacents formés simultanément. La faible épaisseur de la couche de délimitation 17 dans la zone active par rapport à l'épaisseur de la couche d'arrêt 14 dans la zone d'isolation permet l'élimination de la couche de délimitation 17 à la partie supérieure de la zone active. Dans la zone d'isolation, la couche d'arrêt 14 a une épaisseur suffisante pour ne pas être éliminée totalement lors du polissage. Comme représenté aux figures 22 et 23, autour de la grille supérieure, la couche d'arrêt 14, amincie, recouvre alors la zone d'isolation, tandis que l'oxyde d'encapsulation 19 remplissant les cuvettes 18a et 18b affleure dans la zone active. Les parties restantes de la couche de délimitation 17 constituent une paroi de séparation verticale entre les zones active et d'isolation et encapsulent les grilles inférieure et supérieure.
La source et le drain sont ensuite réalisés dans les zones de source et de drain délimitées par les cuvettes 18a et 18b. Dans le mode de réalisation particulier illustré aux figures 24 à 27, l'oxyde 19 remplissant les cuvettes 18a et 18b délimitant les zones de source et de drain est gravé, au moins en partie (fig. 24), tandis que la zone d'isolation reste protégée par la couche d'arrêt 14 et les parois de séparation verticales constituées par la couche de délimitation 17 en silicium amorphe ou en polysilicium. La gravure doit être suffisamment profonde pour découvrir le canal 2a.
Ensuite, dans une étape de siliciuration (fig.25), les parties de la couche de 30 délimitation 17 découvertes lors de la gravure de l'oxyde de silicium 19 sont siliciurées. C'est en particulier le cas des parties en contact avec la grille
supérieure, le canal 2a et au moins une partie de la grille inférieure. Dans la mesure où la grille supérieure comporte du polysilicum apparent comme matériau de grille, (couche 26) celui-ci est siliciuré simultanément.
Des matériaux de source et de drain sont ensuite déposés sur l'ensemble. Sur la figure 25, ils sont constitués par une sous-couche 27 en nitrure de titane (TiN), sur laquelle est déposée une couche 28, plus épaisse, en tungstène (W) ou en alliage de tungstène et de silicium (WSi), dans le cas où la source et le drain sont métalliques.
Comme représenté aux figures 26 et 27, un polissage mécano-chimique avec arrêt sur nitrure (arrêt sur la couche d'arrêt 14) permet ensuite d'éliminer les matériaux de source et de drain dans la zone d'isolation (sur la couche d'arrêt 14.) et sur la grille supérieure dans la zone active, séparant ainsi la source du drain.
Les reprises de contact grille et source/drain sont ensuite réalisées de manière classique. Une photolithographie supplémentaire peut éventuellement être utilisée pour former des contacts indépendants sur les grilles inférieure et supérieure, de manière à permettre un contrôle indépendant des deux grilles.
Dans une variante de réalisation, la grille supérieure peut être métallique. Dans ce cas, la grille supérieure, la source et le drain peuvent être remplis simultanément par les mêmes matériaux. Le procédé est alors inchangé jusqu'à l'étape illustrée à la figure 20. Puis, après polissage mécano-chimique avec arrêt sur la couche d'arrêt 14, c'est-à-dire arrêt sur nitrure (fig. 28) comme sur la figure 22 et gravure partielle de l'oxyde 19 pour former des cuvettes comme sur la figure 24, le polysilicium (couche 17) est siliciuré et des couches métalliques 27 (TiN) et 28 (W ou INSi) constituant les matériaux de grille, de source et de drain sont successivement déposées sur
l'ensemble (figure 29). Un polissage mécano-chimique avec arrêt sur nitrure permet de séparer la grille, le drain et la source comme illustré sur la figure 30.
Dans une autre variante de réalisation, lors de la gravure représentée à la figure 10, l'isolant enterré 3 peut être totalement supprimé à l'exception des plots situés sous la grille 7.Le procédé de fabrication reste ensuite inchangé jusqu'à l'étape représentée à la figure 24. Cependant, la couche d'arrêt 14 est alors de préférence une couche de 10nm d'épaisseur en nitrure Si3N4 et la couche de délimitation 17 une couche de 20nm d'épaisseur en SiN. De plus, après formation des cuvettes 18a et 18b délimitant les zones de source et de drain, (figure 24) la couche de délimitation 17 en SiN est gravée sur les parois latérales découvertes des cuvettes, mettant ainsi à découvert le canal 2a. Les étapes de fabrication suivantes sont inchangées.
Dans une autre variante de réalisation, après formation des cuvettes 18a et 18b et gravure de la couche de délimitation 17 dans les parties découvertes, la source et le drain peuvent être réalisés par épitaxie de silicium à partir du canal 2a.
Dans tous les cas, la première grille (7), formée sur un substrat de type semiconducteur sur isolant, est surmontée par une couche dure (11), destinée à servir de masque de gravure pour délimiter le canal (2a) et un plot (3b) qui délimite un espace utilisé, ultérieurement, pour former une cavité de grille (22). Après retournement et collage de l'ensemble sur un second substrat (20), la seconde grille est formée dans la cavité de grille (22). Les zones de drain et de source sont délimitées avant retournement et collage par une couche de délimitation (17), de préférence en silicium amorphe ou en polysilicium.30

Claims (12)

Revendications
1. Procédé de fabrication d'un transistor à effet de champ, de structure planaire, à double grilles auto-alignées de part et d'autre d'un canal, caractérisé en ce qu'il comporte la formation de la première grille (7), sur un premier substrat, de type semiconducteur sur isolant, le dépôt, sur la première grille, d'une couche dure (11), destinée à servir de masque de gravure pour délimiter le canal (2a) et un plot (3b) qui délimite un espace utilisé, ultérieurement, pour former une cavité de grille (22), le retournement et collage de l'ensemble sur un second substrat (20) et la formation de la seconde grille dans la cavité de grille (22).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comporte successivement - la formation, sur le premier substrat (1) comportant une couche d'isolant enterré (3), d'une première couche en matériau semiconducteur (2), dans laquelle sera formé le canal (2a), - la subdivision en une zone d'isolation (6) et une zone active (5) par délimitation latérale de la zone active (5) dans la première couche en matériau semiconducteur (2), - la réalisation, sur une partie de chacune desdites zones, d'un empilement de grille destiné à former la première grille (7) et comportant, à sa partie supérieure, au moins ladite couche dure (11), - la formation de premiers espaceurs latéraux (13), en matériau isolant, autour de l'empilement de grille, - la gravure de la première couche en matériau semiconducteur (2) et, au moins en partie, de la couche d'isolant enterré (3), avec utilisation de la couche dure (11) de l'empilement de grille et des premiers espaceurs (13) comme masque de gravure, - le recouvrement de toute la zone d'isolation par un isolant (16), 15 - la délimitation de zones (18a, 18b) de source et de drain par dépôt d'une couche de délimitation (17), - le collage de l'ensemble sur un second substrat (20) et son retournement, - l'élimination du premier substrat (1) et de la première couche d'isolant enterré (3), de manière à former, pour la seconde grille, ladite cavité de grille (22) délimitée par la couche de délimitation (17) au-dessus de la première grille (7), - le dépôt d'une couche d'isolant de grille (23) au fond de la cavité de grille (22), - la réalisation d'espaceurs internes latéraux (24) dans la cavité de grille (22), - la réalisation de la seconde grille dans la cavité de grille (22) et - la réalisation de la source et du drain dans les zones de source et de drain.
3. Procédé selon la revendication 2, caractérisé en ce qu'il comporte le 15 dépôt d'une couche d'arrêt (14) avant recouvrement de toute la zone d'isolation (6) par l'isolant (16).
4. Procédé selon la revendication 3, caractérisé en ce que la couche d'arrêt (14) est en nitrure. 20
5. Procédé selon l'une des revendications 3 et 4, caractérisé en ce que ledit recouvrement de la couche d'isolation comporte l'encapsulation de l'ensemble par une couche isolante (16), et une gravure sélective de ladite couche isolante (16) dans la zone active (5) avec arrêt sur la couche d'arrêt 25 (14).
6. Procédé selon l'une quelconque des revendications 3 à 5, caractérisé en ce que la réalisation de la seconde grille comporte : - le remplissage de la cavité de grille (22) par au moins un matériau de grille 30 (25, 26), -un polissage mécano-chimique avec arrêt sélectif sur la couche d'arrêt (14), de manière à éliminer la couche de délimitation (17) sur la zone active (5) et à conserver au moins partiellement la couche d'arrêt dans la zone d'isolation (6).
7. Procédé selon l'une quelconque des revendications 2 à 6, caractérisé en ce que la couche de délimitation (17) est en silicium amorphe ou en polysilicium. 10
8. Procédé selon l'une quelconque des revendications 2 à 6, caractérisé en ce que, la totalité de la couche d'isolant enterré (3) étant éliminée lors de l'utilisation de la couche dure (11) de l'empilement de grille et des premiers espaceurs (13) comme masque de gravure, la couche de délimitation (17) est en nitrure de silicium SiN. 15
9. Procédé selon l'une quelconque des revendications 2 à 8, caractérisé en ce que les zones (18a, 18b) de source et de drain étant remplies par un isolant d'encapsulation (19) avant le retournement et collage, la réalisation ultérieure de la source et du drain comporte : 20 - la gravure d'au moins une partie de l'isolant d'encapsulation (19), - le dépôt de matériaux (27, 28) de source et de drain et - un polissage mécanico-chimique de manière à séparer la source et le drain.
10. Procédé selon l'une quelconque des revendications 2 à 8, caractérisé en 25 ce que la source et le drain sont formés par épitaxie à partir du canal (2a).
11. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la réalisation de la seconde grille et de la source et du drain comportent : 30 - le remplissage simultané de la cavité de grille (22) et des zones (18a, 18b) de source et de drain par un matériau métallique et5-un polissage mécano-chimique de manière à séparer la seconde grille, la source et le drain.
12. Procédé selon l'une quelconque des revendications 2 à 11, caractérisé en 5 ce que la réalisation de la source et du drain comporte une étape de siliciuration.
FR0602682A 2006-03-28 2006-03-28 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees Expired - Fee Related FR2899381B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0602682A FR2899381B1 (fr) 2006-03-28 2006-03-28 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
EP07731203A EP1999786A2 (fr) 2006-03-28 2007-03-26 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
PCT/FR2007/000520 WO2007110507A2 (fr) 2006-03-28 2007-03-26 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
US12/224,624 US7709332B2 (en) 2006-03-28 2007-03-26 Process for fabricating a field-effect transistor with self-aligned gates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0602682A FR2899381B1 (fr) 2006-03-28 2006-03-28 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees

Publications (2)

Publication Number Publication Date
FR2899381A1 true FR2899381A1 (fr) 2007-10-05
FR2899381B1 FR2899381B1 (fr) 2008-07-18

Family

ID=36940482

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0602682A Expired - Fee Related FR2899381B1 (fr) 2006-03-28 2006-03-28 Procede de realisation d'un transistor a effet de champ a grilles auto-alignees

Country Status (4)

Country Link
US (1) US7709332B2 (fr)
EP (1) EP1999786A2 (fr)
FR (1) FR2899381B1 (fr)
WO (1) WO2007110507A2 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838367B2 (en) * 2004-12-28 2010-11-23 Nxp B.V. Method for the manufacture of a semiconductor device and a semiconductor device obtained through it
FR2931294B1 (fr) * 2008-05-13 2010-09-03 Commissariat Energie Atomique Procede de realisation d'un transistor a source et drain metalliques
US9111783B2 (en) * 2012-04-13 2015-08-18 Renesas Electronics Corporation Semiconductor devices with self-aligned source drain contacts and methods for making the same
US9219129B2 (en) 2012-05-10 2015-12-22 International Business Machines Corporation Inverted thin channel mosfet with self-aligned expanded source/drain
US8921178B2 (en) * 2012-05-16 2014-12-30 Renesas Electronics Corporation Semiconductor devices with self-aligned source drain contacts and methods for making the same
US9524902B2 (en) * 2013-12-12 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit with conductive line having line-ends
US9515181B2 (en) * 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
FR3030878B1 (fr) * 2014-12-17 2016-12-30 Commissariat Energie Atomique Procede de realisation d'un dispositif a effet de champ ameliore.
US9786546B1 (en) * 2016-04-06 2017-10-10 International Business Machines Corporation Bulk to silicon on insulator device
US20230147329A1 (en) * 2021-11-08 2023-05-11 International Business Machines Corporation Single Process Double Gate and Variable Threshold Voltage MOSFET

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160574A1 (en) * 2001-04-27 2002-10-31 Zahurak John K. Method of forming a dual-gated semiconductor-on-insulator device
WO2003103035A1 (fr) * 2002-05-28 2003-12-11 Infineon Technologies Ag Procede pour produire un transistor a double grille
US20060022275A1 (en) * 2004-07-08 2006-02-02 Infineon Technologies Ag Planar dual-gate transistor and method for fabricating a planar dual-gate transistor
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof
US20060027881A1 (en) * 2004-07-08 2006-02-09 Infineon Technologies Ag Process for producing a layer arrangement, and layer arrangement for use as a dual-gate field-effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6582861B2 (en) * 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
FR2829294B1 (fr) * 2001-09-03 2004-10-15 Commissariat Energie Atomique Transistor a effet de champ a grilles auto-alignees horizontales et procede de fabrication d'un tel transistor
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160574A1 (en) * 2001-04-27 2002-10-31 Zahurak John K. Method of forming a dual-gated semiconductor-on-insulator device
WO2003103035A1 (fr) * 2002-05-28 2003-12-11 Infineon Technologies Ag Procede pour produire un transistor a double grille
US20060022275A1 (en) * 2004-07-08 2006-02-02 Infineon Technologies Ag Planar dual-gate transistor and method for fabricating a planar dual-gate transistor
US20060027881A1 (en) * 2004-07-08 2006-02-09 Infineon Technologies Ag Process for producing a layer arrangement, and layer arrangement for use as a dual-gate field-effect transistor
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof

Also Published As

Publication number Publication date
FR2899381B1 (fr) 2008-07-18
WO2007110507A3 (fr) 2007-11-29
US20090011562A1 (en) 2009-01-08
WO2007110507A2 (fr) 2007-10-04
EP1999786A2 (fr) 2008-12-10
US7709332B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
FR2899381A1 (fr) Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
EP1869712B1 (fr) Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR3060839A1 (fr) Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
EP2763177A1 (fr) Procédé de fabrication d'un transistor MOS à espaceurs d'air
FR3046290B1 (fr) Methode de realisation d'espaceurs a faible permittivite
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP1788635B1 (fr) Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
EP3503175A1 (fr) Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
FR2858717A1 (fr) Procede de fabrication d'une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule
FR2799307A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
WO2007017613A1 (fr) Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur
EP3944322B1 (fr) Procédé de fabrication d'un dispositif microélectronique
FR2807208A1 (fr) Dispositif semi-conducteur de memoire non volatile et procede de fabrication correspondant
EP3035386B1 (fr) Procédé de réalisation d'un dispositif à effet de champ amélioré
EP1968106B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grilles auto-alignées
EP1746643B1 (fr) Procédé de réalisation d'un transistor MOS.
FR3055469A1 (fr) Transistor a effet de champ a grille entourante
EP3086374B1 (fr) Procédé de réalisation d'un dispositif à effet de champ amélioré

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

ST Notification of lapse

Effective date: 20191106