FR2776126A1 - Procede de formation d'une isolation par tranchee depourvue de partie vide - Google Patents

Procede de formation d'une isolation par tranchee depourvue de partie vide Download PDF

Info

Publication number
FR2776126A1
FR2776126A1 FR9900811A FR9900811A FR2776126A1 FR 2776126 A1 FR2776126 A1 FR 2776126A1 FR 9900811 A FR9900811 A FR 9900811A FR 9900811 A FR9900811 A FR 9900811A FR 2776126 A1 FR2776126 A1 FR 2776126A1
Authority
FR
France
Prior art keywords
trench
layer
substrate
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9900811A
Other languages
English (en)
Inventor
Ki Hong Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2776126A1 publication Critical patent/FR2776126A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

L'invention propose un procédé de formation d'une isolation par tranchée dans un substrat semiconducteur. Il comprend les opérations suivantes : former sur le substrat (30) un masque de formation de tranchée (38), qui est constitué d'une première couche de matière (34) et d'une deuxième couche de matière (36) dont les vitesses de gravure sont différentes; graver le substrat en utilisant le masque de formation de tranchée afin de former une tranchée; graver en milieu liquide la première couche de matière pour retirer les deux parois latérales de celle-ci et donner au masque un profil sous-cavé; et déposer une couche isolante (44a) sur le substrat afin de remplir jusqu'au masque de formation de tranchée. La vitesse de dépôt de la couche isolante de remplissage de tranchée est plus lente au niveau des parois latérales de la première couche de matière qu'à l'intérieur de la tranchée.

Description

I La présente invention concerne un procédé de formation d'une tranchée
d'isolation dans un substrat semiconducteur, qui vise à former des motifs d'isolation exempts de parties vides à l'intérieur du substrat et à empêcher qu'un creux ne soit produit au niveau des bords latéraux de la tranchée lors d'opérations de gravure ultérieures. Dans la fabrication de tranchées d'isolation, un problème connu est celui des vides provoqués par le remplissage de la tranchée par le matériau isolant sur le substrat de silicium. Une forme d'isolation par tranchées est décrite dans le brevet des Etats-Unis d'Amérique n 4 256 514 délivré à H.B. Pogge. Ce document décrit un moyen de former une isolation, dans lequel on utilise un procédé de dépôt chimique en phase vapeur, ou analogue, pour faire déposer un
matériau isolant, comme par exemple du dioxyde de silicium ou du silicium poly-
cristallin, dans le motif de tranchées. De tels systèmes font intervenir une réaction en phase gazeuse homogène o le dioxyde de silicium, le silicium polycristallin ou autre se forment dans le gaz à partir des espèces réactives qui y sont présentes et se déposent sur les surfaces et dans le motif de tranchées. Le problème qui se pose avec ce procédé de dépôt est qu'il existe une tendance à la formation de parties vides à l'intérieur des motifs de tranchées, notamment là o des tranchées se croisent. En outre, un dépôt de réemplissage peut produire une matière entassée de manière structurellement déficiente ou de manière approximative, ce qui peut ne pas constituer les meilleures structures d'isolation dans des circuits intégrés. La présence de vides et cette structure approximative ont tendance à renforcer la formation de défauts dans les zones de silicium qui devront ultérieurement servir de
régions de dispositifs actifs ou passifs.
Les figures lA à ID montrent les étapes de traitement d'un procédé classique de formation d'une isolation par tranchée. Comme on peut le voir sur la figure 1A, une couche d'oxyde 12, une couche de nitrure de silicium 14 et une
couche d'oxyde 16 sont séquentiellement formées sur un substrat de silicium 10.
On effectue une opération photolithographique pour former un motif d'agent photosensible de réserve, dit photorésist, sur la couche d'oxyde 16, après quoi on
applique une opération de gravure en utilisant comme masque la couche de photo-
résist formant un motif Il s'ensuit qu'il est formé un masque 18 de formation de tranchée. On applique un processus de gravure ionique réactive (RIE) bien connu en utilisant le masque 18 de formation de tranchée pour retirer une partie de la couche d'oxyde 12 et ainsi exposer une partie du substrat 10. On poursuit l'application du processus RIE pour former une tranchée 20. Après la formation de la tranchée 20, on applique un processus d'oxydation thermique pour former une
couche d'oxyde thermique 22 sur l'intérieur de la tranchée 20.
Ensuite, comme représenté sur la figure lB, on dépose un matériau isolant 24 par un processus de dépôt chimique en phase vapeur (CVD), comme décrit dans le brevet des Etats-Unis d'Amérique n 4 256 514 ci- dessus mentionné. Lors du dépôt du matériau isolant 24, celui-ci s'effectue plus rapidement au niveau des deux parois latérales (indiquées par le symbole A désignant un cercle en trait interrompu sur la figure lB) du masque de formation de tranchée 18 qu'à l'intérieur (symbole "B" désignant un cercle en trait interrompu sur la figure lB) de la tranchée 20. Le matériau isolant 24 ainsi formé est donc plus épais au niveau des deux parois latérales du masque 18 de formation de tranchée qu'à l'intérieur de la tranchée 20. De ce fait, un vide 26 est produit, qui est dû à la différence des
vitesses de dépôt du matériau isolant 24, comme représenté sur la figure 1C.
Enfin, on applique un processus de "planarisation" tel qu'un polissage chimico-mécanique (CMP) jusqu'à ce que la surface du substrat soit exposée, si bien qu'il est formé d'une couche d'isolation 24 remplissant la tranchée. Comme on peut le voir sur la figure 1D, le vide 26 a été formé normalement au niveau de la partie centrale de la couche d'isolation 24 remplissant la tranchée. Ceci est dû au fait que l'entrée de la tranchée 20 a été bouchée par le matériau isolant avant que sa partie intérieure n'ait été complètement remplie par le matériau isolant 24. Si, au cours d'opérations ultérieures, le vide 26 se remplit d'un matériau conducteur, ceci pose un sérieux problème en ce qu'un court- circuit entre dispositifs de circuits peut se produire. De plus, un creux, ou une rainure, (symbole "C" désignant un cercle en trait interrompu sur la figure 1D) se forme au niveau de l'interface entre les régions actives et de champ lors d'opérations ultérieures de gravure (ou de
nettoyage), ce qui donne une structure approximative à l'isolation par tranchée.
Ceci s'appelle le "phénomène d'abaissement" ("dipping"). Cet abaissement se produit fréquemment, notamment au niveau des bords de la tranchée. La présence de vides et cette structure approximative ont tendance à renforcer la formation de défauts dans des zones de silicium qui feront ultérieurement fonction de régions
actives ou de champ, comme on l'a déjà dit.
C'est donc un but de l'invention de produire un procédé de formation
d'une tranchée isolante à l'intérieur de laquelle aucun vide n'est formé.
Un autre but de l'invention est de produire un procédé de formation d'une tranchée isolante dans laquelle il ne se forme pas de creux (c'est- à-dire de rainure) au niveau des bords latéraux supérieurs de la tranchée au cours d'une
opération de gravure ultérieure.
Un autre but de l'invention est de produire un procédé de formation d'une tranchée isolante dans laquelle il ne se forme pas de creux sur la surface supérieure de la tranchée au cours d'une opération de nettoyage ultérieure. Selon un aspect de l'invention, il est proposé un procédé de formation d'une isolation par tranchée dans un substrat semiconducteur. Selon ce procédé, on forme sur le substrat un masque de formation de tranchée, le masque de formation de tranchée étant composé d'une première et d'une deuxième couche de matière ayant des vitesses de gravure mutuellement différentes. On grave le substrat en utilisant le masque de formation de tranchée pour former une tranchée, puis on grave en milieu liquide la première couche de matière afin de retirer les deux parois latérales de la première couche de matière et de former ainsi un profil sous-cavé, ou attaqué latéralement, du masque de formation de tranchée. Enfin, on dépose sur le substrat une couche d'isolation de remplissage de tranchée qui remplit le masque de formation de tranchée, o la vitesse de dépôt de la couche d'isolation de remplissage de tranchée est inférieure, au niveau des parois latérales de la première
couche de matière, à celle prévalant à l'intérieur de la tranchée.
Selon un autre aspect de l'invention, il est proposé un procédé de formation d'une isolation par tranchée dans un substrat semiconducteur, qui comprend la formation successive d'une couche de nitrure de silicium et d'une première couche d'oxyde sur le substrat. On grave sélectivement la couche de nitrure de silicium et la première couche d'oxyde afin d'exposer une partie du substrat. On grave le substrat en utilisant, comme masque de formation de tranchée, la couche de nitrure de silicium formant un motif, afin de former une tranchée. On grave en milieu liquide la première couche d'oxyde afin de retirer les parois latérales de la première couche d'oxyde et d'exposer une partie du substrat au voisinage des bords de la tranchée. On forme une deuxième couche d'oxyde sur la partie exposée du substrat ainsi qu'à l'intérieur de la tranchée, et on forme une couche d'isolation sur le substrat, remplissant la tranchée. Enfin, on soumet le substrat à une "planarisation", jusqu'à ce que la surface supérieure du substrat soit exposée. Selon un autre aspect de l'invention, il est proposé un procédé de formation d'une isolation par tranchée dans un substrat semiconducteur, qui comprend la formation d'un motif de photorésist sur le substrat visant à définir des régions actives et de champ du substrat. On oxyde la région de champ du substrat afin de former une couche d'oxyde. On forme une couche d'écartement, qui présente une certaine sélectivité de gravure par rapport au substrat, laquelle couche d'écartement se forme sur les deux parois latérales de la couche de photorésist. On grave sélectivement la couche d'oxyde et le substrat en utilisant comme masque de formation de tranchée un motif de la couche de photorésist et de la couche d'écartement, une partie de la couche d'oxyde restant au voisinage des bords de la tranchée. On forme une couche d'isolation sur le substrat, qui remplit la tranchée, et on soumet la couche d'isolation à une "planarisation", jusqu'à ce que la surface
supérieure du substrat soit exposée.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - les figures 1A à 1D sont des schémas qui montrent les étapes de traitement d'un procédé de formation d'une tranchée d'isolation selon la technique antérieure; - les figures 2A à 2D sont des schémas qui montrent les opérations de traitement d'un procédé de formation d'une tranchée d'isolation selon un premier mode de réalisation de l'invention; - les figures 3A à 3F sont des schémas qui montrent les opérations de traitement d'un procédé de formation d'une tranchée d'isolation selon un deuxième mode de réalisation de l'invention; et - les figures 4A à 4D sont des schémas qui montrent les opérations de traitement d'un procédé de formation d'une tranchée d'isolation selon un troisième
mode de réalisation de l'invention.
Mode de réalisation I Les figures 2A à 2D montrent les étapes de traitement d'un procédé nouveau de formation d'une tranchée d'isolation selon un premier mode de
réalisation de l'invention.
On se reporte maintenant à la figure 2A. Elle montre une partie d'un substrat de silicium (ou couche épitaxiale) 30 possédant une couche d'oxyde tampon 32 d'une épaisseur d'environ 10 à 30 nm (100 à 300 ) et un masque actif 38 servant de masque de formation de tranchée. Les régions actives et de champ du substrat 30 sont définies par le masque actif 38. La couche d'oxyde tampon 32 est formée par oxydation thermique à une température d'environ 900 à 1 300 C. Le
masque 38 est composé de deux couches ayant des vitesses de gravure mutuelle-
ment différentes, dont l'une est une première couche de matière 34 d'une épaisseur d'environ 50 à 200 nm (500 à 2 000 A), faite par exemple de nitrure de silicium, et l'autre est une deuxième couche de matière 36, faite par exemple d'oxyde formé par dépôt chimique en phase vapeur (CVD). La couche de nitrure de silicium 34 a été formée par CVD ou PVD (dépôt physique en phase vapeur) et est utilisée comme élément d'arrêt de gravure au cours de la planarisation ultérieure de la matière isolante de remplissage de la tranchée, la couche d'oxyde 36 formée par CVD pouvant être une couche d'oxyde haute température (couche HTO) formée par un processus CVD et utilisée comme couche de motif permettant d'obtenir un profil voulu pour la tranchée au cours d'une opération de gravure de tranchée. De plus, la couche d'oxyde tampon 32 a été prévue pour faire tampon de dilatation entre le substrat de silicium 30 et la couche de nitrure de silicium 34 (elle possède un coefficient de dilatation intermédiaire). Le motif du masque actif 38 peut être formé par un processus de gravure ionique réactive (RIE) utilisant un masque de photorésist (non représenté) qui a été formé par un processus photolithographique
bien connu dans la technique.
Après la formation du masque actif 38, on effectue une opération de gravure de tranchée, par exemple un processus RIE utilisant un plasma, à l'aide du
masque 38 formant un motif, de sorte qu'il est formé une tranchée 40 correspon-
dant à la région de champ. On effectue ensuite une opération d'oxydation thermique pour former une couche d'oxyde thermique 42 sur l'intérieur de la tranchée 40. La couche d'oxyde thermique 42 a été prévue pour stabiliser la surface
du substrat.
On se reporte à la figure 2B. On effectue un processus de gravure en milieu liquide afin de graver sélectivement les deux parois latérales de la couche de nitrure de silicium 34, de sorte que le masque actif 38 présente un profil sous-cavé (attaqué latéralement), ainsi qu'on peut le voir sur cette figure. On applique le processus de gravure en milieu liquide dans des conditions telles que la vitesse de gravure de la couche de nitrure de silicium 34 relativement à celle de la couche d'oxyde 36 formée par CVD se trouve dans l'intervalle de 42:1 à 45:1, la vitesse de gravure de la couche de nitrure de silicium 34 étant ajustée de manière à graver une épaisseur de 4 nm (40 A) par minute, lorsqu'on utilise une solution d'acide phosphorique comme agent de gravure. Une autre possibilité consiste à utiliser, au
titre de l'agent de gravure, une solution d'acide fiuorhydrique (HF).
Ensuite, on dépose sur le substrat un matériau isolant 44, comme représenté sur la figure 2B, au moyen d'un processus CVD, de façon à remplir l'intérieur de la tranchée 40. Lorsque le matériau isolant 44 remplit la tranchée 40, le matériau isolant se dépose au niveau des deux parois latérales du masque actif 38 à une vitesse inférieure à celle prévalant à l'intérieur de la tranchée 40. Ceci est dû au fait que le matériau isolant 44 doit aller jusqu'à la partie sous-cavée du masque actif 38, c'est-à-dire la partie évidée de la couche de nitrure de silicium 34,
pendant le dépôt.
Comme décrit juste ci-dessus, une particularité primordiale de ce mode de réalisation est que, du fait du profil sous-cavé du masque actif 38, le matériau isolant se dépose plus lentement au niveau de l'entrée de la tranchée qu'à l'intérieur de celle-ci. Ainsi, le matériau isolant peut remplir entièrement l'intérieur de la
tranchée 40 avant que celle-ci ne soit obturée par le matériau isolant.
Comme représenté sur les figures 2C et 2D, le dépôt du matériau isolant se poursuit dans les conditions fixées par l'existence de la structure de profil sous-cavé du masque actif 38, et, par conséquent, le matériau isolant 44a (figure 2D) remplit complètement la tranchée 40. Il faut également porter attention au fait que le matériau isolant 44a vienne couvrir même une partie de la région active du substrat. Pour cette raison, il ne se forme pas de creux sur la surface supérieure de la tranchée 40 même si on effectue ensuite des opérations de nettoyage (ou de gravure). Enfin, on effectue une opération de planarisation en utilisant un procédé de polissage chimico-mécanique (CMP), jusqu'à ce que la surface de la couche de nitrure de silicium 34 faisant fonction de l'élément d'arrêt de gravure soit exposée, après quoi on retire la couche de nitrure de silicium 34 et la couche d'oxyde 36 formée par CVD, si bien qu'il se forme une isolation par tranchée
dépourvue de partie vide.
On note ici que l'autre particularité primordiale de ce mode de réalisation est qu'une étape différente est produite entre l'isolation par tranchée et le substrat, c'est-à-dire que l'isolation par tranchée dépourvue de partie vide est formée plus haut que le substrat. Pour cette raison, même si on effectue ensuite des opérations de gravure avant la formation d'une ligne conductrice, par exemple une ligne de mot, aucun creux ne se forme sur l'isolation par tranchée dépourvue de
partie vide.
Selon le mode de réalisation ci-dessus décrit de l'invention, lorsqu'on effectue le dépôt de la matière d'isolation par tranchée en utilisant un masque de formation de tranchée, le matériau isolant se dépose plus lentement au niveau des deux parois latérales du masque de formation de tranchée qu'à l'intérieur de la
tranchée. On peut donc former une isolation par tranchée dépourvue de partie vide.
De plus, puisque l'isolation par tranchée dépourvue de partie vide est formée plus haut que le substrat, il ne se forme pas de creux sur l'isolation par tranchée dépourvue de partie vide, même si l'on effectue ensuite des opérations de
nettoyage (ou de gravure) avant la formation d'une couche conductrice.
Mode de réalisation 2 Les figure 3A à 3F montrent les étapes de traitement d'un procédé nouveau de formation d'une tranchée d'isolation selon un deuxième mode de
réalisation de l'invention.
On se reporte à la figure 3A, qui montre une partie d'un substrat de silicium (ou couche épitaxiale) ayant la même structure que le substrat de silicium de la figure 2A, à l'exception du fait qu'aucune couche d'oxyde CVD, telle que HTO, n'est formée sur une couche de nitrure de silicium, de sorte qu'on désignera des parties identiques par les mêmes numéros de référence afin d'éviter de répéter
la description. D'un point de vue plus détaillé, on dispose une unique couche 34 de
nitrure de silicium sur une couche d'oxyde tampon 32 afin de constituer un masque de formation de tranchée faisant fonction de masque actif On forme ce masque de formation de tranchée en appliquant à la couche de nitrure de silicium 34 un tracé de motif visant à définir des régions actives et de champ. La couche d'oxyde tampon 32 a été prévue pour faire tampon de dilatation entre le substrat de silicium et la couche de nitrure de silicium 34 (du fait de son coefficient de dilatation intermédiaire). On peut former le motif du masque de formation de tranchée 34 par un processus RIE, comme dans le premier mode de réalisation. Après que le masque de formation de tranchée 34 a été formé, on poursuit l'exécution, à l'aide du masque 34, d'une opération de gravure de tranchée, par exemple un processus RIE utilisant un plasma, si bien qu'il est formé une tranchée 40 correspondant à la
région de champ.
Les figures 3B et 3C montrent les étapes de traitement les plus importantes du deuxième mode de réalisation. Comme représenté sur la figure 3B, on effectue un traitement de gravure anisotrope (ou un traitement de gravure en milieu liquide) en utilisant une solution de HF comme agent de gravure afin de retirer sélectivement une partie de la couche d'oxyde tampon 32 au voisinage des
bords de la tranchée 40. La surface supérieure du substrat 30 est alors partielle-
ment exposée par le processus de gravure en milieu liquide. Ensuite, on peut voir, comme représenté sur la figure 3B, que le masque de formation de tranchée 34 associé à la couche d'oxyde tampon 32 possède un profil sous-cavé, c'est-à-dire
attaqué latéralement.
Ensuite, comme représenté sur la figure 3C, on effectue une opération d'oxydation thermique afin de former une couche d'oxyde thermique 42a sur la partie exposée de la surface supérieure du substrat 30, ainsi que sur l'intérieur de la tranchée 40. Alors, la couche d'oxyde thermique 42a présente une forme arrondie au niveau des bords supérieurs de la tranchée 40, comme indiqué par un cercle en trait interrompu montrant une partie agrandie sur la figure 3C. La couche d'oxyde thermique 42a a été prévue pour stabiliser la surface du substrat et empêcher qu'un creux ne se produise au niveau des bords de la tranchée. On note ici qu'il faut porter attention au fait que les surfaces latérales du substrat de silicium 30 se trouvant au voisinage des bords de la tranchée 40 ne sont pas exposées du fait de la couche d'oxyde thermique 42a les recouvrant. Si l'on effectuait le dépôt d'un matériau isolant alors que les surfaces latérales du substrat sont exposées, il se produirait un phénomène d'abaissement ("dipping") au niveau des bords de la
tranchée lors d'opérations de gravure ultérieures.
Comme représenté sur la figure 3D, on fait déposer un matériau isolant 44 sur le substrat en utilisant un procédé CVD, ce qui remplit l'intérieur de la
tranchée 40.
Comme représenté sur les figures 3E et 3F, on applique une opération
de planarisation au matériau isolant en utilisant un processus de polissage chimico-
mécanique (CMP) jusqu'à ce que la surface de la couche de nitrure de sililcium 34 faisant fonction de l'élément d'arrêt de gravure soit exposée, puis on retire la couche de nitrure de silicium 34 par un procédé de gravure en milieu liquide ou à sec afin de former une couche d'isolation de remplissage de tranchée. Par le traitement de gravure en milieu liquide ou à sec, on retire, comme représenté sur la figure 3E, une partie de la couche 44 d'isolation de remplissage de tranchée en plus
de la couche de nitrure de silicium 34.
Ensuite, on applique également un traitement de gravure en milieu liquide ou à sec jusqu'à ce que la surface du substrat soit exposée, si bien qu'on retire la couche d'oxyde tampon 32, une partie de la couche d'oxyde thermique 42a et une partie du matériau isolant 44. Alors, la couche 44a d'isolation de remplissage de tranchée est complètement formée, comme représenté sur la figure 3F. Puisque la couche d'oxyde thermique 42a est faite du même constituant que le matériau
isolant 32, la couche d'oxyde thermique 42a n'apparaît pas sur la figure 3F.
Selon le deuxième mode de réalisation décrit ci-dessus, puisque les surfaces latérales du substrat se trouvant au voisinage des bords de la tranchée ne sont pas exposées du fait d'une couche d'oxyde thermique recouvrant lesdites surfaces latérales, aucun phénomène d'abaissement ("dipping") se produit au niveau des bords de la tranchée pendant des opérations de gravure ultérieure. Ainsi, l'épaisseur d'une couche d'oxyde de grille devant être formée sur la région active du
substrat peut être conservée de façon constante, de sorte qu'on réduit considéra-
blement la tension de maintien de la couche d'oxyde de grille.
Mode de réalisation 3 Les figures 4A à 4D montrent les opérations de traitement d'un procédé nouveau de formation d'une tranchée isolante selon un troisième mode de
réalisation de l'invention.
On se reporte à la figure 4A, qui montre une partie d'un substrat de
silicium (ou couche épitaxiale) 50 sur laquelle se trouve une couche 52 de photo-
résist formée suivant un certain tracé de motif et une couche d'oxyde 54. On forme la couche d'oxyde 54 par oxydation thermique jusqu'à une épaisseur d'environ 10 à nm (100 à 500 A). Pendant l'oxydation thermique, l'oxyde pénètre dans l'interface existant entre le substrat et la couche de photorésist, si bien qu'il est produit une forme de bec d'oiseau, comme on peut le voir sur la figure 4A. Comme représenté sur la figure 4B, on dépose une couche isolante, par exemple un HTO ou un nitrure présentant une certaine sélectivité de gravure par rapport au substrat et on effectue une contre-gravure afin de former un élément d'écartement 56 sur les deux parois latérales de la couche de photorésist 52. L'élément d'écartement 56
présente une certaine sélectivité de gravure par rapport au substrat 50.
Comme représenté sur la figure 4C, on effectue un traitement de gravure anisotrope, comme par exemple RIE, en utilisant un motif de la couche de photorésist et de la couche d'élément d'écartement comme masque de formation de tranchée afin de retirer une partie de la couche d'oxyde 54 et, ainsi, exposer le substrat. Des régions actives et de champ du substrat 50 sont définies par le masque de formation de tranchée. On poursuit l'exécution de la RIE utilisant le masque de formation de tranchée afin de former une tranchée 58, puis on fait déposer, pour remplir la tranchée 58, un matériau isolant 60, comme par exemple
du verre de silicate non dopé (USG) ou un oxyde TEOS (tétraéthylorthosilicate).
Enfin, comme représenté sur la figure 4D, on effectue une planarisation au moyen d'un traitement CMP, jusqu'à ce que la surface supérieure du substrat 50 soit exposée. On note ici qu'il faut porter attention au fait que l'oxyde thermique 54 reste au niveau de l'interface existant entre les régions actives et de champ. Ainsi, on peut résoudre le problème du phénomène d'abaissement ("dipping") provoque
par des opérations ultérieures de nettoyage, du fait de l'oxyde 54 restant.
Selon le troisième mode de réalisation ci-dessus décrit, puisqu'une couche d'oxyde reste au voisinage des bords de la tranchée, le phénomène d'abaissement ("dipping") n'est pas produit, même si l'on effectue ultérieurement
des opérations de nettoyage (ou de gravure).
Ainsi, puisque le masque de formation de tranchée comporte un élément d'écartement sur ses deux parois latérales, la tranchée peut avoir un profil selon lequel sa largeur est plus petite au fond qu'au sommet. Par conséquent, on
peut former une isolation par tranchée dépourvue de partie vide.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des
procédés dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. 1l

Claims (9)

REVENDICATIONS
1. Procédé de formation d'une isolation par tranchée dans un substrat semiconducteur, caractérisé en ce qu'il comprend les opérations suivantes: former un masque de formation de tranchée (38) sur le substrat semiconducteur (30), ledit masque de formation de tranchée étant composé d'une première couche de matériau (34) et d'une deuxième couche de matériau (36) ayant des vitesses de gravure mutuellement différentes; graver le substrat en utilisant le masque de formation de tranchée pour former une tranchée (40); graver en milieu liquide la première couche de matière afin de retirer les deux parois latérales de la première couche de matière et ainsi former un profil sous-cavé, ou attaqué latéralement, du masque de formation de tranchée; et déposer une couche (44, 44a) isolante de remplissage de tranchée sur le substrat afin de remplir le masque de formation de tranchée, o la vitesse de dépôt de la couche isolante de remplissage de tranchée est plus petite au niveau des parois latérales de la première couche de matière qu'à
l'intérieur de la tranchée.
2. Procédé selon la revendication 1, caractérisé en ce que ladite première couche de matière (34) est faite de nitrure de silicium et la deuxième couche de matière (36) est faite d'oxyde formé par dépôt chimique en phase vapeur, ou CVD,
3. Procédé selon la revendication 1, caractérisé en ce que ladite vitesse de gravure de la première couche de matière est, avec celle de la deuxième couche
de matière, dans l'intervalle de rapports d'environ 40:1 à 45:1.
4. Procédé de formation d'une isolation par tranchée dans un substrat semiconducteur, caractérisé en ce qu'il comprend les opérations suivantes: former séquentiellement une couche de nitrure de silicium (34) et une première couche d'oxyde (32) sur le substrat (30); appliquer un tracé de motif à la couche de nitrure de silicium et à la première couche d'oxyde afin d'exposer une partie du substrat; graver le substrat en utilisant la couche de nitrure de silicium ayant subi le tracé de motif comme masque de formation de tranchée (34) afin de former une tranchée (40); graver en milieu liquide la première couche d'oxyde (32) afin de retirer les parois latérales de la première couche d'oxyde et d'exposer une partie du substrat au voisinage des bords de la tranchée; former une deuxième couche d'oxyde (42) sur la partie exposée du substrat ainsi qu'à l'intérieur de la tranchée; former une couche isolante (44) sur le substrat afin de remplir la tranchée; et appliquer une opération de planarisation au substrat jusqu'à ce que la
surface supérieure du substrat soit exposée.
5. Procédé selon la revendication 4, caractérisé en ce que la deuxième couche d'oxyde (42) présente une forme arrondie au niveau des bords de la
tranchée (40).
6. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre l'opération consistant à former une couche d'oxyde haute température, ou
HTO, sur la couche de nitrure de silicium (34).
7. Procédé de formation d'une isolation par tranchée sur un substrat semiconducteur, caractérisé en ce qu'il comprend les opérations suivantes: former un motif de photorésist (52) sur le substrat (50) afin de définir des régions actives et de champ du substrat; oxyder la région de champ du substrat afin de former une couche d'oxyde (54); former une couche d'écartement (56) qui possède une certaine sélectivité de gravure par rapport au substrat, ladite couche d'écartement étant formée sur les deux parois latérales de la couche de photorésist; graver sélectivement la couche d'oxyde (54) et le substrat (50) en
utilisant comme masque de formation de tranchée un motif des couches de photo-
résist et d'écartement, une partie de la couche d'oxyde subsistant au voisinage des bords de la tranchée (58); former une couche isolante (60) sur le substrat, afin de remplir la tranchée; et appliquer une opération de planarisation à la couche isolante, jusqu'à ce
que la surface supérieure du substrat soit exposée.
8. Procédé selon la revendication 7, caractérisé en ce que ladite couche
d'écartement (56) est faite de HTO ou de nitrure.
9. Procédé selon la revendication 7, caractérisé en ce que ladite
tranchée (58) a un profil tel que sa largeur est plus petite au fond qu'au sommet.
FR9900811A 1998-01-26 1999-01-26 Procede de formation d'une isolation par tranchee depourvue de partie vide Pending FR2776126A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002390A KR19990066454A (ko) 1998-01-26 1998-01-26 반도체 장치의 트렌치 격리 형성 방법

Publications (1)

Publication Number Publication Date
FR2776126A1 true FR2776126A1 (fr) 1999-09-17

Family

ID=19532169

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9900811A Pending FR2776126A1 (fr) 1998-01-26 1999-01-26 Procede de formation d'une isolation par tranchee depourvue de partie vide

Country Status (6)

Country Link
JP (1) JPH11260903A (fr)
KR (1) KR19990066454A (fr)
DE (1) DE19902999A1 (fr)
FR (1) FR2776126A1 (fr)
GB (1) GB2333644A (fr)
TW (1) TW412834B (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540633B2 (ja) * 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
JP2001118920A (ja) * 1999-10-15 2001-04-27 Seiko Epson Corp 半導体装置およびその製造方法
JP2001332613A (ja) * 2000-05-24 2001-11-30 Nec Corp 半導体装置の製造方法
US6518148B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Company, Ltd Method for protecting STI structures with low etching rate liners
KR100485518B1 (ko) * 2002-09-18 2005-04-27 동부아남반도체 주식회사 셀로우 트렌치 소자분리막의 제조 방법
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
CN111863706A (zh) * 2020-08-28 2020-10-30 上海华力微电子有限公司 闪存存储器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW291580B (en) * 1996-04-22 1996-11-21 United Microelectronics Corp Manufacturing process of shallow isolation trench
US5712185A (en) * 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation

Also Published As

Publication number Publication date
GB2333644A (en) 1999-07-28
KR19990066454A (ko) 1999-08-16
TW412834B (en) 2000-11-21
DE19902999A1 (de) 1999-07-29
GB9901480D0 (en) 1999-03-17
JPH11260903A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
EP0343698B1 (fr) Procédé pour réaliser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit à densité d'intégration élevée
US6265317B1 (en) Top corner rounding for shallow trench isolation
EP0167437B1 (fr) Procédé d'autopositionnement d'un oxyde de champ localisé par rapport à une tranchée d'isolement
FR2812764A1 (fr) Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
JP2007531324A (ja) トレンチ分離領域の形成方法
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
WO2008045544A2 (fr) Procédés de formation de motifs
EP2132770B1 (fr) Procede de realisation de depots localises
EP1107308A1 (fr) Procédé pour la fabrication d'une interconnexion à plusieurs niveaux pour un circuit intégré utilisant une couche protectrice
FR2634318A1 (fr) Procede de fabrication d'une cellule de memoire integree
FR2776126A1 (fr) Procede de formation d'une isolation par tranchee depourvue de partie vide
EP0135401B1 (fr) Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice
FR2675310A1 (fr) Processus d'isolation d'elements de dispositifs semiconducteurs.
EP1132955A1 (fr) Procédé de fabrication d'un transistor bipolaire double-polysilicium autoaligné.
FR2694657A1 (fr) Dispositif à semiconducteurs et procédé de fabrication.
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
FR2821207A1 (fr) Procede pour former une tranchee isolante dans une structure de type semi-conducteur sur isolant, et structure de ce type comportant une telle tranchee
JP3932345B2 (ja) 象嵌技法を利用した微細金属パターン形成方法
EP0675544B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
EP1071122B1 (fr) Procédé de correction des effets topographiques sur substrat en micro electronique
FR2734403A1 (fr) Isolement plan dans des circuits integres
FR3019937A1 (fr) Procede de formation de tranchees d'isolement
EP0275595B1 (fr) Procédé de réalisation d'interconnexions et de croisements entre niveaux de métallisation d'un circuit intégré
EP0021931A1 (fr) Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor