JP2007531324A - トレンチ分離領域の形成方法 - Google Patents
トレンチ分離領域の形成方法 Download PDFInfo
- Publication number
- JP2007531324A JP2007531324A JP2007506404A JP2007506404A JP2007531324A JP 2007531324 A JP2007531324 A JP 2007531324A JP 2007506404 A JP2007506404 A JP 2007506404A JP 2007506404 A JP2007506404 A JP 2007506404A JP 2007531324 A JP2007531324 A JP 2007531324A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- amorphous carbon
- trench
- isolation
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】
マスク材料は、タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を含んでいる。開口部が、マスク材料を通って半導体基板内に至るように形成されている。トレンチ分離材料が、分離トレンチを過剰充填する効果量で形成されている。トレンチ分離材料は、マスク材料のタングステン、窒化チタン及び非晶炭素のうちの少なくとも一種の少なくとも最外側面に至るまで研磨される。タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種は基板からエッチング除去される。
【選択図】 図7
Description
20 開口部
22 分離トレンチ
24C トレンチ分離材料
Claims (53)
- トレンチ分離領域を形成する方法であって、
タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を含んだマスク材料を半導体基板上に形成するステップと;
前記半導体基板の半導体材料内に、分離トレンチを形成するのに効果的な開口部を、前記マスク材料を通って前記半導体基板内に至るように形成するステップと;
トレンチ分離材料を、前記分離トレンチ内と該トレンチ外側の前記マスク材料上に、前記分離トレンチを過剰充填する効果量で形成するステップと;
前記トレンチ分離材料を前記マスク材料のタングステン、窒化チタン及び非晶炭素のうちの少なくとも一種の少なくとも最外側面に至るまで研磨するステップと;
タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を前記基板からエッチング除去するステップと、
を含むことを特徴とする方法。 - マスク材料はタングステンを含んでいることを特徴とする請求項1記載の方法。
- マスク材料は窒化チタンを含んでいることを特徴とする請求項1記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項1記載の方法。
- 非晶炭素含有層はホウ素及び窒素のうちの少なくとも1方を含んでいることを特徴とする請求項4記載の方法。
- 非晶炭素含有層は可視光線に対して透明であることを特徴とする請求項4記載の方法。
- マスク材料はタングステン、窒化チタン及び非晶炭素のうちの少なくとも二種を含んでいることを特徴とする請求項1記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項7記載の方法。
- 半導体材料はバルク半導体単結晶シリコンを含んでいることを特徴とする請求項1記載の方法。
- トレンチ分離材料は二酸化シリコンを含んでいることを特徴とする請求項1記載の方法。
- トレンチ分離材料は窒化シリコン含有層を含んでおり、二酸化シリコンの少なくとも一部は前記窒化シリコン含有層上に形成されていることを特徴とする請求項10記載の方法。
- 二酸化シリコンの少なくとも一部が窒化シリコン含有層の窒化シリコン上に形成されていることを特徴とする請求項11記載の方法。
- エッチング除去ステップはトレンチ分離材料の少なくとも一部に対して選択的に実施されることを特徴とする請求項1記載の方法。
- エッチング除去ステップはトレンチ分離材料の全てに対して選択的に実施されることを特徴とする請求項13記載の方法。
- マスク材料は窒化シリコンを含まないことを特徴とする請求項1記載の方法。
- トレンチ分離領域を形成する方法であって、
タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を含んだマスク材料を半導体基板上に形成するステップと;
前記半導体基板の半導体材料内に、分離トレンチを形成するのに効果的な開口部を、前記マスク材料を通って前記半導体基板内に至るように形成するステップと;
窒化シリコン以外の材料を少なくとも一種以上その上に形成した窒化シリコン含有層を含んだトレンチ分離材料を、前記分離トレンチ内と該トレンチ外側の前記マスク材料上に、前記分離トレンチを過剰充填する効果量で形成するステップと;
前記分離トレンチ材料を前記マスク材料のタングステン、窒化チタン及び非晶炭素のうちの少なくとも一種の少なくとも最外側面に至るまで研磨するステップと;
前記基板から選択的に窒化シリコン含有層に至るまで、タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種をエッチング除去するステップと、
を含むことを特徴とする方法。 - マスク材料はタングステンを含んでいることを特徴とする請求項16記載の方法。
- マスク材料は窒化チタンを含んでいることを特徴とする請求項16記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項16記載の方法。
- 非晶炭素含有層はホウ素と窒素のうちの少なくとも一方を含んでいることを特徴とする請求項19記載の方法。
- 非晶炭素含有層は可視光線に対して透明であることを特徴とする請求項19記載の方法。
- マスク材料はタングステン、窒化チタン及び非晶炭素のうちの少なくとも二種を含んでいることを特徴とする請求項16記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項22記載の方法。
- エッチング除去ステップは全てのトレンチ分離材料に対して選択的に実施されることを特徴とする請求項16記載の方法。
- マスク材料は窒化シリコンを含まないことを特徴とする請求項16記載の方法。
- トレンチ分離領域を形成する方法であって、
少なくとも一部は酸化処理できるマスク材料を半導体基板上に形成するステップと;
前記半導体基板の半導体材料内に、側壁を有する分離トレンチを形成するのに効果的な側壁を有する開口部を、前記マスク材料を通って前記半導体基板内に至るように形成するステップと;
前記半導体材料の側壁が酸化される速度より速い速度で、前記マスク材料の側壁を酸化するのに効果的な酸化条件に前記基板を曝露させるステップと;
トレンチ分離材料を前記分離トレンチ内に形成するステップと、
を含んでいることを特徴とする方法。 - トレンチ分離材料を形成するステップは、窒化シリコン含有層を酸化マスク材料側壁上と酸化半導体材料側壁上に形成するステップを含んでいることを特徴とする請求項26記載の方法。
- 酸化マスク材料はポリシリコンを含んでいることを特徴とする請求項26記載の方法。
- ポリシリコンはホウ素及び燐の少なくとも一方でドープされていることを特徴とする請求項28記載の方法。
- 側壁の半導体材料は単結晶シリコンを含んでいることを特徴とする請求項28記載の方法。
- トレンチ分離材料の形成ステップは、窒化シリコン含有層を酸化マスク材料側壁上と酸化半導体材料側壁上に形成するステップを含んでいることを特徴とする請求項28記載の方法。
- マスク材料はタングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を含んでいることを特徴とする請求項28記載の方法。
- マスク材料はタングステンを含んでいることを特徴とする請求項32記載の方法。
- マスク材料は窒化チタンを含んでいることを特徴とする請求項32記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項32記載の方法。
- 非晶炭素含有層はホウ素と窒素のうちの少なくとも一方を含んでいることを特徴とする請求項35記載の方法。
- 非晶炭素含有層は可視光線に対して透明であることを特徴とする請求項35記載の方法。
- マスク材料はポリシリコン、タングステン、窒化チタン及び非晶炭素のうちの少なくとも二種を含んでいることを特徴とする請求項28記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項38記載の方法。
- マスク材料は窒化シリコンを含まないことを特徴とする請求項26記載の方法。
- トレンチ分離材料は高密度プラズマ蒸着二酸化シリコンを含んでいることを特徴とする請求項26記載の方法。
- 曝露ステップは、半導体材料の側壁上よりも横方向に厚い酸化層をマスク材料の側壁上に形成することを特徴とする請求項26記載の方法。
- トレンチ分離領域を形成する方法であって、
半導体基板上にマスク材料を形成するステップと;
前記半導体基板の半導体材料内に、分離トレンチを形成するのに効果的な開口部を、前記マスク材料を通って前記半導体基板内に至るように形成ステップと;
前記分離トレンチ内と前記マスク材料上に、前記トレンチを被膜処理するのに効果的な窒化シリコン含有層を蒸着するステップと;
前記分離トレンチ内と該トレンチ外側の前記マスク材料上で前記窒化シリコン含有層上にトレンチ分離材料を蒸着するステップと;
前記トレンチ分離材料と前記窒化シリコン含有層を少なくとも前記マスク材料に至るまで研磨処理するステップと;
前記半導体基板の前記半導体材料の外側に窒化シリコン含有層の一部が延び出た状態で残るように、前記半導体基板の前記半導体材料の外側から前記マスク材料と前記トレンチ分離材料を前記窒化シリコン含有層に対して除去するステップと;
を含んでいることを特徴とする方法。 - マスク材料は窒化シリコンを含まないことを特徴とする請求項43記載の方法。
- マスク材料はポリシリコン、タングステン、窒化チタン及び非晶炭素のうちの少なくとも一種を含んでいることを特徴とする請求項43記載の方法。
- マスク材料はポリシリコンを含んでいることを特徴とする請求項45記載の方法。
- マスク材料はタングステンを含んでいることを特徴とする請求項45記載の方法。
- マスク材料は窒化チタンを含んでいることを特徴とする請求項45記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項45記載の方法。
- 非晶炭素含有層はホウ素及び窒素の少なくとも一方を含んでいることを特徴とする請求項49記載の方法。
- 非晶炭素含有層は可視光線に対して透明であることを特徴とする請求項49記載の方法。
- マスク材料はポリシリコン、タングステン、窒化チタン及び非晶炭素のうちの少なくとも二種を含んでいることを特徴とする請求項45記載の方法。
- マスク材料は非晶炭素を含んでいることを特徴とする請求項52記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/817,029 US7015113B2 (en) | 2004-04-01 | 2004-04-01 | Methods of forming trench isolation regions |
PCT/US2005/010197 WO2005098923A1 (en) | 2004-04-01 | 2005-03-25 | Methods of forming trench isolation regions |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007531324A true JP2007531324A (ja) | 2007-11-01 |
Family
ID=34964282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007506404A Pending JP2007531324A (ja) | 2004-04-01 | 2005-03-25 | トレンチ分離領域の形成方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7015113B2 (ja) |
EP (1) | EP1738403A1 (ja) |
JP (1) | JP2007531324A (ja) |
KR (1) | KR100870616B1 (ja) |
CN (1) | CN1938831B (ja) |
SG (2) | SG148897A1 (ja) |
WO (1) | WO2005098923A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012501542A (ja) * | 2008-08-27 | 2012-01-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060110580A1 (en) * | 2003-04-28 | 2006-05-25 | Aylward Peter T | Article comprising conductive conduit channels |
US7015113B2 (en) | 2004-04-01 | 2006-03-21 | Micron Technology, Inc. | Methods of forming trench isolation regions |
JP5319868B2 (ja) * | 2005-10-17 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100854870B1 (ko) * | 2006-05-12 | 2008-08-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US20080124912A1 (en) * | 2006-08-01 | 2008-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor methods |
US8083953B2 (en) | 2007-03-06 | 2011-12-27 | Micron Technology, Inc. | Registered structure formation via the application of directed thermal energy to diblock copolymer films |
US8557128B2 (en) | 2007-03-22 | 2013-10-15 | Micron Technology, Inc. | Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers |
US8097175B2 (en) | 2008-10-28 | 2012-01-17 | Micron Technology, Inc. | Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure |
US7959975B2 (en) | 2007-04-18 | 2011-06-14 | Micron Technology, Inc. | Methods of patterning a substrate |
US8372295B2 (en) | 2007-04-20 | 2013-02-12 | Micron Technology, Inc. | Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method |
US8404124B2 (en) | 2007-06-12 | 2013-03-26 | Micron Technology, Inc. | Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces |
US8080615B2 (en) | 2007-06-19 | 2011-12-20 | Micron Technology, Inc. | Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide |
US8999492B2 (en) | 2008-02-05 | 2015-04-07 | Micron Technology, Inc. | Method to produce nanometer-sized features with directed assembly of block copolymers |
US8426313B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference |
US8425982B2 (en) | 2008-03-21 | 2013-04-23 | Micron Technology, Inc. | Methods of improving long range order in self-assembly of block copolymer films with ionic liquids |
US8114301B2 (en) | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
US20220209037A1 (en) * | 2008-06-12 | 2022-06-30 | Sunpower Corporation | Trench process and structure for backside contact solar cells with polysilicon doped regions |
US7851698B2 (en) * | 2008-06-12 | 2010-12-14 | Sunpower Corporation | Trench process and structure for backside contact solar cells with polysilicon doped regions |
US8003164B2 (en) * | 2008-09-19 | 2011-08-23 | Guardian Industries Corp. | Method of making a scratch-and etch-resistant coated glass article |
US8313661B2 (en) * | 2009-11-09 | 2012-11-20 | Tokyo Electron Limited | Deep trench liner removal process |
US8557649B2 (en) | 2011-10-21 | 2013-10-15 | International Business Machines Corporation | Method for controlling structure height |
US8900963B2 (en) | 2011-11-02 | 2014-12-02 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related structures |
US9087699B2 (en) | 2012-10-05 | 2015-07-21 | Micron Technology, Inc. | Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure |
US9229328B2 (en) | 2013-05-02 | 2016-01-05 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related semiconductor device structures |
US9177795B2 (en) | 2013-09-27 | 2015-11-03 | Micron Technology, Inc. | Methods of forming nanostructures including metal oxides |
CN103515290A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 双浅沟槽隔离工艺 |
US9624577B2 (en) * | 2014-07-22 | 2017-04-18 | Applied Materials, Inc. | Deposition of metal doped amorphous carbon film |
WO2017049267A1 (en) * | 2015-09-19 | 2017-03-23 | Applied Materials, Inc. | Titanium-compound based hard mask films |
US10410928B2 (en) * | 2017-11-28 | 2019-09-10 | International Business Machines Corporation | Homogeneous densification of fill layers for controlled reveal of vertical fins |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306984A (ja) * | 1996-05-17 | 1997-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2000124303A (ja) * | 1998-10-09 | 2000-04-28 | Samsung Electronics Co Ltd | トレンチ隔離の製造方法 |
JP2000200828A (ja) * | 1998-12-30 | 2000-07-18 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4675265A (en) | 1985-03-26 | 1987-06-23 | Fuji Electric Co., Ltd. | Electrophotographic light-sensitive element with amorphous C overlayer |
EP0517627A1 (en) * | 1991-06-07 | 1992-12-09 | Eastman Kodak Company | Deposited carbon mask for dry etch processing of Si |
JP3057882B2 (ja) | 1992-03-09 | 2000-07-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US5736296A (en) * | 1994-04-25 | 1998-04-07 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound |
US5393694A (en) * | 1994-06-15 | 1995-02-28 | Micron Semiconductor, Inc. | Advanced process for recessed poly buffered locos |
US6069055A (en) * | 1996-07-12 | 2000-05-30 | Matsushita Electric Industrial Co., Ltd. | Fabricating method for semiconductor device |
US6224466B1 (en) * | 1998-02-02 | 2001-05-01 | Micron Technology, Inc. | Methods of polishing materials, methods of slowing a rate of material removal of a polishing process |
US6271153B1 (en) * | 1998-07-22 | 2001-08-07 | Micron Technology, Inc. | Semiconductor processing method and trench isolation method |
US6372601B1 (en) * | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
US6100162A (en) * | 1999-05-14 | 2000-08-08 | Micron Technology, Inc. | Method of forming a circuitry isolation region within a semiconductive wafer |
US6300219B1 (en) * | 1999-08-30 | 2001-10-09 | Micron Technology, Inc. | Method of forming trench isolation regions |
US6344415B1 (en) * | 1999-09-15 | 2002-02-05 | United Microelectronics Corp. | Method for forming a shallow trench isolation structure |
US6862583B1 (en) * | 1999-10-04 | 2005-03-01 | Canon Kabushiki Kaisha | Authenticated secure printing |
US6277710B1 (en) * | 1999-11-15 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of forming shallow trench isolation |
DE19958904C2 (de) * | 1999-12-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske auf einem Substrat |
US6952780B2 (en) * | 2000-01-28 | 2005-10-04 | Safecom A/S | System and method for ensuring secure transfer of a document from a client of a network to a printer |
US6323104B1 (en) * | 2000-03-01 | 2001-11-27 | Micron Technology, Inc. | Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry |
US6413828B1 (en) * | 2000-03-08 | 2002-07-02 | International Business Machines Corporation | Process using poly-buffered STI |
JP4355457B2 (ja) * | 2001-06-12 | 2009-11-04 | キヤノン株式会社 | 印刷装置、該装置の制御方法及びプログラム |
US7113300B2 (en) * | 2001-07-12 | 2006-09-26 | Pitney Bowes Inc. | Method and system for secure delivery and printing of documents |
US6751732B2 (en) * | 2001-07-12 | 2004-06-15 | Pitney Bowes Inc. | Method and system for secure delivery and printing of documents via a network device |
TW533536B (en) | 2002-04-24 | 2003-05-21 | Nanya Technology Corp | Manufacturing method of shallow trench isolation |
US6576530B1 (en) * | 2002-10-01 | 2003-06-10 | Nanya Technology Corporation | Method of fabricating shallow trench isolation |
US6750117B1 (en) | 2002-12-23 | 2004-06-15 | Macronix International Co., Ltd. | Shallow trench isolation process |
US6653202B1 (en) * | 2003-01-17 | 2003-11-25 | Advanced Micro Devices, Inc. | Method of shallow trench isolation (STI) formation using amorphous carbon |
US6750127B1 (en) | 2003-02-14 | 2004-06-15 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device using amorphous carbon having improved etch resistance |
US7957014B2 (en) * | 2003-05-02 | 2011-06-07 | Hewlett-Packard Development Company, L.P. | Printers and printer systems having cellular input/output |
US6939794B2 (en) * | 2003-06-17 | 2005-09-06 | Micron Technology, Inc. | Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device |
US7349543B2 (en) * | 2003-10-16 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Secure foreign enterprise printing |
US7015113B2 (en) | 2004-04-01 | 2006-03-21 | Micron Technology, Inc. | Methods of forming trench isolation regions |
-
2004
- 2004-04-01 US US10/817,029 patent/US7015113B2/en not_active Expired - Lifetime
-
2005
- 2005-03-25 SG SG200704900-0A patent/SG148897A1/en unknown
- 2005-03-25 SG SG200704899-4A patent/SG148896A1/en unknown
- 2005-03-25 KR KR1020067019876A patent/KR100870616B1/ko active IP Right Grant
- 2005-03-25 WO PCT/US2005/010197 patent/WO2005098923A1/en not_active Application Discontinuation
- 2005-03-25 JP JP2007506404A patent/JP2007531324A/ja active Pending
- 2005-03-25 CN CN2005800104955A patent/CN1938831B/zh active Active
- 2005-03-25 EP EP05731310A patent/EP1738403A1/en not_active Withdrawn
- 2005-08-22 US US11/208,965 patent/US7402498B2/en active Active
- 2005-08-22 US US11/209,081 patent/US7279396B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306984A (ja) * | 1996-05-17 | 1997-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2000124303A (ja) * | 1998-10-09 | 2000-04-28 | Samsung Electronics Co Ltd | トレンチ隔離の製造方法 |
JP2000200828A (ja) * | 1998-12-30 | 2000-07-18 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012501542A (ja) * | 2008-08-27 | 2012-01-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060003544A1 (en) | 2006-01-05 |
US7279396B2 (en) | 2007-10-09 |
WO2005098923A1 (en) | 2005-10-20 |
SG148896A1 (en) | 2009-01-29 |
CN1938831A (zh) | 2007-03-28 |
US7402498B2 (en) | 2008-07-22 |
US7015113B2 (en) | 2006-03-21 |
EP1738403A1 (en) | 2007-01-03 |
KR100870616B1 (ko) | 2008-11-25 |
US20060003543A1 (en) | 2006-01-05 |
US20050227450A1 (en) | 2005-10-13 |
CN1938831B (zh) | 2011-01-12 |
SG148897A1 (en) | 2009-01-29 |
KR20060130680A (ko) | 2006-12-19 |
WO2005098923A8 (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007531324A (ja) | トレンチ分離領域の形成方法 | |
US6939817B2 (en) | Removal of carbon from an insulative layer using ozone | |
US6054343A (en) | Nitride trench fill process for increasing shallow trench isolation (STI) robustness | |
KR102414130B1 (ko) | 집적된 금속 스페이서 및 에어 갭 인터커넥트 | |
US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
US20080318392A1 (en) | Shallow trench isolation structure and method for forming the same | |
US20050239266A1 (en) | Method of forming trench isolation regions | |
US20090191687A1 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
JP2009302545A (ja) | パターン形成キャップを用いるエアギャップ形成と一体化 | |
US7883986B2 (en) | Methods of forming trench isolation and methods of forming arrays of FLASH memory cells | |
US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
US6194286B1 (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
US7358190B2 (en) | Methods of filling gaps by deposition on materials having different deposition rates | |
US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
US9117878B2 (en) | Method for manufacturing shallow trench isolation | |
JP2008218999A (ja) | 半導体装置の製造方法 | |
CN109786254B (zh) | 后栅极工艺中的选择性高k形成 | |
KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR19990024548A (ko) | 반도체소자의 분리구조 제조방법 | |
KR100924544B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100239425B1 (ko) | 트랜지스터의 제조 방법 | |
KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
KR20050067460A (ko) | Nf3 hdp 산화막을 이용한 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070824 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070824 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |