KR100870616B1 - 트랜치 절연 영역 형성 방법 - Google Patents

트랜치 절연 영역 형성 방법 Download PDF

Info

Publication number
KR100870616B1
KR100870616B1 KR1020067019876A KR20067019876A KR100870616B1 KR 100870616 B1 KR100870616 B1 KR 100870616B1 KR 1020067019876 A KR1020067019876 A KR 1020067019876A KR 20067019876 A KR20067019876 A KR 20067019876A KR 100870616 B1 KR100870616 B1 KR 100870616B1
Authority
KR
South Korea
Prior art keywords
trench
mask material
semiconductor substrate
delete delete
silicon nitride
Prior art date
Application number
KR1020067019876A
Other languages
English (en)
Other versions
KR20060130680A (ko
Inventor
게로 제이. 더더리안
몽고메리 에이치. 매닝
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20060130680A publication Critical patent/KR20060130680A/ko
Application granted granted Critical
Publication of KR100870616B1 publication Critical patent/KR100870616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 트랜치 절연 영역 형성 방법을 포함한다. 일 실시예에서, 반도체 기판 상부에 마스크 물질을 형성한다. 상기 마스크 물질은 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질로 구성된다. 개구부가 상기 마스크 물질을 통해 상기 반도체 기판 내에 형성되어, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성한다. 트랜치 절연 물질을 상기 절연 트랜치 내부 및 상기 트랜치 외부의 상기 마스크 물질 상부에 형성하여 상기 절연 트랜치를 채운다. 상기 마스크 물질의 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마한다. 상기 기판으로부터 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상 물질을 식각한다. 다른 구현 예가 가능하다.

Description

트랜치 절연 영역 형성 방법{Methods of Forming Trench Isolation Regions}
본 발명은 트랜치 절연 영역을 형성하는 방법에 관한 것이다.
일반적인 반도체 장치 응용물에서는, 다양한 장치들이 반도체 기판의 작은 영역 내에 들어가 집적 회로를 생성한다. 다수의 개별적인 장치들은 서로 전기적으로 절연되어 있다. 따라서, 인접한 구성요소들 및 장치들 사이의 원하지 않는 전기적 결합을 방지하기 위한 전기적인 절연방법 반도체 장치 설계에서 필수적이다.
종래 기술에 따라 회로 구성요소들을 절연하는 방법은 일반적으로 트랜치 절연 영역을 사용한다. 이러한 영역들은 증착에 의해 형성되거나 그렇지 않은 경우에는 반도체 기판에 마스크 막을 형성하여 생성된다. 트랜치들은 마스크 막을 통해 반도체 기판 내로 식각되고, 이어서 트랜치들이 절연 물질로 채워진다. 예를 들어, 트랜치 절연을 위한 마스크 물질들은 그 하부에 패드 산화막이 형성되거나 형성되지 않는 질화 규소와 폴리 실리콘을 포함한다. 트랜치들을 형성한 후에, 이들은 최종적으로 일부 트랜치 절연 물질을 형성하는 질화 규소로 라이닝된다. 트랜치들의 측벽들은 일반적으로 질화 라이너 증착 전이나 후에, 이산화 규소를 형성하는 것과 마찬가지로 산화된다.
절연 트랜치들 내에 형성되는 트랜치 절연 물질은 일반적으로 트랜치 내에 마스크 물질 상부에 증착된 절연 물질을 포함한다. 절연 물질은 일반적으로 트랜치를 채운다. 이어서, 절연 물질은 화학적 기계적 연마(chemical-mechanical polishing)와 같은 방법으로 마스크 물질의 외부 표면에 이르기까지 연마(polish) 된다. 그리고 나서, 마스크 물질은 선택적으로 기판으로부터 식각된다. 공정 중 이 시점에서, 절연 물질은 트랜치 절연 영역을 채우며 이의 외부로 확장된다. 마스크 물질이 질화 규소를 포함하고, 질화 규소가 트랜치를 라이닝 하는 데 사용되는 경우에, 질화물 라이너도 마찬가지로 식각될 수 있다. 이는 질화물 라이너가 기판의 반도체 물질의 외부 표면에 관해 트랜치 내부로 움푹 꺼지도록 할 수 있다. 이에 의해 게이트 산화물이 주위를 둘러싸도록 하고, 최종적으로 제조되는 트랜지스터의 성능이 열화 될 수 있다.
본 발명은 상술한 문제점에 대처하기 위한 것이나, 이에 제한되지는 않는다. 본 발명은 본 명세서의 해석이나 참조문헌들에 의해 제한되지 않으며, 다음에 포함되는 청구범위 및 이와 동등한 사항에 의해서만 제한된다.
본 발명은 트랜치 절연 영역을 형성하는 방법을 포함한다. 일 실시예에서, 반도체 기판 상부에 마스크 물질을 형성한다. 상기 마스크 물질은 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질로 구성된다. 개구부가 상기 마스크 물질을 통해 상기 반도체 기판 내에 형성되어, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성한다. 트랜치 절연 물질을 상기 절연 트랜치 내부 및 상기 트랜치 외부의 상기 마스크 물질 상부에 형성하여 상기 절연 트랜치를 채운다. 상기 마스크 물질의 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마한다. 상기 기판으로부터 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상 물질을 식각한다.
일 구현 예에서, 트랜치 절연 영역을 형성하는 방법은 반도체 기판 상부에 마스크 물질을 형성하는 단계를 포함하며, 여기서, 마스크 물질의 일부가 산화될 수 있다. 상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성한다. 상기 개구부와 상기 절연 트랜치는 개별적인 측벽들을 가진다. 산화 조건에 상기 기판을 노출하여 상기 반도체 물질의 상기 측벽들이 산화하는 속도보다 빠르게 상기 마스크 물질 측벽을 산화시킨다. 상기 절연 트랜치 내부에 트랜치 절연 물질을 형성한다.
반도체 절연 영역을 형성하는 방법은 반도체 기판 상부에 마스크 물질을 형성하는 단계를 포함한다. 상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여 상기 반도체 기판의 반도체 물질 내부에 절연 트랜치를 형성한다. 상기 절연 트랜치 및 상기 마스크 물질 상부에 상기 막을 구성하는 질화 규소를 형성하여 트랜치를 라이닝한다. 상기 절연 트랜치 내부 및 상기 트랜치 외부의 마스크 물질 상부에 위치하는 상기 막을 구성하는 질화 규소 상부에 트랜치 절연 물질을 증착한다. 상기 트랜치 절연 물질 및 상기 막을 구성하는 질화 규소를 상기 마스크 물질까지 연마한다. 상기 막을 구성하는 질화 규소에 대하여, 상기 반도체 기판의 반도체 물질 바깥쪽으로부터 상기 마스크 물질 및 상기 트랜치 절연 물질을 제거하여 상기 반도체 기판의 반도체 물질로부터 바깥쪽으로 돌출된 막을 구성하는 질화 규소의 일 부분을 남긴다.
다른 구현 예들 및 발명의 다른 측면이 고려된다.
도 1은 본 발명의 일 실시예에 따라 반도체 웨이퍼의 일부를 나타내는 단면도이다.
도 2는 도 1에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 3은 도 2 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 4는 도 3 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 5는 도 4 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따라 반도체 웨이퍼 일부를 나타내는 단면도이다.
도 7은 본 발명의 다른 실싱예에 따라 반도체 웨이퍼의 일부를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따라 도 7 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따라 도 8 에 도시된 공정에 이어지는 공정에 서의 웨이퍼 일부를 나타내는 도면이다.
도 10은 본 발명의 다른 실시예에 따라 반도체 웨이퍼 일부를 나타내는 단면도이다.
도 11은 본 발명의 일 실시예에 따라 도 10 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 12는 본 발명의 일 실시예에 따라 도 11 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 13은 본 발명의 일 실시예에 따라 도 12 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 14는 본 발명의 다른 실시예에 따라 반도체 웨이퍼 일부를 나타내는 단면도이다.
도 15는 본 발명의 일 실시예에 따라 도 14 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
도 16은 본 발명의 다른 실시예에 따라 반도체 웨이퍼 일부를 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따라 도 16 에 도시된 공정에 이어지는 공정에서의 웨이퍼 일부를 나타내는 도면이다.
본 발명의 일 실시예에 따라 트랜치 절연 영역을 형성하는 방법이 도 1-5를 참조하여 설명된다. 도 1은, 예를 들면, 단결정 실리콘인 벌크 반도체 물질(12)로 이루어진 반도체 기판(10)을 나타낸다. 본 발명이 벌크 반도체 공정에 대하여 기술하고 있으나, 트랜치 절연 영역을 형성하는 다른 방법들과 마찬가지로 절연 기판상의 반도체(semiconductor-on-insulator) 제조 방법들이 본 발명에 따라 고려된다. 이 명세서에서, 반도체 기판(semiconductor substrate 또는 semiconductive substrate)는 반도체 웨이퍼 및 반도체 막(단일 웨이퍼이거나 상부에 다른 물질이 형성된 복합물)와 같은 벌크 반도체 물질들(이에 제한되지 않음)과 같은 모든 반도체 물질을 포함한다. 기판은 상술한 반도체 기판(이제 제한되지 않음)을 포함하는 모든 지지 구조를 말한다. 또한, 본 명세서에서, 막은 단일 막 및 복수의 막들 포함한다.
마스크 물질(14)이 반도체 기판(10)의 상부에 형성된다. 본 발명의 일 실시예에서, 이러한 반도체 기판(10)은 그 상부에 형성된 패드 산화막(16)과 마스크 물질막(16)을 포함한다. 막(16)의 두께는 예를 들면 30 옹스트롬에서 75 옹스트롬이며, 60 옹스트롬의 두께를 갖는 것이 바람직하다. 마스크 물질막(18)은 200 내지 1500 옹스트롬의 두께를 가지며, 500 옹스트롬이 바람직하다. 마스크 물질 막(18)은 텅스텐(원소 및/또는 합금 형태), 질화 티타늄 및 비결정성 탄소 중 적어도 하나를 포함한다. 일 실시예에서, 마스크 물질막(18)은 비결정성 탄소가 사용되는 경우에, 보론 및 질소 중 하나 이상을 포함할 수 있다.
비결정성 탄소에 대한 추가 실시예에서, 가시광선에 대해 투명한 막을 포함할 수 있다. 본 명세서에서, 가시광선을 투과하는 막을 구성하는 비결정성 탄소는 k가 파장 633nm에서 약 0.15 및 0.001(또는 이하)의 범위를 가지는 흡수 계수(K)를 가지는 막을 구성하는 비결정성 탄소를 의미한다. 비결정성 탄소는 가시광선의 복사 범위에 대해 투명한 막을 구성하는 비결정성 탄소는, 예를 들어, 약 200°C에서 약 450°C의 온도 및 약 3Torr 에서 약 7Torr의 압력 범위에서 형성될 수 있다. 구체적인 선호 실시예는 375°C 및 5Torr이다. 이러한 증착은 플라즈마의 발생에 의해 이루어진다. 예를 들어, 플라즈마 발생시 샤워 헤드에 인가되는 전력은 500watt 에서 1100watt이며, 바람직하게는 500watt이다. C3H6의 유량은 약 400sccm 에서 약 2400sccm 이고, 1450sccm이 바람직하다. 예를 들어, 헬륨의 유량은 250sccm 에서 650sccm이고 450sccm이 바람직하다. 일 실시예에서, 샤워 헤드/기판 지지-서셉터의 간격은 240mils이다. 예를 들어, 상술한 바와 같이 투명도를 만들기 위해 사용되는 추가적인 또는 다른 탄화수소 가스들은 CH4, C2H2, C2H4 및 C3H8을 포함한다. 예를 들어, 이러한 증착시 공급되는 가스는 단일 가스이거나 헬륨을 포함하지 않는 다양한 가스의 조합일 수 있다. 또한, 저온 증착은 고온 증착보다 높은 투명성을 보장할 수 있다. 일 실시예에서, 막을 구성하는 비결정성 탄소에 대한 기판 상부의 증착 두께는 4000 옹스트롬이다. 막을 구성하는 비결정성 탄소에 보론 및/또는 질소 도핑을 하는 것이 필요한 경우에, 보론 소스 가스는 예를 들면 1500sccm의 유량을 가지는 B2H6 이고, 예를 들면 질소 소스 가스는 1000sccm의 N2 이다. 보론 도핑이 필요한 경우에, 보론에 대한 물질 막의 예시적인 농도 범위는 0.5 원자% 내지 60 원자%이다. 질소 도핑이 필요한 경우에, 질소에 대한 물질 막의 예시적인 농도 범위는 0.1 원자% 내지 20 원자%이다.
단단한 마스크 막 및/또는 비반사적 코팅 막들이 마스크 물질막(18) 상에 이용될 수 있다. 일 실시예에서, 마스크 물질(14)은 질화 규소를 포함하지 않는다.
도 2를 참조하면, 개구부(20)는 마스크 물질(14)을 통해 반도체 기판(10) 내에 형성되어, 반도체 기판(10)의 반도체 물질(12) 내에 절연 트랜치(22)를 형성한다. 이를 형성하는 바람직한 예시 방법은 종래기술 또는 개발될 기술을 이용하여 노광 패터닝, 현상 및 식각을 하는 것이다.
도 3을 참조하면, 트랜치 절연 물질(24)은 절연 트랜치(22) 내 및 트랜치(22) 외부의 마스크 물질(14) 상부에 형성되어 절연 트랜치(22)를 완전히 덮는다. 선호되는 물질은 이산화 규소이며, 예를 들면 고 농도 플라즈마 증착된 이산화 규소이다. 또한, 열 산화물 및/또는 질화 규소 트랜치 라이너 물질들을 포함하거나 포함하지 않을 수 있다.
도 4를 참조하면, 트랜치 절연 물질(24)이 마스크 물질(14)의 텅스텐, 질화 텅스텐 및 비결정성 탄소 물질(18)의 가장 바깥쪽 표면까지 연마된다. 예시적인 선호 기술에는, 예를 들어 종래 또는 아직 개발되지 않는 CMP 도구 및 슬러리들을 이용하는 화학적-기계적 연마 기술이 포함한다.
도 5를 참조하면, 하나 이상의 텅스텐, 질화 티타늄 및 비결정성 탄소 물질(18)이 기판으로부터 식각된다. 바람직하게는, 식각이 트랜치 절연 물질(24)의 일부에 선택적으로 수행되며, 도시된 바와 같이 식각이 트랜치 절연 물질(24)의 전부에 대해 선택적일 수 있다. 명세서에서, 선택적인 식각이나 제거는 하나의 물질을 다른 물질에 대해 2:1 이상의 비율로 제거하는 것이다. 예시적인 패드 산화 막(16)이 절연 트랜치(22)의 외부로부터 물질(24)의 일부 또는 전부와 같이 제거될 수도 있다.
예시적으로, 반도체 기판(10a)에 대하여 도 4에 도시된 예에 대한 선택적인 실시예가 도 6에 도시된다. 동일한 구성요소에 대하여는 동일한 부호들이 사용되며, 다른 구성요소들은 다른 도면부호로 나타내거나 "a" 부가하여 나타낸다. 마스크 물질(14a)은 텅스텐, 질화 티타늄 및 비결정성 탄소들 중 두 개 이상으로 물질로 구성되며, 이러한 물질들 중 적어도 하나로 이루어진 외부 막(19)을 포함한다. 외부 막(19)은 예를 들어, 마스크 막(18a)의 외부에 형성되며, 마스크 물질 막(18a)은 텅스텐, 질화 티타늄 및 비결정성 탄소 중 외부 막 형성 물질과 다른 하나 이상의 물질을 포함한다.
다른 실시예에서, 반도체 기판(10b)에 관하여 트랜치 절연 영역을 형성하는 방법이 도 7-9를 참조하여 설명된다. 동일한 구성요소에 대하여는 동일한 부호들이 사용되며, 다른 구성요소들은 다른 도면부호로 나타내거나 "b" 부가하여 나타낸다. 도 7을 참조하면, 트랜치 절연 물질(24b)은 절연 트랜치(22) 내 및 트랜치(22)의 외부의 마스크 물질(14) 상부에 형성되어, 절연 트랜치(22)를 모두 덮는다. 트랜치 절연 물질(24b)은 막(30)을 구성하는 질화 규소 및 그 상부에 형성되며, 질화 규소가 아닌 하나 이상의 물질(32)을 포함한다. 막(30)의 두께는 예를 들면 70 옹스트롬이고 막(32)에 대한 바람직한 예시 물질은 고 농도 플라즈마 증착된 이산화규소이다. 물론, 열에 의한 이산화 규소 막이 막(30)의 증착 전이나 후에 트랜치 측벽들(22) 상에 형성될 수 있다.
도 8을 참조하면, 트랜치 절연 물질(24b)이 마스크 물질(14)의 텅스텐, 질화 티타늄 및 비 결정성 탄소 물질(18) 가장 외측 표면까지 연마된다.
도 9를 참조하면, 텅스텐, 질화 티타늄 및 비 결정성 탄소 물질(18) 중 하나 이상의 물질이 막(30)을 구성하는 질화 규소에 대하여 선택적으로 기판으로부터 식각된다. 일 실시예에서, 질화 규소에 대해 선택적으로 텅스텐, 비결정성 탄소 및/또는 TiN을 식각하기 위한 식각 물질은 예를 들면 140°C에서 9:1의 무게 비율을 가지는 H2SO4 및 H2O2 포함한다. 일 실시예에서, 질화 규소에 대해 선택적으로 텅스텐, 비결정성 탄소 및/또는 TiN을 식각하기 위한 식각 물질은 예를 들면 70°C에서 20:4:1의 무게 비율을 가지는 H2O, HCl 및 H2O2를 포함한다.
반도체 기판(10c)에 대하여 트랜치 절연 영역을 형성하는 방법에 대한 또 다른 실시예가 도 10-13을 참조하여 설명된다. 동일한 구성요소에 대하여는 동일한 부호들이 사용되며, 다른 구성요소들은 다른 도면부호로 나타내거나 "c" 부가하여 나타낸다. 먼저, 도 10을 참조하면, 마스크 물질(14c)은 반도체 기판(12) 상에 형성된다. 반도체 기판(12)은 패드 산화 막(16)과 일부가 산화된 상부 물질(18c)을 포함한다. 두께는 제 1 실시예와 관련하여 상술한 바와 같다. 예시 물질들은 상술한 바와 같이 텅스텐, 비결정성 탄소 및/또는 질화 텅스텐을 포함한다. 추가적인 선택 예시 물질은, 다른 물질이나 보론 및/또는 인과 같은 물질들로 도핑되거나 도핑되지 않는 폴리 실리콘이다. 추가적인 이산화 마스크 물질은 종래의 또는 아직 개발되지 않은 물질일 수 있다. 그럼에도, 일 실시예에서, 마스크 물질(14c)은 질 화규소를 포함하지 않는다.
도 10을 참조하면, 개구부(20)는 마스크 물질(14c)을 통해 반도체 기판(10c) 내에 형성되어, 반도체 기판(10c)의 반도체 물질(12) 내에 절연 트랜치(22)를 형성한다. 마스크 개구부(20)는 측벽들(34)을 가지며 절연 트랜치(22)는 측벽들(36)을 가진다.
도 11을 참조하면, 기판(10c)은 산화 조건에 노출되어, 반도체 물질(12)의 측벽(36)들이 산화되는 속도보다 더 빨리 마스크 물질 측벽들(34)을 산화시킨다. 따라서, 일 실시예에서, 산화 막(39)은 개구부(20) 내의 마스크 물질 측벽들 상에 도체 물질(12)의 측벽들 상에서보다 측면으로 더 두껍게 형성된다.
도 12를 참조하면, 트랜치 절연 물질(24c)은 절연 트랜치(22) 내에 형성된다. 트랜치 절연 물질은 하나 이상의 물질들을 포함할 수 있으며, 물질(39)은 또한 트랜치 절연 물질을 구성한다. 이와 다르게, 공정이 첫 번째로 기술된 실시예들에 관해 상술한 바와 같이 수행될 수 있다. 이에 의해, 예를 들어, 물질들(24c, 39, 및 14c)이 도 13에 도시된 바와 같이 반도체 물질(12)로부터 바깥쪽으로 제거될 수 있다.
본 발명의 선택적인 실시예에 따른 반도체 기판(10d)이 도 14, 15에 도시된다. 도 10-13의 실시예들과 동일한 참조부호들이 사용되며, 다른 구성요소들은 다른 도면부호로 나타내거나 "d" 부가하여 나타낸다. 도 14를 참조하면, 반도체 기판(10d)은 트랜치 절연 물질(24d)을 포함하도록 형성된다. 트랜치 절연 물질(24d)은 산화된 마스크 물질 측벽들 및 산화된 반도체 물질 측벽들(즉, 물질(39)) 상부 (및 도시된 바와 같이 물질 상)에 형성된 막(42)을 구성하는 질화 규소를 포함한다. 예시적으로 부가된 물질(44)이 그 상부에 형성되며, 이는 예를 들어, 고 농도 플라즈마 증착된 이산화 규소이다.
도 15를 참조하면, 이어지는 공정에서 모든 물질들이 반도체 기판(10d) 물질(12)로부터 바깥쪽으로 제거된다.
본 발명의 또 다른 실시예에 따라 반도체 기판(10e)에 대하여 트랜치 절연 영역을 형성하는 방법이 도 16 및 17에 도시된다. 동일한 구성요소에 대하여는 동일한 부호들이 사용되며, 다른 구성요소들은 다른 도면부호로 나타내거나 "e"를 부가하여 나타낸다. 도 16을 참조하면, 마스크 물질(14)이 반도체 물질(12) 상부에 형성된다. 모든 물질이 고려될 수 있으며, 예를 들어 상술한 바와 같이 질화 규소를 포함하지 않는 마스크 물질을 포함한다. 개구부(20)가 마스크 물질(14)을 통해 반도체 물질(12) 내부에 형성되어 반도체 기판(10e)의 물질(12) 내에 절연 트랜치(22)를 형성한다. 막(50)을 구성하는 질화 규소가 절연 트랜치(22) 내 및 마스크 물질(14) 상부에 증착되어 라인 트랜치(22)를 형성한다. 예를 들면, 막(50)의 두께는 10 옹스트롬 내지 150 옹스트롬이다. 트랜치 절연 물질(24)은 절연 트랜치(22) 및 절연 트랜치(22) 외부의 마스크 물질(14) 상부에 존재하는 막(50)을 구성하는 질화 규소 상부에 증착된다. 예를 들면 물질은 상술한 바와 같이 고 농도 플라즈마 증착된 이산화 규소이다. 도 16은 이러한 트랜치 절연 물질(24) 및 막(50)을 구성하는 질화 규소가 마스크 물질(14)에 까지 연마된 상태를 나타낸다.
도 17을 참조하면, 마스크 물질(14) 및 트랜치 절연 물질(24)은 막(50)을 구 성하는 질화 규소에 대하여 반도체 기판(10e)의 반도체 물질(12)의 바깥쪽으로부터 제거되어, 막(50)을 구성하는 질화 규소의 일 부분을 남긴다. 남은 일 부분은 반도체 기판(10e)의 반도체 물질(12)의 외부로 돌출된다. 예를 들어 물질(24)이 이산화 규소이고 물질(18)이 폴리 실리콘인 경우에, 이러한 공정을 위한 기술은 실온 및 상압에서 H20:HF 용액의 부피 비가 25:1인 용액에 담그거나 이를 분사하는 것을 포함한다. 선택적으로 폴리 실리콘 및 이산화 규소를 이용하여 상부 산화 물질(18)을 처음으로 벗겨내는 데 이용될 수 있으며, 뒤이어 TMAH(Tetramethylammonium hydroxide)를 이용하여 폴리 실리콘을 식각한다. 예를 들면 용액은 30°C의 탈 이온수에 무게 비율이 2.25%인 TMAH를 섞은 용액이다.

Claims (59)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 상부에 마스크 물질을 형성하는 단계로서, 상기 마스크 물질은 보론 및 질소 중 하나 이상의 물질을 포함하는 비결정성 탄소를 포함하는 상기 형성 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치 내부 및 상기 절연 트랜치 외부의 상기 마스크 물질의 상부에 트랜치 절연 물질을 형성하여 상기 절연 트랜치를 채우는 단계와;
    상기 비결정성 탄소를 포함하는 마스크 물질의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마하는 단계와; 그리고
    상기 반도체 기판으로부터 상기 비결정성 탄소를 식각하는 단계
    를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 반도체 기판 상부에 마스크 물질을 형성하는 단계로서, 상기 마스크 물질은 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질을 포함하는 상기 형성 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치 내부 및 상기 절연 트랜치 외부의 상기 마스크 물질의 상부에 트랜치 절연 물질을 형성하여 상기 절연 트랜치를 채우는 단계와;
    상기 마스크 물질의 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마하는 단계와; 그리고
    상기 연마 단계 이후에, 상기 반도체 기판으로부터 남아있는 모든 상기 마스크 물질들을 식각하는 단계를 포함하고,
    상기 마스크 물질은 질화 규소를 포함하지 않는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 반도체 기판 상부에 마스크 물질을 형성하는 단계로서, 상기 마스크 물질은 보론 및 질소 중 하나 이상의 물질을 포함하는 비결정성 탄소를 포함하는 상기 형성 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치 내부 및 상기 절연 트랜치 외부의 상기 마스크 물질의 상부에 트랜치 절연 물질을 형성하여 상기 절연 트랜치를 채우는 단계로서, 상기 트랜치 절연 물질은 그 상부에 형성된 질화 규소 이외에 하나 이상의 물질을 가지는 질화 규소-포함 막(silicon nitride-comprising layer)를 포함하는 상기 단계;
    상기 마스크 물질의 비결정성 탄소의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마하는 단계와; 그리고
    상기 질화 규소-포함 막에 대하여 선택적으로, 상기 반도체 기판으로부터 상기 마스크 물질의 비결정성 탄소를 에칭하는 단계
    를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 반도체 기판 상부에 마스크 물질을 형성하는 단계로서, 상기 마스크 물질은 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질을 포함하는 상기 형성 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여, 상기 반도체 기판의 반도체 물질 내에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치를 채우기 위해서, 상기 절연 트랜치 내부 및 상기 절연 트랜치 외부의 상기 마스크 물질의 상부에 트랜치 절연 물질을 형성하는 단계 - 상기 트랜치 절연 물질은 질화 규소 이외의 하나 이상의 물질이 그 상부에 형성된 질화 규소-포함 막(silicon nitride-comprising layer)을 포함 -;
    상기 마스크 물질의 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질의 가장 바깥쪽 표면까지 상기 트랜치 절연 물질을 연마하는 단계와; 그리고
    상기 연마하는 단계 후에, 상기 질화 규소-포함 막에 대하여 선택적으로, 상기 반도체 기판으로부터 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상 물질을 식각하고, 상기 반도체 기판으로부터 상기 마스크 물질의 모든 잔존물을 에칭하는 단계를 포함하고,
    상기 마스크 물질은 질화 규소를 포함하지 않는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 반도체 기판 상부에 마스크 물질을 형성하는 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여 상기 반도체 기판의 반도체 물질 내부에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치 및 상기 마스크 물질의 상부에 질화 규소-포함 막을 증착하여 상기 절연 트랜치를 라이닝하는 단계와;
    상기 절연 트랜치 내부 및 상기 절연 트랜치 외부의 마스크 물질의 상부에 상기 질화 규소-포함 막 상부에 트랜치 절연 물질을 증착하는 단계와;
    상기 트랜치 절연 물질 및 상기 질화 규소-포함 막을 상기 마스크 물질까지 연마하는 단계와; 그리고
    상기 반도체 기판의 반도체 물질로부터 바깥쪽으로 돌출된 상기 질화 규소-포함 막의 일 부분을 남기기 위해서, 상기 질화 규소-포함 막에 대하여, 상기 반도체 기판의 반도체 물질 바깥쪽으로부터 상기 마스크 물질 및 상기 트랜치 절연 물질을 제거하는 단계 - 상기 제거 단계 후 상기 질화 규소-포함 막의 일 부분은 상기 제거 단계 후 상기 트랜치 절연 물질의 높이상 가장 바깥쪽 표면의 바깥쪽을 수용하는 높이상 가장 바깥쪽 표면을 가짐 -;
    를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  44. 제 43 항에 있어서,
    상기 마스크 물질은 질화 규소를 포함하지 않는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  45. 제 43항에 있어서,
    상기 마스크 물질은 폴리실리콘, 텅스텐, 질화 티타늄 및 비결정성 탄소 중 하나 이상의 물질을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  46. 제 45 항에 있어서,
    상기 마스크 물질은 폴리 실리콘을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  47. 제 45 항에 있어서,
    상기 마스크 물질은 텅스텐을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  48. 제 45 항에 있어서,
    상기 마스크 물질은 질화 티타늄을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  49. 제 45 항에 있어서,
    상기 마스크 물질은 비결정성 탄소를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  50. 제 49 항에 있어서,
    상기 비결정성 탄소를 포함하는 막은 보론 및 질소 중 하나 이상의 물질을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  51. 제 49 항에 있어서,
    상기 비결정성 탄소를 포함하는 막은 가시광선에 대하여 투명한 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  52. 제 45 항에 있어서,
    상기 마스크 물질은 폴리 실리콘, 텅스텐, 질화 티타늄 및 비결정성 탄소 중 둘 이상의 물질을 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  53. 제 52 항에 있어서,
    상기 마스크 물질은 비결정성 탄소를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
  54. 삭제
  55. 삭제
  56. 제43항에 있어서,
    상기 제거 단계 후에, 상기 트랜치 절연 물질의 높이상 가장 바깥쪽 표면은 상기 반도체 기판의 상기 반도체 물질과 높이가 일치하는 트랜치 절연 영역 형성 방법.
  57. 제43항에 있어서,
    상기 트랜치 절연 물질은 이산화 규소를 포함하고, 상기 마스크 물질은 폴리 실리콘을 포함하며, 상기 제거하는 단계는 H2O 및 HF를 포함하는 용액에 상기 반도체 기판을 노출하는 단계를 포함하는 트랜치 절연 영역 형성 방법.
  58. 제57항에 있어서,
    H2O 및 HF를 포함하는 용액에 상기 반도체 기판을 노출한 후에, 상기 반도체 기판을 TMAH(Tetramethylammonium hydroxide)를 포함하는 용액에 노출시키는 단계를 더 포함하는 트랜치 절연 영역 형성 방법.
  59. 반도체 기판 상부에 마스크 물질을 형성하는 단계와;
    상기 마스크 물질을 통해 상기 반도체 기판 내에 개구부를 형성하여 상기 반도체 기판의 반도체 물질 내부에 절연 트랜치를 형성하는 단계와;
    상기 절연 트랜치 및 상기 마스크 물질의 상부에 질화 규소-포함 막을 증착하여 상기 절연 트랜치를 라이닝하는 단계와;
    상기 절연 트랜치 내 상기 질화 규소-포함 막 상부에 트랜치 절연 물질을 증착하는 단계와; 그리고
    상기 반도체 기판의 반도체 물질로부터 바깥쪽으로 돌출된 상기 질화 규소-포함 막의 일 부분을 남기기 위해서, 상기 질화 규소-포함 막에 대하여, 상기 반도체 기판의 반도체 물질 바깥쪽으로부터 상기 마스크 물질 및 상기 트랜치 절연 물질을 제거하는 단계 - 상기 제거 단계 후 상기 질화 규소-포함 막의 일 부분은, 상기 제거 단계 후 상기 트랜치 절연 물질의 높이상 가장 바깥쪽 표면의 바깥쪽을 수용하는 높이상 가장 바깥쪽 표면을 가짐 -;
    를 포함하는 것을 특징으로 하는 트랜치 절연 영역 형성 방법.
KR1020067019876A 2004-04-01 2005-03-25 트랜치 절연 영역 형성 방법 KR100870616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/817,029 2004-04-01
US10/817,029 US7015113B2 (en) 2004-04-01 2004-04-01 Methods of forming trench isolation regions

Publications (2)

Publication Number Publication Date
KR20060130680A KR20060130680A (ko) 2006-12-19
KR100870616B1 true KR100870616B1 (ko) 2008-11-25

Family

ID=34964282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019876A KR100870616B1 (ko) 2004-04-01 2005-03-25 트랜치 절연 영역 형성 방법

Country Status (7)

Country Link
US (3) US7015113B2 (ko)
EP (1) EP1738403A1 (ko)
JP (1) JP2007531324A (ko)
KR (1) KR100870616B1 (ko)
CN (1) CN1938831B (ko)
SG (2) SG148896A1 (ko)
WO (1) WO2005098923A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015157A (ko) * 2014-07-22 2016-02-12 어플라이드 머티어리얼스, 인코포레이티드 금속 도핑된 비정질 탄소 막의 증착

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110580A1 (en) * 2003-04-28 2006-05-25 Aylward Peter T Article comprising conductive conduit channels
US7015113B2 (en) 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
JP5319868B2 (ja) * 2005-10-17 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100854870B1 (ko) * 2006-05-12 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20080124912A1 (en) * 2006-08-01 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor methods
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US20220209037A1 (en) * 2008-06-12 2022-06-30 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US7998832B2 (en) 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
US8003164B2 (en) * 2008-09-19 2011-08-23 Guardian Industries Corp. Method of making a scratch-and etch-resistant coated glass article
US8313661B2 (en) * 2009-11-09 2012-11-20 Tokyo Electron Limited Deep trench liner removal process
US8557649B2 (en) 2011-10-21 2013-10-15 International Business Machines Corporation Method for controlling structure height
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN103515290A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 双浅沟槽隔离工艺
KR20180045047A (ko) * 2015-09-19 2018-05-03 어플라이드 머티어리얼스, 인코포레이티드 티타늄-화합물 계 하드 마스크 막들
US10410928B2 (en) * 2017-11-28 2019-09-10 International Business Machines Corporation Homogeneous densification of fill layers for controlled reveal of vertical fins

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173163A1 (en) * 1999-12-07 2002-11-21 Martin Gutsche Method for fabricating a hard mask
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
US6653202B1 (en) * 2003-01-17 2003-11-25 Advanced Micro Devices, Inc. Method of shallow trench isolation (STI) formation using amorphous carbon

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675265A (en) * 1985-03-26 1987-06-23 Fuji Electric Co., Ltd. Electrophotographic light-sensitive element with amorphous C overlayer
EP0517627A1 (en) * 1991-06-07 1992-12-09 Eastman Kodak Company Deposited carbon mask for dry etch processing of Si
JP3057882B2 (ja) * 1992-03-09 2000-07-04 日本電気株式会社 半導体装置の製造方法
US5736296A (en) * 1994-04-25 1998-04-07 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound
US5393694A (en) * 1994-06-15 1995-02-28 Micron Semiconductor, Inc. Advanced process for recessed poly buffered locos
JPH09306984A (ja) * 1996-05-17 1997-11-28 Toshiba Corp 半導体装置の製造方法
US6069055A (en) * 1996-07-12 2000-05-30 Matsushita Electric Industrial Co., Ltd. Fabricating method for semiconductor device
US6224466B1 (en) * 1998-02-02 2001-05-01 Micron Technology, Inc. Methods of polishing materials, methods of slowing a rate of material removal of a polishing process
US6271153B1 (en) * 1998-07-22 2001-08-07 Micron Technology, Inc. Semiconductor processing method and trench isolation method
US6372601B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
KR100292616B1 (ko) * 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
JP3259704B2 (ja) * 1998-12-30 2002-02-25 日本電気株式会社 半導体装置の製造方法
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6344415B1 (en) * 1999-09-15 2002-02-05 United Microelectronics Corp. Method for forming a shallow trench isolation structure
US6862583B1 (en) * 1999-10-04 2005-03-01 Canon Kabushiki Kaisha Authenticated secure printing
US6277710B1 (en) * 1999-11-15 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of forming shallow trench isolation
US6952780B2 (en) * 2000-01-28 2005-10-04 Safecom A/S System and method for ensuring secure transfer of a document from a client of a network to a printer
US6323104B1 (en) * 2000-03-01 2001-11-27 Micron Technology, Inc. Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry
US6413828B1 (en) * 2000-03-08 2002-07-02 International Business Machines Corporation Process using poly-buffered STI
JP4355457B2 (ja) * 2001-06-12 2009-11-04 キヤノン株式会社 印刷装置、該装置の制御方法及びプログラム
US6751732B2 (en) * 2001-07-12 2004-06-15 Pitney Bowes Inc. Method and system for secure delivery and printing of documents via a network device
US7113300B2 (en) * 2001-07-12 2006-09-26 Pitney Bowes Inc. Method and system for secure delivery and printing of documents
TW533536B (en) * 2002-04-24 2003-05-21 Nanya Technology Corp Manufacturing method of shallow trench isolation
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US6750127B1 (en) * 2003-02-14 2004-06-15 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device using amorphous carbon having improved etch resistance
US7957014B2 (en) * 2003-05-02 2011-06-07 Hewlett-Packard Development Company, L.P. Printers and printer systems having cellular input/output
US6939794B2 (en) * 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US7349543B2 (en) * 2003-10-16 2008-03-25 Hewlett-Packard Development Company, L.P. Secure foreign enterprise printing
US7015113B2 (en) 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173163A1 (en) * 1999-12-07 2002-11-21 Martin Gutsche Method for fabricating a hard mask
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
US6653202B1 (en) * 2003-01-17 2003-11-25 Advanced Micro Devices, Inc. Method of shallow trench isolation (STI) formation using amorphous carbon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015157A (ko) * 2014-07-22 2016-02-12 어플라이드 머티어리얼스, 인코포레이티드 금속 도핑된 비정질 탄소 막의 증착
KR102484369B1 (ko) 2014-07-22 2023-01-02 어플라이드 머티어리얼스, 인코포레이티드 금속 도핑된 비정질 탄소 막의 증착

Also Published As

Publication number Publication date
KR20060130680A (ko) 2006-12-19
US20060003543A1 (en) 2006-01-05
CN1938831B (zh) 2011-01-12
US20060003544A1 (en) 2006-01-05
JP2007531324A (ja) 2007-11-01
US7279396B2 (en) 2007-10-09
US7015113B2 (en) 2006-03-21
US7402498B2 (en) 2008-07-22
SG148896A1 (en) 2009-01-29
CN1938831A (zh) 2007-03-28
WO2005098923A1 (en) 2005-10-20
EP1738403A1 (en) 2007-01-03
SG148897A1 (en) 2009-01-29
US20050227450A1 (en) 2005-10-13
WO2005098923A8 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100870616B1 (ko) 트랜치 절연 영역 형성 방법
US6228760B1 (en) Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US5795811A (en) Method for forming insulating films in semiconductor devices
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
US20080318392A1 (en) Shallow trench isolation structure and method for forming the same
US7901869B2 (en) Double patterning with a double layer cap on carbonaceous hardmask
JP4677407B2 (ja) 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法
US20040092113A1 (en) Process for forming a dual damascene structure
US6261973B1 (en) Remote plasma nitridation to allow selectively etching of oxide
US6015757A (en) Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US6653194B1 (en) Method for forming contact hole in semiconductor device
US6194286B1 (en) Method of etching thermally grown oxide substantially selectively relative to deposited oxide
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US6828248B1 (en) Method of pull back for forming shallow trench isolation
KR20010030004A (ko) 반도체 장치의 제조 방법
KR100685581B1 (ko) 소자분리막 형성 방법
US7981800B1 (en) Shallow trench isolation structures and methods for forming the same
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR20060007692A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
JP2000012674A (ja) 半導体装置の製造方法および素子分離方法
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100419753B1 (ko) 반도체소자의 소자분리막 형성방법
KR100239425B1 (ko) 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191106

Year of fee payment: 12