KR100924544B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계와, 상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면에 측벽산화막을 형성하는 단계와, 상기 측벽산화막을 포함한 하드마스크막상에 선형질화막을 형성하는 단계와, 상기 선형질화막 상에 트렌치를 완전 매립시키지 않는 두께로 제1HDP산화막을 형성하는 단계와, 상기 제1HDP산화막에 의해 노출된 선형질화막을 보강하기 위한 처리를 수행하는 단계와, 상기 보강 처리된 선형질화막 및 제1HDP산화막 상에 트렌치를 매립하도록 제2HDP산화막을 형성하는 단계와, 상기 하드마스크막이 노출되도록 제2HDP산화막을 CMP하는 단계와, 상기 노출된 하드마스크막을 제거하는 단계를 포함하며, 상기 선형질화막을 보강하기 위한 처리는, 상기 제2HDP산화막을 형성하기 위한 공정시의 챔버 안정화를 위한 히팅 과정을 O2 가스가 배제된 NH3 가스를 사용하여 수행하는 것에 의해 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자분리막을 형성하기 위한 공정별 단면도.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 형성하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

200 : 반도체기판 202 : 패드산화막

204 : 패드질화막 206 : 하드마스크막

208 : 측벽산화막 210 : 선형질화막

212 : 선형산화막 214 : 제1HDP산화막

216 : 제2HDP산화막 T : 트렌치

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는, 선형질화막의 손실을 보상하여 GOI 페일(fail)을 방지할 수 있는 반도체 소 자의 소자분리막 형성방법에 관한 것이다.

반도체 기술의 진보와 더불어, 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 사이즈의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.

여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에 새부리 형상의 버즈-빅(bird's-beak)을 갖기 때문에 소자 형성 영역의 면적을 줄이게 되는 단점이 있다.

따라서, 상기 로코스 공정을 대신해서 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법이 제안되었고, 상기 STI 공정에 따른 소자분리막은 작은 폭을 가지면서 우수한 소자분리 특성을 갖는 바, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.

상기와 같은 STI 공정을 이용하는 소자분리영역의 트렌치를 매립하는 방법인 갭-필(Gap-fill)용 산화막의 증착 방법으로서, 단차피복성이 우수한 HDP(High Density Plasma) 공정이 제안되었다.

상기 HDP 공정은 반도체 기판이 안착된 공정 챔버 내에 소오스 가스로서 SiH₄, O₂, He 및 H₂ 가스를 유입시키면서 소오스 파워를 가하여 상기 기판 상에 산화막(SiO₂)을 증착하는 증착 방식과, 상기 공정 챔버에 바이어스 파워를 가하여 상 기 증착된 산화막을 스퍼터링(Sputtering) 하는 식각 방식으로 진행된다.

이하에서는 도 1a 내지 도 1d를 참조하여 종래의 STI 공정을 이용한 소자분리막 형성방법을 설명하도록 한다.

도 1a를 참조하면, 반도체 기판(100) 상에 패드산화막(102)과 패드질화막(104)의 적층막으로 이루어진 하드마스크막(106)을 형성한 후, 상기 하드마스크막(106)을 식각하여 기판(100)의 소자분리 영역을 노출시킨다. 그런 다음, 노출된 기판(100)의 소자분리 영역을 식각하여 트렌치(T)를 형성한다. 이어서, 상기 트렌치(T)가 형성된 기판(100) 전면 상에 측벽산화막(108)과 선형질화막(110)을 형성한다.

여기서, 상기 선형질화막(110)은 반도체 기판에서 형성되는 스트레스를 감소시키고 소자분리막에서 기판으로의 불순물 확산을 방지하기 위해 형성해 주는 것으로, 상기 트렌치(T) 내에 선형질화막(110)을 형성해줌으로써 통해 반도체 소자의 리프레쉬 특성을 향상된다는 장점이 있다.

도 1b를 참조하면, 상기 측벽산화막(108) 및 선형질화막(110)이 형성된 트렌치(T)를 완전히 매립하도록 매립 특성이 우수한 HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 방식으로 산화막(이하, HDP 산화막 ; 112)을 증착한다.

도 1c를 참조하면, 상기 패드질화막(104)이 노출될 때까지 상기 HDP 산화막(112)의 표면을 CMP(Chemical Mechanical Polishing)하여 트렌치형의 소자분리막(114)을 형성한다.

도 1d를 참조하면, 상기 소자분리막(114)이 형성된 기판(100) 결과물에 대해 습식 식각 공정을 수행하여 상기 패드질화막(104)을 제거한다.

한편, 갭-필 특성을 향상시키기 위해 상기와 같은 HDP-CVD 방식을 이용한 소자분리막 형성방법은, 두 번의 공정으로 나누어 제1HDP산화막 및 제2HDP산화막의 적층구조로 소자분리막을 형성하기도 한다.

그러나, 종래의 STI 공정을 이용한 소자분리막 형성방법에 따르면, 트렌치 내에 제1HDP산화막 형성 후, 후속의 갭-필 종횡비를 낮추기 위해 상기 하드마스크막상에 잔류한 제1HDP산화막을 세정공정으로 제거하게 되는데, 이때, 상기 트렌치 측벽에 형성된 선형질화막까지 세정공정이 수행되어 상기 선형질화막의 열화를 가져오게 된다.

한편, 제1HDP산화막 형성후, 상기 제1HDP산화막 상에 제2HDP산화막을 형성하게 되는데 상기 제2HDP산화막 형성시, 트렌치 측벽의 제1HDP산화막 형성시 발생된 선형질화막의 열화 부분이 상기 제2HDP산화막을 형성하기 위한 HDP 공정의 플라즈마에 노출되어, 상기 선형질화막의 열화된 부분이 더욱 증가하여 그에 따른 손실이 발생하게 된다.

따라서, 상기와 같은 선형질화막의 손실로 인해 GOI-페일(fail)를 유발하게 된다.

따라서, 본 발명은 선형질화막의 손실을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.

또한, 본 발명은 GOI-페일(fail)을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.

일 실시예에 있어서, 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면에 측벽산화막을 형성하는 단계; 상기 측벽산화막을 포함한 하드마스크막 상에 선형질화막을 형성하는 단계; 상기 선형질화막 상에 트렌치를 완전 매립시키지 않는 두께로 제1HDP산화막을 형성하는 단계; 상기 선형질화막을 보강하기 위한 처리를 수행하는 단계; 상기 보강 처리된 선형질화막 및 제1HDP산화막 상에 트렌치를 매립하도록 제2HDP산화막을 형성하는 단계; 상기 하드마스크막이 노출되도록 제2HDP산화막을 CMP하는 단계; 및 상기 노출된 하드마스크막을 제거하는 단계;를 포함한다.

상기 제1HDP산화막을 형성하는 단계 후, 그리고, 상기 선형질화막을 보강하기 위한 처리를 수행하는 단계 전, 습식세정으로 상기 제1HDP산화막을 상기 트렌치 하부에 일정량이 잔류하도록 제거하는 단계;를 더 포함한다.

상기 선형질화막을 보강하기 위한 처리는 상기 제2HDP산화막을 형성하기 위한 공정시의 챔버 안정화를 위한 히팅 과정을 O2 가스가 배제된 NH3 가스를 사용하여 수행하는 것에 의해 이루어진다.

상기 히팅 과정은 NH3에 N2가 더 포함된 가스를 사용하여 수행하는 것에 의해 이루어진다.

상기 선형질화막을 보강하기 위한 처리는 상기 제1HDP산화막을 형성하는 단계 후, 그리고, 상기 제2HDP산화막을 형성하는 단계 전, NH3 플라즈마 처리로 수행한다.

상기 NH3 플라즈마 처리 후, 열 공정을 수행하는 단계를 더 포함한다.

상기 선형질화막을 보강하기 위한 처리는 상기 제1HDP산화막을 형성하는 단계 후, 그리고, 상기 제2HDP산화막을 형성하는 단계 전, NH3 가스를 사용하여 질화막을 추가 증착하는 방식으로 수행한다.

(실시예)

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

본 발명은, 소자분리영역의 트렌치 내에 제1HDP산화막을 형성하고 상기 제1HDP산화막 상에 제2HDP산화막을 형성하여 소자분리막을 형성한다.

이때, 상기 제2HDP산화막 형성시, 상기 제HDP산화막을 증착하기 전에 먼저 NH3, He 및 Ar의 가스를 사용하여 히팅(heating) 공정을 수행한 다음 상기 제2HDP산화막을 형성한다.

이렇게 하면, 상기 제1HDP산화막 형성 후, 하드마스크막 상에 잔류한 상기 제1HDP산화막을 제거하고자 하는 세정 공정시 발생한 트렌치 측벽의 선형질화막의 손실을 더욱 증가시키지 않고 상기 NH3 가스를 이용한 히팅 공정시 상기 NH3 가스에 포함된 N2 물질로 인해 상기 선형질화막의 손실을 보상할 수 있다.

따라서, 상기와 같이 선형질화막의 손실을 방지함으로써, 그에 따른 GOI 페일(fail)을 방지할 수 있다.

자세하게, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.

도 2a를 참조하면, 액티브 영역 및 소자분리 영역을 갖는 반도체 기판(200) 상에 패드산화막(202) 및 패드질화막(204)으로 이루어진 하드마스크막(206)을 형성한다.

도 2b를 참조하면, 상기 하드마스크막(206) 상에 공지의 포토리소그라피 공정에 따라 소자분리 영역을 한정하는 마스크패턴(도시안됨)을 형성하고 나서, 상기 마스크패턴에 의해 노출된 하드마스크막(206) 부분을 식각하여 기판(200) 소자분리 영역을 노출시킨 후, 상기 마스크패턴을 제거한다.

그런 다음, 상기 하드마스크막(206)을 식각베리어로 사용해서 상기 하드마스크막(206)에 의해 노출된 기판(200) 부분을 식각하여, 상기 기판 소자분리 영역에 트렌치(T)를 형성한다.

도 2c를 참조하면, 상기 트렌치(T) 내의 기판(200) 표면에 대해 열산화 공정을 수행하여 측벽산화막(208)을 형성한 후, 상기 측벽산화막(208)이 형성된 기판(200) 전면 상에 선형질화막(210)과 선형산화막(212)을 차례로 형성한다.

도 2d를 참조하면, 상기 선형산화막(212), 선형질화막(210) 및 측벽산화막(208)이 형성된 트렌치(T)를 포함한 기판(200) 전면 상에 제1HDP산화막(214)을 형성한다. 이때, 상기 제1HDP산화막(214)은 HDP-CVD(High density plasma-chemical vapor deposition) 또는 PE-CVD(Plasma enhanced-chemical vapor deposition) 중에서 어느 하나의 방법을 이용하여 형성하도록 한다.

도 2e를 참조하면, 상기 하드마스크막(206)상에 잔류한 상기 제1HDP산화막(214)을 습식세정 공정을 통하여 상기 트렌치(T) 하부에 일정량이 잔류하도록 제거한다.

도 2f를 참조하면, 상기 트렌치(T)의 하부에 형성된 제1HDP산화막(214) 상에 제2HDP산화막(216)을 형성한다.
이때, 상기 제2HDP산화막(216) 형성시, 챔버의 안정화를 위한 히팅(heating) 과정을 O2 가스가 배제된 NH3 가스를 사용하여 우선 수행한다. 이 경우, 상기 챔버의 안정화가 이루어짐은 물론 상기 하드마스크막(206) 상에 잔류한 제1HDP산화막(214)을 제거하기 위한 습식세정 공정시에 발생한 열화된 선형질화막(210)의 손실이 보강된다. 상기 NH3 가스를 사용한 히팅 과정시, NH3에 N2를 더 첨가하여 수행하는 것도 가능하다.
한편, 상기 선형질화막(210)의 손실을 보강하기 위한 처리는 상기 제2HDP산화막(216)을 형성하기 위한 공정에서의 히팅 과정에서 수행하는 방법 대신에 상기 제2HDP산화막(216)의 형성전 별도의 NH3 플라즈마 처리로 수행하는 것도 가능하다.
아울러, 상기 선형질화막(210)의 손실을 보강하기 위한 처리는 상기 제2HDP산화막(216)의 형성전에 NH3 가스를 사용하여 질화막을 추가 증착하는 방식으로 수행하는 것도 가능하다.

삭제

도 2g를 참조하면, 상기 제2HDP산화막(216)을 하드마스크막(206)이 노출될 때까지 CMP하여 평탄화시킨 후, 상기 노출된 하드마스크막(206)을 제거하여 소자분리막을 형성한다.

이 경우 본 발명은, 상기 제1HDP산화막 형성 후, 하드마스크막 상에 잔류한 상기 제1HDP산화막을 제거하고자 하는 세정 공정시 발생한 트렌치 측벽의 선형질화막의 손실을 더욱 증가시키지 않고 상기 NH3 가스 및 N2 가스를 이용한 플라즈마 보강 처리 및 선 히팅 공정시 상기 NH3 가스 및 N2 가스 물질로 인해 상기 선형질화막의 손실을 보상할 수 있다.

따라서, 상기와 같이 선형질화막의 손실을 방지함으로써, 그에 따른 GOI 페 일(fail)을 방지할 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이 본 발명은, HDP산화막 증착시 NH3 가스를 이용한 히팅 공정의 상기 NH3 가스에 포함된 N2 물질로 인해 세정 공정에서 유발된 선형질화막의 손실을 보상할 수 있다.

따라서, 본 발명은 상기와 같이 선형질화막의 손실을 방지함으로써, 그에 따른 GOI 페일(fail)을 방지할 수 있다.

Claims (7)

1. 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계;

   상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계;

   상기 트렌치 표면에 측벽산화막을 형성하는 단계;

   상기 측벽산화막을 포함한 하드마스크막 상에 선형질화막을 형성하는 단계;

   상기 선형질화막 상에 트렌치를 완전 매립시키지 않는 두께로 제1HDP산화막을 형성하는 단계;

   상기 제1HDP산화막에 의해 노출된 선형질화막을 보강하기 위한 처리를 수행하는 단계;

   상기 보강 처리된 선형질화막 및 제1HDP산화막 상에 트렌치를 매립하도록 제2HDP산화막을 형성하는 단계;

   상기 하드마스크막이 노출되도록 제2HDP산화막을 CMP하는 단계; 및

   상기 노출된 하드마스크막을 제거하는 단계;

   를 포함하며,

   상기 선형질화막을 보강하기 위한 처리는, 상기 제2HDP산화막을 형성하기 위한 공정시의 챔버 안정화를 위한 히팅 과정을 O2 가스가 배제된 NH3 가스를 사용하여 수행하는 것에 의해 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
2. 제 1 항에 있어서,

   상기 제1HDP산화막을 형성하는 단계 후, 그리고, 상기 선형질화막을 보강하기 위한 처리를 수행하는 단계 전,

   습식세정으로 상기 제1HDP산화막을 상기 트렌치 하부에 일정량이 잔류하도록 제거하는 단계;

   를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
3. 삭제
4. 제 1 항에 있어서,

   상기 히팅 과정은 NH3에 N2가 더 포함된 가스를 사용하여 수행하는 것에 의해 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
5. 삭제
6. 삭제
7. 삭제

Images