KR100538809B1 - Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법 - Google Patents

Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법 Download PDF

Info

Publication number
KR100538809B1
KR100538809B1 KR10-2003-0098444A KR20030098444A KR100538809B1 KR 100538809 B1 KR100538809 B1 KR 100538809B1 KR 20030098444 A KR20030098444 A KR 20030098444A KR 100538809 B1 KR100538809 B1 KR 100538809B1
Authority
KR
South Korea
Prior art keywords
hdp oxide
oxide film
trench
hdp
oxide layer
Prior art date
Application number
KR10-2003-0098444A
Other languages
English (en)
Other versions
KR20050067460A (ko
Inventor
정채오
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0098444A priority Critical patent/KR100538809B1/ko
Publication of KR20050067460A publication Critical patent/KR20050067460A/ko
Application granted granted Critical
Publication of KR100538809B1 publication Critical patent/KR100538809B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 미세소자의 소자분리막 형성공정에서 적용되고 있는 NF3 HDP 산화막 형성시에, NF3 HDP 산화막 내에 존재하는 불소를 제거하여 반도체 소자의 특성을 향상시킨 발명이다. 이를 위한 본 발명은, 기판 상에 트렌치를 형성하는 단계와, 상기 트렌치의 표면을 따라 제 1 HDP 산화막을 일정두께로 증착하는 단계와, NF3 가스를 이용하여 상기 제 1 HDP 산화막을 식각하는 단계와, 상기 제 1 HDP 산화막에 잔존하는 불소를 HF 로 치환하여 제거하기 위해 상기 제 1 HDP 산화막 증착 및 식각시 이용되는 HDP 장비 내에서 반응가스로서 H2 가스를 이용하는 수소 페시베이션 공정을 진행하는 단계와, 상기 트렌치를 매립하기 위해 제 2 HDP 산화막을 형성하는 단계를 포함하여 이루어진다.

Description

ＮＦ3 ＨＤＰ 산화막을 이용한 소자분리막 형성방법{FABRICATING METHOD OF ISOLATION LAYER ADOPTING NF3 HIGH DENSITY PLASMA OXIDE LAYER}
본 발명은, 미세 소자에 적용되는 트렌치 소자분리막(Shallow Trench Isolation : STI) 공정에서 트렌치 갭필(gap fill)에 적용되는 NF3 HDP 산화막 형성공정을 개선하여, HDP 산화막 내에 존재하는 불소를 효과적으로 제거한 소자분리막 형성방법에 관한 것이다.
반도체 소자를 제조하는 경우, 소자를 전기적으로 분리시키기 위하여 소자분리막을 형성한다. 이러한 소자분리막을 형성하는 방법으로는 통상적으로 열산화막을 이용한 국부적 산화방법(Local Oxidation of Silicon : LOCOS)과 집적도에 유리한 트렌치(trench) 구조를 이용한 얕은 트렌치 소자분리막 형성방법(Shallow Trench Isolation : STI)이 많이 적용되고 있다.
그 중에서 열산화막 등을 이용한 로코스(LOCOS) 기법은, 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성영역의 감소와 같은 문제점을 갖고 있기 때문에 이를 해결할 수 있는 소자분리 기술에 요구되었다.
이에 따라 대두된 기술이 얕은 트렌치 소자분리 기법(Shallow Trench Isolation : 이하, STI)이다. STI 기법은 반도체 기판에 트렌치를 형성하고, 트렌치 내부를 절연막으로 매립(gap-fill)함으로써 활성영역과 필드영역을 정의하는 소자분리 기법으로, 이러한 STI 기법은 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
소자가 점점 더 미세화 되어 가는 현 추세에 따라, 활성영역(Active)간의 간격도 점점 더 좁아지고 있으며, 따라서 큰 종횡비(aspect ratio)를 갖는 트렌치를 매립하기 위해서 단차피복성(step coverage)이 우수한 고밀도 플라즈마(High Density Plasma : 이하 HDP) 막이 많이 사용되고 있다.
현재, 디램(DRAM) 디바이스의 소자분리(isolation)를 위하여 적용되는 ISO 매립물질인 HDP 산화막의 경우, He-Base HDP 산화막이 사용되고 있으나, 점차로 그 매립한계에 다다르고 있다.
이는, 매립하고자 하는 셀 사이즈의 감소 및 트렌치 깊이의 증가에 따른 고 종횡비(Aspect Ratio)에 기인한다. 현재, He-HDP 산화막을 이용한 매립방법으로는 종횡비가 4∼5 : 1 인 정도까지는 매립이 가능하나, 향후 고집적 디바이스에서는 7 : 1 이상의 종횡비가 요구되므로, 기존의 He-HDP 산화막을 이용하기 어렵다.
또한, 디램 소자의 리프레쉬 특성을 개선하기 위해, 트렌치 측벽에 증착되는 라이너 질화막과 라이너 산화막의 적용도 감안한다면, 종횡비는 더욱 높아질 것이다.
도1a는 기존의 He-HDP 산화막을 이용하는 경우, 트렌치의 종횡비가 크지 않아서 보이드 없이 트렌치를 매립할 수 있는 경우를 도시한 평면도 및 단면도이다.
이를 참조하면, 반도체 기판(10) 상에는 버퍼산화막(11)과 패드질화막(12)이 형성되어 있으며, 이들을 식각마스크로 하여 반도체 기판을 일정깊이 제거한 트렌치 구조가 도시되어 있다. 또한, 상기 트렌치 구조를 매립하는 He-HDP 산화막(13)이 도시되어 있다.
도1a에서는 트렌치의 종횡비가 그리 크지 않기 때문에 종래의 He-HDP 산화막(13)을 이용하더라도 보이드(void) 없이 트렌치를 매립하고 있음을 알 수 있다.
도1b는 디램 소자가 점점 고집적화 되어 트렌치의 종횡비가 커지고, 또한 디램소자의 리프레쉬 특성을 감안하여 라이너 질화막(14) 및 라이너 산화막(15)이 적용되는 경우에, 기존의 He-HDP 산화막(16)으로는 보이드 없는 트렌치 갭필이 불가능함을 보인 도면이다.
도1b의 평면도와 단면도를 참조하면, 고 종횡비를 매립하기 위해 종래의 He-HDP 산화막을 적용할 경우 HDP 산화막의 증착특성상, 트렌치의 입구부분에 오버행(over hang)이 발생하여 제대로 갭필(gap fill)이 않되므로 보이드(17)가 발생하고 있음을 알 수 있다.
이와같이 종래기술의 한계로 인한 ISO 매립의 어려움을 해결하기 위해 새로운 HDP 증착공정이 개발중이며, 그 중 한가지가 DED(Deposition Etch Deposition) 공정이다.
이에 대해 간략히 설명하면 다음과 같다.
먼저, HDP 산화막을 이용하여 1 차적으로 트렌치를 어느정도 매립한다. 다음으로, Cleaning Gas로 사용되어 왔던 NF3 가스를 증착공정에 이용하여 노출된 지역을 식각하여 매립에 용이한 형상으로 만든다.
이후, 다시 HDP 산화막을 이용하여 트렌치를 매립함으로써 완전한 트렌치 매립을 이루는 기술이다. 이때, 일반적인 HDP 산화막 증착장비에서 NF3 가스를 이용한 식각공정을 진행한다.
이와같은 DED 공정은 우수한 매립특성을 갖고 있지만, HDP 산화막 내에 불소가 포함되어 있다는 문제점을 내포하고 있다. 일반적으로 불소는 후속 열처리에 의해 확산되어 게이트 산화막의 품질을 저하시키기 때문에, 디램 소자의 특성을 열화시킬 수 있다.
따라서, NF3 가스를 이용하여 HDP 산화막을 증착하는 공정에서, HDP 산화막에 잔존하는 불소의 양을 효과적으로 감소시킬 수 있는 제조방법이 필요하게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 수소 페시베이션 공정을 도입하여, NF3 HDP 산화막에 잔존하는 불소를 HF 로 치환함으로써 잔존한 불소를 효과적으로 제거할 수 있는 소자분리막 형성방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 기판 상에 트렌치를 형성하는 단계와, 상기 트렌치의 표면을 따라 제 1 HDP 산화막을 일정두께로 증착하는 단계와, NF3 가스를 이용하여 상기 제 1 HDP 산화막을 식각하는 단계와, 상기 제 1 HDP 산화막에 잔존하는 불소를 HF 로 치환하여 제거하기 위해 상기 제 1 HDP 산화막 증착 및 식각시 이용되는 HDP 장비 내에서 반응가스로서 H2 가스를 이용하는 수소 페시베이션 공정을 진행하는 단계와, 상기 트렌치를 매립하기 위해 제 2 HDP 산화막을 형성하는 단계를 포함하여 이루어진다.
본 발명은 80nm 급 소자의 STI 공정에 적용되는 NF3 HDP 공정에서, 수소 페시베이션(passivation) 공정을 적용하여 HDP 산화막 내에 잔존하는 불소(Flourine)를 효과적으로 제거한 소자분리막 형성방법에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2d는 본 발명의 일실시예에 따른 STI 공정을 도시한 공정단면도로써, 이를 참조하여 본 발명의 일실시예를 설명한다.
먼저, 도2a에 도시된 바와같이 반도체 기판(20)에 트렌치를 형성한다. 즉, 반도체 기판(20) 상에 버퍼산화막(21)과 패드질화막(22)을 적층하여 형성한 다음, 패드질화막(22) 상에 감광막(미도시)을 형성하고 노광공정을 진행한다.
이후에 소자분리막이 형성될 영역의 버퍼산화막(21)과 패드질화막(22)을 완전히 제거하는 패터닝 작업을 실시하여 반도체 기판(20)을 노출시킨다. 다음으로 감광막(미도시)을 제거하고 패드질화막(22)을 식각마스크로 하여 반도체 기판(20)을 일정깊이 식각하여 소자분리막이 매립될 트렌치 구조를 형성한다.
이어서, 트렌치 구조를 형성하기 위한 식각공정에서 발생한 데미지(damage)를 보상하고, 트렌치 내벽에 존재하는 댕글링 본드(dangling bonds)들을 제거하기 위하여 트렌치 내벽에 일정두께의 측벽 산화막을 형성하는데, 도2a에는 이러한 측벽 산화막은 도시하지 않았다.
이어서, 패드질화막(22)을 포함하는 전체 구조 상에 라이너(liner) 질화막(23)을 형성한다.
여기서, 라이너 질화막(23)은 트렌치 모서리나 측벽에 작용하는 스트레스(stress)를 감소시키며 또한, 후속 산화공정에서 산화소스(oxidant source)가 침투하는 것을 방지하여 트렌치 측벽의 산화가 더이상 진행되지 않도록 방지하는 역할을 한다.
이러한 라이너 질화막(23)의 채용으로 디램 소자의 리프레쉬 특성이 향상됨은 전술한 바와같다.
다음으로, 라이너 질화막(23) 상에 라이너 산화막(24)을 형성하는데, 이는 후속 트렌치 갭필 공정에서 과도한 스트레스를 받은 라이너 질화막(23)이 리프팅(lifting) 될 수도 있기 때문에, 이를 방지하기 위해서 형성한다.
다음으로 도2b에 도시된 바와같이 1차 HDP 산화막(25)을 증착한다. 여기서, 1차 HDP 산화막(25)으로는 He-Base HDP 산화막이 사용되며, 그 두께는 보이드가 생성되지 않을 정도의 두께로 증착된다. 또한, 1차 HDP 산화막은 후속공정으로 증착될 2차 HDP 산화막에 비해 증착속도가 낮은 공정조건(소스가스인 SiH4 의 유량을 60 sccm 정도로 함)하에서 증착된다.
다음으로, 도2c에 도시된 바와같이, NF3 가스를 이용하여 1차 HDP 산화막(25)을 식각하여 트렌치 매립에 용이한 형상을 갖도록 한다.(예를 들면, 트렌치 입구의 오버행을 제거함)
여기서, NF3 가스를 이용한 식각공정은 동일한 HDP 산화막 증착장비 내에서 이루어지며, HDP 산화막을 증착하기 위한 소스가스에 NF3 가스가 첨가되어 수행되는 공정이다.
도2c를 참조하면, 1차 HDP 산화막(25)은 점선으로 표시되어 있으며, NF3 가스에 의해 식각된 1차 HDP 산화막(26)을 실선으로 표시하였다. 또한, NF3 가스는 불소를 포함하고 있으므로, NF3 가스로 식각된 1차 HDP 산화막(26)의 표면에는 불소(Flourine : F)를 함유하고 있음을 도면에 도시하였다.
다음으로 1차 HDP 산화막(26)에 잔존한 불소를 제거하기 위해, 수소 페시베이션(passovation) 공정이 진행된다.
일반적인 페시베이션 공정은 하부막을 보호하기 위해 진행되는 공정으로, 반도체 공정 중 마지막 단계에서 적용되는 공정을 일컫음이 일반적이다.
하지만, 본 발명에서 명명한 수소 페시베이션 공정은, NF3 가스를 이용하여 1차 HDP 산화막(25)을 식각한 후, 식각된 1차 HDP 산화막(26)에 잔류하는 불소 성분을 제거하기 위해, 동일한 HDP 장비 내에서 HDP 증착 반응 가스(SiH4, O2, He 등)를 사용하지 않고, 단지 H2, O2 가스만을 반응가스로 이용하여 불소성분을 HF 성분으로 치환시키는 공정이다.
이때, 공급되는 H2 가스는 500 ∼ 2000 sccm 정도의 다량을 공급하여 줌으로써, 불소제거 효과를 증대시킬 수 있다. 또한, 이와같은 수소 페시베이션 공정에서 바이어스 파워(Bias Power)는 인가하지 않기 때문에, 1차 HDP 산화막(26)에 대한 어택(Attack)은 발생하지 않는다.
이와같은 수소 페시베이션 공정에 의해 1차 HDP 산화막(26)에 잔존하는 불소 성분을 제거한 이후, 도2d에 도시된 바와같이 2차 HDP 산화막(27)을 증착하여 트렌치를 완전히 매립한다.
이때, 2차 HDP 산화막(27) 역시, He-Base HDP 산화막이며, 1차 HDP 산화막에 비해 증착속도가 빠른 공정조건(소스가스인 SiH4 의 유량을 60 sccm 보다 증대시킴)하에서 증착된다.
다음으로 ISO CMP(Chemical Mechnical Polishing : CMP) 및 패드 질화막 제거와 같은 일련의 공정이 진행되어 소자분리막을 완성한다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 적용하면, 미세소자의 소자분리 공정에서 STI 갭필공정의 공정마진을 확보할 수 있을 뿐만 아니라, 불소로 인한 소자특성의 열화를 방지할 수 있다. 또한, 본 발명은 이미 보유한 HDP 산화막 증착장비의 개선만으로도 적용이 가능한 기술이므로 신규투자비를 절감할 수 있는 효과가 있다.
도1a는 기존의 HDP 산화막으로 ISO 매립이 가능한 경우의 평면도와 단면도,
도1b는 기존의 HDP 산화막으로 ISO 매립이 불가능하여 보이드가 발생한 경우를 도시한 평면도와 단면도,
도2a 내지 도2d는 본 발명의 일실시예에 따라 수소 페시베이션 공정을 도입한 트렌치 소자분리막 형성공정을 도시한 공정단면도,
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 버퍼 산화막
22 : 패드질화막
23 : 라이너 질화막
24 : 라이너 산화막
25 : 1차 HDP 산화막
26 : NF3 가스로 식각된 1차 HDP 산화막
27 : 2차 HDP 산화막

Claims (4)

  1. 기판 상에 트렌치를 형성하는 단계;
    상기 트렌치의 표면을 따라 제 1 HDP 산화막을 일정두께로 증착하는 단계;
    NF3 가스를 이용하여 상기 제 1 HDP 산화막을 식각하는 단계;
    상기 제 1 HDP 산화막에 잔존하는 불소를 HF 로 치환하여 제거하기 위해 상기 제 1 HDP 산화막 증착 및 식각시 이용되는 HDP 장비 내에서 반응가스로서 H2 가스를 이용하는 수소 페시베이션 공정을 진행하는 단계; 및
    상기 트렌치를 매립하기 위해 제 2 HDP 산화막을 형성하는 단계
    를 포함하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 수소 페시베이션 공정은 상기 H2 가스를 500 ∼ 2000 sccm 만큼 주입하여 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 2 항에 있어서,
    상기 제 1 HDP 산화막의 증착속도보다 상기 제 2 HDP 산화막의 증착속도가 상대적으로 더 빠른 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 3 항에 있어서,
    상기 제 1 HDP 산화막과 상기 제 2 HDP 산화막은,
    SiH4, He, O2 를 포함하는 반응가스를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR10-2003-0098444A 2003-12-29 2003-12-29 Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법 KR100538809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098444A KR100538809B1 (ko) 2003-12-29 2003-12-29 Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098444A KR100538809B1 (ko) 2003-12-29 2003-12-29 Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20050067460A KR20050067460A (ko) 2005-07-04
KR100538809B1 true KR100538809B1 (ko) 2005-12-23

Family

ID=37258117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098444A KR100538809B1 (ko) 2003-12-29 2003-12-29 Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100538809B1 (ko)

Also Published As

Publication number Publication date
KR20050067460A (ko) 2005-07-04

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US7700455B2 (en) Method for forming isolation structure in semiconductor device
US20120270380A1 (en) Method for forming isolation layer in semiconductor device
US20090189243A1 (en) Semiconductor device with trench isolation structure and method for fabricating the same
US6331472B1 (en) Method for forming shallow trench isolation
US6809004B2 (en) Method of forming a shallow trench isolation
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
US6355539B1 (en) Method for forming shallow trench isolation
KR100538809B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법
KR100500942B1 (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR100558032B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR100746629B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100801739B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100321174B1 (ko) 반도체장치의 소자분리막 형성방법
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR100924544B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050003021A (ko) 반도체 소자의 제조방법
KR20050003057A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20050011190A (ko) 저온 플라즈마 산화막을 이용한 반도체 소자의 소자분리막형성방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법
KR20010019280A (ko) 얕은 트렌치 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee