JP2012501542A - 分離溝ライナを有する半導体デバイス、及び関連する製造方法 - Google Patents
分離溝ライナを有する半導体デバイス、及び関連する製造方法 Download PDFInfo
- Publication number
- JP2012501542A JP2012501542A JP2011525070A JP2011525070A JP2012501542A JP 2012501542 A JP2012501542 A JP 2012501542A JP 2011525070 A JP2011525070 A JP 2011525070A JP 2011525070 A JP2011525070 A JP 2011525070A JP 2012501542 A JP2012501542 A JP 2012501542A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- liner
- semiconductor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims abstract description 205
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011810 insulating material Substances 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 230000005012 migration Effects 0.000 claims abstract description 6
- 238000013508 migration Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002000 scavenging effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 HfAlOx ZrAlOx Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】
半導体デバイス（３００）を製造する方法がここに提供され、結果として得られる半導体デバイス（３００）においては幅効果が低減されている。方法は、半導体材質（２０２）を有する基板（２００）を提供することと、半導体材質（２０２）内に分離溝（２１２）を形成することと、その上への高ｋ材質の形成を実質的に阻止するライナ材質（２１４）で分離溝（２１２）をライニングすることとを含む。内側を覆われた溝（２１６）は次いで絶縁材質（２１８）で充填される。その後、絶縁材質（２１８）の少なくとも一部分を覆い且つ半導体材質（２０２）の少なくとも一部分を覆うように高ｋゲート材質（２３２）の層が形成される。ライナ材質（２１４）は高ｋゲート材質（２３２）の層を分割し、それにより半導体材質（２０２）の能動領域上での酸素の泳動が防止される。
【選択図】図１２
半導体デバイス（３００）を製造する方法がここに提供され、結果として得られる半導体デバイス（３００）においては幅効果が低減されている。方法は、半導体材質（２０２）を有する基板（２００）を提供することと、半導体材質（２０２）内に分離溝（２１２）を形成することと、その上への高ｋ材質の形成を実質的に阻止するライナ材質（２１４）で分離溝（２１２）をライニングすることとを含む。内側を覆われた溝（２１６）は次いで絶縁材質（２１８）で充填される。その後、絶縁材質（２１８）の少なくとも一部分を覆い且つ半導体材質（２０２）の少なくとも一部分を覆うように高ｋゲート材質（２３２）の層が形成される。ライナ材質（２１４）は高ｋゲート材質（２３２）の層を分割し、それにより半導体材質（２０２）の能動領域上での酸素の泳動が防止される。
【選択図】図１２
Description
ここに開示される主題の実施形態は概して半導体デバイスに関連している。更に特定的には、主題の実施形態は複数の金属酸化物半導体トランジスタの間での分離領域の使用に関する。
今日の集積回路（ＩＣ）の大部分は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ又はＭＯＳトランジスタ）として実現され得る多数の相互接続された電界効果トランジスタ（ＦＥＴ）を用いて実装される。ＭＯＳトランジスタはｐ型デバイス（即ちＰＭＯＳトランジスタ）又はｎ型デバイス（即ちＮＭＯＳトランジスタ）として実現され得る。また、半導体デバイスはＰＭＯＳ及びＮＭＯＳトランジスタの両方を含むことができ、そしてそのようなデバイスは一般的には相補型ＭＯＳ又はＣＭＯＳデバイスと称される。ＭＯＳトランジスタは、半導体基板の上に形成される制御電極としてのゲート電極と、半導体基板内に形成されそれらの間に電流が流れることのできる相隔たるソース及びドレイン領域とを含む。ソース及びドレイン領域は典型的には、ソース及びドレイン領域上に形成されるそれぞれの伝導性コンタクトを介してアクセスされる。ゲート電極、ソースコンタクト、及びドレインコンタクトに印加されるバイアス電圧が、ソース及びドレイン領域の間のゲート電極の直下の半導体基板内のチャネルを通る電流の流れを制御する。絶縁層内に形成される伝導性金属相互接続（プラグ）がゲート、ソース、及びドレインコンタクトにバイアス電圧を供給するために典型的に用いられる。
図１は従来の技術を用いて製造されたＣＭＯＳトランジスタデバイス構造１００の簡易化された図である。図１の上部（図１Ａ）はデバイス構造１００の上面図を示し、また図１の下部（図１Ｂ）は図１の上部における１Ｂ−１Ｂ線から見たデバイス構造１００の断面図を示している。デバイス構造１００は、半導体材質のｎ型能動領域１０２と、半導体材質のｐ型能動領域１０４と、ｎ型領域１０２及びｐ型領域１０４を包囲すると共にこれらを分離している浅い溝分離（ＳＴＩ）１０６と、ｎ型領域１０２、ｐ型領域１０４、及びＳＴＩ１０６上に横たわるゲート構造１０８とを含む。デバイス構造１００は、物理的な支持基板１１０と支持基板１１０上の絶縁材質１１２（典型的には埋め込み酸化物）とを有するシリコン・オン・インシュレータ（ＳＯＩ）上に形成される。ゲート構造１０８はゲート絶縁体層１１４を含み、ゲート絶縁体層１１４は比較的に高い誘電定数を有する誘電体材質から形成される（即ち高ｋ材質）。ゲート構造１０８はまた、ゲート絶縁体層１１４を覆うゲート金属層１１６と、ゲート金属層１１６を覆う多結晶シリコン１１８の層とを含む。
図２はデバイス構造１００の領域１２０の詳細図である（この領域１２０は図１において破線の円によって囲まれている）。図２はデバイス構造１００の形成をもたらす１つ以上のプロセスステップの結果として形成され得る窪み１２２を示している。ゲート絶縁層１１４、ゲート金属層１１６、及び多結晶シリコン１１８は一般的にこれらが形成されるのにつれて窪み１２２の輪郭に追従する。図２における矢印はＳＴＩ１０６からゲート絶縁体層１１４内への酸素の解放を表している。高ｋゲート絶縁体層１１４を通ってのそしてｐ型領域１０４の上での酸素の拡散は「幅効果」を生じさせ、デバイス性能を低下させ得る。図２には図示しないが、図２に示されるＳＴＩ１０６の右の部分に対して配置されるであろう隣接ｎチャネル領域の上においてもまた酸素が拡散する。特に、デバイスのチャネル領域長が短くなるほど幅効果の影響をより受けやすくなる。
幅効果は多くの既知の技術を用いて低減することができる。幅効果を低減するための１つの既知の手法は、高ｋ材質にシリコンを添加する。しかし、このことは誘電体堆積に対する制御の問題を増やし、また縮小化に悪影響を与える。幅効果を低減するための他の既知の手法は、高ｋ材質の窒化物形成を用いる。しかし、過剰な窒化物形成はデバイス性能を低下させ、またデバイスのスレッショルド電圧に悪影響を与え得る。更に他の手法は、金属ゲート層を生成するために酸素排除金属を利用する。残念なことに、酸素排除金属は本質的な制御の問題を有しており、プロセスにおける過剰なばらつきをもたらす。幅効果はまた、下層のＳＴＩ材質と高ｋゲート材質の間の重なりの量を最小化する試みによって対処され得る。そのような技術は追加的なマスク層を必要とし、またそれらの技術は、特定の製造プロセスノードによって要求される既存の制御及び規則を妨害しかねない。１つの追加的な手法は、高ｋ材質の堆積に先立ちＳＴＩ材質を窒化物拡散障壁で密閉する。この手法は実証されていない上に、分離モジュールに対して顕著なプロセス複雑性をもたらし、また後続のプロセスモジュールにばらつきをもたらす。
半導体デバイス構造を製造する方法が提供される。方法は、半導体材質を有する基板を提供することによって開始する。半導体材質内に分離溝が形成され、そしてその上への高ｋ材質の形成を実質的に阻止するライナ材質で分離溝は内側を覆われる。内側を覆われた溝は絶縁材質で充填され、絶縁材質の上には高ｋゲート材質の層が形成される。高ｋゲート材質は、高ｋゲート材質が絶縁材質の少なくとも一部分を覆い且つ半導体材質の少なくとも一部分を覆うように、そして高ｋゲート材質の層がライナ材質によって分割されるように形成される。
半導体デバイスもまた提供される。半導体デバイスは、その内部に画定される能動トランジスタ領域を有する半導体材質の層と、能動トランジスタ領域に隣接して半導体材質の層内に形成される分離溝と、分離溝をライニングする溝ライナと、ライニングされた（内側を覆われた）溝内の絶縁材質と、絶縁材質の少なくとも一部分を覆い且つ能動トランジスタ領域の少なくとも一部分を覆う高ｋゲート材質の層とを含む。高ｋゲート材質の層は溝ライナによって分割されている。
半導体デバイス構造のための浅い溝分離の方法もまた提供される。この方法は、半導体材質の層、半導体材質の層を覆うパッド酸化物層、及びパッド酸化物層を覆うパッド窒化物層を有する半導体基板を提供することによって開始する。方法は次いで、パッド窒化物層の一部分、パッド酸化物層の一部分、及び半導体材質の層の一部分の選択的な除去により半導体基板内に分離溝を形成する。ライナ材質が分離溝内及びパッド窒化物層の露出させられた部分上に堆積させられ、ここではライナ材質はその上への高ｋ材質の核生成を実質的に阻害する。加えて、絶縁材質が分離溝を充填するように絶縁材質がライナ材質の上に堆積させられる。
この概要は、詳細な説明において以下に更に説明される単純化された形態にある複数の概念の選択を紹介するために提供されている。この概要は、特許請求の範囲に記載された主題の鍵となる特徴又は本質的な特徴を特定することを意図されておらず、また特許請求の範囲に記載された主題の範囲を決定する上での支援として用いられることも意図されていない。
本主題の更に完全な理解は、詳細な説明及び特許請求の範囲を以下の図面と併せて考慮して参照することによってもたらされるであろうし、図面において同様の参照番号は全図を通して同様の要素を参照する。
以下の詳細な説明は本来的に単に例示的なものであり、本主題の実施形態又はそのような実施形態の応用及び使用を限定することは意図されていない。ここで用いられている「例示的」という語は、「例、実例、又は例証としての役目をする」を意味する。例示的なものとしてここに説明されるいかなる実施又は実装も、他の実施又は実装よりも望ましい又は有利であるものと解釈される必要はない。また、前述した技術分野、背景技術、簡単な概要又は以下の詳細な説明によって示されるいかなる表現され又は暗示される理論によっても制約されることは意図されていない。
簡潔さを目的として、半導体デバイス製造に関連する従来の技術は、ここでは詳細に説明されないことがある。また、ここに説明される種々のタスク及びプロセスステップは、ここでは詳細に説明されていない付加的なステップ又は機能性を有する更に包括的な手順又はプロセス内に組み込まれてよい。特に、半導体ベースのトランジスタの製造における種々のステップはよく知られているので、簡潔にするために、多くの従来のステップは、よく知られているプロセス詳細を提供することなしに、ここでは簡単に述べるにとどめ、あるいは完全に省略する。
ここに説明される技術は、ＮＭＯＳトランジスタデバイス、ＰＭＯＳトランジスタデバイス、及びＣＭＯＳトランジスタデバイスを含むＭＯＳトランジスタデバイスを製造するために利用することができる。「ＭＯＳデバイス」という用語は、金属ゲート電極及び酸化物ゲート絶縁体を有するデバイスを適切に参照するが、全体を通して当該用語は、半導体基板上のゲート絶縁体（酸化物であるか他の絶縁体であるかにかかわらず）上に位置する導体ゲート電極（金属であるか他の伝導性材質であるかにかかわらず）を含むいかなる半導体デバイスをも参照するものとして用いられる。
ここで説明される製造プロセスは、高ｋゲート絶縁体と高ｋゲート絶縁体を覆う金属ゲートとを有する半導体デバイスを製造するために利用することができる。特に、このプロセスに従って製造される半導体デバイスは、ＳＴＩ酸化物材質と高ｋゲート絶縁体の間での酸素泳動障壁として機能するＳＴＩライナを含む。ＳＴＩライナは、能動トランジスタ領域を覆う高ｋゲート絶縁体の当該部分内への酸素の拡散を排除し（又は著しく低減し）、従って幅効果として知られる現象の影響を最小化する。以下に更に詳細に説明されるように、高ｋ材質がＳＴＩライナ材質上で核をなさないようにＳＴＩライナ材質が選択され、それにより、ＳＴＩライナは高ｋゲート絶縁体を第１の部分（ＳＴＩ材質の上に位置する）と第２の部分（能動トランジスタ領域の上に位置する）とに分離する。
ここで図３を参照すると、半導体デバイス構造の製造は、半導体材質２０２の層を有する適切な半導体基板２００を提供することによって開始する。この製造プロセスは、ＣＭＯＳトランジスタデバイスのような半導体デバイスとの使用に適した溝分離方法の１つの実施を代表する。この実施形態のために、半導体基板２００はシリコン・オン・インシュレータ（ＳＯＩ）基板として実現され、ここでは半導体材質２０２が絶縁体材質２０４の層上に配置され、絶縁体材質２０４は同様にキャリア層２０６によって支持される。より具体的には、半導体材質２０２はシリコン材質であり、また絶縁体材質２０４は埋め込み酸化物層である。ここで用いられる「シリコン材質」の用語は、半導体産業において典型的に使用される一般的に単結晶性であって且つ比較的に純粋なシリコン材質を包含する。半導体材質２０２は当初はＮ型又はＰ型のいずれかであってよいが、典型的にはＰ型であり、また半導体材質２０２は次いで適切な方法でドープされて能動領域を形成する。この実施形態のために、絶縁体材質２０４は酸化シリコン（ＳｉＯ２）の層として実現される。代替的な実施形態においては、半導体デバイス基板はＳＯＩ基板よりはむしろバルクシリコン基板上に形成され得る。
図３は半導体材質２０２上へのパッド酸化物層２０８の形成の後であって且つパッド酸化物層２０８上へのパッド窒化物層２１０の形成の後での半導体基板２００を示している。結果としての構造は、半導体材質２０２を覆うパッド酸化物層２０８と共にパッド酸化物層２０８を覆うパッド窒化物層２１０を含む。図３に示される構造に到達するために、従来のプロセスステップを用いることができる。例えば、パッド酸化物層２０８が望ましい厚みまで成長させられ、次いで適切な化学的気相堆積（ＣＶＤ）技術を用いてパッド窒化物層２１０がパッド酸化物層２０８を覆うように堆積させられる。
次いで半導体材質２０２内に適切なサイズの分離溝２１２を形成するために、半導体基板２００が適切な方法で処理される（図４）。図４に示されるように、分離溝２１２は、パッド窒化物層２１０の一部分、パッド酸化物層２０８の一部分、及び半導体材質２０２の一部分を選択的に除去することによって形成することができる。このＳＯＩ実行のために、分離溝２１２の形成はまた、半導体材質２０２の下層の絶縁体材質２０４の一部分の選択的な除去を伴っていてもよい。図４はフォトリソグラフィ、マスキング、及びエッチングのステップを含む幾つかの既知のプロセスステップを完了した後における半導体基板２００の状態を示している。特に、分離溝２１２のいずれかの側における半導体材質２０２の部分部分の間での十分な分離をもたらすために、分離溝２１２は絶縁体材質２０４内にまで延びている。
図４に示されるプロセスにおけるステップの後に他の製造ステップ又はサブプロセスが実行されてよいが、この例では続いて、分離溝２１２が適切なライナ材質２１４でライニング(lining)される。ライナ材質２１４は、ＣＶＤ、低圧ＣＶＤ（ＬＰＣＶＤ）、又はプラズマ強化ＣＶＤ（ＰＥＣＶＤ）のような任意の適切な技術を用いて、分離溝２１２内にそしてパッド窒化物層２１０の任意の露出させられた部分上に堆積させることができる。望ましい実施形態はＣＶＤ材質を利用するが、代替的な実施形態ではライナ材質２１４は熱的に成長させられた材質であってもよい。特に、ライナ材質２１４は、その上への高ｋ材質の形成を実質的に阻止する材質である。つまり、ライナ材質２１４の組成は、高ｋ材質（その堆積は極めて表面選択的である）がライナ材質２１４の露出させられた表面上に核をなさないようなものである。実際には、ライナ材質２１４は窒化物、望ましくは窒化シリコンのような誘電体材質であり、そしてライナ材質２１４は約２０〜１００オングストロームの典型的な厚みで形成される。
図５に示されるように、ライナ材質２１４は内側を覆われた(lined)溝２１６を半導体基板２００内に形成する。分離溝２１２をライニングした後に他の製造ステップ又はサブプロセスが実行されてよいが、この例では続いて、内側を覆われた溝２１６がここではＳＴＩ材質２１８（図６）と称される適切な絶縁材質で少なくとも部分的に充填される。実際には、例えばＣＶＤのような適切な堆積技術を用いて、ＳＴＩ材質２１８は内側を覆われた溝２１６を充填すると共に、ライナ材質２１４の他の部分（即ちパッド窒化物層２１０を覆っている部分）を覆うようにも形成される。特定の実施形態においては、ＳＴＩ材質２１８は、テトラエチルオルソシリケート（ＴＥＯＳ）をシリコン源（通常ＴＥＯＳ酸化物と称される）として用いて堆積させられる二酸化シリコンのような酸化材質である。他の例としては、シランがシリコン源のための極めて一般的な先駆体であり、そして結果としてのＳＴＩ材質２１８は通常、高密度プラズマ（ＨＤＰ）酸化物と称される。
図６に示されるプロセスの段階では、ＳＴＩ材質２１８は充填された分離溝２２０を半導体基板２００内に生成する。その後、例えば化学的機械的研磨（ＣＭＰ）ツールを用いてＳＴＩ材質２１８が研磨される。ＳＴＩ材質２１８は望ましくは、パッド窒化物層２１０を覆っているライナ材質２１４の高さに概ね対応する高さまで研磨される。実際には、ＳＴＩ材質２１８の上端がライナ材質２１４の露出させられた表面に実質的に続くように、窒化物ライナ材質２１４がＣＭＰ停止層として機能してよい。図７はＳＴＩ材質２１８が望ましい高さまで研磨又は平坦化された後の半導体基板２００の状態を示している。
ＳＴＩ材質２１８を研磨した後に他の製造ステップ又はサブプロセスが実行されてよいが、この例では続いて、パッド窒化物層２１０及び、ライナ材質２１４の一部が除去される一方で、ＳＴＩ材質２１８は損傷を受けずに残される（図８）。窒化物及びライナ材質は、窒化物に対して選択的な技術、例えば加熱リン酸ストリップを用いて除去することができる。図８に示されるように、このステップは、パッド窒化物層２１０が完全に除去され且つライナ材質２１４の露出させられた上部縁(upper rim)２２２が残るように制御される。再び図１の上面図を参照すると、上部縁２２２は概略的には領域１０２又は領域１０４の輪郭によって規定される境界に対応しているであろう。このストリッピングステップの選択的な性質は、ＳＴＩ材質２１８及びパッド酸化物層２０８が確実に除去されないようにする。従って、ＳＴＩ材質２１８の下層となるライナ材質２１４の部分は保護される。
図８に示されるステップの完了に続いて、幾つかのプロセスステップ又はサブステップが実行されてよい。例えば、図９はゲート積層物の形成に先立って必要になるであろう更なる処理の後の半導体基板２００の状態を示している。そのような更なるプロセスステップは、限定はされないが、パッド酸化物層２０８を除去することとと、パッド酸化物層２０８と置き換わる犠牲酸化物２２４の層を形成することと、犠牲酸化物２２４と共に所定の位置にウエル注入物(well implants)を形成することと、ウエットエッチングすることとを含んでいてよい。これらのプロセスステップはＳＴＩ材質２１８の高さを凹ませるが、ライナ材質２１４は損傷を受けさせずに残す。また、ＳＴＩ材質２１８は等方性酸化物エッチャントにさらされてよく、結果として窪み２２６がＳＴＩ材質２１８の側部上に形成される。重要なことには、半導体基板２００が図９に示される状態に到達した後に、ライナ材質２１４の上部縁２２２が覆われず且つ露出させられたまま残っている。
上述したようにウエットエッチングの間に除去されてよい犠牲酸化物２２４は、界面絶縁体層２２８（図１０）と置換される。界面絶縁体層２２８は望ましくは酸化物材質から形成される。図１０は半導体基板２００の領域２３０の詳細図である（この領域２３０は図９において破線の円で囲まれている）。図１０で用いられる尺度は図示の容易化のために誇張されている。また、図示される実施形態では、上部縁２２２の高さは界面絶縁体層２２８の高さに一致しているが、ライナ材質２１４は、界面絶縁体層２２８の高さの上方に突き出ていてよく、あるいは半導体材質２０２の高さと同じレベルであってよく、またＳＴＩ材質２１８の高さと同じレベルであってよい。
界面絶縁体層２２８の形成の後に他の製造ステップ又はサブプロセスが実行されてよいが、この例では続いて、半導体材質２０２の少なくとも一部分を覆い且つＳＴＩ材質２１８の少なくとも一部分を覆う高ｋゲート材質２３２の層が形成される。実際には、高ｋ材質は、原子層堆積（ＡＬＤ）又は原子層化学的気相堆積（ＡＬＣＶＤ）のような任意の適切な技術を用いて堆積させることができ、それにより界面絶縁体層２２８及びＳＴＩ材質２１８上への高ｋ材質の選択的な堆積が可能になる一方で、ライナ材質２１４の上部縁２２２上への堆積は結果として皆無かそれに近い。ＡＬＤ及びＡＬＣＶＤは極めて表面敏感な(surface-sensitive)プロセスであり、高ｋ材質がその上に堆積させられるべき露出させられた表面は、特定の材質特性（例えば化学結合及び分子構造）を有している必要があり、さもなければ高ｋ材質は核をなさないであろう。実際には、高ｋゲート材質２３２は二酸化シリコンと比較して高い誘電定数を有する任意の材質であってよく、そのような高ｋ材質は半導体産業においてよく知られている。実施形態に応じて、高ｋゲート材質２３２は、限定はされないが、ＨｆＯ２，ＺｒＯ２，ＨｆＺｒＯｘ，ＨｆＳｉＯｘ，ＨｆＳｉＯＮ，ＨｆＴｉＯｘ，ＺｒＴｉＯｘ，ＺｒＳｉＯｘ，ＺｒＳｉＯＮ，ＨｆＬａＯｘ，ＺｒＬａＯｘ，ＬａＡｌＯｘ，Ｌａ２Ｏ３，ＨｆＡｌＯｘ，ＺｒＡｌＯｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＭｇＯ，ＤｙＯ，ＴｉＯ２，Ｔａ２Ｏ５等であってよい。高ｋゲート材質２３２は望ましくは約１４〜２２オングストロームの厚みまで堆積させられる。
前述したように、ライナ材質２１４は、その上への高ｋ材質の核形成を実質的に阻止するように選択され、この特性により、露出させられた上部縁２２２には図１０に示されるように高ｋゲート材質２３２の空隙（全ての実用上の目的のための）が残る。特に、高ｋゲート材質２３２の層はライナ材質２１４によって分割されており、ライナ材質２１４は高ｋゲート材質２３２の層における不連続をもたらす。図示される実施形態では、界面絶縁体層２２８を覆っている高ｋ材質の部分は上部縁２２２に重なる前に終端しており、またＳＴＩ材質２１８を覆っている高ｋ材質の部分は、窪み２２６の輪郭に追従し、そしてライナ材質２１４の側壁でまたはその近くで終端している。
高ｋゲート材質２３２の堆積の後に他の製造ステップ又はサブプロセスが実行されてよいが、この例では続いて、ゲート積層物が従来方法において完成される。この点で、高ｋゲート材質２３２を覆い且つライナ材質２１４の露出させられた部分を覆うように金属ゲート層２３４が形成され（図１１）、その後に金属ゲート層２３４を覆うように多結晶シリコンゲート層２３６が形成される（図１２）。高ｋゲート材質２３２とは異なり、金属ゲート層２３４はライナ材質２１４の露出させられた表面上に形をなすことができ、そして形をなしている。従って、金属ゲート層２３４は、窪み２２６の近くで高ｋゲート材質２３２及びライナ材質２１４の輪郭に追従している。また、多結晶シリコンゲート層２３６は、図１２に示されるように窪み２２６を充填するように望ましい厚みまで堆積させられる。
図１２の矢印はＳＴＩ材質２１８から高ｋゲート材質２３２内への酸素の解放を表している。図２に示される従来のデバイス構造と異なり、半導体材質２０２を覆っている高ｋゲート材質２３２の部分内へは酸素は泳動(migrate)又は拡散しない。つまり、ＳＴＩ材質２１８を覆っている高ｋゲート材質２３２の部分からの酸素の泳動をライナ材質２１４が阻止するのである。その結果、デバイス性能を低下させるであろう幅効果（前述したような）を低減するために、ライナ材質２１４を用いることができる。高ｋゲート材質２３２の極めて薄い層がライナ材質２１４上に形成されていたとしても、酸素の泳動は実質的に妨げられるであろうから、同じ利益を得ることができるであろうことが理解されるべきである。
図１２に示される製造プロセスにおける段階の後、デバイス構造の製造を完了するために任意の数の既知のプロセスステップが実行されてよい。また、ここに説明されるプロセス技術は、「ゲートファースト(gate first)」プロセス又は「ゲートラスト(gate last)」プロセス（多結晶シリコンゲート層２３６を異なる金属材質で置換する）と共に利用することができる。
図１３は図３〜１２に示されるプロセスに従って製造される半導体デバイス３００の断面図である。半導体デバイス３００の特徴及び特性の多くは図３〜１２を参照して説明したのと類似又は同一であり、従ってそのような共通の特徴及び特性はここでは重複して詳細には説明しない。この実施形態の半導体デバイス３００は、支持層３０４と支持層３０４を覆う埋め込み酸化物層３０６とを有するＳＯＩ基板３０２上に形成される。埋め込み酸化物層３０６を覆う半導体材質の層は、その中に画定される複数の能動トランジスタ領域を有しており、図１３はｎ型能動トランジスタ領域３０８及びｐ型能動トランジスタ領域３１０を示している。
能動トランジスタ領域３０８及び３１０は隣接する分離溝３１２によって分離されており、分離溝３１２は半導体材質の層内及び埋め込み酸化物層３０６内に形成される。分離溝３１２は溝ライナ３１４（例えば窒化物材質）で内側を覆われており、そして内側を覆われた溝内にはＳＴＩ酸化物３１６のような絶縁材質が配置されている。半導体デバイス３００はまた、ＳＴＩ酸化物３１６の少なくとも一部分を覆い且つ能動トランジスタ領域３０８及び３１０の少なくとも一部分を覆う高ｋゲート材質３１８の層を含む。尚、重要な点は、上述したように高ｋゲート材質３１８は溝ライナ３１４の上部縁上で核をなすことができないので、高ｋ材質３１８は溝ライナ３１４によって分割されるところにある。図示の簡潔さ及び容易さのために、高ｋゲート材質３１８と能動トランジスタ領域３０８及び３１０との間の界面酸化物層並びにＳＴＩ酸化物３１６の各側部上の窪みは図１３には示されていない。
半導体デバイス３００はまた、高ｋゲート材質３１８を覆い且つ溝ライナ３１４の上部縁を覆う金属ゲート層３２０を含む。加えて半導体デバイス３００は、金属ゲート層３２０を覆う多結晶シリコンゲート層３２２を含む。高ｋゲート材質３１８、金属ゲート層３２０、及び多結晶シリコンゲート層３２２の組み合わせは、ゲート積層物又はゲート構造と称されることがある。ゲート積層物は能動トランジスタ領域３０８及び３１０と従来方法のように協働して、ＮＭＯＳ及びＰＭＯＳデバイスを形成する。
高ｋ材質の核生成を阻止する溝ライナの代わりに、半導体デバイスは、代替的な方法で形成される高ｋ材質の層を採用してもよく、これもまた幅効果を低減する。より具体的には、高ｋ材質は適切に制御されたプラズマ気相堆積（ＰＶＤ）技術を用いて形成することができる。ＰＶＤプロセスは、界面酸化物の露出させられた表面の上に、またＳＴＩ酸化物の露出させられた表面の上に高ｋ材質を自然に形成するであろう。しかし、ＰＶＤプロセスの方向性(directional nature)に起因して、窪みの垂直側壁（図２参照）上に形成される高ｋ材質の量は、他の場所に形成される高ｋ材質の量よりも著しく少ないであろう。その結果、窪みのこの側壁上の高ｋ材質の極めて薄い層は、ＳＴＩ酸化物側から能動トランジスタ領域を覆っている側への酸素の泳動を妨げることができる。
上述した詳細な説明においては少なくとも１つの例示的な実施形態が提示されたが、多くの変形が存在することが理解されるべきである。また、ここに説明される１つ以上の例示的な実施形態は、特許請求の範囲に記載された主題の範囲、適用可能性、又は構成を限定することを決して意図されていないことも理解されるべきである。むしろ、上述した詳細な説明は、１つ以上の説明された実施形態を実施又は実装するための有用な指針を当業者に提供するであろう。既知の均等なもの及びこの特許出願の出願時に予測され得る均等なものを含む、特許請求の範囲によって定義される範囲から逸脱することなしに、要素の機能及び配置において種々の変更がなされ得ることが理解されるべきである。
Claims (20)
- 半導体デバイス構造（３００）を製造する方法であって、
半導体材質（２０２）を有する基板（２００）を提供することと、
前記半導体材質（２０２）内に分離溝（２１２）を形成することと、
その上への高ｋ材質の形成を実質的に阻止するライナ材質（２１４）で前記分離溝（２１２）をライニングして内側を覆われた溝（２１６）をもたらすことと、
前記内側を覆われた溝（２１６）を少なくとも部分的に絶縁材質（２１８）で充填することと、
前記絶縁材質（２１８）の少なくとも一部分を覆い且つ前記半導体材質（２０２）の少なくとも一部分を覆う高ｋゲート材質（２３２）の層を、前記高ｋゲート材質（２３２）の層が前記ライナ材質（２１４）によって分割されるように形成することとを備えた方法。 - 前記内側を覆われた溝（２１６）を少なくとも部分的に充填することは、充填された分離溝（２２０）及び前記ライナ材質（２１４）の露出させられた縁（２２２）をもたらし、
前記高ｋゲート材質（２３２）の層を形成することは、前記ライナ材質（２１４）の前記露出させられた縁（２２２）が前記高ｋゲート材質（２３２）の空隙のまま実質的に残るように、前記充填された分離溝（２２０）の上に前記高ｋゲート材質（２３２）を堆積させることを備えている、請求項１の方法。 - 前記高ｋゲート材質（２３２）を覆い且つ前記ライナ材質（２１４）を覆うように金属ゲート層（２３４）を形成することを更に備えた、請求項２の方法。
- 前記金属ゲート層（２３４）を覆うように多結晶シリコンゲート層（２３６）を形成することを更に備えた、請求項３の方法。
- 前記分離溝（２１２）をライニングすることは前記分離溝（２１２）を窒化物材質でライニングすることを備えている、請求項１の方法。
- 前記内側を覆われた溝（２１６）を少なくとも部分的に充填することは、前記内側を覆われた溝（２１６）を少なくとも部分的に酸化物材質で充填することを備えている、請求項１の方法。
- その内部に画定される能動トランジスタ領域（３０８，３１０）を有する半導体材質（２０２）の層と、
前記能動トランジスタ領域（３０８，３１０）に隣接して前記半導体材質（２０２）の層内に形成される分離溝（２１２）と、
前記分離溝（２１２）をライニングする溝ライナ（２１４）であって内側を覆われた溝（２１６）を前記分離溝（２１２）と共に形成する溝ライナ（２１４）と、
前記内側を覆われた溝（２１６）内の絶縁材質（２１８）と、
前記絶縁材質（２１８）の少なくとも一部分を覆い且つ前記能動トランジスタ領域（３０８，３１０）の少なくとも一部分を覆うと共に前記溝ライナ（２１４）によって分割されている高ｋゲート材質（２３２）の層とを備えた半導体デバイス（３００）。 - 前記溝ライナ（２１４）はその上への高ｋ材質の核生成を実質的に阻止する材質を備えており、
前記高ｋゲート材質（２３２）の層は前記絶縁層（２１８）の上への及び前記能動トランジスタ領域（３０８，３１０）の上への堆積によって形成される、請求項７の半導体デバイス（３００）。 - 前記溝ライナ（２１４）は前記絶縁材質（２１８）の前記一部分を覆う前記高ｋゲート材質（２３２）と前記能動トランジスタ領域（３０８，３１０）の前記一部分を覆う前記高ｋゲート材質（２３２）の間での酸素障壁を形成する、請求項７の半導体デバイス（３００）。
- 前記溝ライナ（２１４）は上部縁（２２２）を含み、
前記上部縁（２２２）は実質的に前記高ｋゲート材質（２３２）の空隙である、請求項７の半導体デバイス（３００）。 - 前記高ｋゲート材質（２３２）を覆い且つ前記溝ライナ（２１４）を覆う金属ゲート層（２３４）と、
前記金属ゲート層（２３４）を覆う多結晶シリコンゲート層（２３６）とを更に備えた、請求項７の半導体デバイス（３００）。 - 前記溝ライナ（２１４）は窒化物材質から形成される、請求項７の半導体デバイス（３００）。
- 前記絶縁材質（２１８）は酸化物材質である、請求項７の半導体デバイス（３００）。
- 半導体デバイス構造（３００）のための浅い溝分離の方法であって、
半導体材質（２０２）の層、前記半導体材質（２０２）の層を覆うパッド酸化物層（２０８）、及び前記パッド酸化物層（２０８）を覆うパッド窒化物層（２１０）を有する半導体基板（２００）を提供することと、
前記パッド窒化物層（２１０）の一部分、前記パッド酸化物層（２０８）の一部分、及び前記半導体材質（２０２）の層の一部分の選択的な除去により前記半導体基板（２００）内に分離溝（２１２）を形成することと、
その上への高ｋ材質の核生成を実質的に阻害するライナ材質（２１４）を前記分離溝（２１２）内及び前記パッド窒化物層（２１０）の露出させられた部分上に堆積させることと、
絶縁材質（２１８）が前記分離溝（２１２）を充填するように前記絶縁材質（２１８）を前記ライナ材質（２１４）の上に堆積させることとを備えた方法。 - 前記パッド窒化物層（２１０）を覆っている前記ライナ材質（２１４）に概ね対応する高さまで前記絶縁材質（２１８）を研磨することを更に備えた、請求項１４の方法。
- 前記パッド窒化物層（２１０）及び、前記ライナ材質（２１４）の一部分を除去し、実質的に損傷を受けさせずに前記絶縁材質（２１８）を残すことを更に備えた、請求項１５の方法。
- 前記除去ステップは前記ライナ材質（２１４）の露出させられた上部縁（２２２）を形成する、請求項１６の方法。
- 前記絶縁材質（２１８）を覆うように高ｋゲート材質（２３２）を堆積させることを更に備え、前記ライナ材質（２１４）の前記露出させられた上部縁（２２２）は前記高ｋゲート材質（２３２）の空隙で残る、請求項１７の方法。
- 前記ライナ材質（２１４）は前記高ｋゲート材質（２３２）からの酸素の泳動を阻止する、請求項１８の方法。
- 前記高ｋゲート材質（２３２）を覆い且つ前記ライナ材質（２１４）を覆うように金属ゲート層（２３４）を形成することと、
前記金属ゲート層（２３４）を覆うように多結晶シリコンゲート層（２３６）を形成することとを更に備えた、請求項１８の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/199,616 | 2008-08-27 | ||
| US12/199,616 US7998832B2 (en) | 2008-08-27 | 2008-08-27 | Semiconductor device with isolation trench liner, and related fabrication methods |
| PCT/US2009/053271 WO2010025024A1 (en) | 2008-08-27 | 2009-08-10 | Semiconductor device with isolation trench liner, and related fabrication methods |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012501542A true JP2012501542A (ja) | 2012-01-19 |
| JP2012501542A5 JP2012501542A5 (ja) | 2012-09-06 |
| JP5619003B2 JP5619003B2 (ja) | 2014-11-05 |
Family
ID=41202835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011525070A Active JP5619003B2 (ja) | 2008-08-27 | 2009-08-10 | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7998832B2 (ja) |
| EP (1) | EP2324496B1 (ja) |
| JP (1) | JP5619003B2 (ja) |
| KR (2) | KR101810111B1 (ja) |
| CN (1) | CN102132397B (ja) |
| WO (1) | WO2010025024A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022549A (ja) * | 2012-07-18 | 2014-02-03 | Japan Advanced Institute Of Science & Technology Hokuriku | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JPWO2013141197A1 (ja) * | 2012-03-23 | 2015-08-03 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| WO2021246528A1 (ja) * | 2020-06-05 | 2021-12-09 | 株式会社Flosfia | 半導体装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101375388B (zh) * | 2006-01-18 | 2011-08-03 | Nxp股份有限公司 | 金属线之间的自对准沟槽的集成 |
| JP2010199156A (ja) * | 2009-02-23 | 2010-09-09 | Panasonic Corp | 半導体装置及びその製造方法 |
| US20110014726A1 (en) | 2009-07-20 | 2011-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming shallow trench isolation structure |
| US8716095B2 (en) * | 2010-06-03 | 2014-05-06 | Institute of Microelectronics, Chinese Academy of Sciences | Manufacturing method of gate stack and semiconductor device |
| US8680644B2 (en) * | 2011-04-11 | 2014-03-25 | International Business Machines Coroporation | Semiconductor device and method for making same |
| US8530312B2 (en) | 2011-08-08 | 2013-09-10 | Micron Technology, Inc. | Vertical devices and methods of forming |
| FR2981793A1 (fr) * | 2011-10-25 | 2013-04-26 | St Microelectronics Crolles 2 | Procede de fabrication de transistors a grille isolee |
| US8564074B2 (en) * | 2011-11-29 | 2013-10-22 | International Business Machines Corporation | Self-limiting oxygen seal for high-K dielectric and design structure |
| US20130341762A1 (en) * | 2012-06-20 | 2013-12-26 | Macronix International Co., Ltd. | Semiconductor hole structure |
| US9059243B2 (en) | 2012-06-25 | 2015-06-16 | International Business Machines Corporation | Shallow trench isolation structures |
| KR20140059107A (ko) * | 2012-11-07 | 2014-05-15 | 주식회사 유피케미칼 | 실리콘 질화물 박막 제조 방법 |
| US8900952B2 (en) | 2013-03-11 | 2014-12-02 | International Business Machines Corporation | Gate stack including a high-k gate dielectric that is optimized for low voltage applications |
| US20140315371A1 (en) * | 2013-04-17 | 2014-10-23 | International Business Machines Corporation | Methods of forming isolation regions for bulk finfet semiconductor devices |
| US9679917B2 (en) | 2014-12-23 | 2017-06-13 | International Business Machines Corporation | Semiconductor structures with deep trench capacitor and methods of manufacture |
| US9991124B2 (en) * | 2015-01-20 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal gate and manufacturing method thereof |
| KR102271239B1 (ko) | 2015-03-23 | 2021-06-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9865703B2 (en) | 2015-12-31 | 2018-01-09 | International Business Machines Corporation | High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process |
| DE102018107908B4 (de) * | 2017-07-28 | 2023-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Bilden eines integrierten Schaltkreises mit einer Versiegelungsschicht zum Bilden einer Speicherzellenstruktur in Logik- oder BCD-Technologie sowie ein integrierter Schaltkreis mit einer Dummy-Struktur an einer Grenze einer Vorrichtungsregion |
| US10504912B2 (en) * | 2017-07-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology |
| CN110707086B (zh) * | 2018-10-09 | 2022-02-18 | 联华电子股份有限公司 | 半导体元件 |
| KR20220085482A (ko) | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 반도체 소자 |
| CN117156850A (zh) * | 2022-05-18 | 2023-12-01 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031267A (ja) * | 1998-06-16 | 2000-01-28 | Samsung Electron Co Ltd | トレンチ隔離形成方法 |
| JP2004134757A (ja) * | 2002-08-22 | 2004-04-30 | Chartered Semiconductor Mfg Ltd | ダマシンゲート構造物を分離領域に対して自己整合する方法 |
| JP2005175299A (ja) * | 2003-12-12 | 2005-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005322872A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | トレンチ型素子分離膜を備えた半導体素子の製造方法 |
| JP2006310808A (ja) * | 2005-04-25 | 2006-11-09 | Sharp Corp | 酸化亜鉛を選択的に原子層堆積させた構造物の製造方法 |
| JP2007019515A (ja) * | 2005-07-07 | 2007-01-25 | Infineon Technologies Ag | 半導体装置、半導体装置の製造方法およびトランジスタ装置の操作方法 |
| JP2007531324A (ja) * | 2004-04-01 | 2007-11-01 | マイクロン テクノロジー， インク． | トレンチ分離領域の形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306741B1 (en) * | 2000-07-13 | 2001-10-23 | Chartered Semiconductor Manufacturing, Inc. | Method of patterning gate electrodes with high K gate dielectrics |
| KR100421046B1 (ko) | 2001-07-13 | 2004-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US6828211B2 (en) | 2002-10-01 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control |
| DE20308406U1 (de) * | 2003-05-28 | 2003-08-07 | Dekema Dental-Keramiköfen GmbH, 83395 Freilassing | Ofen für Zahnersatz oder -teilersatz |
| US7071515B2 (en) * | 2003-07-14 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Narrow width effect improvement with photoresist plug process and STI corner ion implantation |
| US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
| US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| US20070003203A1 (en) * | 2005-06-30 | 2007-01-04 | Palmer Jeffrey D | Methods and apparatus for stripping optical fiber |
| US7229896B2 (en) * | 2005-08-03 | 2007-06-12 | United Microelectronics Corp. | STI process for eliminating silicon nitride liner induced defects |
| KR100764742B1 (ko) | 2006-06-16 | 2007-10-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2008
- 2008-08-27 US US12/199,616 patent/US7998832B2/en active Active
-
2009
- 2009-08-10 WO PCT/US2009/053271 patent/WO2010025024A1/en active Application Filing
- 2009-08-10 CN CN200980134161.7A patent/CN102132397B/zh active Active
- 2009-08-10 EP EP09791330.5A patent/EP2324496B1/en active Active
- 2009-08-10 JP JP2011525070A patent/JP5619003B2/ja active Active
- 2009-08-10 KR KR1020177002051A patent/KR101810111B1/ko active IP Right Grant
- 2009-08-10 KR KR1020117006475A patent/KR101701360B1/ko active IP Right Grant
-
2011
- 2011-07-07 US US13/178,362 patent/US8217472B2/en active Active
-
2012
- 2012-05-16 US US13/473,175 patent/US8716828B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031267A (ja) * | 1998-06-16 | 2000-01-28 | Samsung Electron Co Ltd | トレンチ隔離形成方法 |
| JP2004134757A (ja) * | 2002-08-22 | 2004-04-30 | Chartered Semiconductor Mfg Ltd | ダマシンゲート構造物を分離領域に対して自己整合する方法 |
| JP2005175299A (ja) * | 2003-12-12 | 2005-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007531324A (ja) * | 2004-04-01 | 2007-11-01 | マイクロン テクノロジー， インク． | トレンチ分離領域の形成方法 |
| JP2005322872A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | トレンチ型素子分離膜を備えた半導体素子の製造方法 |
| JP2006310808A (ja) * | 2005-04-25 | 2006-11-09 | Sharp Corp | 酸化亜鉛を選択的に原子層堆積させた構造物の製造方法 |
| JP2007019515A (ja) * | 2005-07-07 | 2007-01-25 | Infineon Technologies Ag | 半導体装置、半導体装置の製造方法およびトランジスタ装置の操作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013141197A1 (ja) * | 2012-03-23 | 2015-08-03 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP2014022549A (ja) * | 2012-07-18 | 2014-02-03 | Japan Advanced Institute Of Science & Technology Hokuriku | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| WO2021246528A1 (ja) * | 2020-06-05 | 2021-12-09 | 株式会社Flosfia | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101701360B1 (ko) | 2017-02-01 |
| US7998832B2 (en) | 2011-08-16 |
| KR101810111B1 (ko) | 2017-12-18 |
| US8217472B2 (en) | 2012-07-10 |
| EP2324496A1 (en) | 2011-05-25 |
| US20120223399A1 (en) | 2012-09-06 |
| JP5619003B2 (ja) | 2014-11-05 |
| EP2324496B1 (en) | 2018-10-10 |
| WO2010025024A1 (en) | 2010-03-04 |
| US20100052094A1 (en) | 2010-03-04 |
| US8716828B2 (en) | 2014-05-06 |
| KR20110102868A (ko) | 2011-09-19 |
| US20110260263A1 (en) | 2011-10-27 |
| CN102132397A (zh) | 2011-07-20 |
| CN102132397B (zh) | 2016-06-29 |
| KR20170013403A (ko) | 2017-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5619003B2 (ja) | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 | |
| US9548356B2 (en) | Shallow trench isolation structures | |
| JP3634320B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3917415B2 (ja) | 浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法 | |
| US8361879B2 (en) | Stress-inducing structures, methods, and materials | |
| JP2002222855A (ja) | 浅いトレンチ分離構造を有する半導体デバイス及びその製造方法 | |
| JP2013506289A (ja) | 酸素拡散バリア層を有する半導体デバイスおよびそれを製造するための方法 | |
| US20100314684A1 (en) | Finfet with separate gates and method for fabricating a finfet with separate gates | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| JP2007027743A (ja) | 集積半導体構造の製造方法及び対応する集積半導体構造 | |
| US20010021567A1 (en) | Method of forming device isolation structure | |
| CN105826189A (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| JPH10199968A (ja) | 半導体装置及び半導体装置の素子間分離溝の形成方法 | |
| US20130026546A1 (en) | Integrated circuit comprising an isolating trench and corresponding method | |
| CN101350301B (zh) | 半导体器件及其制造方法 | |
| US20140342524A1 (en) | Integrated circuit comprising an isolating trench and corresponding method | |
| CN111987109B (zh) | 半导体结构及其制造方法 | |
| WO2013159455A1 (zh) | 半导体结构及其制造方法 | |
| JPH09312331A (ja) | 半導体装置及びその製造方法 | |
| JPH03259564A (ja) | 半導体装置の製造方法 | |
| JP2006229117A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20030074288A (ko) | 반도체 모듈에서 ｎ-채널 및 ｐ-채널 ＦＥＴ를 위한쉘로우 트렌치 분리 방법 | |
| JP2001203350A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000156405A (ja) | 半導体装置 | |
| CN102420163A (zh) | 一种隔离结构及制造方法、以及具有该结构的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5619003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |