JPH10199969A - トレンチ隔離構造を持つ半導体装置の製造方法 - Google Patents

トレンチ隔離構造を持つ半導体装置の製造方法

Info

Publication number
JPH10199969A
JPH10199969A JP9355788A JP35578897A JPH10199969A JP H10199969 A JPH10199969 A JP H10199969A JP 9355788 A JP9355788 A JP 9355788A JP 35578897 A JP35578897 A JP 35578897A JP H10199969 A JPH10199969 A JP H10199969A
Authority
JP
Japan
Prior art keywords
trench
forming
substrate
plug
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9355788A
Other languages
English (en)
Inventor
Kim Yon-Guan
キム ヨウン−グウァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10199969A publication Critical patent/JPH10199969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 トレンチコーナー部位を絶縁させると同時
に、素子活性領域上では一重になるようにしたゲート絶
縁層を形成することにより、信頼性が向上したゲート絶
縁層を持つ半導体装置の製造方法を提供する。 【解決手段】 本発明によるトレンチ隔離構造を持つ半
導体装置の製造方法は、半導体基板３３に、トレンチ
と、トレンチを充填すると同時に半導体基板３１の上面
上に一部が突出されたトレンチプラグ３２３と、を含ん
でなる隔離領域３２を形成して、半導体基板３１に隔離
領域３２に接した活性領域３３を定める工程と、半導体
基板３１の上面上に突出されたトレンチプラグ３２３の
側面に酸化性(OXIDATIVE) 物質のサイドウォールスペー
サを形成する工程と、半導体基板３１の活性領域３３の
表面とサイドウォールスペーサを酸化させて、半導体基
板３１の活性領域３３の上とトレンチプラグ３２３の側
面とに至るゲート絶縁層３４を形成する工程と、を含ん
でなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トレンチ(TRENCH)
隔離構造(ISOLATION STRUCTURE) を持つ半導体装置(DEV
ICE)の製造方法に関し、特に、ゲート絶縁膜の信頼性を
向上させる技術に関する。
【０００２】
【従来の技術】半導体装置が高集積化されるにつれてデ
ザインルール(DESIGN RULE) が減少し、これによって素
子隔離領域のサイズ縮小が求められた。従って、小さい
間隔に適したトレンチ隔離構造が従来のロコス( ＬＯＣ
ＯＳ) の代わりをしている。トレンチ隔離構造は側方向
距離(LATERAL DISTANCE)の調整が容易なので、素子隔離
領域のサイズ縮小に対して効果的である。しかし、この
ようなトレンチ隔離構造を持つ半導体装置はゲート絶縁
膜の信頼性低下をもたらすという問題がある。
【０００３】即ち、ゲート絶縁膜の形成のための酸化工
程時に、トレンチコーナー(CORNER)部位にゲート酸化膜
の形成がうまく行われないので、半導体装置の動作時
に、このトレンチコーナー部位は電界(ELECTRIC FIELD)
集中によって低いブレークダウンボルテージ(BREAKDOWN
VOLTAGE) を持つようになる。このようなトレンチ隔離
構造の問題点を解消するために、二重ゲート絶縁層を形
成する方法( 米国特許５，３８７，５４０参照) が提案
された。
【０００４】かかる従来の方法は、図１４に示すよう
に、隔離領域１２によって定められた半導体基板１１の
活性領域１３の表面に、１次絶縁膜１４１を酸化工程に
よって形成した後、図１５に示すように、２次絶縁膜１
４２をＣＶＤ(CHEMICAL VAPORDEPOSITION) 方法によっ
て形成して、１次絶縁膜１４１が完全に覆い得ないトレ
ンチコーナー部位を２次絶縁膜１４２で覆うことによ
り、１次及び２次絶縁膜１４１，１４２からなるゲート
絶縁層１４を形成する。隔離領域１２は、トレンチと、
トレンチ形成時のエッチング損傷(DAMAGE)を減らすため
のトレンチライナー(TRENCH LINER)１２２と、トレンチ
プラグ(TRENCH PLUG) １２３、及びチャネルストップ領
域１２４とからなる。なお、図１５の図面符号１５は、
ゲート電極を示す。
【０００５】しかし、前述した従来の半導体装置の製造
方法は、トレンチコーナー部位を覆うために、１次絶縁
膜１４１上に蒸着される２次絶縁膜１４２がＣＶＤ方法
で蒸着されるので、その厚さの調節が難しいのみなら
ず、酸化(OXIDATION) 工程によって形成される絶縁膜よ
り信頼性が非常に劣る。更に、１GIGA DRAM 程度の高集
積装置のゲート絶縁層の厚さは７０Å以下なので、従来
の方法のように、１次絶縁膜１４１上に２次絶縁膜１４
２をＣＶＤ方法で蒸着してゲート絶縁層１４の厚さを調
節することは非常に難しいという問題がある。
【０００６】
【発明が解決しようとする課題】本発明は、かかる従来
の問題点を解決するためのもので、その目的は、トレン
チコーナー部位を絶縁させると同時に、素子活性領域上
では一重になるようにしたゲート絶縁層を形成すること
により、信頼性が向上したゲート絶縁層を持つ半導体装
置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】このため、請求項１記載
の発明は、基板上にエッチストップ層を形成する工程
と、前記エッチストップ層の一部を選択的にエッチング
して前記基板を露出させる工程と、前記エッチストップ
層をマスクとして前記基板にトレンチを形成する工程
と、前記トレンチの表面に第１絶縁物質のトレンチライ
ナーを形成する工程と、前記トレンチライナーと前記エ
ッチストップ層との一側面上に第２絶縁物質のトレンチ
プラグを形成する工程と、前記エッチストップ層を除去
して前記トレンチプラグと前記基板の一部を露出させる
工程と、前記トレンチプラグと基板の一部に絶縁膜を形
成する工程と、を含んでトレンチ隔離構造を持つ半導体
装置の製造方法を構成した。
【０００８】請求項２記載の発明は、前記エッチストッ
プ層を、酸化膜と窒化膜とから構成した。請求項３記載
の発明は、前記トレンチを、非等方性エッチングを行な
って形成する構成とした。請求項４記載の発明は、 前
記トレンチライナーを、熱酸化によって形成した構成と
した。
【０００９】請求項５記載の発明は、前記第１絶縁物質
を、酸化物質とし、前記第２絶縁物質を、ＴＥＯＳ(TET
RAETHYLORTHOSILICATE) とする構成とした。請求項６記
載の発明は、前記トレンチプラグと基板の一部に絶縁膜
を形成する工程を、前記トレンチプラグ部分に酸化物質
のサイドウォールスペーサを形成する工程と、前記基板
及びサイドウォールスペーサを酸化させる工程と、を含
んで構成した。
【００１０】請求項７記載の発明は、前記トレンチプラ
グと基板の一部に絶縁膜を形成する工程を、前記トレン
チプラグ部分に絶縁物質のサイドウォールスペーサを形
成する工程と、前記基板上を酸化させる工程と、を含ん
で構成した。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
を詳細に説明する。図１〜図１０は、本発明に係るトレ
ンチ隔離構造を持つ半導体装置の製造方法の一実施例を
説明するための工程図である。即ち、トレンチ隔離構造
を持つ半導体装置の製造方法は、先ず、図１に示す第１
工程のように、半導体基板３１上にエッチストップ層(E
TCH-STOP LAYER) ３６を形成する。ここで、半導体基板
３１としては、シリコン基板が適用される。エッチスト
ップ層３６は、シリコン酸化膜ＳｉＯ2 のバッファ膜(B
UFFER FILM) ３６１とバッファ膜３６１上に形成される
シリコン窒化膜(SILICON NITRIDE) ３６２とからなる。
バッファ膜３６１であるシリコン酸化膜ＳｉＯ2 の形成
は、ＣＶＤ(CHEMICAL VAPOR DEPOSITION）方法或いは熱
酸化方法が両方とも適用され得るが、熱酸化方法が好ま
しい。
【００１２】続いて、図２に示す第２工程のように、感
光膜マスク３７をエッチストップ層３６の上に形成した
後、エッチストップ層３６の一部を除去して半導体基板
の第１部位３９を露出させる。なお、図面符号３６’
は、パターニングされたエッチストップ層を示し、図面
符号３６１’と３６２’は、夫々パターニングされたバ
ッファ膜とシリコン窒化膜を示す。
【００１３】続いて、図３に示す第３工程のように、半
導体基板３１の第１部位３９をエッチングしてトレンチ
３２１を形成する。このトレンチ３２１は、半導体基板
３１の第２部位の活性領域３３を定める。トレンチ３２
１を形成するためのエッチング方法としては、非等方性
エッチングが好ましい。そして、トレンチ３２１の形成
後に、感光膜マスク３７を除去する。
【００１４】続いて、図４に示す第４工程のように、ト
レンチ３２１の内面、即ち、側面と底面に第１絶縁物質
からなるトレンチライナー(TRENCH LINER)３２２を形成
する。このトレンチライナー３２２は、トレンチ形成の
ためのエッチング工程の損傷(DAMAGE)を減らすためのも
ので、熱酸化によって形成されたシリコン酸化膜ＳｉＯ
2 が好ましい。トレンチライナー３２２を形成するため
の熱酸化工程で、前述したエッチストップ層３６’は、
酸化防止マスク的役割を果たす。また、トレンチライナ
ー３２２は、圧縮力を持つシリコン酸化膜と引張力を持
つシリコン窒化膜との中間生成物なので、ストレスがほ
とんどないシリコンオキシナイトライド(SILICON OXYNT
RIDE) から形成することもできる。そして、半導体基板
３１のトレンチ３２１の底部位にチャネルストップイオ
ンを注入して、チャネルストップ領域３２４を形成す
る。このチャネルストップ領域３２４は、トレンチライ
ナー３２２の形成前に形成することもできる。
【００１５】続いて、図５に示す第５工程のように、ト
レンチライナー３２２とエッチストップ層３６’とを覆
う第２絶縁物質からなるトレンチ充填物質層４０を形成
する。このトレンチ充填物質層４０によって、トレンチ
３２１は、実質的且つ完全に充填されるようになる。ト
レンチ充填物質層４０は、ＣＶＤ方法で形成したシリコ
ン酸化膜ＳｉＯ2 である。その形成方法は、ＴＥＯＳ(T
ETRAETHYLORTHOSILICATE) を分解して形成する方法であ
る。ＴＥＯＳは、均一度に優れた特性を有する物質であ
る。
【００１６】続いて、図６に示す第６工程のように、ト
レンチ充填物質層４０の一部を選択的に除去してトレン
チプラグ３２３を形成する。トレンチプラグ３２３を形
成する方法としては、ＣＭＰ(CHEMICAL MECHANICAL POL
ISHING) 方法或いはプラズマエッチング方法を利用す
る。この時、トレンチ充填物質層４０の選択的除去は、
エッチストップ層３６’が露出されるように除去するこ
とで、エッチストップ層３６’のエッチストップ的役割
が果たされる。
【００１７】上記説明した工程によって、トレンチ３２
１、トレンチライナー３２２、チャネルストップ領域３
２４、及び、トレンチプラグ３２３からなる隔離領域３
２が形成される。この隔離領域３２は、半導体基板３１
の第２部位に位置した活性領域３３と接している。続い
て、図７に示す第７工程のように、エッチストップ層３
６’を除去して半導体基板３１の活性領域３３表面を露
出させると同時に、半導体基板３１上面上に前記トレン
チプラグ３２３の一部が露出されるようにする。
【００１８】続いて、図８に示す第８工程のように、ト
レンチプラグ３２３を含んだ半導体基板３１の上面を覆
う酸化物質層４１を形成する。この酸化物質層４１は、
酸化(OXIDATION) して絶縁膜となる物質で、ポリシリコ
ン(POLY-SILICON)をＣＶＤで蒸着して形成する。続い
て、図９に示す第９工程のように、酸化物質層４１の一
部を選択的に除去して、半導体基板３１の上面上に突出
されたトレンチプラグ３２３の側面に酸化物質のサイド
ウォールスペーサ３４１を形成する。酸化物質のサイド
ウォールスペーサ３４１を形成するために、酸化物質層
４１の一部を選択的に除去することは、酸化物質層４１
をエッチバック(ETCH-BACK) する工程によってなされ得
る。
【００１９】続いて、図１０に示す第１０工程のよう
に、半導体基板３１の活性領域３３の表面とサイドウォ
ールスペーサ３４１とを熱酸化させて絶縁膜としてのゲ
ート絶縁層３４を形成する。従って、このゲート絶縁層
３４は、半導体基板３１の活性領域３３の表面と、半導
体基板３１の上面上に突出されたトレンチプラグ３２３
の側面と、に形成されることにより、トレンチコーナー
部位を略完璧に絶縁することができる。また、ゲート絶
縁層３４を一回の酸化工程によって形成するので、全体
的に均一となり、信頼性が向上する。
【００２０】図１１〜図１３は、本発明に係るトレンチ
隔離構造を持つ半導体装置の製造方法の他の実施例を説
明するための工程図である。即ち、トレンチ隔離構造を
持つ半導体装置の製造方法は、図１１に示す第１工程の
ように、先の第１〜第７工程を経て、半導体基板３１
に、トレンチ３２１、トレンチライナー３２２、チャネ
ルストップ領域３２４、及び、トレンチプラグ３２３か
らなる隔離領域３２を形成して、隔離領域３２と接した
活性領域３３を定めた後に、トレンチプラグ３２３を含
んだ半導体基板３１の上面の全面を覆う絶縁物質層４２
を形成する。この絶縁物質層４２は、シリコン酸化膜Ｓ
ｉＯ2 をＣＶＤ方法で蒸着して形成する。
【００２１】続いて、図１２に示す第２工程のように、
絶縁物質層４２の一部を選択的に除去して、半導体基板
３１の上面上に突出されたトレンチプラグ３２３の側面
に第１絶縁膜のサイドウォールスペーサ４４１を形成す
る。このサイドウォールスペーサ４４１は、絶縁物質層
４２をエッチパック(ETCH-BACK) して、半導体基板３１
の上面上に突出されたトレンチプラグ３２３の側面に残
膜を残すことによって形成する。従って、このサイドウ
ォールスペーサ４４１は、自然にトレンチライナー３２
２の上を覆うようになる。
【００２２】続いて、図１３に示す第３工程のように、
半導体基板３１の活性領域３３の表面を熱酸化させて、
第１絶縁膜のサイドウォールスペーサ４４１と共に、ゲ
ート絶縁層４４をなす第２絶縁膜４４２を形成する。従
って、第１絶縁膜のサイドウォールスペーサ４４１と第
２絶縁膜４４２とからなるゲート絶縁層４４は、トレン
チコーナー部位を略完璧に絶縁させる一方、活性領域３
３上では、均一度と信頼性が優れた、熱酸化したシリコ
ン酸化膜から形成される。
【００２３】
【発明の効果】以上説明したように、本発明のトレンチ
隔離構造を持つ半導体装置の製造方法によれば、トレン
チコーナー部位を略完璧に絶縁できると共に、均一度が
優れた良質のゲート絶縁層を得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施例における第１工程を示す図
【図２】 同上の第２工程を示す図
【図３】 同上の第３工程を示す図
【図４】 同上の第４工程を示す図
【図５】 同上の第５工程を示す図
【図６】 同上の第６工程を示す図
【図７】 同上の第７工程を示す図
【図８】 同上の第８工程を示す図
【図９】 同上の第９工程を示す図
【図１０】 同上の第１０工程を示す図
【図１１】 本発明の他の実施例における第１工程を示
す図
【図１２】 同上の第２工程を示す図
【図１３】 同上の第３工程を示す図
【図１４】 従来の半導体装置の製造方法の前半を示す
図
【図１５】 従来の半導体装置の製造方法の後半を示す
図
【符号の説明】
３１ 半導体基板 ３２ 隔離領域 ３４，４４ ゲート絶縁層 ３６，３６’ エッチストップ層 ３９ 第１部位 ４０ トレンチ充填物質層 ４１ 酸化物質層 ４２ 絶縁物質層 ３２１ トレンチ ３２２ トレンチライナー ３２３ トレンチプラグ ３４１，４４１ サイドウォールスペーサ ３６１，３６１’ バッファ膜 ３６２，３６２’ シリコン窒化膜 ４４２ 第２絶縁膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】基板上にエッチストップ層を形成する工程
    と、 前記エッチストップ層の一部を選択的にエッチングして
    前記基板を露出させる工程と、 前記エッチストップ層をマスクとして前記基板にトレン
    チを形成する工程と、 前記トレンチの表面に第１絶縁物質のトレンチライナー
    を形成する工程と、 前記トレンチライナーと前記エッチストップ層との一側
    面上に第２絶縁物質のトレンチプラグを形成する工程
    と、 前記エッチストップ層を除去して前記トレンチプラグと
    前記基板の一部を露出させる工程と、 前記トレンチプラグと基板の一部に絶縁膜を形成する工
    程と、 を含んでなることを特徴とするトレンチ隔離構造を持つ
    半導体装置の製造方法。
  2. 【請求項２】前記エッチストップ層は、酸化膜と窒化膜
    とから構成されることを特徴とする請求項１記載のトレ
    ンチ隔離構造を持つ半導体装置の製造方法。
  3. 【請求項３】前記トレンチは、非等方性エッチングを行
    なって形成されることを特徴とする請求項１又は２に記
    載のトレンチ隔離構造を持つ半導体装置の製造方法。
  4. 【請求項４】前記トレンチライナーは、熱酸化によって
    形成されることを特徴とする請求項１〜３のいずれか１
    つに記載のトレンチ隔離構造を持つ半導体装置の製造方
    法。
  5. 【請求項５】前記第１絶縁物質は、酸化物質であり、前
    記第２絶縁物質は、ＴＥＯＳ(TETRAETHYLORTHOSILICAT
    E) であることを特徴とする請求項１〜４のいずれか１
    つに記載のトレンチ隔離構造を持つ半導体装置の製造方
    法。
  6. 【請求項６】前記トレンチプラグと基板の一部に絶縁膜
    を形成する工程は、 前記トレンチプラグ部分に酸化物質のサイドウォールス
    ペーサを形成する工程と、 前記基板及びサイドウォールスペーサを酸化させる工程
    と、 を含んでなることを特徴とする請求項１〜５のいずれか
    １つに記載のトレンチ隔離構造を持つ半導体装置の製造
    方法。
  7. 【請求項７】前記トレンチプラグと基板の一部に絶縁膜
    を形成する工程は、 前記トレンチプラグ部分に絶縁物質のサイドウォールス
    ペーサを形成する工程と、 前記基板上を酸化させる工程と、 を含んでなることを特徴とする請求項１〜５のいずれか
    １つに記載のトレンチ隔離構造を持つ半導体装置の製造
    方法。
JP9355788A 1996-12-26 1997-12-24 トレンチ隔離構造を持つ半導体装置の製造方法 Pending JPH10199969A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR72491/1996 1996-12-26
KR1019960072491A KR100216267B1 (ko) 1996-12-26 1996-12-26 트렌치 격리구조를 갖는 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
JPH10199969A true JPH10199969A (ja) 1998-07-31

Family

ID=19491101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9355788A Pending JPH10199969A (ja) 1996-12-26 1997-12-24 トレンチ隔離構造を持つ半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5960298A (ja)
JP (1) JPH10199969A (ja)
KR (1) KR100216267B1 (ja)
CN (1) CN1085405C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020003031A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 소자분리막 형성 방법
KR20030008053A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2003197734A (ja) * 2001-12-20 2003-07-11 Tobu Denshi Kk 半導体装置の素子分離膜の形成方法
KR100500923B1 (ko) * 2000-05-23 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2012099775A (ja) * 2010-11-05 2012-05-24 Elpida Memory Inc 半導体装置及びその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063686B2 (ja) * 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
US6096660A (en) * 1997-08-21 2000-08-01 Micron Technology, Inc. Method for removing undesirable second oxide while minimally affecting a desirable first oxide
TW353797B (en) * 1997-12-27 1999-03-01 United Microelectronics Corp Method of shallow trench isolation
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6251749B1 (en) * 1998-09-15 2001-06-26 Texas Instruments Incorporated Shallow trench isolation formation with sidewall spacer
KR100287181B1 (ko) * 1998-09-21 2001-04-16 윤종용 트렌치소자분리영역을갖는반도체소자및그제조방법
US6268264B1 (en) * 1998-12-04 2001-07-31 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
KR100351891B1 (ko) * 1999-06-01 2002-09-12 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US6187649B1 (en) * 1999-07-07 2001-02-13 United Semiconductor Corp. Shallow trench isolation process
US6096623A (en) * 1999-09-09 2000-08-01 United Semiconductor Corp. Method for forming shallow trench isolation structure
US6107140A (en) * 1999-12-20 2000-08-22 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode conductor with ultra-thin gate oxide
US6303467B1 (en) * 2000-07-28 2001-10-16 United Microelectronics Corp. Method for manufacturing trench isolation
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
KR100486111B1 (ko) * 2002-07-10 2005-04-29 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
KR20040061966A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 장치의 트랜지스터 형성 방법
US7491614B2 (en) * 2005-01-13 2009-02-17 International Business Machines Corporation Methods for forming channel stop for deep trench isolation prior to deep trench etch
US20070170517A1 (en) * 2006-01-26 2007-07-26 International Business Machines Corporation CMOS devices adapted to reduce latchup and methods of manufacturing the same
CN102931069A (zh) * 2012-11-28 2013-02-13 上海华力微电子有限公司 栅极的制作方法
US9006080B2 (en) 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
CN105514020A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的制作方法及半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389294A (en) * 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5406111A (en) * 1994-03-04 1995-04-11 Motorola Inc. Protection device for an intergrated circuit and method of formation
JP2762976B2 (ja) * 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500923B1 (ko) * 2000-05-23 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20020003031A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 소자분리막 형성 방법
KR20030008053A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2003197734A (ja) * 2001-12-20 2003-07-11 Tobu Denshi Kk 半導体装置の素子分離膜の形成方法
JP2012099775A (ja) * 2010-11-05 2012-05-24 Elpida Memory Inc 半導体装置及びその製造方法
US9012983B2 (en) 2010-11-05 2015-04-21 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US5960298A (en) 1999-09-28
KR19980053392A (ko) 1998-09-25
KR100216267B1 (ko) 1999-08-16
CN1085405C (zh) 2002-05-22
CN1186333A (zh) 1998-07-01

Similar Documents

Publication Publication Date Title
JPH10199969A (ja) トレンチ隔離構造を持つ半導体装置の製造方法
US6165854A (en) Method to form shallow trench isolation with an oxynitride buffer layer
US5989977A (en) Shallow trench isolation process
US6331469B1 (en) Trench isolation structure, semiconductor device having the same, and trench isolation method
EP0646956B1 (en) Method of formation of a trench isolation structure in an integrated circuit
US6355966B1 (en) Methods of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry
US7560759B2 (en) Semiconductor device and method of manufacturing the same
JP4034136B2 (ja) 半導体素子の製造方法
US20030087497A1 (en) Semiconductor device having trench isolation structure and method of fabricating the same
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
US6355540B2 (en) Stress-free shallow trench isolation
US7892941B2 (en) Technique for forming shallow trench isolation structure without corner exposure
KR100230816B1 (ko) 반도체 소자 격리방법
US6268264B1 (en) Method of forming shallow trench isolation
JP2001196576A (ja) 半導体装置およびその製造方法
KR100435261B1 (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
JP2002373935A (ja) トレンチ素子分離方法
JPH10270542A (ja) 半導体メモリ素子の隔離方法
JP5194328B2 (ja) 半導体装置及びその製造方法
JP3053009B2 (ja) 半導体装置の製造方法
KR20010073704A (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
JPH1012733A (ja) 半導体装置およびその製造方法
JPH1126569A (ja) 半導体装置の製造方法