WO2021246528A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021246528A1
WO2021246528A1 PCT/JP2021/021440 JP2021021440W WO2021246528A1 WO 2021246528 A1 WO2021246528 A1 WO 2021246528A1 JP 2021021440 W JP2021021440 W JP 2021021440W WO 2021246528 A1 WO2021246528 A1 WO 2021246528A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
semiconductor layer
semiconductor device
conductive layer
Prior art date
Application number
PCT/JP2021/021440
Other languages
English (en)
French (fr)
Inventor
孝仁 大島
安史 樋口
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to CN202180041605.3A priority Critical patent/CN115943497A/zh
Priority to JP2022528921A priority patent/JPWO2021246528A1/ja
Publication of WO2021246528A1 publication Critical patent/WO2021246528A1/ja
Priority to US18/074,879 priority patent/US20230123210A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Definitions

  • the present invention relates to a semiconductor device.
  • dielectric breakdown occurs when a certain voltage (withstand voltage) is exceeded.
  • the voltage at which this breakdown occurs differs between the interior of the semiconductor and the surface where the pn junction and / or Schottky junction terminates, and generally before the breakdown voltage inside the semiconductor is reached, breakdown occurs at the junction termination of the semiconductor. It will occur. Since the withstand voltage of the semiconductor device becomes the dielectric breakdown voltage at the junction end portion, the maximum value of the reverse voltage that can be applied to the semiconductor device becomes low, and there is a problem that the semiconductor device has a low withstand voltage.
  • Patent Document 3 after forming a groove by sandblasting or the like, an etching solution containing hydrofluoric acid and nitric acid is sprayed into the groove to form a bevel structure.
  • a method such as grinding in which a part of a semiconductor is removed to provide a bevel structure is used, there is a problem that the process becomes complicated. Further, even if etching is performed using an acid to form the bevel structure, there is a problem that the surface is roughened. Further, with these methods, it is difficult to create a bevel structure having a desired structure and angle.
  • Examples of semiconductors include silicon carbide, gallium nitride, gallium nitride, gallium nitride, and gallium nitride nitride semiconductors including mixed crystals thereof. It is known and is used in various semiconductor devices such as blue LEDs and power semiconductors. In recent years, gallium oxide (Ga 2 O 3 ) has been attracting attention as a new semiconductor.
  • gallium oxide Ga 2 O 3
  • semiconductor devices using gallium oxide (Ga 2 O 3 ) having a large bandgap are attracting attention, and are used for power semiconductor devices such as inverters.
  • Ga 2 O 3 gallium oxide
  • gallium oxide, ⁇ -Ga 2 O 3 and the like having a corundum structure can control the band gap by mixing indium and aluminum with each other or in combination, which is extremely attractive as an InAlGaO-based semiconductor. It constitutes a material system.
  • Patent Document 5 describes an avalanche photodiode having a single crystal of gallium oxide (Ga 2 O 3 ), and the avalanche photodiode is a laminated structure of a single crystal of Ga 2 O 3 and a dielectric layer on a side surface. Has a mesa shape that is inclined in a reverse taper shape. However, a manufacturing method for obtaining such a mesa shape is not disclosed.
  • gallium oxide Ga 2 O 3
  • gallium oxide has a ⁇ -gallia structure as the most stable phase
  • the crystal film having a corundum structure there are still many problems in improving the film formation rate and crystal quality, suppressing cracks and abnormal growth, suppressing twins, and cracking the substrate due to warpage.
  • One of the objects of the present invention is to provide a semiconductor device having a structure in which electric field concentration at the end of a Schottky electrode is suppressed.
  • the present inventors have found that the semiconductor layer and the non-conductive layer in which at least a part of the side surface of the semiconductor layer is in direct contact or through another layer. It has a Schottky electrode arranged on the semiconductor layer and the non-conductive layer, and when the end portion of the Schottky electrode is arranged so as to be located on the non-conductive layer, the end portion of the Schottky electrode is arranged. It was found that the electric field concentration of the above can be effectively suppressed.
  • the present invention relates to the following invention.
  • a semiconductor layer a non-conductive layer in which at least a part of the side surface of the semiconductor layer is in direct contact or via another layer, and a shot key arranged on the semiconductor layer and the non-conductive layer.
  • a semiconductor device comprising an electrode, wherein the end of the shotkey electrode is located on the non-conductive layer.
  • the non-conductive layer is located between the first surface on the Schottky electrode side, the second surface located on the opposite side of the first surface, and the first surface and the second surface.
  • the semiconductor layer has a side surface, and the semiconductor layer is located between a first surface on the Schottky electrode side, a second surface located on the opposite side of the first surface, and between the first surface and the second surface.
  • the non-conductive layer is located between the first surface on the Schottky electrode side, the second surface located on the opposite side of the first surface, and the first surface and the second surface.
  • the semiconductor layer has a side surface, and the semiconductor layer is located between a first surface on the Schottky electrode side, a second surface located on the opposite side of the first surface, and between the first surface and the second surface.
  • the semiconductor device according to the above [1], which has the side surface and the second surface of the non-conductive layer is located closer to the Schottky electrode than the second surface of the semiconductor layer.
  • the semiconductor device has one surface and a second surface located on the opposite side of the first surface, and the first surface of the semiconductor layer and the first surface of the non-conductive layer are flush with each other.
  • the semiconductor device according to any one of [7].
  • the semiconductor layer has a first surface on the Schottky electrode side and a second surface located on the opposite side of the first surface, and the non-conductive layer is the second surface on the Schottky electrode side.
  • the semiconductor layer has one surface and a second surface located on the opposite side of the first surface, and the first surface of the semiconductor layer is located higher than the first surface of the non-conductive layer.
  • the semiconductor layer has a first surface on the Schottky electrode side and a second surface located on the opposite side of the first surface, and the non-conductive layer is the second surface on the Schottky electrode side.
  • the [1] which has one surface and a second surface located on the opposite side of the first surface, and the first surface of the non-conductive layer is at a position higher than the first surface of the semiconductor layer.
  • the semiconductor layer has a first surface on the Schottky electrode side and a second surface located on the opposite side of the first surface, and is between the first surface and the second surface.
  • the semiconductor device which has the side surface to be located, and the inclined surface of the semiconductor layer is an inclined surface whose film thickness decreases from the first surface to the second surface.
  • the semiconductor layer has a first surface on the Schottky electrode side and a second surface located on the opposite side of the first surface, and is between the first surface and the second surface.
  • the non-conductive layer has a first inclined surface
  • the side surface of the semiconductor layer has the inclined surface as a second inclined surface inclined in the direction opposite to the first inclined surface.
  • the semiconductor device of the present invention it is possible to obtain a semiconductor device having a structure in which the electric field concentration at the junction end between the semiconductor and the Schottky electrode is suppressed.
  • FIG. 3 is a partial cross-sectional view of a substrate and a mask schematically showing a method of forming a mask as shown in FIGS. 1 and / or 2.
  • FIG. 3A is a partial cross-sectional view of a substrate having a mask layer formed on the first surface of the substrate.
  • FIG. 3B is a partial cross-sectional view of the substrate and the mask in which an opening having an inclined surface is formed in the mask layer by etching, and shows, for example, a cross section of the portion IIIb-IIIb of FIG.
  • FIG. 3C shows, as another embodiment, a substrate and a mask on which a thinner second mask is formed on the first surface of the substrate in the opening of the mask layer (first mask). It is a partial sectional view. As one of the embodiments of the present invention, it is a figure which shows typically the cross section of the opening of the mask when the protective film is arranged on the mask. It is a figure explaining the halide vapor deposition (HVPE) apparatus used as one of the embodiments of this invention.
  • HVPE halide vapor deposition
  • FIG. 1 it is sectional drawing schematically showing the laminated structure grown on the 1st surface of a substrate and on the inclined surface of a mask in the opening of the mask shown in FIG.
  • FIG. 1 it is sectional drawing which shows typically the semiconductor film grown on the protective film shown in FIG.
  • FIG. 1 is a figure explaining the mist CVD apparatus used in embodiment of this invention.
  • FIG. 1 shows the semiconductor film which has the inclined surface at the end part obtained in the Example of this invention.
  • the figure in which electrodes are formed on the first surface of a semiconductor film having the same height and the first surface of a mask is shown.
  • a figure showing an electrode formed on a first surface of a semiconductor film and a first surface of a mask located at a position higher than the first surface of the semiconductor film is shown.
  • a figure showing an electrode formed on a first surface of a semiconductor film and a first surface of a mask located at a position lower than the first surface of the semiconductor film is shown.
  • An example of a substrate used in one of the embodiments of the present invention is shown.
  • An example of a substrate used in one of the embodiments of the present invention is shown.
  • a cross-sectional view of a semiconductor device is shown as one of the embodiments of the present invention.
  • a cross-sectional view of a semiconductor device is shown as one of the embodiments of the present invention.
  • a cross-sectional view of a semiconductor device is shown as one of the embodiments of the present invention.
  • a cross-sectional view of a semiconductor device is shown as one of the embodiments of the present invention.
  • a cross-sectional view of a semiconductor device is shown as one of the embodiments of the present invention.
  • As a comparative example in the semiconductor device without an insulator layer, the semiconductor device (a) in which the end of the first electrode is located on the semiconductor film and the semiconductor device with an insulator layer obtained in the embodiment of the present invention are the first.
  • the electric field distributions of the semiconductor devices (b) to (d) in which the end of the electrode of No. 1 is located on the insulator are shown graphically.
  • a cross-sectional view of the semiconductor device (b) to (d) with a non-conductive layer and an electrode obtained in the embodiment of the present invention, and the semiconductor device without a non-conductive layer and the semiconductor device of the electrode of Comparative Example (a) are shown.
  • FIG. 20 shows a cross-sectional view of the semiconductor device.
  • the semiconductor device 500 has a semiconductor layer (also referred to as a semiconductor film) 64 and a layer 62 having a higher insulating property than the semiconductor layer 64, to which at least a part of the side surface 64c of the semiconductor layer 64 is in contact. There is.
  • the semiconductor device 500 further includes a Schottky electrode 65 arranged on the first surface 64a of the semiconductor layer 64 on the Schottky electrode 65 side and the first surface 62a of the layer 62 having higher insulation than the semiconductor layer 64. have.
  • the end portion 65c (also referred to as a terminal portion) of the Schottky electrode 65 is located on the layer 62 having higher insulating properties than the semiconductor layer 64. With the above structure, the electric field concentration at the terminal portion of the Schottky electrode can be effectively suppressed.
  • the non-conductive layer 62 is located between the first surface 62a on the Schottky electrode 65 side, the second surface 62b located on the opposite side of the first surface 62a, and the first surface 62a and the second surface 62b.
  • the semiconductor layer 64 has a first surface 64a, a second surface 64b located on the opposite side of the first surface 64a, and a side surface located between the first surface 64a and the second surface 64b. It has 64c.
  • the first surface 64a of the semiconductor layer 64 and the first surface 62a of the non-conductive layer 62 are flush with each other, and the Schottky electrode 65 can be arranged on a flat surface. It has a structure that further suppresses electric field concentration at the terminal portion of the semiconductor device and leads to further thinning of the semiconductor device. Further, in the present embodiment, since the second surface 62b of the non-conductive layer is located closer to the Schottky electrode than the second surface 64b of the semiconductor layer, a semiconductor device having higher pressure resistance can be obtained.
  • the semiconductor layer 64 is an n-type semiconductor layer
  • the semiconductor device 500 further includes an n + type semiconductor layer 61 arranged in contact with the second surface 64b of the n-type semiconductor layer 64. It has an ohmic electrode 66 arranged in contact with the n + type semiconductor layer 61.
  • the semiconductor device in the embodiment of the present invention is a vertical Schottky barrier diode (SBD).
  • the semiconductor layer examples include gallium nitride nitride semiconductors including silicon carbide, gallium nitride, gallium nitride, aluminum nitride and their mixed crystals. It may be contained as a main component, or may contain a crystalline metal oxide as a main component. In this embodiment, the semiconductor layer preferably contains at least gallium. Further, in the present embodiment, the semiconductor layer preferably contains a crystalline metal oxide as a main component, and more preferably contains a crystalline gallium oxide or a mixed crystal of gallium oxide.
  • the "main component" is, for example, when the semiconductor layer contains ⁇ -Ga 2 O 3 as a main component, the atomic ratio of gallium in the metal element in the semiconductor layer is ⁇ -at a ratio of 0.5 or more. If Ga 2 O 3 is included, that is sufficient.
  • the atomic ratio of gallium in the metal element in the semiconductor layer is preferably 0.7 or more, more preferably 0.8 or more.
  • the non-conductive layer is made of a material having a higher electrical resistivity than the high resistivity layer, and is usually a semi-insulator layer or an insulator layer, but in the embodiment of the present invention, it is preferably an insulator layer. ..
  • the semi-insulator layer include polysilicon (polycrystalline silicon), amorphous silicon, diamond-like carbon (DLC) and the like.
  • the insulator layer for example, silicon dioxide (SiO 2) or silicon nitride (Si 3 N 4),: silicon (Si), germanium-(Ge), titanium (Ti), zirconium (Zr), Hf ( Hafnium), Ta (tantal), oxides such as tin (Sn), nitrides or carbides and the like can be mentioned.
  • FIG. 16 shows a cross-sectional view of the semiconductor device.
  • the semiconductor device 100 includes a first surface 64a, a second surface 64b located on the opposite side of the first surface 64a, a side surface located between the first surface 64a and the second surface 64b, and the side surface. 64c, a first region 64f located adjacent to the inclined surface 64c, and a position distant from the inclined surface 64c in a plan view from the first region 64f. It has a semiconductor film 64 including two regions of 64 g. The first region 64f is located near the side surface of the semiconductor film 64, and the second region 64g is located at a position including the central portion of the semiconductor film 64.
  • the first region 64f near the end of the semiconductor film where the electric field tends to concentrate contains crystals grown in the lateral direction, and the dislocation density of the first region 64f is the first. Since it is lower than the dislocation density of 64 g in two regions, it leads to improvement of semiconductor characteristics. It has a semiconductor layer 64 and a non-conductive layer 62 in which at least a part of the side surface of the semiconductor layer 64 is in contact with each other.
  • the non-conductive layer 62 is preferably an insulator layer, the side surface of the non-conductive layer 62 has a first inclined surface 62c, and the side surface of the semiconductor layer 64 has the first inclined surface 62c.
  • the semiconductor layer 100 has a positive bevel structure at the end thereof, and the first inclined surface 62c of the non-conductive layer 62 and the second inclined surface 64c of the semiconductor layer 64 are in close contact with each other.
  • the semiconductor device 100 in the present embodiment has a rectifying junction interface 90, and has a first electrode 65 (here, a Schottky electrode) bonded to the semiconductor film 64 at the rectifying junction interface 90.
  • the first electrode 65 is arranged on the first surface 64a of the semiconductor layer 64 and the first surface 62a of the non-conductive layer 62.
  • the end portion 65c (also referred to as a terminal portion) of the Schottky electrode 65 is located on the non-conductive layer 62.
  • the angle formed by the first surface 64a of the semiconductor layer 64 and the inclined surface 64c of the semiconductor layer 64 is less than 90 °. That is, the inclined surface 64c of the semiconductor layer 64 is an inclined surface whose film thickness increases in the direction from the first surface 64a of the semiconductor layer toward the second surface 64b.
  • the inclination angle 64e formed by the first surface 64a of the first semiconductor layer 64 and the inclined surface 64c is preferably in the range of 10 ° ⁇ inclination angle 64e ⁇ 90 °, and the inclination angle 64e is 70 ° or less. Is more preferable, and most preferably 20 ° or more and 70 ° or less.
  • the leak current can be suppressed in the positive bevel structure, and the electric field concentration at the terminal portion of the Schottky electrode can be effectively suppressed.
  • the second surface 64b of the semiconductor layer 64 and the second surface 62b of the non-conductive layer 62 having higher insulating properties than the semiconductor layer 64 are flush with each other.
  • the first surface 64a of the semiconductor layer 64 and the first surface 62a of the non-conductive layer 62 are flush with each other, and the Schottky electrode 65 can be arranged on a flat surface, so that the Schottky electrode can be arranged. It has a structure that suppresses electric field concentration at the end of the semiconductor device and leads to a thinner semiconductor device.
  • the semiconductor layer 64 is, for example, an n-type semiconductor layer, and the semiconductor device 100 is further arranged in contact with the second surface 64b of the n-type semiconductor layer 64. It has a 61 and a second electrode 66 (here, an ohmic electrode) arranged in contact with the n + type semiconductor layer 61.
  • the semiconductor device in the embodiment of the present invention is a vertical Schottky barrier diode (SBD).
  • SBD vertical Schottky barrier diode
  • the "rectifying interface” is not particularly limited as long as it is a bonding interface having a rectifying action.
  • the rectifying junction is preferably a Schottky junction or a PN junction.
  • FIG. 17 shows a cross-sectional view of the semiconductor device.
  • the semiconductor device 200 has a semiconductor layer 64 and a non-conductive layer 62 in which at least a part of the side surface 64c of the semiconductor layer 64 is in contact with each other.
  • the non-conductive layer 62 is an insulator layer, the side surface of the non-conductive layer 62 has a first inclined surface 62c, and the side surface of the semiconductor layer 64 faces the opposite direction to the first inclined surface 62c. It has a second inclined surface 64c inclined to the surface, and the first inclined surface 62c of the non-conductive layer 62 and the second inclined surface 64c of the semiconductor layer 64 are engaged with each other.
  • the semiconductor layer 64 has a positive bevel structure at the end thereof, and the first inclined surface 62c of the non-conductive layer 62 and the second inclined surface 64c of the semiconductor layer 64 are in close contact with each other.
  • the semiconductor device 400 further has a first electrode 65 (here, a Schottky electrode) arranged on the first surface 64a of the semiconductor layer 64 and the first surface 62a of the non-conductive layer 62.
  • the semiconductor device 200 in this embodiment has a rectifying bonding interface 90, and has a first electrode 65 (here, a shotkey electrode) bonded to the semiconductor film 64 at the rectifying bonding interface 90.
  • the end portion 65c (also referred to as a terminal portion) of the Schottky electrode 65 is located on the non-conductive layer 62.
  • the leak current can be suppressed in the positive bevel structure, and the electric field concentration at the terminal portion of the Schottky electrode can be effectively suppressed.
  • the second surface 64b of the semiconductor layer 64 and the second surface 62b of the non-conductive layer 62 having higher insulating properties than the semiconductor layer 64 are flush with each other.
  • the first surface 64a of the semiconductor layer 64 and the first surface 62a of the layer 62 having higher insulating properties than the semiconductor layer 64 are flush with each other, and the Schottky electrode 65 is arranged on a flat surface.
  • the semiconductor layer 64 is, for example, an n-type semiconductor layer
  • the semiconductor device 100 is further arranged in contact with the second surface 64b of the n-type semiconductor layer 64. It has a 61 and a second electrode 66 (here, an ohmic electrode) arranged in contact with the n + type semiconductor layer 61. Further, the present embodiment has a plurality of p-type semiconductor portions 67 located between the Schottky electrode 65 of the semiconductor device and the n-type semiconductor layer 64.
  • the p-type semiconductor portion 67 may be formed by, for example, providing a groove in the n-semiconductor layer 64 to grow the p-type semiconductor portion 67, or may be provided by ion implantation.
  • the semiconductor device according to the embodiment of the present invention is a vertical junction barrier Schottky diode (JBS).
  • FIG. 18 shows a cross-sectional view of the semiconductor device.
  • the semiconductor layer 64 is in contact with the non-conductive layer 62, and the semiconductor layer 64 and the non-conductive layer 62 are in contact with at least a part of the side surface of the semiconductor layer 64. It has an arranged shot key electrode 65, and the end portion 65c of the shot key electrode 65 is located on the non-conductive layer 62.
  • the semiconductor device 300 in this embodiment has a rectifying bonding interface 90, and has a first electrode 65 (here, a shotkey electrode) bonded to the semiconductor film 64 at the rectifying bonding interface 90. The difference from the semiconductor device 100 of FIG.
  • a protective film 63 made of a material different from that of the non-conductive layer 62 is arranged on the non-conductive layer 62.
  • the protective film 63 also has higher insulating properties than the semiconductor layer 64, and is preferably a non-conductive layer.
  • the protective film 63 does not contain Si (silicon). Free)
  • the protective film 63 of the material is preferable. Examples of the material of the protective film 63 include silicon nitride (Si 3 N 4 ), germanium (Ge), titanium (Ti), zirconium (Zr), Hf (hafnium), Ta (tantal), and tin (tantal).
  • the non-conductive layer 62 can be used as a mask when forming a positive bevel structure at the end of a laminated structure including an epitaxially grown semiconductor film and / or two or more semiconductor films.
  • the highly versatile mask material often contains Si.
  • Si of the mask material is suppressed from being taken into the semiconductor film, and the semiconductor film having a positive bevel structure and / or two or more semiconductor films are suppressed.
  • a laminated structure containing the above can be obtained.
  • the protective film is a thin film arranged on the mask after forming the inclined surface of the mask, and the semiconductor film and / or the laminated structure including two or more semiconductor films is formed on the protective film. .. Therefore, it is preferable that the protective film 63 covers at least the inclined surface 62c of the non-conductive layer 62, and the first inclined surface 62c of the non-conductive layer 62 is an end portion of the semiconductor layer via the protective film 63. It is preferable that it is in close contact with the inclined surface of the above and / or the inclined surface of the end portion of the laminated structure.
  • FIG. 19 shows a cross-sectional view of the semiconductor device.
  • the semiconductor layer 64 is in contact with at least a part 64c of the side surface of the semiconductor layer 64, the layer 62 having higher insulation property than the semiconductor layer 64, and the semiconductor layer 64.
  • a first electrode (here, a shot key electrode) 65 arranged on a layer 62 having a higher insulating property than the semiconductor layer 64, and an end portion 65c (also referred to as a terminal portion) of the shot key electrode 65. ) Is located on the layer 62 having a higher insulating property than the semiconductor layer 64.
  • the semiconductor device 200 in this embodiment has a rectifying bonding interface 90, and has a first electrode 65 (here, a shotkey electrode) bonded to the semiconductor film 64 at the rectifying bonding interface 90.
  • a first electrode 65 here, a shotkey electrode
  • the first surface 64a of the semiconductor layer 64 and the first surface 62a on the non-conductive layer 62 are flush with each other, and the Schottky electrode 65 can be arranged on a flat surface. It has a structure that suppresses electric field concentration at the end of the Schottky electrode and leads to a thinner semiconductor device.
  • the semiconductor layer 64 is epitaxially grown, a mask having an inclined surface 64e is placed on the semiconductor layer 64, and a positive bevel structure having an inclined surface 64c at least a part of an end portion of the semiconductor layer 64.
  • the semiconductor layer 64 can be formed.
  • the mask can be used as the non-conductive layer 62 of the semiconductor device for arranging the end portion of the Schottky electrode.
  • at least the inclined surface 62c and the second surface 62b of the non-conductive layer 62 are embedded in the semiconductor layer 64. That is, in this embodiment, the second surface 62b of the non-conductive layer is located closer to the Schottky electrode than the second surface 64b of the semiconductor layer.
  • the film forming method of the semiconductor layer (hereinafter, also referred to as "semiconductor film") is not particularly limited as long as it can epitaxially grow the semiconductor film.
  • the method for forming the semiconductor film for example, it can be formed by at least one method selected from a spray method, a mist CVD method, an HVPE method, an MBE method, a MOCVD method and a sputtering method.
  • a metal source containing a metal is gasified to obtain a metal-containing raw material gas, and then the metal-containing raw material gas and the oxygen-containing raw material gas are supplied onto a substrate in a reaction chamber on which a mask having an inclined surface is arranged.
  • a semiconductor film can be formed.
  • the metal-containing raw material gas, the oxygen-containing raw material gas, and the reactive gas are supplied onto the substrate on which the mask having the inclined surface is arranged to perform the film formation. be able to.
  • the HVPE apparatus 50 includes, for example, a reaction chamber 51, a heater 52a for heating the metal source 57, and a heater 52b for heating the substrate fixed to the substrate holder 56.
  • the reaction chamber 51 may include an oxygen-containing raw material gas supply pipe 55b, a reactive gas supply pipe 54b, and a base holder 56 on which a base is placed.
  • a metal-containing raw material gas supply pipe 53b is provided in the reactive gas supply pipe 54b to form a double pipe structure.
  • the oxygen-containing raw material gas supply pipe 55b is connected to the oxygen-containing raw material gas supply source 55a, and the oxygen-containing raw material gas is a substrate holder from the oxygen-containing raw material gas supply source 55a via the oxygen-containing raw material gas supply pipe 55b.
  • the flow path of the oxygen-containing raw material gas is configured so that it can be supplied to the substrate fixed to 56.
  • the reactive gas supply pipe 54b is connected to the reactive gas supply source 54a, and the reactive gas is fixed to the substrate holder 56 from the reactive gas supply source 54a via the reactive gas supply pipe 54b.
  • the flow path of the reactive gas is configured so that it can be supplied to the substrate.
  • the metal-containing raw material gas supply pipe 53b is connected to the halogen-containing raw material gas supply source 53a, and the halogen-containing raw material gas is supplied to the metal source to become the metal-containing raw material gas, and the metal-containing raw material gas is fixed to the substrate holder 56. It is supplied to the board.
  • the reaction chamber 51 is provided with a gas discharge unit 59 for exhausting used gas, and further, a protective sheet 58 for preventing the precipitate of reactants is provided on the inner wall of the reaction chamber 51.
  • the metal source is not particularly limited as long as it contains a metal and can be gasified, and may be a simple substance of a metal or a metal compound.
  • the metal include one or more metals selected from gallium, aluminum, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like.
  • the metal is preferably one or more metals selected from gallium, aluminum and indium, more preferably gallium, and the metal source is gallium alone. Most preferred.
  • the metal source may be a gas, a liquid, or a solid, but in the present invention, for example, when gallium is used as the metal, the metal is used.
  • the source is preferably a liquid.
  • the gasification means is not particularly limited and may be a known means as long as the object of the present invention is not impaired. In the embodiment of the present invention, it is preferable that the gasification means is carried out by halogenating the metal source.
  • the halogenating agent used for the halogenation is not particularly limited as long as the metal source can be halogenated, and may be a known halogenating agent.
  • the halogenating agent include halogens and hydrogen halides.
  • the halogen include fluorine, chlorine, bromine, iodine and the like.
  • the hydrogen halide include hydrogen fluoride, hydrogen chloride, hydrogen bromide, hydrogen iodide and the like.
  • the gasification is carried out by supplying halogen or hydrogen halide as a halogenating agent to the metal source, and reacting the metal source with halogen or hydrogen halide at a temperature equal to or higher than the vaporization temperature of the metal halide. It is preferable to carry out the process by forming a halogenated metal.
  • the halogenation reaction temperature is not particularly limited, but in the present invention, for example, when the metal source is gallium and the halogenating agent is HCl, 900 ° C. or lower is preferable, and 700 ° C. or lower is preferable.
  • the metal-containing raw material gas is not particularly limited as long as it is a gas containing the metal of the metal source.
  • the metal-containing raw material gas include halides (fluoride, chloride, bromide, iodide, etc.) of the metal.
  • the metal source containing a metal is gasified into a metal-containing raw material gas, and then the metal-containing raw material gas and the oxygen-containing raw material gas are supplied onto the substrate in the reaction chamber. Further, in the present invention, the reactive gas is supplied onto the substrate.
  • the oxygen-containing raw material gas include O 2 gas, CO 2 gas, NO gas, NO 2 gas, N 2 O gas, H 2 O gas, O 3 gas and the like.
  • the oxygen-containing raw material gas may contain CO 2.
  • the reactive gas is usually a reactive gas different from the metal-containing raw material gas and the oxygen-containing raw material gas, and does not contain the inert gas.
  • the reactive gas is not particularly limited, and examples thereof include an etching gas and the like.
  • the etching gas is not particularly limited and may be a known etching gas as long as the object of the present invention is not impaired.
  • the reactive gas is a halogen gas (for example, fluorine gas, chlorine gas, bromine gas, iodine gas, etc.), hydrogen halide gas (for example, hydrofluoric acid gas, hydrochloric acid gas, hydrogen bromide gas, iodine gas, etc.).
  • the metal-containing raw material gas, the oxygen-containing raw material gas, or the reactive gas may contain a carrier gas.
  • the carrier gas include an inert gas such as nitrogen and argon.
  • the partial pressure of the metal-containing raw material gas is not particularly limited, but in the present invention, it is preferably 0.5 Pa to 1 kPa, more preferably 5 Pa to 0.5 kPa.
  • the partial pressure of the oxygen-containing raw material gas is not particularly limited, but in the present invention, it is preferably 0.5 to 100 times the partial pressure of the metal-containing raw material gas, and is 1 to 20 times. Is more preferable.
  • the partial pressure of the reactive gas is also not particularly limited, but in the present invention, it is preferably 0.1 to 5 times, preferably 0.2 to 3 times, the partial pressure of the metal-containing raw material gas. Is more preferable.
  • the dopant-containing gas is not particularly limited as long as it contains a dopant.
  • the dopant is also not particularly limited, but in the present invention, the dopant preferably contains one or more elements selected from germanium, silicon, titanium, zirconium, vanadium, niobium and tin, preferably germanium. It is more preferably containing silicon or tin, and most preferably it contains germanium.
  • the dopant-containing gas preferably has the dopant in the form of a compound (for example, a halide, an oxide, etc.), and more preferably in the form of a halide.
  • the partial pressure of the dopant-containing raw material gas is not particularly limited, but in the present invention, it is preferably 1 ⁇ 10 -7 times to 0.1 times the partial pressure of the metal-containing raw material gas, and 2.5 ⁇ . It is more preferably 10-6 times to 7.5 ⁇ 10-2 times. In the present invention, it is preferable to supply the dopant-containing gas onto the substrate together with the reactive gas.
  • At least a part of the semiconductor film and / or the substrate in the embodiment of the present invention can be formed by using the mist CVD apparatus as shown in FIG.
  • the substrate is not particularly limited as long as it can support the mask and / or the semiconductor film.
  • the material of the substrate is not particularly limited as long as it does not impair the object of the present invention, and may be a known substrate, an organic compound, or an inorganic compound.
  • the shape of the substrate may be any shape, and is effective for any shape. For example, a plate-like, fibrous, rod-like, columnar, or prismatic shape such as a flat plate or a disk Cylindrical, spiral, spherical, ring-shaped and the like can be mentioned, but in one of the embodiments of the present invention, a substrate is preferable. Further, in another embodiment of the present invention, it is also preferable that the substrate contains a crystal layer.
  • the crystal layer may be a semiconductor layer.
  • the substrate 11 may have a substrate 16 and a crystal layer (including a semiconductor layer) 17 formed on the substrate 16.
  • the thickness of the substrate is not particularly limited in the present invention.
  • another layer such as a buffer layer may be laminated on the substrate as described later.
  • a semiconductor layer having different electrical conductivity may be included as a substrate, or the substrate itself may be a semiconductor layer.
  • the substrate 11 is a substrate 16, a crystal layer 17 arranged on the substrate 16 (for example, a semiconductor layer such as an n + type semiconductor layer), and the crystal layer 17.
  • the mask layer is arranged on the semiconductor layer 18 which is the first surface 11a of the substrate 11.
  • a part of the mask layer is removed by etching to form an opening 12d having an inclined surface 12c, and the semiconductor layer 18 to be the first surface 11a of the substrate 11 is exposed in the opening 12d.
  • the semiconductor film 14 can be continuously grown with the same semiconductor material as the semiconductor layer 18.
  • a mask having an inclined surface at least partially embedded in the semiconductor film is arranged.
  • a semiconductor device including a semiconductor film having a bevel structure that engages with an inclined surface of the mask 12 (non-conductive layer) in at least a part of the semiconductor film.
  • the inclined surface 62c and the second surface 62b of the non-conductive layer 62 are embedded in the semiconductor layer 64, and the inclined surface 64c that engages with the inclined surface 62c of the non-conductive layer 62 is provided.
  • the layer located on the first surface 11a of the substrate 11 and the layer located on the second surface 11b on the opposite side of the first surface 11a are crystal layers and / or semiconductor layers having different compositions from each other. May be.
  • the opening may be formed so that the inclined surface is arranged on at least a part of the side surface of the opening 12 of the mask 12, and as another embodiment, the mask layer may be formed. The opening of the mask layer may be formed so that the annular inclined surface is arranged on the entire side surface of the opening.
  • the crystal substrate is not particularly limited as long as it is a substrate containing a crystal as a main component, and may be a known substrate. It may be an insulator substrate, a conductive substrate, or a semiconductor substrate. It may be a single crystal substrate or a polycrystalline substrate. Examples of the crystal substrate include a SiC substrate, a GaN substrate, a substrate containing a crystal having a corundum structure as a main component, a substrate containing a crystal having a ⁇ -gallium structure as a main component, and a substrate having a hexagonal structure. Can be mentioned.
  • the "main component” refers to a composition ratio in the substrate containing 50% or more of the crystals, preferably 70% or more, and more preferably 90% or more.
  • Examples of the substrate containing the crystal having a corundum structure as a main component include a sapphire substrate and an ⁇ -type gallium oxide substrate.
  • Examples of the substrate containing the crystal having a ⁇ -Galia structure as a main component include a ⁇ -Ga 2 O 3 substrate or a mixed crystal substrate containing ⁇ -Ga 2 O 3 and Al 2 O 3. ..
  • As the mixed crystal substrate containing ⁇ -Ga 2 O 3 and Al 2 O 3 for example, a mixed crystal substrate containing Al 2 O 3 in an atomic ratio of more than 0% and 60% or less is preferable. Is mentioned as.
  • Examples of the substrate having the hexagonal structure include a SiC substrate, a ZnO substrate, and a GaN substrate. Examples of other crystal substrates include Si substrates.
  • the crystal substrate is a sapphire substrate.
  • the sapphire substrate include a c-plane sapphire substrate, an m-plane sapphire substrate, and an a-plane sapphire substrate.
  • the sapphire substrate may have an off angle. The off angle is not particularly limited, but is preferably 0 ° to 15 °.
  • the thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 ⁇ m, and more preferably 200 to 800 ⁇ m.
  • FIG. 1 schematically shows a part of one aspect of a mask arranged on the surface of the substrate 11.
  • a mask layer is formed as a mask 12 on the first surface 11a of the substrate 11.
  • the mask material can be formed of a material having higher electrical insulation than the semiconductor film, and for example, the mask material is preferably a semi-insulator material or an insulator material.
  • the semi-insulating material include polysilicon (polycrystalline silicon), amorphous silicon, diamond-like carbon (DLC) and an undoped crystal layer, magnesium (Mg), ruthenium (Ru), and iron (Fe).
  • Crystal layers containing semi-insulating dopants such as berylium (Be), cesium (Cs), strontium (Sr), barium (Ba) and the like.
  • the insulator material include silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), silicon (Si), germanium (Ge), titanium (Ti), zirconium (Zr), and Hf (Huff II). Oxides such as um), Ta (tantal) and tin (Sn), nitrides or carbides and the like can be mentioned.
  • the mask layer is made of an insulator.
  • the substrate 11 has a first surface 11a and a second surface 11b on the opposite side of the first surface 11a.
  • a mask layer 12 (hereinafter, also referred to as a mask and / or a first mask) is formed on the first surface 11a of the substrate 11, and for example, a resist layer is arranged on at least a part of the mask layer 12, and an etching gas and / or Alternatively, by etching the mask layer 12 with an etching solution, an annular inclined surface 12c can be formed on the side surface of the opening 12d of the mask layer as shown in FIG. 3B.
  • the etching may be dry etching or wet etching, but isotropic etching is preferable because an inclined surface is formed on the mask layer.
  • anisotropic etching and isotropic etching may be combined.
  • the mask layer may be provided with an opening by anisotropic etching, and isotropic etching may be additionally performed to adjust the inclination angle of the inclined surface.
  • FIG. 3B shows, for example, a cross section of the portion IIIb-IIIb of FIG.
  • the opening 12d of the mask 12 penetrates from the first surface 12a of the mask 12 to the second surface 12b on the opposite side, and the second surface of the mask 12 is more than the first surface 12a of the mask 12. 12b is located near the first surface 11a of the substrate 11.
  • the thick film formation and processing of the mask layer can be easily performed in a short time, and it is also easy to obtain a smooth inclined surface on the mask.
  • the mask having an inclined surface in the embodiment of the present invention is used for one purpose of forming a bevel structure at the end of the semiconductor film and / or the laminated structure, the thickness is the same as the thickness of the semiconductor film. It has a thicker thickness.
  • the thickness of the mask on which the inclined surface is formed is preferably at least 1 ⁇ m or more, and preferably 1 ⁇ m or more and 100 ⁇ m or less.
  • a mask layer is formed as the mask 12 on the first surface 11a of the substrate 11, an opening 12d having the inclined surface 12c is formed, and then as shown in FIG. 3 (c).
  • a convex second mask 12' that has a height of less than half the height of the first mask and a surface area smaller than the size of the opening is placed in the opening 12d. It can also be arranged on the first surface 11a of the substrate 11 of the above.
  • the semiconductor film 14 is epitaxially grown from the first surface 11a of the substrate 11 onto the second mask 12'including the lateral growth, and further laterally on the inclined surface 12c of the first mask 12.
  • the semiconductor film 14 including growth it is also possible to obtain a semiconductor film 14 having an inclined surface at an end portion and having less dislocations. Since the inclined surface can be formed in an annular shape at the peripheral end of the semiconductor film, a semiconductor device having a bevel structure can be easily manufactured.
  • the shape of the opening 12d is preferably a shape having no corners in a plan view. As shown in FIG. 2, the shape of the opening 12d may be a square with rounded corners in a plan view.
  • the opening 12d of the mask 12 is circular in a plan view, and the side surface of the mask 12 in the opening 12d is toward the first surface 11a of the substrate 11 in a plan view.
  • the inclined surface 12c is inclined in a direction approaching the center of the opening 12d.
  • the inclined surface 12c of the mask 12 has a tapered shape in which the thickness decreases from the first surface of the mask toward the second surface of the mask.
  • the first surface 12a of the mask 12 and the second surface 12b are parallel to each other, and the second surface 12b of the mask 12 has a larger area than the first surface 12a of the mask 12.
  • the semiconductor film 14 having an annular inclined surface at the peripheral end is formed, for example, in a circular shape in a plan view. can do.
  • the semiconductor device 100 as shown in FIG. 16 can be easily obtained.
  • the semiconductor device 100 includes a flat first surface 64a, a second surface 64b on the opposite side of the first surface 64a and a smaller area than the first surface 64a, and the first surface 64a and the second surface 64b. It has a semiconductor film 64 having an inclined surface 64c at an end located between and.
  • a Schottky electrode may be arranged as a first electrode 65 on the first surface 64a side of the semiconductor film 64, and an ohmic electrode 66 may be arranged as a second electrode on the second surface 64b side.
  • a mask may be placed on the crystal layer 61 to epitaxially grow a semiconductor layer having an inclined surface at an end (for example, an n + type semiconductor layer). .. If a semiconductor film 64 (for example, an n-type semiconductor layer) having an inclined surface continuous with the inclined surface of the n + type semiconductor layer is epitaxially grown on the n + semiconductor layer, a positive bevel structure is formed at the end of the laminated structure.
  • a Schottky barrier diode (SBD), which is a semiconductor device having the above, can be easily obtained.
  • an inclined surface can be formed at an end portion in two layers having different electric conductivity.
  • the inclination angle 64e formed by the first surface 64a of the semiconductor film 64 and the inclined surface 64c is preferably in the range of 10 ° ⁇ inclination angle 64e ⁇ 90 °, and the inclination angle 64e is 70 ° or less. More preferably, it is more preferably 20 ° or more and 70 ° or less.
  • the mask is used to form a continuous inclined surface from the inclined surface of the first semiconductor film to the inclined surface of the second semiconductor film, and a plurality of semiconductor layers are formed. It is also possible to obtain a semiconductor device having a positive bevel structure at an end portion (including a peripheral end surface).
  • the semiconductor device having the "positive bevel structure” the cross-sectional area at the end of the semiconductor film and / or the laminated structure including two or more semiconductor films becomes smaller toward the side where the depletion layer spreads. It refers to the structure that goes on. Further, it refers to a structure in which the angle formed by the rectifying junction interface and the end face of the low impurity concentration layer is an acute angle.
  • the rectifying junction interface is a junction (Schottky junction) interface between the Schottky electrode and the n-semiconductor layer, and the end face of the low impurity layer. Is the end face of the n-semiconductor layer.
  • the structure includes a structure in which the cross-sectional area of the semiconductor film parallel to the Schottky electrode becomes smaller in the direction from the Schottky electrode side to the ohmic electrode side. This also includes the case where the semiconductor film and / or the laminated structure of two or more semiconductor films has a shape like an inverted circular stand.
  • the mask 12 can also be used as the insulator layer 62 of the semiconductor device 100 shown in FIG. Since the thickness of the mask 12 can be appropriately set and can be arranged as an insulator layer so as to embed at least a part of the mask 12 in the semiconductor film (layer), the mask 12 can be field-insulated in the semiconductor device. It can also be used as a film. Further, as another embodiment, by making the thickness of the mask 12 the same as that of the semiconductor film or larger than the thickness of the semiconductor film, an inclined surface can be formed at least a part of the end portion of the semiconductor film.
  • the thickness of the mask 12 may be the same as or larger than the thickness of the laminated structure.
  • An inclined surface can be formed on at least a part of the end portion of the laminated structure.
  • the inclined surface 64c may be provided on at least a part of an end portion located between the first surface 64a and the second surface 64b, but in the present embodiment, the entire end portion may be provided. That is, it is preferable that the inclined surface 64c is provided on the entire peripheral end portion of the semiconductor film 64.
  • the Schottky electrode By arranging the Schottky electrode on the first surface 64a side of the semiconductor film 64, a Schottky barrier diode having a positive bevel structure in which the inclination angle formed by the first surface 64a and the inclined surface 64c is less than 90 ° can be obtained. Can be done. Further, in the present embodiment, the inclination angle 64e formed by the first surface 64a of the semiconductor film 64 and the inclined surface 64c is preferably in the range of 10 ° ⁇ inclined angle 64e ⁇ 90 °, and the inclined angle 64e. Is more preferably 70 ° or less, and most preferably 20 ° or more and 70 ° or less.
  • FIG. 4 is a diagram schematically showing a cross section of the opening of the mask shown in FIG.
  • the tilt angle) is in the range of 10 ° ⁇ tilt 12e ⁇ 90 °.
  • the inclination angle 12e formed by the second surface 12b of the mask 12 and the inclined surface 12c is preferably in the range of 10 ° ⁇ inclined angle 64e ⁇ 90 °, and the inclined angle 12e is set.
  • the mask can be formed of a material having higher electrical insulation than the semiconductor film 14.
  • an insulator such as silicon dioxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) can be used.
  • the protective film 13 may be arranged on the first surface 12a and the inclined surface 12c of the mask 12. By arranging the protective film 13, it can be expected to prevent the diffusion of impurities such as silicon contained in the mask material.
  • the semiconductor film 14 can be formed at a position where the first surface 14a of the semiconductor film 14 is lower than the first surface 12a of the mask 12.
  • the semiconductor film has a first surface 14a, a second surface 14b opposite to the first surface 14a, and an inclined surface 14c located between the first surface 14a and the second surface 14b.
  • the mask 12 has a first surface 12a, a second surface 12b opposite to the first surface 12a, and a side surface including an inclined surface 12c located between the first surface 12a and the second surface 12b.
  • the first surface 14a of the semiconductor film 14 can be formed at a position lower than the first surface 12a of the mask 12. As shown in FIG.
  • the p-type semiconductor film 9 can be epitaxially grown on the first surface 14a of the semiconductor film 14.
  • the p-type semiconductor film 9 can also be formed so that the first surface 9a of the p-type semiconductor film 9 and the first surface 12a of the mask 12 have the same height.
  • a semiconductor device having a bevel structure can be easily formed at the peripheral end of a laminated structure of semiconductor layers having different conductive types.
  • a bevel structure can be usually obtained at the end of the semiconductor film where the electric field tends to concentrate, and further, in the vicinity of the end having the bevel structure rather than the center of the semiconductor film. Since a semiconductor crystal with fewer dislocations can be obtained by lateral growth, it leads to improvement of semiconductor characteristics.
  • the substrate 11 is prepared, the substrate 1 is provided with irregularities to form a crystal layer such as a buffer layer, whereby a semiconductor film is formed using the substrate containing the crystals grown in the lateral direction. You can also do it.
  • a semiconductor film having as few dislocations as the vicinity of the end having a bevel structure can be formed even in the center of the semiconductor film. It is possible to obtain a semiconductor device having higher dielectric breakdown strength.
  • the semiconductor film 14 is formed so that the first surface 14a of the semiconductor film 14 and the first surface 12a of the mask 12 are at the same height position as shown in FIG. You can also do it.
  • the semiconductor film 14 has a first surface 14a, a second surface 14b on the opposite side of the first surface 14a, and an end portion located between the first surface 14a and the second surface 14b.
  • the mask 12 has a first surface 12a, a second surface 12b opposite the first surface 12a, and a side surface including the inclined surface 12c located between the first surface 12a and the second surface 12b. Have.
  • the inclined surface 14a of the semiconductor film 14 and the inclined surface 12c of the mask 12 in the opposite direction are engaged with each other, and the first surface 14a of the semiconductor film 14 and the mask 12 of the insulator are the first.
  • One surface 12a is flush with each other.
  • the semiconductor film 14 is epitaxially grown, the first surface 14a of the semiconductor film 14 and / or the first surface 14a of the mask 14 is polished to be flush with each other by, for example, CMP (chemical mechanical polishing) or the like. May be good.
  • CMP chemical mechanical polishing
  • the electrode 15 is formed by covering at least a part of the first surface 14a of the semiconductor film 14 and at least a part of the first surface 12a of the mask 12, but the semiconductor film 14 is formed.
  • the electrode 15 can be formed on a flat surface composed of the first surface 14a of the above and the first surface 12a of the mask 12, which not only facilitates the formation of the electrode but also has a bevel structure at the end of the semiconductor film.
  • the semiconductor device can be flattened and thinned.
  • the first surface 14a of the semiconductor film 14 can be formed so as to be at a position higher than the first surface 12a of the mask 12.
  • the semiconductor film 14 has a first surface 14a, a second surface 14b on the opposite side of the first surface 14a, and an inclined surface 14c at an end located between the first surface 14a and the second surface 14b.
  • the mask 12 has a first surface 12a, a second surface 12b that contacts the first surface 11a of the substrate 11 on the opposite side of the first surface 12a, and the first surface 12a and the second surface. It has a side surface including the inclined surface 12c located between the surface 12b, and further, the first surface 14a of the semiconductor film 14 is located at a position lower than the first surface 12a of the mask 12.
  • the annular inclined surface 14a of the semiconductor film 14 and the annular inclined surface 12c of the mask 12 in the opposite direction are engaged with each other.
  • the semiconductor film 14a and the inclined surface of the mask 12 are in close contact with each other.
  • the electrode 15 is formed by covering at least a part of the first surface 14a of the semiconductor film 14 and at least a part of the first surface 12a of the mask 12, but the end of the electrode 15 is formed.
  • the portion 15c so as to be located on the mask 12 having higher electrical insulation than the semiconductor film 14, it is possible to avoid electric field concentration at the electrode end portion.
  • the electrode 15 is formed from the first surface 14a of the semiconductor film 14 beyond the inclined surface 14c at the end, and the end 15c of the electrode 15 is formed. It is located on the first surface 12a of the mask 12.
  • the first surface 14a of the semiconductor film 14 can be formed so as to be at a position lower than the first surface 12a of the mask 12.
  • the semiconductor film 14 has a first surface 14a, a second surface 14b on the opposite side of the first surface 14a, and an inclined surface 14c at an end located between the first surface 14a and the second surface 14b.
  • the mask 12 has a first surface 12a, a second surface 12b that contacts the first surface 11a of the substrate 11 on the opposite side of the first surface 12a, and the first surface 12a and the second surface. It has a side surface including the inclined surface 12c located between the surface 12b, and further, the first surface 14a of the semiconductor film 14 is located higher than the first surface 12a of the mask 12.
  • the annular inclined surface 14a of the semiconductor film 14 and the annular inclined surface 12c of the mask 12 in the opposite direction are engaged with each other, and the inclined surface 14a of the semiconductor film 14a and the mask 12 are engaged with each other.
  • the inclined surface 12c is in close contact with the protective film 13 arranged on the mask 12.
  • the electrode 15 is formed by covering at least a part of the first surface 14a of the semiconductor film 14 and at least a part of the first surface 12a of the mask 12, but the end of the electrode 15 is formed.
  • FIG. 21 shows a diagram of the simulation results of the electric field distribution at 100 V when SiO 2 is used as the high resistance layer non-conductive layer (insulator layer) 62 and the inclination angle 64e is 29 °.
  • the semiconductor device (a) in which the end of the first electrode is located on the semiconductor film and the semiconductor device with a bevel structure obtained by the embodiment of the present invention are the first.
  • the semiconductor device (b) is a semiconductor device having an insulator and a bevel structure manufactured in the manufacturing process as shown in FIG. 10 as one of the embodiments of the present invention, and has a bevel structure at the end of the semiconductor film 64.
  • the first surface of the semiconductor film 84 and the first surface of the insulator 62 of the semiconductor device (b) are flush with each other, and are arranged on the first surface of the flush semiconductor film 64 and the first surface of the insulator 62.
  • the end of the first electrode 65 is located on the insulator 62.
  • the semiconductor device (c) has a bevel structure at the end of the semiconductor film, and the first surface of the semiconductor film 64 of the semiconductor device (c) is located higher than the first surface of the insulator 62.
  • the first electrode 65 is formed from the first surface of the semiconductor film 64 beyond the inclined surface of the end portion, and the end portion of the first electrode 65 is located on the first surface of the insulator 62.
  • the semiconductor device (d) is a semiconductor device having a bevel structure manufactured in the manufacturing process as shown in FIG. 12 as one of the embodiments of the present invention, and has a bevel structure at the end of the semiconductor film.
  • the first surface of the semiconductor film 64 of the semiconductor device (d) is located at a position lower than the first surface of the insulator 62, and the first electrode 65 forms an inclined surface at the end from the first surface of the semiconductor film 64. It is formed beyond and the end of the first electrode 65 is located on the first surface of the insulator 62.
  • the electric field is concentrated at the end of the electrode 65 located on the semiconductor film 64, but in the semiconductor devices (b) to (d) with the bevel structure, the electric field is concentrated. No concentration was seen.
  • FIG. 23 shows the simulation results of the electric field distributions of the semiconductor device (a) without the bevel structure and the semiconductor devices (b) to (d) with the bevel structure shown in FIG.
  • the semiconductor device obtained by the embodiment of the present invention has a structure in which insulation breakdown is unlikely to occur near the surface of the semiconductor, that is, at the rectifying junction interface between the semiconductor and the electrode.
  • FIG. 22 Compared with the simulation of the semiconductor device of the structure of FIG. 21 (a) (without the insulator in contact with the side surface of the semiconductor layer and without the positive bevel structure), in FIG. 22, in FIG. 22, the structure of (e) (insulation in contact with the side surface of the semiconductor layer) is compared. Simulations were performed in the same manner as in FIG. 21 for the structure (f) with the body and without the normal bevel structure (with the insulator in contact with the side surface of the semiconductor layer and with the normal bevel structure).
  • the end of the first electrode 65 is located on the semiconductor film 64, whereas in the structures of FIGS. 22 (e) and (f), the first electrode 65 is located.
  • the termination of is located on the insulator 62.
  • the structure having the positive bevel structure of (f) has a structure in which the concentration of the electric field is more relaxed and the semiconductor device is less likely to undergo dielectric breakdown on the surface of the semiconductor. rice field.
  • the positive bevel structure of (e) is not formed, the end of the first electrode 85 is located on the insulator 62, so that the end of the first electrode 85 is on the semiconductor layer of FIG. 21 (a). It was found that the structure is such that the concentration of the electric field is relaxed and the dielectric breakdown is less likely to occur on the surface of the semiconductor as compared with the case where the is located.
  • a buffer layer including a stress relaxation layer or the like may be provided on the substrate as at least a part of the substrate, and when the buffer layer is provided, the uneven portion is formed on the buffer layer as well. You may. Further, in the embodiment of the present invention, it is preferable that the substrate has a buffer layer on a part or all of the surface.
  • the means for forming the buffer layer is not particularly limited and may be a known means. Examples of the forming means include a spray method, a mist CVD method, an HVPE method, an MBE method, a MOCVD method, a sputtering method and the like.
  • the buffer layer formed by the mist CVD method can improve the film quality of the crystal film formed on the buffer layer, and in particular, causes crystal defects such as tilt. It is preferable because it can be suppressed.
  • a preferred embodiment of forming the buffer layer by the mist CVD method will be described in more detail.
  • the buffer layer preferably, for example, atomizes the raw material solution to obtain atomized droplets (atomization step), and conveys the obtained atomized droplets to the substrate using a carrier gas ( It can be formed by subjecting the mist or droplets to a thermal reaction (buffer layer forming step) on a part or all of the substrate and / or the surface of the substrate.
  • the atomization step atomizes the raw material solution to obtain atomized droplets.
  • the method for atomizing the raw material solution is not particularly limited as long as the raw material solution can be atomized, and may be a known means, but in the present invention, the atomization method using ultrasonic waves is preferable.
  • Atomized droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air. For example, instead of spraying them like a spray, they float in space and are transported as gas. Since it is a possible mist, it is not damaged by collision energy, so it is very suitable.
  • the droplet size is not particularly limited and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, and more preferably 0.1 to 10 ⁇ m.
  • the raw material solution is not particularly limited as long as it is a solution in which the buffer layer, the crystal layer, and / or the semiconductor layer can be obtained by mist CVD.
  • the raw material solution include an organic metal complex of an atomizing metal (for example, an acetylacetonate complex) and an aqueous solution of a halide (for example, fluoride, chloride, bromide, iodide, etc.).
  • the atomizing metal is not particularly limited, and examples of such atomizing metal are selected from, for example, aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, and iridium.
  • the atomizing metal preferably contains at least gallium, indium or aluminum, and more preferably at least gallium.
  • the content of the atomizing metal in the raw material solution is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, and more preferably 0.01 mol% to 0.01 mol%. It is 50 mol%.
  • the raw material solution contains a dopant.
  • the dopant is preferably tin, germanium, or silicon, more preferably tin or germanium, and most preferably tin.
  • the concentration of the dopant may be usually about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be as low as about 1 ⁇ 10 17 / cm 3 or less, for example.
  • the dopant may be contained in a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the concentration of the dopant is preferably 1 ⁇ 10 20 / cm 3 or less, and more preferably 5 ⁇ 10 19 / cm 3 or less.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol, and most preferably water. More specific examples of the water include pure water, ultrapure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultrapure water is preferred.
  • the atomized droplets are transported to the film forming chamber by the carrier gas.
  • the carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include an inert gas such as oxygen, ozone, nitrogen and argon, and a reducing gas such as hydrogen gas and forming gas. ..
  • the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a reduced flow rate (for example, a 10-fold diluted gas) or the like is further used as the second carrier gas. May be good.
  • the carrier gas may be supplied not only at one place but also at two or more places.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
  • the flow rate of the diluted gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.
  • Step of forming buffer layer, crystal layer and / or semiconductor layer In the step of forming the buffer layer, the crystal layer and / or the semiconductor layer (hereinafter, also referred to as the crystal layer), the crystal layer is formed on the substrate by thermally reacting the mist or the droplet in the film forming chamber.
  • the thermal reaction may be any effect as long as the mist or droplet reacts with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired.
  • the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C.
  • the thermal reaction may be carried out under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere as long as the object of the present invention is not impaired, and the thermal reaction may be carried out under atmospheric pressure or pressure. It may be carried out under either reduced pressure or reduced pressure, but in the present invention, it is preferably carried out under atmospheric pressure.
  • the thickness of the crystal layer can be set by adjusting the formation time.
  • a crystal layer is formed as a buffer layer on a part or all of the surface on the substrate to form a substrate, and the above-mentioned mask is placed on the crystal layer of the substrate to epitaxially grow a semiconductor film. be able to.
  • the uneven portion is provided on the substrate to form a crystal layer, so that a crystal layer containing lateral growth can be obtained.
  • the buffer layer is formed. Defects such as tilt in the crystal layer can be further reduced, and the film quality can be improved.
  • the crystal layer can also be used as a semiconductor layer of a semiconductor device, and by forming a semiconductor film having a bevel structure on the semiconductor layer, the film quality of the semiconductor film is further improved. Can be.
  • the crystal layer is not particularly limited, but in one of the embodiments of the present invention, it is preferable that the crystal layer contains a metal oxide as a main component.
  • the metal oxide include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like. Be done.
  • the metal oxide preferably contains one or more elements selected from indium, aluminum and gallium, more preferably at least indium and / and gallium. Most preferably it contains gallium.
  • the buffer layer may contain a metal oxide as a main component, and the metal oxide contained in the buffer layer may contain gallium and a smaller amount of aluminum than gallium. ..
  • the buffer layer may include a superlattice structure.
  • the "main component" means that the metal oxide has an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% with respect to all the components of the buffer layer. It means that the above is included, and it means that it may be 100%.
  • the crystal structure of the crystalline oxide semiconductor is not particularly limited, but as one of the embodiments of the present invention, a corundum structure or a ⁇ -gallia structure is preferable, and a corundum structure is more preferable. Further, the crystal film and the buffer layer may have the same main components or different components as long as the object of the present invention is not impaired, but they are the same in the embodiment of the present invention. Is preferable.
  • a metal-containing raw material gas, an oxygen-containing raw material gas, a reactive gas and, if desired, a dopant-containing gas are supplied onto the substrate on which the buffer layer may be provided, and the reaction gas is circulated.
  • Membrane it is preferable that the film formation is performed on a heated substrate.
  • the film formation temperature is not particularly limited as long as it does not impair the object of the present invention, but is preferably 900 ° C. or lower, more preferably 700 ° C. or lower, and most preferably 400 ° C. to 700 ° C.
  • the film formation may be performed under any atmosphere of vacuum, non-vacuum, reducing gas atmosphere, inert gas atmosphere and oxidizing gas atmosphere as long as the object of the present invention is not impaired. Further, it may be carried out under any conditions of normal pressure, atmospheric pressure, pressure and reduced pressure, but in the present invention, it is preferably carried out under normal pressure or atmospheric pressure.
  • the film thickness can be set by adjusting the film formation time.
  • the semiconductor film according to the embodiment of the present invention is formed by at least one method selected from a spray method, a mist CVD method, an HVPE method, an MBE method, a MOCVD method and a sputtering method.
  • the main component of the semiconductor is, for example, a gallium nitride nitride semiconductor including silicon carbide, gallium nitride, gallium nitride, aluminum nitride and a mixture thereof. It may be contained as a main component, or it may contain a crystalline metal oxide as a main component.
  • the crystalline metal oxide examples include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like. Can be mentioned.
  • the crystalline metal oxide preferably contains one or more elements selected from indium, aluminum and gallium, more preferably at least indium and / and gallium. , Gallium or a mixed crystal thereof is most preferable.
  • the "main component" means that the crystalline metal oxide is an atomic ratio of the crystalline metal oxide.
  • the crystal structure of the crystalline metal oxide is not particularly limited, but as one of the embodiments of the present invention, a corundum structure or a ⁇ -gallia structure is preferable, a corundum structure is more preferable, and the semiconductor film is more preferable. However, it is most preferable that the crystal growth film has a corundum structure.
  • the buffer layer uses a substrate containing a corundum structure as at least a part of the substrate.
  • a crystal layer, and / or a semiconductor layer can be formed to obtain a crystal growth film having a corundum structure.
  • the crystalline metal oxide may be a single crystal or a polycrystal, but in the embodiment of the present invention, it is preferably a single crystal.
  • the film thickness of the semiconductor film is not particularly limited, but is preferably 3 ⁇ m or more, more preferably 10 ⁇ m or more, and most preferably 20 ⁇ m or more.
  • the semiconductor film obtained by the manufacturing method of the present invention can be particularly suitably used for semiconductor devices, and is particularly useful for power devices.
  • Examples of the semiconductor device formed by using the crystal film include transistors such as MIS and HEMT, TFTs, Schottky barrier diodes using semiconductor-metal junctions, junction barrier Schottky diodes, and the like.
  • the semiconductor film can be used as it is in a semiconductor device or the like by epitaxially growing the semiconductor film on the substrate on which the mask is formed. Further, it may be applied to a semiconductor device or the like after using a known means such as peeling from the substrate or the like.
  • the semiconductor device of the present invention is suitably used as a power module, an inverter or a converter by using a known method, and further preferably used for a semiconductor system using a power supply device or the like. ..
  • the power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like by using a known method.
  • FIG. 24 shows an example of a power supply system.
  • the power supply system 170 is configured by using the plurality of power supply devices 171 and 172 and the control circuit 173.
  • the power supply system 170 can be used in the system apparatus 182 in combination with the electronic circuit 181.
  • FIG. 26 shows an example of the power supply circuit diagram of the power supply device.
  • FIG. 26 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • the DC voltage is switched at a high frequency by an inverter 19 (composed of MOSFETs A to D), converted to AC, and then isolated and transformed by a transformer 193. After rectifying with a rectifying MOSFET, smoothing with DCL195 (smoothing coils L1 and L2) and a capacitor, and outputting a DC voltage.
  • the voltage comparator 197 compares the output voltage with the reference voltage, and the PWM control circuit 196 controls the inverter 192 and the rectifier MOSFET 194 so as to obtain a desired output voltage.
  • the mist CVD device 19 used in this embodiment will be described with reference to FIG.
  • the mist CVD apparatus 19 includes a carrier gas supply source 22a for supplying a carrier gas, a flow control valve 23a for adjusting the flow rate of the carrier gas sent out from the carrier gas supply source 22a, and a carrier for supplying the carrier gas (diluted).
  • Gallium acetylacetonate is mixed with ultrapure water, and the aqueous solution is adjusted to 0.05 mol / L of gallium acetylacetonate. At this time, hydrobromic acid is contained in a volume ratio of 5%, and this is used as a raw material. It was made into a solution.
  • Preparation for film formation (formation of buffer layer) 1-2.
  • the raw material solution 24a obtained in 1) was housed in the mist generation source 24.
  • a sapphire substrate was placed on the hot plate 28 as the object to be filmed 20, and the hot plate 28 was operated to raise the temperature of the object to be filmed to 550 ° C.
  • the flow control valves 23a and 23b are opened to supply the carrier gas into the film forming chamber 30 from the carrier gas source 22a and the carrier gas (dilution) source 22b, and the atmosphere of the film forming chamber 30 is sufficiently replaced with the carrier gas.
  • the flow rate of the carrier gas was adjusted to 0.8 L / min
  • the flow rate of the carrier gas (diluted) was adjusted to 0.2 L / min.
  • Oxygen was used as the carrier gas.
  • Mask formation 2-1 Formation of mask layer 1-4.
  • a mask layer of silicon oxide (SiO 2 ) was formed on the buffer layer obtained in 1) by plasma-enhanced CVD method using liquid tetraethyl orthosilicate. The film thickness of the mask layer was 1.3 ⁇ m.
  • a photoresist layer was formed on at least a part of the mask layer obtained in 1) by photolithography.
  • 2-3 Formation of a mask with an inclined surface 2-2. An opening was formed in the SiO 2 mask layer having the photoresist layer obtained in 1 above using buffered hydrofluoric acid (BHF) at room temperature.
  • BHF buffered hydrofluoric acid
  • the isotropic wet etching undercut formed an opening in the mask layer with an inclined surface at the end.
  • An angle (tilt angle) formed by the surface of the mask layer in contact with the substrate and the inclined surface was formed at 29 ° to obtain a substrate on which the mask having the inclined surface was arranged.
  • film forming apparatus As the film forming apparatus according to the embodiment of the present invention, an apparatus capable of epitaxial growth can be used, and as an example of such an apparatus, the mist CVD apparatus shown in FIG. 8 was used.
  • Gallium bromide is mixed with ultrapure water, and the aqueous solution is adjusted to 0.05 mol / L of gallium. At this time, hydrobromic acid is further contained so as to be 20% by volume, and this is used as a raw material. It was made into a solution.
  • the semiconductor film obtained in 1 was a clean film without cracks or abnormal growth.
  • the obtained film was identified by performing a 2 ⁇ / ⁇ scan at an angle of 15 to 95 degrees using an XRD diffractometer for thin films. The measurement was performed using CuK ⁇ ray. As a result, the obtained film was ⁇ -Ga 2 O 3 . Further, as shown in FIG. 9, an inclined surface is formed at the end of the semiconductor film of ⁇ -Ga 2 O 3.
  • the SiO 2 and the Pt film on the semiconductor film are provided for the purpose of facilitating observation. By forming a Schottky electrode on the SiO 2 and the semiconductor film, a Schottky contact having a positive bevel structure as a terminal structure can be obtained. It was also found that the region near the end of the semiconductor film contained crystals grown in the lateral direction, and a semiconductor film with less dislocations could be obtained near the end of the positive bevel structure.
  • the manufacturing method of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic related devices, industrial parts, etc., but particularly has a Schottky junction. It is useful for manufacturing semiconductor devices including power semiconductors used for semiconductor devices, power supplies, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ショットキー電極の終端部で電界が集中する傾向にあり、電界集中を抑制した構造を有する半導体装置を提供する。本発明の実施態様の一つとして、半導体装置が、半導体層と、前記半導体層の側面の少なくとも一部が接触している、非導電層と、前記半導体層および前記非導電層上に配置されたショットキー電極とを有しており、前記ショットキー電極の端部が前記非導電層上に位置している。

Description

半導体装置
　本発明は半導体装置に関する。
　半導体装置の整流接合（ショットキー接合またはｐｎ接合）に逆方向電圧を印加すると、ある電圧（耐圧）を超えた場合に絶縁破壊が生じる。この絶縁破壊が生じる電圧が、半導体の内部とｐｎ接合および／またはショットキー接合が終端する表面とで異なり、一般には半導体内部の絶縁破壊電圧に達する前に、半導体の接合終端部で絶縁破壊が生じてしまう。半導体装置の耐圧が、その接合終端部での絶縁破壊電圧となることで、半導体装置に印加可能な逆方向電圧の最大値が低くなり、低耐圧の半導体装置となる問題があった。また、接合終端部で生じる絶縁破壊は不安定であり、半導体装置の特性に悪影響を与えるという問題もあった。そのため、接合終端部の絶縁破壊強度を向上させるために、半導体の接合端部を露出させ、その表面の形状を斜めに加工することが知られている。例えば、特許文献１は、半導体ウェハのエッジ部を砥石面に押し当てて研削することによりベベル加工を実施している。また、特許文献２は、ｐｎ接合表面をベベル構造に加工する工程は技術的にも難しく歩留まりが悪くなる問題があることから、ベベル構造を施す場所を限定的にしている。また、特許文献３は、サンドブラストなどで溝を形成した後に、溝内にフッ酸及び硝酸を含むエッチング液を噴射してベベル構造を形成している。しかしながら、研削のように半導体の一部を除去してベベル構造を設ける方法を用いる場合、工程が複雑になる問題があった。また、ベベル構造の形成に酸を用いてエッチングを施しても、表面が荒れるなどの課題があった。また、これらの方法では、所望の構造や角度を有するベベル構造を作成することが困難であった。
　なお、半導体としては、例えば、炭化珪素（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ）や、窒化ガリウム（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）、窒化インジウム（Ｇａｌｌｉｕｍ　Ｉｎｄｉｕｍ）、窒化アルミニウム（Ｇａｌｌｉｕｍ　Ａｌｍｉｎｉｕｍ）およびそれらの混晶を含めた窒化ガリウム窒化物半導体が知られており、青色ＬＥＤやパワー半導体等の様々な半導体装置に用いられている。近年、新しい半導体として、酸化ガリウム（Ｇａ２Ｏ３）が注目されている。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての幅広い応用も期待されている。特に、酸化ガリウムの中でもコランダム構造を有するα―Ｇａ２Ｏ３等は、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し（特許文献４等）、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　また、特許文献５に、酸化ガリウム（Ｇａ２Ｏ３）の単結晶を有するアバランシェフォトダイオードが記載され、前記アバランシェフォトダイオードがＧａ２Ｏ３の単結晶と誘電体層の積層構造体が、側面が逆テーパ状に傾斜したメサ形状を有している。しかしながら、そのようなメサ形状を得るための製法は開示されていない。
　一方で、酸化ガリウム（Ｇａ２Ｏ３）は、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、準安定相であるコランダム構造の結晶膜を成膜することが困難である。また、コランダム構造の結晶膜に限らず、成膜レートや結晶品質の向上、クラックや異常成長の抑制、ツイン抑制、反りによる基板の割れ等においてもまだまだ課題が数多く存在している。
　上記のような半導体材料で、ベベル構造を有する半導体装置が検討されて来たが、研削などによる半導体の一部除去によるベベル構造の形成の難しさ、また工程も複雑になるなどの課題があり、ベベル構造の角度や形状を所望のものとすることが困難であり、工業的に有利に利用できるレベルには至っていなかった。
特許２５８８３２６号 特許公告昭５７（１９８２）－２３４３５号 特許公告平５（１９９３）－４３２８８号 国際公開第２０１４／０５０７９３号公報 特開２０１７－２２０５５０
　本発明の態様の一つとして、ショットキー電極の端部での電界集中を抑制した構造を有する半導体装置を提供することを目的の1つとする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、半導体層と、前記半導体層の側面の少なくとも一部が直接または他の層を介して接触している、非導電層と、前記半導体層上および前記非導電層上に配置されたショットキー電極と、を有し、前記ショットキー電極の端部を前記非導電層上に位置するように配置すると、ショットキー電極の端部での電界集中を効果的に抑制できることを見出した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　半導体層と、前記半導体層の側面の少なくとも一部が直接または他の層を介して接触している非導電層と、前記半導体層上および前記非導電層上に配置されたショットキー電極と、を有し、前記ショットキー電極の端部が前記非導電層上に位置している、半導体装置。
［２］　前記非導電層は、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する側面とを有し、前記半導体層はショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記第２面と、前記非導電層の前記第２面とが面一である、前記［１］記載の半導体装置。
［３］　前記非導電層は、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する側面とを有し、前記半導体層はショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する前記側面とを有し、前記非導電層の前記第２面が、前記半導体層の前記第２面よりも前記ショットキー電極に近い位置にある、前記［１］記載の半導体装置。
［４］　前記半導体層が、ガリウムを少なくとも含む前記［１］～［３］のいずれかに記載の半導体装置。
［５］　前記半導体層が、結晶性金属酸化物を主成分として含む前記［１］～［４］のいずれかに記載の半導体装置。
［６］　前記半導体層が結晶性酸化ガリウムまたは酸化ガリウムの混晶を含む、前記［１］～［５］のいずれかに記載の半導体装置。
［７］　前記半導体層がコランダム構造を有する、前記［１］～［６］のいずれかに記載の半導体装置。
［８］　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記半導体層の前記第１面と、前記非導電層の前記第１面とが面一である、前記［１］～［７］のいずれかに記載の半導体装置。
［９］　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記半導体層の前記第１面が、前記非導電層の第１面よりも高い位置にある、前記［１］～［７］のいずれかに記載の半導体装置。
［１０］　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層の第１面が、前記半導体層の第１面よりも高い位置にある、前記［１］～［７］のいずれかに記載の半導体装置。
［１１］　前記半導体層の前記側面が傾斜面を有している、前記［１］～［１０］のいずれかに記載の半導体装置。
［１２］　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記傾斜面が、前記第１面から前記第２面に向かって膜厚が減少する傾斜面である前記［１１］記載の半導体装置。
［１３］　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記第１面と前記半導体層の前記傾斜面とのなす角が２０°以上７０°以上である、前記［１１］または［１２］に記載の半導体装置。
［１４］　前記非導電層が第１の傾斜面を有し、前記半導体層の前記側面が、前記第１の傾斜面と逆向きに傾斜する第２の傾斜面としての前記傾斜面を有しており、前記非導電層の第１の傾斜面と前記半導体層の前記第２の傾斜面とが係合している、前記［１１］～［１３］のいずれかに記載の半導体装置。
［１５］　前記半導体層の前記側面の少なくとも一部が、前記非導電層に密着している、前記［１］～［１４］のいずれかに記載の記載の半導体装置。
［１６］　前記半導体層の前記側面の少なくとも一部が、保護膜を介して、前記非導電層に密着している、前記［１］～［１４］のいずれかに記載の半導体装置。
［１７］　前記非導電層が、絶縁体層である前記［１］～［１６］のいずれかに記載の半導体装置。
［１８］　前記絶縁体層が、二酸化ケイ素（ＳｉＯ２）および窒化ケイ素（Ｓｉ３Ｎ４）から選択される少なくとも１つからなる、前記［１７］記載の半導体装置。
［１９］　前記半導体層がｎ型半導体層である、前記［１］～［１８］のいずれかに記載の半導体装置。
［２０］　前記半導体層がｎ－型半導体層である、前記［１］～［１９］のいずれかに記載の半導体装置。
［２１］　さらに、ｎ＋型半導体層を含み、前記ｎ＋型半導体層上に前記半導体層が積層されている、前記［１］～［２０］のいずれかに記載の半導体装置。
［２２］　ショットキーバリアダイオードまたはジャンクションバリアショットキーダイオードである前記［１］～［２１］のいずれかに記載の半導体装置。
［２３］　半導体装置を少なくとも備える半導体システムであって、前記半導体装置が、前記［１］～［２２］のいずれかに記載の半導体装置である半導体システム。
　本発明の半導体装置の態様によれば、半導体とショットキー電極との接合端部での電界集中を抑制した構造を有する半導体装置を得ることができる。
本発明の実施態様において好適に用いられる基体の表面上に配置されたマスクの一態様の一部を示す模式図である。 本発明の実施態様において好適に用いられる基体の表面上に配置されたマスクの一態様の一部を示す模式図である。 図１および／または図２で示されるようなマスクの形成方法を模式的に示す基体とマスクの一部断面図である。図３（ａ）は、基体の第１面上にマスク層を形成された基体の一部断面図である。図３（ｂ）はエッチングにより、マスク層に傾斜面を有する開口部が形成された基体とマスクの一部断面図であり、例えば、図１のＩＩＩｂ－ＩＩＩｂ部分の断面を示す。図３（ｃ）は、別の実施態様として、前記マスク層（第１のマスク）の開口部内において、基体の第１面上により厚みの薄い第２のマスクが形成された基体とマスクの一部断面図である。 本発明の実施態様の一つとして、マスク上に保護膜を配置した場合の、マスクの開口部の断面を模式的に示す図である。 本発明の実施態様の一つとして用いられるハライド気相成長（ＨＶＰＥ）装置を説明する図である。 実施態様の一つとして、図４で示されるマスクの開口部において、基体の第１面上およびマスクの傾斜面上に成長させた積層構造体を模式的に示す断面図である。 実施態様の一つとして、図５で示される保護膜上に成長させた半導体膜を模式的に示す断面図である。 本発明の実施態様で用いたミストＣＶＤ装置を説明する図である。 本発明の実施例において得られた、端部に傾斜面を有する半導体膜を示す写真である。 本発明の実施態様の一つとして、同じ高さの半導体膜の第１面とマスクの第１面上に、電極を形成した図を示す。 本発明の実施態様の一つとして、半導体膜の第１面と半導体膜の第１面よりも高い位置にあるマスクの第１面上に、電極を形成した図を示す。 本発明の実施態様の一つとして、半導体膜の第１面と半導体膜の第１面よりも低い位置にあるマスクの第１面上に、電極を形成した図を示す。 本発明の実施態様の一つで用いられる、基体の一例を示す。 本発明の実施態様の一つで用いられる、基体の一例を示す。 本発明の実施態様の一つとして、図１４で示す基体を用いた半導体装置の製造方法を示す図である。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 比較例として、絶縁体層なし半導体装置で、第１の電極の終端が半導体膜上に位置する半導体装置（ａ）と、本発明の実施態様で得られる絶縁体層ありの半導体装置で、第１の電極の終端が絶縁体上に位置する半導体装置（ｂ）～（ｄ）の電界分布を線図で示す。 本発明の実施態様で得られる絶縁体層あり（ベベル構造なし）の半導体装置（ｅ）と絶縁体層あり（ベベル構造あり）の半導体装置（ｆ）の、第１の電極下１０ｎｍでの電界強度分布を示す図である。 本発明の実施態様で得られる非導電層ありの半導体装置（ｂ）～（ｄ）と電極、および比較例（ａ）の非導電層なしの半導体装置と電極の半導体装置の断面図を示す。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。
　本発明の実施態様について図を用いて以下に説明するが、本発明はこれらに限定されるものではなく、例示される実施態様の要素やその他の要素の組み合わせを包含することができる。本発明の実施態様の一つとして、図２０に半導体装置の断面図を示す。半導体装置５００は、半導体層（半導体膜ともいう）６４と、前記半導体層６４の側面６４ｃの少なくとも一部が接触している、前記半導体層６４よりも絶縁性の高い層６２とを有している。半導体装置５００は、さらに、前記半導体層６４のショットキー電極６５側の第１面６４ａおよび前記半導体層６４より絶縁性の高い層６２の第１面６２ａ上に配置されたショットキー電極６５と、を有している。前記ショットキー電極６５の端部６５ｃ（終端部ともいう）が、前記半導体層６４より絶縁性の高い層６２上に位置している。上記のような構造とすることで、ショットキー電極の終端部での電界集中を効果的に抑制することができる。前記非導電層６２は、前記ショットキー電極６５側の第１面６２ａと、第１面６２ａの反対側に位置する第２面６２ｂと、第１面６２ａと第２面６２ｂとの間に位置する側面６２ｃを有し、前記半導体層６４は第１面６４ａと、第１面６４ａの反対側に位置する第２面６４ｂと、第１面６４ａと第２面６４ｂとの間に位置する側面６４ｃを有している。なお、前記半導体層６４の第１面６４ａと、前記非導電層６２の第１面６２ａとが面一となっており、平坦面にショットキー電極６５を配置することができて、ショットキー電極の終端部での電界集中をより抑制し、かつ半導体装置のさらなる薄型化につながる構造を有している。また、本実施態様においては、前記非導電層の第２面６２ｂが、前記半導体層の第２面６４ｂよりも前記ショットキー電極に近い位置にあるため、より耐圧性に優れた半導体装置を得ることができる。本実施態様において、前記半導体層６４はｎ－型半導体層であり、半導体装置５００は、さらに、ｎ－型半導体層６４の第２面６４ｂに接触して配置されたｎ＋型半導体層６１を有しており、ｎ＋型半導体層６１に接触して配置されたオーミック電極６６を有している。本発明の実施態様における半導体装置は、縦型のショットキーバリアダイオード（ＳＢＤ）である。
　前記半導体層としては、例えば、炭化珪素（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ）や、窒化ガリウム（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）、窒化インジウム（Ｇａｌｌｉｕｍ　Ｉｎｄｉｕｍ）、窒化アルミニウム（Ｇａｌｌｉｕｍ　Ａｌｍｉｎｉｕｍ）およびそれらの混晶を含めた窒化ガリウム窒化物半導体を主成分として含んでいてもよいし、結晶性金属酸化物を主成分として含んでいてもよい。本実施態様においては、前記半導体層が、ガリウムを少なくとも含むのが好ましい。また、本実施態様においては、前記半導体層が、結晶性金属酸化物を主成分として含むのが好ましく、結晶性酸化ガリウムまたは酸化ガリウムの混晶を含むのがより好ましい。なお、「主成分」とは、例えば前記半導体層がα－Ｇａ２Ｏ３を主成分として含む場合、前記半導体層中の金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記半導体層中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
　前記非導電層は、高抵抗層よりも電気抵抗率の高い材料からなり、通常、半絶縁体層や絶縁体層であるが、本発明の実施態様においては、絶縁体層であるのが好ましい。半絶縁体層としては、例えば、ポリシリコン（多結晶シリコン）、アモルファスシリコン、ダイヤモンドライクカーボン（ＤＬＣ）等が挙げられる。また、絶縁体層の材料としては、例えば、二酸化ケイ素（ＳｉＯ２）や窒化ケイ素（Ｓｉ３Ｎ４）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフ二ウム）、Ｔａ（タンタル）、スズ（Ｓｎ）等の酸化物、窒化物または炭化物等が挙げられる。上記したような好ましい絶縁体層と、後述するベベル構造とを組み合わせることにより、電界集中の抑制をより効果的に発現することができる。
　また、本発明の別の実施態様として、図１６に半導体装置の断面図を示す。半導体装置１００は、第１面６４ａと、前記第1面６４ａの反対側に位置する第２面６４ｂと、前記第１面６４ａと前記第２面６４ｂとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面６４ｃと、前記傾斜面６４ｃに隣接する位置にある第１領域６４ｆと、前記第１領域６４ｆよりも前記傾斜面６４ｃから平面視で離れた位置にある第２領域６４ｇとを含む半導体膜６４を有している。前記第１領域６４ｆが半導体膜６４の側面に近い位置にあり、前記第２領域６４ｇは半導体膜６４の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第１領域６４ｆが、横方向に成長した結晶を含んでおり、前記第１領域６４ｆの転位密度が、前記第２領域６４ｇの転位密度よりも低いことから半導体特性の向上につながる。半導体層６４と、前記半導体層６４の側面の少なくとも一部が接触している、非導電層６２とを有している。前記非導電層６２は絶縁体層であるのが好ましく、前記非導電層６２の前記側面が第１の傾斜面６２ｃを有し、前記半導体層６４の前記側面が、前記第１の傾斜面６２ｃと逆向きに傾斜する第２の傾斜面６４ｃを有しており、前記非導電層６２の第１の傾斜面６２ｃと前記半導体層６４の前記第２の傾斜面６４ｃとが係合している。本実施態様において、半導体層１００の端部に正ベベル構造を有し、非導電層６２の第１の傾斜面６２ｃと、半導体層６４の第２の傾斜面６４ｃとが密着している。さらに、本実施態様における半導体装置１００は整流接合界面９０を有し、整流接合界面９０において、前記半導体膜６４と接合された第１の電極６５（ここではショットキー電極）を有している。第１の電極６５は、前記半導体層６４の第１面６４ａおよび非導電層６２の第１面６２ａ上に配置されている。前記ショットキー電極６５の端部６５ｃ（終端部ともいう）が、前記非導電層６２上に位置している。前記半導体層６４の第１面６４ａと前記半導体層６４の傾斜面６４ｃとのなす角度が９０°未満となっている。すなわち、前記半導体層６４の傾斜面６４ｃは、前記半導体層の前記第１面６４ａから前記第２面６４ｂに向かう方向に膜厚が増加する傾斜面となっている。なお、前記第１の半導体層６４の第１面６４ａと前記傾斜面６４ｃのなす傾斜角６４ｅが、１０°＜傾斜角６４ｅ＜９０°の範囲にあるのが好ましく、傾斜角６４ｅが７０°以下であるのがより好ましく、２０°以上７０°以下であるのが最も好ましい。
上記のような構造とすることで、正ベベル構造においてリーク電流を抑制し、ショットキー電極の終端部での電界集中を効果的に抑制することができる。また、本実施態様においては、半導体層６４の第２面６４ｂと、半導体層６４よりも絶縁性の高い非導電層６２の第２面６２ｂとが面一である。また、前記半導体層６４の第１面６４ａと、前記非導電層６２の第１面６２ａとが面一となっており、平坦面にショットキー電極６５を配置することができて、ショットキー電極の終端部での電界集中を抑制し、かつ半導体装置の薄型化につながる構造を有している。本実施態様において、前記半導体層６４は、例えば、ｎ－型半導体層であり、半導体装置１００は、さらに、ｎ－型半導体層６４の第２面６４ｂに接触して配置されたｎ＋型半導体層６１と、ｎ＋型半導体層６１に接触して配置された第２の電極６６（ここではオーミック電極）を有している。本発明の実施態様における半導体装置は、縦型のショットキーバリアダイオード（ＳＢＤ）である。なお、「整流接合界面」とは、整流作用を有する接合界面であれば、特に限定されない。本発明の実施態様においては、前記整流接合が、ショットキー接合またはＰＮ接合であるのが好ましい。
　また、本発明の別の実施態様として、図１７に半導体装置の断面図を示す。半導体装置２００は、半導体層６４と、前記半導体層６４の側面６４ｃの少なくとも一部が接触している、非導電層６２とを有している。前記非導電層６２は絶縁体層であり、前記非導電層６２の前記側面が第１の傾斜面６２ｃを有し、前記半導体層６４の前記側面が、前記第１の傾斜面６２ｃと逆向きに傾斜する第２の傾斜面６４ｃを有しており、前記非導電層６２の第１の傾斜面６２ｃと前記半導体層６４の前記第２の傾斜面６４ｃが係合している。本実施態様において、半導体層６４の端部に正ベベル構造を有し、非導電層６２の第１の傾斜面６２ｃと、半導体層６４の第２の傾斜面６４ｃとが密着している。半導体装置４００は、さらに、前記半導体層６４の第１面６４ａおよび非導電層６２の第１面６２ａ上に配置された第１の電極６５（ここではショットキー電極）を有している。本実施態様における半導体装置２００は整流接合界面９０を有し、整流接合界面９０において、前記半導体膜６４と接合された第１の電極６５（ここではショットキー電極）を有している。前記ショットキー電極６５の端部６５ｃ（終端部ともいう）が、前記非導電層６２上に位置している。上記のような構造とすることで、正ベベル構造においてリーク電流を抑制し、ショットキー電極の終端部での電界集中を効果的に抑制することができる。また、本実施態様においては、半導体層６４の第２面６４ｂと、半導体層６４よりも絶縁性の高い非導電層６２の第２面６２ｂとが面一である。また、前記半導体層６４の第１面６４ａと、前記半導体層６４よりも絶縁性の高い層６２の第１面６２ａとが面一となっており、平坦面にショットキー電極６５を配置することができて、ショットキー電極の終端部での電界集中を抑制し、かつ半導体装置の薄型化につながる構造を有している。本実施態様において、前記半導体層６４は、例えば、ｎ－型半導体層であり、半導体装置１００は、さらに、ｎ－型半導体層６４の第２面６４ｂに接触して配置されたｎ＋型半導体層６１と、ｎ＋型半導体層６１に接触して配置された第２の電極６６（ここではオーミック電極）を有している。また、本実施態様半導体装置ショットキー電極６５とｎ－型半導体層６４の間に位置するｐ型半導体部６７を複数有している。このような構造とすることで、ショットキー電極６５とｎ－半導体層６４との接合（ショットキー接合）界面９０で、さらに電界集中を抑制することができる。なお、ｐ型半導体部６７は、例えば、ｎ－半導体層６４に溝を設けて、ｐ型半導体部６７を成長させて形成してもよいし、イオン注入により設けることもできる。本発明の実施態様における半導体装置は、縦型のジャンクションバリアショットキーダイオード（ＪＢＳ）である。
　また、本発明の別の実施態様として、図１８に半導体装置の断面図を示す。本実施態様の半導体装置３００は、半導体層６４と、前記半導体層６４の側面の少なくとも一部が接触している、前記非導電層６２と、前記半導体層６４上および前記非導電層６２上に配置されたショットキー電極６５と、を有し、前記ショットキー電極６５の端部６５ｃが前記非導電層６２上に位置している。本実施態様における半導体装置３００は整流接合界面９０を有し、整流接合界面９０において、前記半導体膜６４と接合された第１の電極６５（ここではショットキー電極）を有している。図１６の半導体装置１００と異なる点として、非導電層６２上に、非導電層６２とは異なる材料の保護膜６３が配置されている。保護膜６３も半導体層６４よりも絶縁性が高く、好ましくは非導電層であって、例えば、非導電層６２がシリコン（Ｓｉ）を含む場合には、保護膜６３はＳｉを含まない（シリコンフリー）材料の保護膜６３であることが好ましい。前記保護膜６３の材料としては、例えば、窒化ケイ素（Ｓｉ３Ｎ４）や、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフ二ウム）、Ｔａ（タンタル）、スズ（Ｓｎ）等の酸化物、窒化物または炭化物等が挙げられる。本発明の実施態様の一つとして、エピタキシャル成長させた半導体膜および／または２以上の半導体膜を含む積層構造体の端部に正ベベル構造を形成する際に、非導電層６２をマスクとして利用できるが、汎用性の高いマスク材料にはＳｉが含まれることが多い。この場合、Ｓｉを含まない保護膜６３をマスク上に配置することで、マスク材料のＳｉが半導体膜内に取り込まれるのを抑制し、正ベベル構造を有する半導体膜および／または２以上の半導体膜を含む積層構造体を得ることができる。詳細は後述するが、保護膜はマスクの傾斜面を形成した後にマスク上に配置される薄膜で、半導体膜および／または２以上の半導体膜を含む積層構造体は前記保護膜上に形成される。したがって、保護膜６３は非導電層６２の少なくとも傾斜面６２ｃを被覆しているのが好ましく、非導電層６２の前記第１の傾斜面６２ｃが、保護膜６３を介して、半導体層の端部の傾斜面および／または積層構造体の端部の傾斜面と密着しているのが好ましい。
　さらに、本発明の別の実施態様として、図１９に半導体装置の断面図を示す。本実施態様の半導体装置４００は、半導体層６４と、前記半導体層６４の側面の少なくとも一部６４ｃが接触している、前記半導体層６４よりも絶縁性の高い層６２と、前記半導体層６４上および前記半導体層６４より絶縁性の高い層６２上に配置された第１の電極（ここせはショットキー電極）６５と、を有し、前記ショットキー電極６５の端部６５ｃ（終端部ともいう）が前記半導体層６４より絶縁性の高い層６２上に位置している。本実施態様における半導体装置２００は整流接合界面９０を有し、整流接合界面９０において、前記半導体膜６４と接合された第１の電極６５（ここではショットキー電極）を有している。本実施態様においては、前記半導体層６４の第１面６４ａと非導電層６２上の第１面６２ａとが面一になっており、平坦面にショットキー電極６５を配置することができて、ショットキー電極の終端部での電界集中を抑制し、かつ半導体装置の薄型化につながる構造を有している。本発明の実施態様において、半導体層６４をエピタキシャル成長させて、半導体層６４上に傾斜面６４ｅを有するマスクを配置し、半導体層６４の端部の少なくとも一部に傾斜面６４ｃを有する正ベベル構造の半導体層６４を形成することができる。マスクは半導体装置の非導電層６２として、ショットキー電極の終端部の配置に利用することができる。本実施態様において、非導電層６２の少なくとも傾斜面６２ｃと第２面６２ｂとが半導体層６４内に埋設される。すなわち、本実施態様においては、前記非導電層の第２面６２ｂが、前記半導体層の第２面６４ｂよりも前記ショットキー電極に近い位置にある。上記のような構造とすることで、耐圧性により優れた半導体装置が得られるだけでなく、非導電層６２に要求される厚みを押さえつつ、ショットキー電極の終端部での電界集中をより効果的に抑制することができる。
　なお、本発明の製法の実施態様においては、前記半導体層（以下、「半導体膜」ともいう）の成膜方法は、半導体膜をエピタキシャル成長することが可能なものあれば、特に限定されない。前記半導体膜の成膜方法としては、例えば、スプレー法、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法およびスパッタリング法から選択される少なくとも1つの方法により形成することができる。
　一例として、図５で示すＨＶＰＥ法を用いて半導体膜を形成する場合について説明する。例えば、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の、傾斜面を有するマスクが配置された基体上に供給して半導体膜を成膜することができる。また、前記半導体膜を成膜する際に、前記金属含有原料ガスと酸素含有原料ガスと反応性ガスとを、前記傾斜面を有するマスクが配置された基体上に供給し、前記成膜を行うことができる。ＨＶＰＥ装置５０は、例えば、反応室５１と、金属源５７を加熱するヒータ５２ａおよび基体ホルダ５６に固定されている基体を加熱するヒータ５２ｂとを備えている。さらに、反応室５１内に、酸素含有原料ガス供給管５５ｂと、反応性ガス供給管５４ｂと、基体を設置する基体ホルダ５６とを備えていてもよい。そして、反応性ガス供給管５４ｂ内には、金属含有原料ガス供給管５３ｂが備えられており、二重管構造を形成している。なお、酸素含有原料ガス供給管５５ｂは、酸素含有原料ガス供給源５５ａと接続されており、酸素含有原料ガス供給源５５ａから酸素含有原料ガス供給管５５ｂを介して、酸素含有原料ガスが基板ホルダ５６に固定されている基板に供給可能なように、酸素含有原料ガスの流路を構成している。また、反応性ガス供給管５４ｂは、反応性ガス供給源５４ａと接続されており、反応性ガス供給源５４ａから反応性ガス供給管５４ｂを介して、反応性ガスが基板ホルダ５６に固定されている基板に供給可能なように、反応性ガスの流路を構成している。金属含有原料ガス供給管５３ｂは、ハロゲン含有原料ガス供給源５３ａと接続されており、ハロゲン含有原料ガスが金属源に供給されて金属含有原料ガスとなり金属含有原料ガスが基板ホルダ５６に固定されている基板に供給される。反応室５１には、使用済みのガスを排気するガス排出部５９が設けられており、さらに、反応室５１の内壁には、反応物が析出するのを防ぐ保護シート５８が備え付けられている。
（金属源）
　前記金属源は、金属を含んでおり、ガス化が可能なものであれば、特に限定されず、金属単体であってもよいし、金属化合物であってもよい。前記金属としては、例えば、ガリウム、アルミニウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記金属が、ガリウム、アルミニウムおよびインジウムから選ばれる１種または２種以上の金属であるのが好ましく、ガリウムであるのがより好ましく、前記金属源が、ガリウム単体であるのが最も好ましい。また、前記金属源は、気体であってもよいし、液体であってもよいし、固体であってもよいが、本発明においては、例えば、前記金属としてガリウムを用いる場合には、前記金属源が液体であるのが好ましい。
　前記ガス化の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。本発明の実施態様においては、前記ガス化の手段が、前記金属源をハロゲン化することにより行われるのが好ましい。前記ハロゲン化に用いるハロゲン化剤は、前記金属源をハロゲン化できさえすれば、特に限定されず、公知のハロゲン化剤であってよい。前記ハロゲン化剤としては、例えば、ハロゲンまたはハロゲン化水素等が挙げられる。前記ハロゲンとしては、例えば、フッ素、塩素、臭素、またはヨウ素等が挙げられる。また、前記ハロゲン化水素としては、例えば、フッ化水素、塩化水素、臭化水素、ヨウ化水素等が挙げられる。本発明においては、前記ハロゲン化に、ハロゲン化水素を用いるのが好ましく、塩化水素を用いるのがより好ましい。本発明においては、前記ガス化を、前記金属源に、ハロゲン化剤として、ハロゲンまたはハロゲン化水素を供給して、前記金属源とハロゲンまたはハロゲン化水素とをハロゲン化金属の気化温度以上で反応させてハロゲン化金属とすることにより行うのが好ましい。前記ハロゲン化反応温度は、特に限定されないが、本発明においては、例えば、前記金属源がガリウムであり、前記ハロゲン化剤が、ＨＣｌである場合には、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。前記金属含有原料ガスは、前記金属源の金属を含むガスであれば、特に限定されない。前記金属含有原料ガスとしては、例えば、前記金属のハロゲン化物（フッ化物、塩化物、臭化物、ヨウ化物など）等が挙げられる。
　本発明の実施態様においては、金属を含む金属源をガス化して金属含有原料ガスとした後、前記金属含有原料ガスと、前記酸素含有原料ガスとを、前記反応室内の基板上に供給する。また、本発明においては、反応性ガスを前記基板上に供給する。前記酸素含有原料ガスとしては、例えば、Ｏ２ガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、Ｎ２Ｏガス、Ｈ２ＯガスまたはＯ３ガス等が挙げられる。本発明においては、前記酸素含有原料ガスが、Ｏ２、Ｈ２ＯおよびＮ２Ｏからなる群から選ばれる１種または２種以上のガスであるのが好ましく、Ｏ２を含むのがより好ましい。なお、本発明の実施形態の一つとして、前記酸素含有原料ガスはＣＯ２を含んでいてもよい。前記反応性ガスは、通常、金属含有原料ガスおよび酸素含有原料ガスとは異なる反応性のガスであり、不活性ガスは含まれない。前記反応性ガスとしては、特に限定されないが、例えば、エッチングガス等が挙げられる。前記エッチングガスは、本発明の目的を阻害しない限り、特に限定されず、公知のエッチングガスであってよい。本発明においては、前記反応性ガスが、ハロゲンガス（例えば、フッ素ガス、塩素ガス、臭素ガスまたはヨウ素ガス等）、ハロゲン化水素ガス（例えば、フッ酸ガス、塩酸ガス、臭化水素ガス、ヨウ化水素ガス等）、水素ガスまたはこれら２種以上の混合ガス等であるのが好ましく、ハロゲン化水素ガスを含むのが好ましく、塩化水素を含むのが最も好ましい。なお、前記金属含有原料ガス、前記酸素含有原料ガスまたは前記反応性ガスは、キャリアガスを含んでいてもよい。前記キャリアガスとしては、例えば、窒素やアルゴン等の不活性ガス等が挙げられる。また、前記金属含有原料ガスの分圧は特に限定されないが、本発明においては、０．５Ｐａ～１ｋＰａであるのが好ましく、５Ｐａ～０．５ｋＰａであるのがより好ましい。前記酸素含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の０．５倍～１００倍であるのが好ましく、１倍～２０倍であるのがより好ましい。前記反応性ガスの分圧も、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の０．１倍～５倍であるのが好ましく、０．２倍～３倍であるのがより好ましい。
　本発明の実施態様においては、さらに、ドーパント含有ガスを前記基板に供給するのも好ましい。前記ドーパント含有ガスは、ドーパントを含んでいれば、特に限定されない。前記ドーパントも、特に限定されないが、本発明においては、前記ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブおよびスズから選ばれる１種または２種以上の元素を含むのが好ましく、ゲルマニウム、ケイ素、またはスズを含むのがより好ましく、ゲルマニウムを含むのが最も好ましい。このようにドーパント含有ガスを用いることにより、得られる膜の導電率を容易に制御することができる。前記ドーパント含有ガスは、前記ドーパントを化合物（例えば、ハロゲン化物、酸化物等）の形態で有するのが好ましく、ハロゲン化物の形態で有するのがより好ましい。前記ドーパント含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の１×１０－７倍～０．１倍であるのが好ましく、２．５×１０－６倍～７．５×１０－２倍であるのがより好ましい。なお、本発明においては、前記ドーパント含有ガスを、前記反応性ガスとともに前記基板上に供給するのが好ましい。
　なお、後述するが、別の一例として、図８で示すようなミストＣＶＤ装置を用いて本発明の実施態様における半導体膜および／または基体の少なくとも一部を形成することができる。
（基体）
　前記基体は、マスクおよび／または前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明の実施態様の一つにおいては、基板が好ましい。また、本発明の別の実施態様においては、基体が結晶層を含むのも好ましい。前記結晶層が半導体層であってもよい。例えば、図１３に示すように、基体１１が基板１６と、前記基板１６上に形成された結晶層（半導体層を含む）１７を有していてもよい。基板の厚さは、本発明においては特に限定されない。また、基体として、後述するように、基板上にバッファ層等の他の層を積層してもよい。異なる電気導電を有する半導体層を含めて基体として用いてもよく、基体自体が半導体層であってもよい。例えば図１４に示すように、基体１１が基板１６と、前記基板１６上に配置された結晶層１７（例えば、ｎ＋型半導体層のような半導体層であってもよい）と、前記結晶層１７上に配置されたさらに別の結晶層１８（例えば、ｎ－型半導体層のような半導体層であってもよい）とを含んでいてもよい。この場合、図１５に示すように、基体１１の一部として半導体層１８を形成した後に、基体１１の第１面１１ａとなる前記半導体層１８上に、マスク層を配置する。次に、エッチングにより、マスク層の一部を除去して、傾斜面１２ｃを有する開口部１２ｄを形成し、基体１１の第１面１１ａとなる半導体層１８を開口部１２ｄ内に露出させ、前記半導体層１８と同じ半導体材料で半導体膜１４を続けて成長させることもできる。このように、基体１１の一部である前記半導体層１８から同じ材料を用いて半導体膜１４をエピタキシャル成長させることで、半導体膜内に少なくとも一部が埋設された傾斜面を有するマスクを配置し、かつ半導体膜の少なくとも一部に、前記マスク１２（非導電層）の傾斜面と係合するベベル構造を有する半導体膜を含む半導体装置を容易に得ることが出来る。例えば、図１９で示すように、非導電層６２の少なくとも傾斜面６２ｃと第２面６２ｂが半導体層６４内に埋設されて、前記非導電層６２の傾斜面６２ｃと係合する傾斜面６４ｃを有する半導体層６４を含む半導体装置４００を得ることもできる。また、本実施態様のように、基体１１の第１面１１ａに位置する層と、第１面１１ａの反対側の第２面１１ｂに位置する層が互いに組成の異なる結晶層および／または半導体層であってもよい。本発明の実施態様の一つとして、前記マスク１２の開口部１２の側面の少なくとも一部に傾斜面が配置されるように開口部を形成してもよいし、別の実施態様として、マスク層の開口部の側面全体に環状の傾斜面が配置されるようにマスク層の開口部を形成してもよい。
（結晶基板）
　前記基体が結晶基板を含む場合あるいは前記基体が結晶基板である場合、前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、ＳｉＣ基板、ＧａＮ基板、コランダム構造を有する結晶物を主成分として含む基板、またはβ－ガリア構造を有する結晶物を主成分として含む基板、六方晶構造を有する基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。
　前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。前記β－ガリア構造を有する結晶物を主成分として含む基板としては、例えば、β－Ｇａ２Ｏ３基板、またはβ－Ｇａ２Ｏ３とＡｌ２Ｏ３とを含む混晶体基板などが挙げられる。なお、β－Ｇａ２Ｏ３とＡｌ２Ｏ３とを含む混晶体基板としては、例えば、Ａｌ２Ｏ３が原子比で０％より多くかつ６０％以下含まれる混晶体基板などが好適な例として挙げられる。また、前記六方晶構造を有する基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。その他の結晶基板の例示としては、例えば、Ｓｉ基板などが挙げられる。
　本発明の実施態様の一つとして、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、ｃ面サファイア基板、ｍ面サファイア基板、ａ面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは０°～１５°である。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは２００～８００μｍである。
　本発明の実施態様の一つとして、図１に、基体１１の表面上に配置されたマスクの一態様の一部を模式的に示す。詳細には、図３の（ａ）で示すように、基体１１の第１面１１ａ上にマスク１２としてマスク層を形成する。マスク材料としては半導体膜よりも電気絶縁性の高い材料で形成することができ、例えば、マスク材料が半絶縁体材料や絶縁体材料であるのが好ましい。半絶縁体材料としては、例えば、ポリシリコン（多結晶シリコン）、アモルファスシリコン、ダイヤモンドライクカーボン（ＤＬＣ）およびドーピング処理していない結晶層や、マグネシウム（Ｍｇ）、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、セシウム（Ｃｓ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等の半絶縁体ドーパントを含む結晶層が挙げられる。また、絶縁体材料としては、例えば、二酸化ケイ素（ＳｉＯ２）や窒化ケイ素（Ｓｉ３Ｎ４）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフ二ウム）、Ｔａ（タンタル）、スズ（Ｓｎ）等の酸化物、窒化物または炭化物等が挙げられる。なお、本発明の実施態様においては、マスク層が絶縁体からなるのがより好ましい。基体１１は、第１面１１ａと第１面１１ａの反対側の第２面１１ｂとを有している。基体１１の第１面１１ａ上にマスク層１２（以下、マスクおよび／または第１のマスクともいう）を形成し、例えば、マスク層１２の少なくとも一部にレジスト層を配置し、エッチングガスおよび／またはエッチング液を用いてマスク層１２をエッチングすることで、図３の（ｂ）で示すように、マスク層の開口部１２ｄの側面に環状の傾斜面１２ｃを形成することができる。本発明の実施態様において、エッチングはドライエッチングでもウェットエッチングでもよいが、マスク層に傾斜面を形成するので、等方性エッチングであることが好ましい。また、本発明の別の実施態様として、異方性エッチングと等方性エッチングを組み合わせてもよい。例えば、マスク層に異方性エッチングにより開口部を設けて、等方性エッチングを追加で実施して傾斜面の傾斜角度を調整してもよい。
　図３（ｂ）は、例えば、図１のＩＩＩｂ－ＩＩＩｂ部分の断面を示す。前記マスク１２の前記開口部１２ｄが前記マスク１２の第１面１２ａから反対側の第２面１２ｂまで貫通しており、前記マスク１２の前記第１面１２ａよりも前記マスク１２の前記第２面１２ｂが前記基体１１の前記第１面１１ａに近い位置にある。半導体膜の研削などの加工に比べて、マスク層の厚膜形成および加工は短時間で容易に行うことができ、マスクに平滑な傾斜面を得ることも容易である。本発明の実施態様における傾斜面を有するマスクは、半導体膜および／または積層構造体の端部にベベル構造を形成することを目的の１つとして用いられるので、半導体膜の厚みと同じ厚みか、それ以上の厚みを有する。したがって、前記傾斜面が形成されるマスクの厚みは少なくとも１μｍ以上が好ましく、１μｍ以上１００μｍ以下であるのが好ましい。さらに別の実施態様として、基体１１の第１面１１ａ上に、マスク１２として、マスク層を形成し、前記傾斜面１２ｃを有する開口部１２ｄを形成した後、さらに図３（ｃ）で示すように、マスク１２を第１のマスクとして、第１のマスクの高さの半分以下の高さで、開口部の大きさよりも表面積の小さい凸状の第２のマスク１２’を前記開口部１２ｄ内の基体１１の第１面１１ａ上に配置することもできる。このようにして、基体１１の第１面１１ａから第２のマスク１２’上に横方向成長を含めて半導体膜１４をエピタキシャル成長させて、さらに、第１のマスク１２の傾斜面１２ｃ上に横方向成長を含めて半導体膜１４をエピタキシャル成長させることにより、端部に傾斜面を有し、かつ転位のより少ない半導体膜１４を得ることもできる。前記傾斜面は、半導体膜の周端部に環状に形成することができるので、ベベル構造を有する半導体装置を容易に製造することができる。なお、本発明の実施態様においては、開口部１２ｄの形状は、平面視で角部のない形状が好ましい。図２に示すように、開口部１２ｄの形状が、平面視で角丸正方形としてもよい。なお、本実施態様においては、前記マスク１２の開口部１２ｄが平面視で円形であり、前記開口部１２ｄ内の前記マスク１２の側面が、平面視で、基体１１の第１面１１ａに向かって、前記開口部１２ｄの中心に近づく方向に傾斜する傾斜面１２ｃとなっている。前記開口部１２ｄの断面図においては、前記マスク１２の傾斜面１２ｃは、前記マスクの前記第１面から前記マスクの前記第２面に向かって厚みが減少するテーパ形状を有している。前記マスク１２の前記第１面１２ａと前記第２面１２ｂは平行であって、前記マスク１２の前記第２面１２ｂは、前記マスク１２の第１面１２ａよりも面積が大きい。前記傾斜面１２ｃを有するマスク１２が配置された基体１１上に、半導体膜１４を成長させることで、周端部に環状の傾斜面を有する半導体膜１４を、例えば、平面視で円形状に形成することができる。本発明の実施態様における製造方法によれば、例えば、図１６で示すような半導体装置１００を容易に得ることができる。半導体装置１００は、平坦な第１面６４ａと、前記第１面６４ａの反対側で、前記第１面６４ａよりも面積の小さい第２面６４ｂと、前記第１面６４ａと前記第２面６４ｂとの間に位置する端部に傾斜面６４ｃを有する半導体膜６４を有している。前記半導体膜６４の第１面６４ａ側に、第１の電極６５としてショットキー電極を配置し、第２面６４ｂ側に第２の電極としてオーミック電極６６を配置することもできる。また、本発明の実施態様における半導体装置の製造方法において、前記結晶層６１上にマスクを配置して、端部に傾斜面を有する半導体層（例えば、ｎ＋型半導体層）をエピタキシャル成長させることもできる。前記ｎ＋半導体層上に、前記ｎ＋型半導体層の傾斜面に連続する傾斜面を有する半導体膜６４（例えば、ｎ－型半導体層）をエピタキシャル成長させれば、積層構造体の端部に正ベベル構造を有する半導体装置であるショットキーバリアダイオード（ＳＢＤ）を容易に得ることができる。また、本発明の実施態様における製造方法によれば、例えば、電気導電の異なる２層に端部に傾斜面を形成することもできる。なお、半導体膜６４の第１面６４ａと前記傾斜面６４ｃのなす傾斜角６４ｅが、１０°＜傾斜角６４ｅ＜９０°の範囲にあるのが好ましく、傾斜角６４ｅが７０°以下であるのがより好ましく、２０°以上７０°以下であるのが最も好ましい。例えば、本発明の製法の実施態様において、前記のマスクを用いて、第１の半導体膜の傾斜面から第２の半導体膜の傾斜面へと連続する傾斜面が形成され、複数の半導体層の端部（周端面を含む）に正ベベル構造を有する半導体装置を得ることもできる。なお、ここで「正ベベル構造」を有する半導体装置とは、半導体膜および／または２以上の半導体膜を含む積層構造体の端部での断面積が、空乏層が広がる側に向かって小さくなっていく構造をいう。また、整流接合界面と低不純物濃度層の端面とのなす角が鋭角となる構造を言う。例えば、半導体装置が、図１６のような縦型のＳＢＤの場合には、前記整流接合界面は、ショットキー電極とｎ－半導体層との接合（ショットキー接合）界面となり、低不純物層の端面がｎ－半導体層の端面となる。この場合、ショットキー電極側からオーミック電極側に向かう方向に、前記ショットキー電極に平行な半導体膜の断面積が小さくなっていく構造を含む。半導体膜および／または２以上の半導体膜の積層構造体が逆円垂台のような形状となる場合も含む。
　また、前記マスク１２は、図１６で示す半導体装置１００の絶縁体層６２として用いることもできる。なお、適宜マスク１２の厚みを設定することが可能であり、半導体膜（層）内に少なくとも一部を埋設するように絶縁体層として配置することができることから、マスク１２を半導体装置のフィールド絶縁膜として用いることもできる。また、別の実施態様として、マスク１２の厚みを半導体膜と同じか、半導体膜の厚みよりも大きくすることで、半導体膜の端部の少なくとも一部に傾斜面を形成することができる。２以上の半導体膜の積層構造体の端部の少なくとも一部に傾斜面を形成する場合には、マスク１２の厚みは、積層構造体と同じか、積層構造体の厚みよりも大きくすることで、前記積層構造体の端部の少なくとも一部に傾斜面を形成することができる。本発明の実施態様によれば、ベベル構造を容易に形成できるだけでなく、フィールド絶縁膜の形成も容易に行うことができる。なお、前記傾斜面６４ｃは、前記第１面６４ａと前記第２面６４ｂとの間に位置する端部の少なくとも一部に設けられていてもよいが、本実施態様においては、端部全体、すなわち半導体膜６４の周端部全体に傾斜面６４ｃがあるのが好ましい。前記半導体膜６４の第１面６４ａ側にショットキー電極を配置すれば、前記第１面６４ａと前記傾斜面６４ｃのなす傾斜角が９０°未満の正ベベル構造を有するショットキーバリアダイオードを得ることができる。また、本実施態様においては、前記半導体膜６４の第１面６４ａと、前記傾斜面６４ｃのなす傾斜角６４ｅが、１０°＜傾斜角６４ｅ＜９０°の範囲にあるのが好ましく、傾斜角６４ｅが７０°以下であるのがより好ましく、２０°以上７０°以下であるのが最も好ましい。
　図４は、図３で示されるマスクの開口部の断面を模式的に示す図である。基体１１の第１面１１ａ上に配置されたマスク１２の開口部１２ｄにおいて、基体１１の第１面１１ａに接しているマスク１２の第２面１２ｂと傾斜面１２ｃとのなす角１２ｅ（マスクの傾斜角）を１０°＜傾斜１２ｅ＜９０°の範囲とする。また、本実施態様においては、前記マスク１２の第２面１２ｂと、前記傾斜面１２ｃのなす傾斜角１２ｅが、１０°＜傾斜角６４ｅ＜９０°の範囲にあるのが好ましく、傾斜角１２ｅが７０°以下であるのがより好ましく、２０°以上７０°以下であるのが最も好ましい。図６で示すように、傾斜面１２ｃを有するマスク１２が配置された基体１１上に、半導体膜１４を成長させることにより、第１面１４ａと、第１面１４ａよりも面積の小さい第２面１４ｂと、第１面１４ａと第２面１４ｂとの間に傾斜面１４ｃを有する半導体膜１４を形成することができ、半導体膜１４の第１面１４ａと第２面１４ｂとは互いに平行な平行面とすることができる。本発明の実施態様においては、マスクは半導体膜１４よりも電気絶縁性の高い材料で形成することができる。例えば、マスク材料として、二酸化ケイ素（ＳｉＯ２）や窒化ケイ素（Ｓｉ３Ｎ４）などの絶縁体を用いることができる。また、図４に示すように、マスク１２の第１面１２ａおよび傾斜面１２ｃ上に保護膜１３を配置してもよい。保護膜１３を配置することで、マスク材料に含まれるシリコン等の不純物拡散防止が期待できる。
　なお、前記半導体膜１４は、図６で示すように、半導体膜１４の第１面１４ａが、マスク１２の第１面１２ａよりも低い位置に形成することができる。
　前記半導体膜が第１面１４ａと、前記第１面１４ａの反対側の第２面１４ｂと、前記第１面１４ａと前記第２面１４ｂとの間に位置する傾斜面１４ｃとを有し、前記マスク１２が第１面１２ａと、前記第１面１２ａの反対側の第２面１２ｂと、前記第１面１２ａと第２面１２ｂとの間に位置する傾斜面１２ｃを含む側面と、を有しており、さらに、前記半導体膜１４の第１面１４ａを、前記マスク１２の第１面１２ａよりも低い位置に形成することができる。なお、図７で示すように、前記半導体膜１４をｎ－型半導体としてエピタキシャル成長した後に、前記半導体膜１４の第１面１４ａ上に、ｐ型半導体膜９をエピタキシャル成長させることもできる。前記ｐ型半導体膜９の第１面９ａと、前記マスク１２の第１面１２ａを同じ高さになるように、前記ｐ型半導体膜９を形成することもできる。このように、本発明の実施態様における製造方法によれば、導電型の異なる半導体層の積層構造体の周端部において、ベベル構造を有する半導体装置を容易に形成することができる。また、本発明の実施態様によれば、通常、電界が集中する傾向にある半導体膜の端部にベベル構造を得ることができ、さらに半導体膜の中心部よりもベベル構造のある端部付近において、横方向成長でより転位の少ない半導体結晶が得られることから、半導体特性の向上につながる。なお、後述するが、基体１１を準備する際に、基板１上に凸凹を設けてバッファ層などの結晶層を形成することで、横方向成長した結晶を含む基体を用いて半導体膜を形成することもできる。半導体膜の形成に２回以上の横方向成長を含む結晶形成の工程を組み込むことで、半導体膜の中心部においても、ベベル構造のある端部付近と同等に転位の少ない半導体膜を形成することができ、より絶縁破壊強度の高い半導体装置を得ることができる。
　また、本発明の別の実施態様として、前記半導体膜１４は、図１０で示すように、半導体膜１４の第１面１４ａとマスク１２の第１面１２ａが同じ高さ位置になるように形成することもできる。前記半導体膜１４が第１面１４ａと、前記第１面１４ａの反対側の第２面１４ｂと、前記第１面１４ａと第２面１４ｂとの間に位置する端部とを有し、前記マスク１２が第１面１２ａと、前記第１面１２ａの反対側の第２面１２ｂと、前記第１面１２ａと第２面１２ｂとの間に位置する前記傾斜面１２ｃを含む側面と、を有している。本実施態様において、前記半導体膜１４の前記傾斜面１４ａと逆向きの前記マスク１２の傾斜面１２ｃが係合しており、前記半導体膜１４の第１面１４ａと前記絶縁体のマスク１２の第１面１２ａとが面一になっている。前記半導体膜１４をエピタキシャル成長させた後に、例えばＣＭＰ（化学的機械研磨）等により、前記半導体膜１４の第１面１４ａおよび／または前記マスク１４の前記第１面１４ａを研磨して面一にしてもよい。
　本実施態態様においては、前記半導体膜１４ａと前記マスク１２の傾斜面が密着している。この場合、図１０で示すように、前記半導体膜１４の第１面１４ａの少なくとも一部と前記マスク１２の第１面１２ａの少なくとも一部を覆って電極１５を形成するが、前記半導体膜１４の第１面１４ａと前記マスク１２の第１面１２ａからなる平坦面上に電極１５を形成することができ、電極の形成が容易になるだけでなく、半導体膜の端部にベベル構造を有しながら、半導体装置の平坦化、薄型化が可能となる。なお、電極の端部１５ｃを、半導体膜よりも電気絶縁性の高いマスク１２上に位置するように形成することで、電極端部の電界集中を避けることができる。
　さらに、図１１で示すように、半導体膜１４の第１面１４ａをマスク１２の第１面１２ａよりも高い位置になるように形成することもできる。前記半導体膜１４が第１面１４ａと、前記第１面１４ａの反対側の第２面１４ｂと、前記第１面１４ａと前記第２面１４ｂとの間に位置する端部に傾斜面１４ｃとを有し、前記マスク１２が第１面１２ａと、前記第１面１２ａの反対側で、前記基体１１の第１面１１ａと接触する第２面１２ｂと、前記第１面１２ａと前記第２面１２ｂとの間に位置する前記傾斜面１２ｃを含む側面と、を有しており、さらに、前記半導体膜１４の前記第１面１４ａが前記マスク１２の前記第１面１２ａよりも低い位置になるように形成されている。本実施態様において、前記半導体膜１４の環状の前記傾斜面１４ａと逆向きの前記マスク１２の環状の傾斜面１２ｃが係合している。本実施態態様においては、前記半導体膜１４ａと前記マスク１２の傾斜面が密着している。さらに、図１１で示すように、前記半導体膜１４の第１面１４ａの少なくとも一部と前記マスク１２の第１面１２ａの少なくとも一部を覆って電極１５を形成するが、前記電極１５の端部１５ｃを、前記半導体膜１４よりも電気絶縁性の高いマスク１２上に位置するように形成することで、電極端部の電界集中を避けることができる。本実施態様においては、図１１で示すように、前記電極１５は、半導体膜１４の第１面１４ａから端部の傾斜面１４ｃを越えて形成されており、前記電極１５の端部１５ｃは、マスク１２の第１面１２ａ上に位置している。
　さらに、図１２で示すように、半導体膜１４の第１面１４ａをマスク１２の第１面１２ａよりも低い位置になるように形成することもできる。前記半導体膜１４が第１面１４ａと、前記第１面１４ａの反対側の第２面１４ｂと、前記第１面１４ａと前記第２面１４ｂとの間に位置する端部に傾斜面１４ｃとを有し、前記マスク１２が第１面１２ａと、前記第１面１２ａの反対側で、前記基体１１の第１面１１ａと接触する第２面１２ｂと、前記第１面１２ａと前記第２面１２ｂとの間に位置する前記傾斜面１２ｃを含む側面と、を有しており、さらに、前記半導体膜１４の前記第１面１４ａを、前記マスク１２の前記第１面１２ａよりも高い位置になるように形成されている。本実施態様において、前記半導体膜１４の環状の前記傾斜面１４ａと逆向きの前記マスク１２の環状の傾斜面１２ｃが係合しており、前記半導体膜１４ａの前記傾斜面１４ａと前記マスク１２の傾斜面１２ｃが、前記マスク１２上に配置された保護膜１３を介して密着している。さらに、図１２で示すように、前記半導体膜１４の第１面１４ａの少なくとも一部と前記マスク１２の第１面１２ａの少なくとも一部を覆って電極１５を形成するが、前記電極１５の端部１５ｃを、前記半導体膜１４よりも電気絶縁性の高いマスク１２上に位置するように形成することで、電極端部の電界集中を避けることができる。
　図１６の半導体装置１００において、半導体膜（ｎ－型半導体層）６４として、Ｇａ２Ｏ３を用いて、第２の半導体層（ｎ＋型半導体層）６７として、Ｇａ２Ｏ３を用いて、高抵抗層非導電層（絶縁体層）６２として、ＳｉＯ２を用いて、傾斜角６４ｅを２９°とした場合の１００Ｖにおける電界分布のシミュレーション結果の線図を図２１に示す。なお、比較例として、ベベル構造なし半導体装置で、第１の電極の終端が半導体膜上に位置する半導体装置（ａ）と、本発明の実施態様で得られるベベル構造ありの半導体装置で、第１の電極６５の終端が絶縁体６２上に位置する半導体装置（ｂ）～（ｄ）の電界分布のシミュレーション結果の線図を図２１に示す。半導体装置（ｂ）は、本発明の実施態様の一つとして図１０で示すような製造工程で作製された絶縁体あり・ベベル構造ありの半導体装置で、半導体膜６４の端部にベベル構造を有している。半導体装置（ｂ）の半導体膜８４の第１面および絶縁体６２の第１面は面一となっており、面一な半導体膜６４の第１面と絶縁体６２の第１面上に配置された第１の電極６５の終端が絶縁体６２上に位置している。また、第１の電極６５の反対側に、第２の電極（図示しない）が配置されている。半導体装置（ｃ）は、半導体膜の端部にベベル構造を有しており、半導体装置（ｃ）の半導体膜６４の第１面は、絶縁体６２の第１面よりも高い位置にあり、第１の電極６５が、半導体膜６４の第１面から端部の傾斜面を越えて形成されており、第１の電極６５の端部は、絶縁体６２の第１面上に位置している。半導体装置（ｄ）は、本発明の実施態様の一つとして図１２に示すような製造工程で作製されたベベル構造ありの半導体装置で、半導体膜の端部にベベル構造を有している。半導体装置（ｄ）の半導体膜６４の第１面は、絶縁体６２の第１面よりも低い位置にあり、第１の電極６５が、半導体膜６４の第１面から端部の傾斜面を越えて形成されており、第１の電極６５の端部は、絶縁体６２の第１面上に位置している。ベベル構造なしの半導体装置（ａ）では、半導体膜６４上に位置する電極６５の端部で、電界が集中しているが、ベベル構造ありの半導体装置（ｂ）～（ｄ）では、電界の集中はみられなかった。図２３は、図２１で示される、ベベル構造なしの半導体装置（ａ）とベベル構造ありの半導体装置（ｂ）～（ｄ）の、１００Ｖでの第１の電極下１０ｎｍにおける電界分布のシミュレーション結果を示し、本発明の実施態様で得られる半導体装置が半導体の表面近傍、すなわち、半導体と電極との整流接合界面で絶縁破壊が生じにくい構造となることが分かった。
　図２１（ａ）の構造（半導体層の側面と接する絶縁体なし・正ベベル構造なし）の半導体装置のシミュレーションと比較して、図２２では、（ｅ）の構造（半導体層の側面と接する絶縁体あり・正ベベル構造なし）と、（ｆ）の構造（半導体層の側面と接する絶縁体あり・正ベベル構造あり）について、図２１と同様にシミュレーションを行った。図２１の（ａ）の構造では、第１の電極６５の終端が半導体膜６４上に位置しているのに対し、図２２の（ｅ）および（ｆ）の構造では、第１の電極６５の終端は、絶縁体６２上に位置している。（ｅ）の構造と比較すると、（ｆ）の正ベベル構造を有する構造の方が、より電界の集中が緩和されて、半導体装置が半導体の表面で絶縁破壊が生じにくい構造となることが分かった。ただし、（ｅ）の正ベベル構造を形成しない場合でも、第１の電極８５の終端が絶縁体６２上に位置することで、図２１（ａ）の半導体層上に第１の電極８５の終端が位置する場合に比べると、電界の集中が緩和されて、半導体の表面で絶縁破壊が生じにくい構造であることが分かった。
　本発明の実施態様においては、前記基体の少なくとも一部として、基板上に応力緩和層等を含むバッファ層を設けてもよく、バッファ層を設ける場合には、バッファ層上でも前記凹凸部を形成してもよい。また、本発明の実施態様においては、前記基板が、表面の一部または全部に、バッファ層を有しているのが好ましい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、スプレー法、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、スパッタリング法等が挙げられる。本発明においては、前記バッファ層が、ミストＣＶＤ法により形成されているのが、前記バッファ層上に形成される前記結晶膜の膜質をより優れたものとでき、特に、チルト等の結晶欠陥を抑制できるため、好ましい。以下、前記バッファ層をミストＣＶＤ法により形成する好適な態様を、より詳細に説明する。
　前記バッファ層は、好適には、例えば、原料溶液を霧化して霧化液滴を得ること（霧化工程）、得られた霧化液滴をキャリアガスを用いて前記基板まで搬送すること（搬送工程）、前記基板および／または基体の表面の一部または全部で、前記ミストまたは前記液滴を熱反応させる（バッファ層形成工程）ことにより形成することができる。
（霧化工程）
　霧化工程は、前記原料溶液を霧化して霧化液滴を得る。前記原料溶液の霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化方法が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１～１０μｍである。
（原料溶液）
　前記原料溶液は、ミストＣＶＤにより、前記バッファ層、結晶層、および／または半導体層が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、霧化用金属の有機金属錯体（例えばアセチルアセトナート錯体等）やハロゲン化物（例えばフッ化物、塩化物、臭化物またはヨウ化物等）の水溶液などが挙げられる。前記霧化用金属は、特に限定されず、このような霧化用金属としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記霧化用金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の霧化用金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％～５０モル％であり、より好ましくは０．０１モル％～５０モル％である。
　また、原料溶液には、ドーパントが含まれているのも好ましい。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、バッファ層、結晶層、および／または半導体層の導電性を容易に制御することができる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が１×１０２０／ｃｍ３以下であるのが好ましく、５×１０１９／ｃｍ３以下であるのがより好ましい。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
（搬送工程）
　搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（バッファ層、結晶層および／または半導体層の形成工程）
　バッファ層、結晶層および／または半導体層（以下、結晶層ともいう）の形成工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基板上に、前記結晶層を形成する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、４００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、結晶層の厚みは、形成時間を調整することにより、設定することができる。
　上記のようにして、前記基板上の表面の一部または全部に、結晶層をバッファ層として形成して基体とし、前記基体の該結晶層上に上記したマスクを配置し、半導体膜をエピタキシャル成長させることができる。前記基体を準備する際に、基板上に凹凸部を設けて結晶層を形成することから、横方向成長を含む結晶層を得ることができ、前記結晶膜を成膜することにより、前記バッファ層としての結晶層におけるチルト等の欠陥をより低減することができ、膜質をより優れたものとすることができる。また、上記のように、前記結晶層を半導体装置の半導体層として用いることも可能であり、前記半導体層上にベベル構造を有する半導体膜を形成することで、前記半導体膜の膜質をさらに優れたものとすることができる。
　また、前記結晶層は、特に限定されないが、本発明の実施態様の一つにおいては、金属酸化物を主成分として含んでいるのが好ましい。前記金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、少なくともガリウムを含んでいるのが最も好ましい。本発明の成膜方法の実施形態の一つとして、バッファ層が金属酸化物を主成分として含み、バッファ層が含む金属酸化物がガリウムと、ガリウムよりも少ない量のアルミニウムを含んでいてもよい。また、本発明の成膜方法の実施形態の一つとして、バッファ層が超格子構造を含んでいてもよい。なお、本発明において、「主成分」とは、前記金属酸化物が、原子比で、前記バッファ層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体の結晶構造は、特に限定されないが、本発明の実施態様の一つとして、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましい。また、前記結晶膜と前記バッファ層とは、本発明の目的を阻害しない限り、それぞれ互いに主成分が同一であってもよいし、異なっていてもよいが、本発明の実施態様においては、同一であるのが好ましい。
　本発明においては、前記バッファ層が設けられていてもよい前記基板上に金属含有原料ガス、酸素含有原料ガス、反応性ガスおよび所望によりドーパント含有ガスを供給し、反応性ガスの流通下で成膜する。本発明においては、前記成膜が、加熱されている基板上で行われるのが好ましい。前記成膜温度は、本発明の目的を阻害しない限り、特に限定されないが、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。また、前記成膜は、本発明の目的を阻害しない限り、真空下、非真空下、還元ガス雰囲気下、不活性ガス雰囲気下および酸化ガス雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。
　なお、本発明の実施態様における半導体膜は、スプレー法、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法およびスパッタリング法から選択される少なくとも1つの方法により形成される。半導体としては、例えば、炭化珪素（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ）や、窒化ガリウム（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）、窒化インジウム（Ｇａｌｌｉｕｍ　Ｉｎｄｉｕｍ）、窒化アルミニウム（Ｇａｌｌｉｕｍ　Ａｌｍｉｎｉｕｍ）およびそれらの混晶を含めた窒化ガリウム窒化物半導体を主成分として含んでいてもよいし、結晶性金属酸化物を主成分として含んでいてもよい。前記結晶性金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記結晶性金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、ガリウムまたはその混晶であるのが最も好ましい。なお、本発明の実施態様の一つとして、半導体膜が主成分として結晶性金属酸化物を含む場合、「主成分」とは、前記結晶性金属酸化物が、原子比で、前記結晶膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性金属酸化物の結晶構造は、特に限定されないが、本発明の実施態様の一つとして、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましく、前記半導体膜が、コランダム構造を有する結晶成長膜であるのが最も好ましい。本発明の実施態様の一つとして、得ようとする半導体膜が前記結晶性金属酸化物を主成分として含む場合、前記基体の少なくとも一部として、コランダム構造を含む基板を用いて、前記バッファ層、結晶層、および／または半導体層の成膜を行うことにより、コランダム構造を有する結晶成長膜を得ることができる。前記結晶性金属酸化物は、単結晶であってもよいし、多結晶であってもよいが、本発明の実施態様においては、単結晶であるのが好ましい。また、前記半導体膜の膜厚は、特に限定されないが、３μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましく、２０μｍ以上であるのが最も好ましい。
　本発明の製造方法によって得られた半導体膜は、特に、半導体装置に好適に用いることができ、とりわけ、パワーデバイスに有用である。前記結晶膜を用いて形成される半導体装置としては、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオードまたはジャンクションバリアショットキーダイオード等が挙げられる。本発明の実施態様においては、前記マスクが形成された基体上に半導体膜をエピタキシャル成長させることで、そのまま半導体装置等に用いることができるという利点がある。また、前記基体等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
　本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の方法を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図２４に電源システムの例を示す。図２４は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システム１７０は、図２５に示すように、電子回路１８１と組み合わせてシステム装置１８２に用いることができる。なお、電源装置の電源回路図の一例を図２６に示す。図２６は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴで整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
　以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例）
１．基体の準備（バッファ層の形成）
１－１．ミストＣＶＤ装置
　図８を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、キャリアガスを供給するキャリアガス供給源２２ａと、キャリアガス供給源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２２ｂと、キャリアガス（希釈）源２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、成膜室３０と、ミスト発生源２４から成膜室３０までをつなぐ石英製の供給管２７と、成膜室３０内に設置されたホットプレート２８と、排気口２９とを備えている。ホットプレート２８上には、成膜する対象物（被成膜対象物）２０が設置される。
１－２．原料溶液の作製（バッファ層の形成）
　ガリウムアセチルアセトナートを超純水に混合し、ガリウムアセチルアセトナート０．０５モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比で５％含有させ、これを原料溶液とした。
１－３．成膜準備（バッファ層の形成）
　上記１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、被成膜対象物２０としてサファイア基板をホットプレート２８上に設置させ、ホットプレート２８を作動させて被成膜対象物の温度を５５０℃にまで昇温させた。次に、流量調節弁２３ａおよび２３ｂを開いてキャリアガス源２２ａおよびキャリアガス（希釈）源２２ｂからキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を０．８Ｌ／ｍｉｎ、キャリアガス（希釈）の流量を０．２Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
１－４．成膜（バッファ層の形成）
　次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室３０内に導入され、５５０℃にて、成膜室３０内で反応して、基板２０上にバッファ層（コランダム構造を有するＧａ２Ｏ３バッファ層）を形成して基体とした。なお、成膜時間は１０分で膜厚は０．１μｍであった。
２．マスクの形成
２－１．マスク層の形成
　上記１－４．で得られたバッファ層上に、プラズマ強化ＣＶＤ法により、液体オルトケイ酸テトラエチルを用いて酸化ケイ素（ＳｉＯ２）のマスク層を形成した。マスク層の膜厚は１．３μｍであった。
２－２．フォトレジスト層の形成
　上記２－１．で得られたマスク層の少なくとも一部に、フォトリソグラフィーにより、フォトレジスト層を形成した。
２－３．傾斜面を有するマスクの形成
　上記２－２．で得られたフォトレジスト層を有するＳｉＯ２マスク層に、室温でバッファードフッ酸（ＢＨＦ）を用いて開口部を形成した。等方性ウェットエッチングのアンダーカットにより、端部に傾斜面を有するマスク層の開口部が形成された。基体と接するマスク層の面と傾斜面とのなす角（傾斜角）を２９°に形成して、傾斜面を有するマスクが配置された基体を得た。
３．半導体膜の形成
３－１．成膜装置
　本発明の実施態様における成膜装置として、エピタキシャル成長させることが可能な装置を用いることができるが、そのような装置の一例として、図８で示されるミストＣＶＤ装置を用いた。
３－２．原料溶液の作製（半導体膜の形成）
　臭化ガリウムを超純水に混合し、ガリウム０．０５ｍｏｌ／Ｌとなるように水溶液を調整し、この際、さらに臭化水素酸を体積比で２０％となるように含有させ、これを原料溶液とした。
３－３．成膜準備（半導体膜の形成）
　上記３－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、２－３．で得た傾斜面を有するマスクが配置された基体を被成膜対象物２０として、ホットプレート２８上に設置して、基体の温度を６３０℃にまで昇温させた。次に、流量調節弁２３ａおよび２３ｂを開いてキャリアガス源２２ａおよびキャリアガス（希釈）源２２ｂからキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を０．８Ｌ／ｍｉｎ、キャリアガス（希釈）の流量を０．２Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
３－４．成膜（半導体膜の形成）
　次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室３０内に導入され、６３０℃にて、成膜室３０内で反応して、前記２－３で得られた、傾斜面を有するマスクが配置された基体２０上に半導体膜を形成した。なお、成膜時間は３．５時間であった。
３－５．評価
　上記３－４．にて得られた半導体膜は、クラックや異常成長もなく、きれいな膜であった。得られた膜につき、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって、膜の同定を行った。測定は、ＣｕＫα線を用いて行った。その結果、得られた膜は、α―Ｇａ２Ｏ３であった。また、図９に示すとおり、α―Ｇａ２Ｏ３の半導体膜の端部に傾斜面が形成されている。なお、ＳｉＯ２および半導体膜上のＰｔ皮膜は、観察を容易にする目的で設けたものである。このＳｉＯ２および半導体膜上に、ショットキー電極を形成することで、正ベベル構造を終端構造としたショットキー接触を得ることができる。また、半導体膜の端部付近となる領域が横方向に成長した結晶を含んでおり、正ベベル構造を形成した端部付近において転位のより少ない半導体膜が得られることが分かった。
 
　本発明の製造方法は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、ショットキー接合を有する半導体装置、電源などに用いられるパワー半導体を含む半導体装置の製造等に有用である。
　ａ　　　周期
　１　　　基板
　１ａ　　基板の表面
　２ａ　　凸部
　２ｂ　　凹部
　９　　　ｐ型半導体膜
　９ａ　　ｐ型半導体膜の第１面
　９ｂ　　ｐ型半導体膜の第２面
　１１　　基体
　１１ａ　基体の第１面
　１１ｂ　基体の第２面
　１２　　マスク
　１２ａ　マスクの第１面
　１２ｂ　マスクの第２面
　１２ｃ　マスクの傾斜面
　１２ｄ　マスクの開口部
  １２ｅ  マスクの傾斜角
　１２’　第２のマスク
　１３　　保護膜
　１４　　半導体膜
　１４ａ　半導体膜の第１面
　１４ｂ　半導体膜の第２面
　１４ｃ　半導体膜の傾斜面
　１５　　電極
　１５ｃ　電極１５の端部
　１６　　基板
　１７　　結晶層
　１８　　結晶層
　１９　　ミストＣＶＤ装置
　２０　　被成膜対象物
　２１　　試料台
　２２ａ　キャリアガス源
　２２ｂ　キャリアガス（希釈）源
　２３ａ　流量調節弁
　２３ｂ　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　供給管
　２８　　ホットプレート
　３０　　成膜室
　５０　　ハライド気相成長（ＨＶＰＥ）装置
　５１　　反応室
　５２ａ　ヒータ
　５２ｂ　ヒータ
　５３ａ　金属含有原料ガス供給源
　５３ｂ　金属含有原料ガス供給管
　５４ａ　反応性ガス供給源
　５４ｂ　反応性ガス供給管
　５５ａ　酸素含有原料ガス供給源
　５５ｂ　酸素含有原料ガス供給管
　５６　　基板ホルダ
　５７　　金属源
　５８　　保護シート
　５９　　ガス排出部
　６１　　結晶層
　６２　　非導電層
　６２ａ　非導電層６２の第１面
　６２ｂ　非導電層６２の第２面
　６２ｃ　非導電層６２の傾斜面
　６３　　保護膜
　６４　　半導体膜
　６４ａ　半導体膜の第１面
　６４ｂ　半導体膜の第２面
　６４ｃ　半導体膜の傾斜面
　６４ｅ　半導体膜の第１面６４ａと傾斜面６４ｃのなす傾斜角
　６４ｆ　半導体膜の第１領域
　６４ｇ　半導体膜の第２領域
　６５　　第１の電極　
　６５ｃ　第１の電極の端部
　６６　　第２の電極　
　６７　　ｐ型半導体部
　９０　　整流接合界面
　１００　半導体装置
　１７０　電源システム
　１７１　電源装置
　１７２　電源装置
　１７３　制御回路
　１８０　システム装置
　１８１　電子回路
　１８２　電源システム
　１９２　インバータ
　１９３　トランス
　１９４　ＭＯＳＦＥＴ
　１９５　ＤＣＬ
　１９６　ＰＷＭ制御回路
　１９７　電圧比較器
　２００　半導体装置
　３００　半導体装置
　４００　半導体装置
　５００　半導体装置
 

 

Claims (23)

  1. 　半導体層と、前記半導体層の側面の少なくとも一部が直接または他の層を介して接触している非導電層と、前記半導体層上および前記非導電層上に配置されたショットキー電極と、を有し、前記ショットキー電極の端部が前記非導電層上に位置している、半導体装置。
  2. 　前記非導電層は、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する側面とを有し、前記半導体層はショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記第２面と、前記非導電層の前記第２面とが面一である、請求項１記載の半導体装置。
  3. 　前記非導電層は、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する側面とを有し、前記半導体層はショットキー電極側の第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面との間に位置する前記側面とを有し、前記非導電層の前記第２面が、前記半導体層の前記第２面よりも前記ショットキー電極に近い位置にある、請求項１記載の半導体装置。
  4. 　前記半導体層が、ガリウムを少なくとも含む請求項１～３のいずれかに記載の半導体装置。
  5. 　前記半導体層が、結晶性金属酸化物を主成分として含む請求項１～４のいずれかに記載の半導体装置。
  6. 　前記半導体層が結晶性酸化ガリウムまたは酸化ガリウムの混晶を含む、請求項１～５のいずれかに記載の半導体装置。
  7. 　前記半導体層がコランダム構造を有する、請求項１～６のいずれかに記載の半導体装置。
  8. 　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記半導体層の前記第１面と、前記非導電層の前記第１面とが面一である、請求項１～７のいずれかに記載の半導体装置。
  9. 　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記半導体層の前記第１面が、前記非導電層の前記第１面よりも高い位置にある、請求項１～７のいずれかに記載の半導体装置。
  10. 　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記非導電層の前記第１面が、前記半導体層の前記第１面よりも高い位置にある、請求項１～７のいずれかに記載の半導体装置。
  11. 　前記半導体層の前記側面が傾斜面を有している、請求項１～１０のいずれかに記載の半導体装置。
  12. 　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記傾斜面が、前記第１面から前記第２面に向かって膜厚が減少する傾斜面である請求項１１記載の半導体装置。
  13. 　前記半導体層が、前記ショットキー電極側の第１面と、前記第１面の反対側に位置する第２面とを有し、前記第１面と前記第２面との間に位置する前記側面とを有し、前記半導体層の前記第１面と前記半導体層の前記傾斜面とのなす角が２０°以上７０°以上である、請求項１１または１２に記載の半導体装置。
  14. 　前記非導電層が第１の傾斜面を有し、前記半導体層の前記側面が、前記第１の傾斜面と逆向きに傾斜する第２の傾斜面としての前記傾斜面を有しており、前記非導電層の第１の傾斜面と前記半導体層の前記第２の傾斜面とが係合している、請求項１１～１３のいずれかに記載の半導体装置。
  15. 　前記半導体層の前記側面の少なくとも一部が、前記非導電層に密着している、請求項１～１４のいずれかに記載の記載の半導体装置。
  16. 　前記半導体層の前記側面の少なくとも一部が、保護膜を介して、前記非導電層に密着している、請求項１～１４のいずれかに記載の半導体装置。
  17. 　前記非導電層が、絶縁体層である請求項１～１６のいずれかに記載の半導体装置。
  18. 前記絶縁体層が、二酸化ケイ素（ＳｉＯ２）および窒化ケイ素（Ｓｉ３N４）から選択される少なくとも1つからなる、請求項１７記載の半導体装置。
  19. 　前記半導体層がｎ型半導体層である、請求項１～１８のいずれかに記載の半導体装置。
  20. 　前記半導体層がｎ－型半導体層である、請求項１～１９のいずれかに記載の半導体装置。
  21. 　さらに、ｎ＋型半導体層を含み、前記ｎ＋型半導体層上に前記半導体層が積層されている、請求項１～２０のいずれかに記載の半導体装置。
  22. 　ショットキーバリアダイオードまたはジャンクションバリアショットキーダイオードである請求項１～２１のいずれかに記載の半導体装置。
  23. 　半導体装置を少なくとも備える半導体システムであって、前記半導体装置が、請求項１～２２のいずれかに記載の半導体装置である半導体システム。

     
PCT/JP2021/021440 2020-06-05 2021-06-04 半導体装置 WO2021246528A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180041605.3A CN115943497A (zh) 2020-06-05 2021-06-04 半导体装置
JP2022528921A JPWO2021246528A1 (ja) 2020-06-05 2021-06-04
US18/074,879 US20230123210A1 (en) 2020-06-05 2022-12-05 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-098784 2020-06-05
JP2020098784 2020-06-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/074,879 Continuation-In-Part US20230123210A1 (en) 2020-06-05 2022-12-05 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2021246528A1 true WO2021246528A1 (ja) 2021-12-09

Family

ID=78830365

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/021440 WO2021246528A1 (ja) 2020-06-05 2021-06-04 半導体装置

Country Status (5)

Country Link
US (1) US20230123210A1 (ja)
JP (1) JPWO2021246528A1 (ja)
CN (1) CN115943497A (ja)
TW (1) TW202209688A (ja)
WO (1) WO2021246528A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102576A1 (en) * 2021-06-07 2022-12-14 Flosfia Inc. Semiconductor device
EP4102575A1 (en) * 2021-06-07 2022-12-14 Flosfia Inc. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251757A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2012501542A (ja) * 2008-08-27 2012-01-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 分離溝ライナを有する半導体デバイス、及び関連する製造方法
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019057714A (ja) * 2014-07-22 2019-04-11 株式会社Flosfia 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251757A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2012501542A (ja) * 2008-08-27 2012-01-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 分離溝ライナを有する半導体デバイス、及び関連する製造方法
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019057714A (ja) * 2014-07-22 2019-04-11 株式会社Flosfia 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102576A1 (en) * 2021-06-07 2022-12-14 Flosfia Inc. Semiconductor device
EP4102575A1 (en) * 2021-06-07 2022-12-14 Flosfia Inc. Semiconductor device

Also Published As

Publication number Publication date
TW202209688A (zh) 2022-03-01
JPWO2021246528A1 (ja) 2021-12-09
CN115943497A (zh) 2023-04-07
US20230123210A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
JP6196987B2 (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
US20230123210A1 (en) Semiconductor device
US20190055667A1 (en) Method for producing crystalline film
JP2020001997A (ja) 結晶膜の製造方法
US20200211919A1 (en) Crystalline oxide film
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
US20190057866A1 (en) Crystal, crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
US20200212184A1 (en) Crystalline oxide semiconductor
JP7014355B2 (ja) 積層構造体および半導体装置
TWI571525B (zh) A crystalline laminated structure, and a semiconductor device
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
US11088242B2 (en) Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
WO2021153609A1 (ja) 半導体装置および半導体装置の製造方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
WO2021065940A1 (ja) 積層構造体および半導体装置
JP2018035044A (ja) 結晶性酸化物半導体膜および半導体装置
JP7486121B2 (ja) 半導体装置
WO2021246527A1 (ja) 半導体装置の製造方法
JP7011219B2 (ja) 積層構造体および半導体装置
US11804519B2 (en) Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
US20220223737A1 (en) Semiconductor device
US20220189769A1 (en) Crystal film, semiconductor device including crystal film, and method of producing crystal film

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21816836

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022528921

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21816836

Country of ref document: EP

Kind code of ref document: A1