CN115943497A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115943497A
CN115943497A CN202180041605.3A CN202180041605A CN115943497A CN 115943497 A CN115943497 A CN 115943497A CN 202180041605 A CN202180041605 A CN 202180041605A CN 115943497 A CN115943497 A CN 115943497A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor layer
semiconductor device
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180041605.3A
Other languages
English (en)
Inventor
大岛孝仁
樋口安史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN115943497A publication Critical patent/CN115943497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体装置，该半导体装置具有电场集中于肖特基电极的终端部的倾向，从而具有抑制电场集中的结构。作为本发明的一实施方式，半导体装置具有：半导体层；所述半导体层的侧面的至少一部分所接触的非导电层；以及配置在所述半导体层及所述非导电层上的肖特基电极，所述肖特基电极的端部位于所述非导电层上。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
若对半导体装置的整流结(肖特基结或pn结)施加反向电压，则在超过某电压(耐压)时会发生绝缘破坏。发生该绝缘破坏的电压在半导体的内部以及pn结和/或肖特基结的终端表面有所不同，一般在达到半导体内部的绝缘破坏电压之前，在半导体的接合终端部发生绝缘破坏。由于半导体装置的耐压成为其接合终端部的绝缘破坏电压，从而具有可施加于半导体装置的反向电压的最大值变低而成为耐压低的半导体装置的问题。另外，还具有发生在接合终端部的绝缘破坏不稳定而对半导体装置的特性带来不良影响的问题。因此，为了提高接合终端部的绝缘破坏强度，已知使半导体的接合端部露出并将其表面的形状加工成倾斜的技术。例如，在专利文献1中，通过将半导体晶片的边缘部按压到磨具面进行磨削来实施斜面加工。另外，在专利文献2中，用于将pn结表面加工成斜面结构的工序具有技术上困难且成品率变差的问题，因此实施斜面结构的场所有所限定。另外，在专利文献3中，在利用喷砂等形成槽之后，向槽内喷射包含氢氟酸及硝酸的蚀刻液形成斜面结构。然而，在使用如磨削那样去除半导体的一部分来设置斜面结构的方法的情况下，具有工序复杂的问题。另外，即使在形成斜面结构时使用酸来实施蚀刻，仍具有表面粗糙等的问题。另外，这些方法难以制作具有期望的结构、角度的斜面结构。
此外，作为半导体，例如已知碳化硅(Silicon Carbide)半导体或包含氮化镓(Gallium Nitride)、氮化铟(Gallium Indium)、氮化铝(Gallium Alminium)及它们的混晶的氮化镓氮化物半导体，其被用于蓝色LED、功率半导体等各种半导体装置。近年来，作为新颖的半导体，氧化镓(Ga2O3)备受瞩目。
作为可实现高耐压、低损耗及高耐热的下一代开关元件，使用了带隙大的氧化镓(Ga2O3)的半导体装置备受瞩目，期待将其应用于逆变器等功率用半导体装置。另外，由于带隙宽而也期待广泛应用为LED或传感器等光收发装置。特别是，对于在氧化镓中还具有刚玉结构的α-Ga2O3等而言，通过与铟、铝分别或组合进行混晶，能够实现带隙控制，作为InAlGaO系半导体而构成极具魅力的材料系统。在此，InAlGaO系半导体表示InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5～2.5)(专利文献4等)，可将其视为包含氧化镓在内的同一材料系统。
另外，在专利文献5中记载了具有氧化镓(Ga2O3)的单晶的雪崩光电二极管，所述雪崩光电二极管中的Ga2O3的单晶与介电体层的层叠结构体具有侧面倾斜成倒锥状的台面形状。然而，并未公开用于得到这样的台面形状的制造方法。
另一方面，氧化镓(Ga2O3)的最稳定相为β-gallia结构，因此若不使用特殊的成膜法，则难以形成作为准稳定相的刚玉结构的结晶膜。另外，不限于刚玉结构的结晶膜，仍然大量存在成膜速率及结晶质量的提高、裂纹及异常生长的抑制、双晶抑制、翘曲所导致的基板破裂等问题。
虽然通过如上所述的半导体材料而研究了具有斜面结构的半导体装置，但仍具有利用磨削等去除半导体的一部分来形成斜面结构的难度以及工序复杂等问题，难以使斜面结构的角度、形状成为期望的角度、形状，尚未达到可有利于工业上利用的水平。
专利文献1：日本专利2588326号
专利文献2：日本专利公告昭57(1982)-23435号
专利文献3：日本专利公告平5(1993)-43288号
专利文献4：国际公开第2014/050793号公报
专利文献5：日本专利公开2017-220550
发明内容
作为本发明的一方式，其目的之一是提供一种具有抑制电场集中于肖特基电极的端部的结构的半导体装置。
本发明人为了实现上述目的而进行了深入研究，其结果发现，若配置成具有半导体层、所述半导体层的侧面的至少一部分直接或隔着其他层接触的非导电层以及配置在所述半导体层上及所述非导电层上的肖特基电极，并且所述肖特基电极的端部位于所述非导电层上，则能够有效抑制电场集中于肖特基电极的端部。
另外，本发明人在得到上述见解后进一步反复研究，从而完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体装置，具有：半导体层；所述半导体层的侧面的至少一部分直接或隔着其他层接触的非导电层；以及配置在所述半导体层上及所述非导电层上的肖特基电极，所述肖特基电极的端部位于所述非导电层上。
[2]根据上述[1]所述的半导体装置，其中，所述非导电层具有：所述肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的侧面，所述半导体层具有：肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述第二面与所述非导电层的所述第二面处于同一面。
[3]根据上述[1]所述的半导体装置，其中，所述非导电层具有：所述肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的侧面，所述半导体层具有：肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的所述侧面，所述非导电层的所述第二面位于比所述半导体层的所述第二面靠近所述肖特基电极的位置。
[4]根据上述[1]至[3]中任一项所述的半导体装置，其中，所述半导体层至少包含镓。
[5]根据上述[1]至[4]中任一项所述的半导体装置，其中，所述半导体层包含结晶性金属氧化物作为主成分。
[6]根据上述[1]至[5]中任一项所述的半导体装置，其中，所述半导体层包含结晶性氧化镓或氧化镓的混晶。
[7]根据上述[1]至[6]中任一项所述的半导体装置，其中，所述半导体层具有刚玉结构。
[8]根据上述[1]至[7]中任一项所述的半导体装置，其中，所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述半导体层的所述第一面与所述非导电层的所述第一面处于同一面。
[9]根据上述[1]至[7]中任一项所述的半导体装置，其中，所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述半导体层的所述第一面位于比所述非导电层的所述第一面高的位置。
[10]根据上述[1]至[7]中任一项所述的半导体装置，其中，所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层的所述第一面位于比所述半导体层的所述第一面高的位置。
[11]根据上述[1]至[10]中任一项所述的半导体装置，其中，所述半导体层的所述侧面具有倾斜面。
[12]根据上述[11]所述的半导体装置，其中，所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，并且具有位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述倾斜面为膜厚从所述第一面朝向所述第二面减少的倾斜面。
[13]根据上述[11]或[12]所述的半导体装置，其中，所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，并且具有位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述第一面与所述半导体层的所述倾斜面所形成的角度为20°以上且70°以上。
[14]根据上述[11]至[13]中任一项所述的半导体装置，其中，所述非导电层具有第一倾斜面，所述半导体层的所述侧面具有作为向与所述第一倾斜面相反的方向倾斜的第二倾斜面的所述倾斜面，所述非导电层的第一倾斜面与所述半导体层的所述第二倾斜面配合。
[15]根据上述[1]至[14]中任一项所述的半导体装置，其中，所述半导体层的所述侧面的至少一部分与所述非导电层密接。
[16]根据上述[1]至[14]中任一项所述的半导体装置，其中，所述半导体层的所述侧面的至少一部分隔着保护膜与所述非导电层密接。
[17]根据上述[1]至[16]中任一项所述的半导体装置，其中，所述非导电层为绝缘体层。
[18]根据上述[17]所述的半导体装置，其中，所述绝缘体层由选自二氧化硅(SiO2)及氮化硅(Si3N4)中的至少一种构成。
[19]根据上述[1]至[18]中任一项所述的半导体装置，其中，所述半导体层为n型半导体层。
[20]根据上述[1]至[19]中任一项所述的半导体装置，其中，所述半导体层为n-型半导体层。
[21]根据上述[1]至[20]中任一项所述的半导体装置，其中，所述半导体装置还包含n+型半导体层，在所述n+型半导体层上层叠有所述半导体层。
[22]根据上述[1]至[21]中任一项所述的半导体装置，其中，所述半导体装置为肖特基势垒二极管或结势垒肖特基二极管。
[23]一种半导体系统，至少具备半导体装置，所述半导体装置为上述[1]至[22]中任一项所述的半导体装置。
根据本发明的半导体装置的方式，能够得到具有抑制电场集中于半导体与肖特基电极的接合端部的结构的半导体装置。
附图说明
图1是表示在本发明的实施方式中优选使用的配置在基体的表面上的掩模的一方式的局部示意图。
图2是表示在本发明的实施方式中优选使用的配置在基体的表面上的掩模的一方式的局部示意图。
图3是示意性地表示如图1和/或图2所示的掩模的形成方法的基体与掩模的局部剖面图。图3的(a)是在基体的第一面上形成有掩模层的基体的局部剖面图。图3的(b)是表示通过蚀刻而在掩模层上形成有具有倾斜面的开口部的基体与掩模的局部剖面图，例如表示图1的IIIb-IIIb部分的剖面。图3的(c)是作为另一实施方式而在所述掩模层(第一掩模)的开口部内在基体的第一面上形成有厚度更薄的第二掩模的基体与掩模的局部剖面图。
图4是示意性地表示作为本发明的一实施方式而在掩模上配置有保护膜时的掩模的开口部的剖面的图。
图5是说明在本发明的一实施方式中使用的氢化物气相外延(HVPE)装置的图。
图6是示意性地表示作为一实施方式而在图4所示的掩模的开口部中在基体的第一面上及掩模的倾斜面上生长而成的层叠结构体的剖面图。
图7是示意性地表示作为一实施方式而在图5所示的保护膜上生长而成的半导体膜的剖面图。
图8是说明在本发明的实施方式中使用的雾化CVD装置的图。
图9是表示在本发明的实施例中得到的在端部具有倾斜面的半导体膜的照片。
图10是表示作为本发明的一实施方式而在高度相同的半导体膜的第一面和掩模的第一面上形成有电极的图。
图11是表示作为本发明的一实施方式而在半导体膜的第一面和位于比半导体膜的第一面高的位置的掩模的第一面上形成有电极的图。
图12是表示作为本发明的一实施方式而在半导体膜的第一面和位于比半导体膜的第一面低的位置的掩模的第一面上形成有电极的图。
图13表示在本发明的一实施方式中使用的基体的一例。
图14表示在本发明的一实施方式中使用的基体的一例。
图15是表示作为本发明的一实施方式而使用图14所示的基体的半导体装置的制造方法的图。
图16表示作为本发明的一实施方式的半导体装置的剖面图。
图17表示作为本发明的一实施方式的半导体装置的剖面图。
图18表示作为本发明的一实施方式的半导体装置的剖面图。
图19表示作为本发明的一实施方式的半导体装置的剖面图。
图20表示作为本发明的一实施方式的半导体装置的剖面图。
图21是用线图表示作为比较例而在无绝缘体层的半导体装置中第一电极的终端位于半导体膜上的半导体装置(a)、以及在本发明的实施方式中得到的有绝缘体层的半导体装置中第一电极的终端位于绝缘体上的半导体装置(b)～(d)的电场分布。
图22是表示在本发明的实施方式中得到的有绝缘体层(无斜面结构)的半导体装置(e)与有绝缘体层(有斜面结构)的半导体装置(f)的在第一电极下10nm处的电场强度分布的图。
图23表示在本发明的实施方式中得到的有非导电层的半导体装置(b)～(d)与电极以及比较例(a)的无非导电层的半导体装置与电极的半导体装置的剖面图。
图24是示意性地表示电源系统的优选的一例的图。
图25是示意性地表示系统装置的优选的一例的图。
图26是示意性地表示电源装置的电源电路图的优选的一例的图。
具体实施方式
下面，使用附图对本发明的实施方式进行说明，但本发明并不限定于这些实施方式，可包含例示的实施方式的要素及其他要素的组合。作为本发明的一实施方式，在图20中表示半导体装置的剖面图。半导体装置500具有：半导体层(也称为半导体膜)64；以及所述半导体层64的侧面64c的至少一部分所接触且绝缘性比所述半导体层64高的层62。半导体装置500还具有肖特基电极65，该肖特基电极65配置在所述半导体层64的肖特基电极65侧的第一面64a及绝缘性比所述半导体层64高的层62的第一面62a上。所述肖特基电极65的端部65c(也称为终端部)位于绝缘性比所述半导体层64高的层62上。通过设为如上所述的结构，能够有效抑制电场集中于肖特基电极的终端部。所述非导电层62具有：所述肖特基电极65侧的第一面62a；位于第一面62a的相反侧的第二面62b；以及位于第一面62a与第二面62b之间的侧面62c，所述半导体层64具有：第一面64a；位于第一面64a的相反侧的第二面64b；以及位于第一面64a与第二面64b之间的侧面64c。此外，所述半导体层64的第一面64a与所述非导电层62的第一面62a处于同一面，可在平坦面上配置肖特基电极65，从而具有进一步抑制电场集中于肖特基电极的终端部并且有助于半导体装置的进一步薄型化的结构。另外，在本实施方式中，所述非导电层的第二面62b位于比所述半导体层的第二面64b靠近所述肖特基电极的位置，因此能够得到耐压性更加优异的半导体装置。在本实施方式中，所述半导体层64为n-型半导体层，半导体装置500还具有配置成与n-型半导体层64的第二面64b接触的n+型半导体层61，并且具有配置成与n+型半导体层61接触的欧姆电极66。本发明的实施方式中的半导体装置为纵型的肖特基势垒二极管(SBD)。
作为所述半导体层，例如可以含有碳化硅(Silicon Carbide)或包含氮化镓(Gallium Nitride)、氮化铟(Gallium Indium)、氮化铝(Gallium Alminium)及它们的混晶的氮化镓氮化物半导体作为主成分，也可包含结晶性金属氧化物作为主成分。在本实施方式中，所述半导体层优选至少包含镓。另外，在本实施方式中，所述半导体层优选包含结晶性金属氧化物作为主成分，更优选包含结晶性氧化镓或氧化镓的混晶。此外，“主成分”是指例如在所述半导体层包含α-Ga2O3作为主成分的情况下，只要以所述半导体层中的金属元素中镓的原子比为0.5以上的比例包含α-Ga2O3即可。在本发明中，所述半导体层中的金属元素中镓的原子比优选为0.7以上，更优选为0.8以上。
所述非导电层由电阻率比高电阻层高的材料构成，通常为半绝缘体层或绝缘体层，在本发明的实施方式中优选为绝缘体层。作为半绝缘体层，例如可列举多晶硅(polysilicon)、非晶硅、类钻碳(DLC)等。另外，作为绝缘体层的材料，例如可列举二氧化硅(SiO2)或氮化硅(Si3N4)、硅(Si)、锗(Ge)、钛(Ti)、锆(Zr)、Hf(铪)、Ta(钽)、锡(Sn)等氧化物、氮化物或碳化物等。通过将如上所述的优选的绝缘体层与如下所述的斜面结构组合，能够更有效地展现电场集中的抑制。
另外，作为本发明的另一实施方式，在图16中表示半导体装置的剖面图。半导体装置100具有半导体膜64，该半导体膜64包含：第一面64a；位于所述第一面64a的相反侧的第二面64b；位于所述第一面64a与所述第二面64b之间的侧面；设置于所述侧面的至少一部分的倾斜面64c；位于与所述倾斜面64c邻接的位置的第一区域64f；以及在俯视时位于比所述第一区域64f远离所述倾斜面64c的位置的第二区域64g。所述第一区域64f位于靠近半导体膜64的侧面的位置，所述第二区域64g位于包含半导体膜64的中心部的位置。在本实施方式中，成为具有电场集中倾向的半导体膜的端部附近的所述第一区域64f包含横向生长而成的晶体，所述第一区域64f的位错密度低于所述第二区域64g的位错密度，因此有助于提高半导体特性。半导体装置100具有：半导体层64；以及所述半导体层64的侧面的至少一部分所接触的非导电层62。所述非导电层62优选为绝缘体层，所述非导电层62的所述侧面具有第一倾斜面62c，所述半导体层64的所述侧面具有向与所述第一倾斜面62c相反的方向倾斜的第二倾斜面64c，所述非导电层62的第一倾斜面62c与所述半导体层64的所述第二倾斜面64c配合。在本实施方式中，在半导体层100的端部具有正斜面结构，非导电层62的第一倾斜面62c与半导体层64的第二倾斜面64c密接。进一步地，本实施方式中的半导体装置100具有整流结界面90，在整流结界面90中，具有与所述半导体膜64接合的第一电极65(在此为肖特基电极)。第一电极65配置在所述半导体层64的第一面64a及非导电层62的第一面62a上。所述肖特基电极65的端部65c(也称为终端部)位于所述非导电层62上。所述半导体层64的第一面64a与所述半导体层64的倾斜面64c所形成的角度小于90°。即，所述半导体层64的倾斜面64c为膜厚在从所述半导体层的所述第一面64a朝向所述第二面64b的方向上增加的倾斜面。此外，所述第一半导体层64的第一面64a与所述倾斜面64c所形成的倾斜角64e优选在10°＜倾斜角64e＜90°的范围内，倾斜角64e更优选为70°以下，最优选为20°以上且70°以下。
通过设为如上所述的结构，能够在正斜面结构中抑制漏电流，并且能够有效抑制电场集中于肖特基电极的终端部。另外，在本实施方式中，半导体层64的第二面64b与绝缘性比半导体层64高的非导电层62的第二面62b处于同一面。另外，所述半导体层64的第一面64a与所述非导电层62的第一面62a处于同一面，可在平坦面上配置肖特基电极65，从而具有抑制电场集中于肖特基电极的终端部并且有助于半导体装置的薄型化的结构。在本实施方式中，所述半导体层64例如为n-型半导体层，半导体装置100还具有：配置成与n-型半导体层64的第二面64b接触的n+型半导体层61；以及配置成与n+型半导体层61接触的第二电极66(在此为欧姆电极)。本发明的实施方式中的半导体装置为纵型的肖特基势垒二极管(SBD)。此外，“整流结界面”只要是具有整流作用的接合界面则没有特别限定。在本发明的实施方式中，所述整流结优选为肖特基结或PN结。
另外，作为本发明的另一实施方式，在图17中表示半导体装置的剖面图。半导体装置200具有：半导体层64；以及所述半导体层64的侧面64c的至少一部分所接触的非导电层62。所述非导电层62为绝缘体层，所述非导电层62的所述侧面具有第一倾斜面62c，所述半导体层64的所述侧面具有向与所述第一倾斜面62c相反的方向倾斜的第二倾斜面64c，所述非导电层62的第一倾斜面62c与所述半导体层64的所述第二倾斜面64c配合。在本实施方式中，在半导体层64的端部具有正斜面结构，非导电层62的第一倾斜面62c与半导体层64的第二倾斜面64c密接。半导体装置400还具有配置在所述半导体层64的第一面64a及非导电层62的第一面62a上的第一电极65(在此为肖特基电极)。本实施方式中的半导体装置200具有整流结界面90，在整流结界面90具有与所述半导体膜64接合的第一电极65(在此为肖特基电极)。所述肖特基电极65的端部65c(也称为终端部)位于所述非导电层62上。通过设为如上所述的结构，能够在正斜面结构中抑制漏电流，并且能够有效抑制电场集中于肖特基电极的终端部。另外，在本实施方式中，半导体层64的第二面64b与绝缘性比半导体层64高的非导电层62的第二面62b处于同一面。另外，所述半导体层64的第一面64a与绝缘性比所述半导体层64高的层62的第一面62a处于同一面，可在平坦面上配置肖特基电极65，从而具有抑制电场集中于肖特基电极的终端部并且有助于半导体装置的薄型化的结构。在本实施方式中，所述半导体层64例如为n-型半导体层，半导体装置100还具有：配置成与n-型半导体层64的第二面64b接触的n+型半导体层61；以及配置成与n+型半导体层61接触的第二电极66(在此为欧姆电极)。另外，本实施方式的半导体装置具有位于肖特基电极65与n-型半导体层64之间的多个p型半导体部67。通过设为这样的结构，能够在肖特基电极65与n-半导体层64的接合(肖特基结)界面90进一步抑制电场集中。此外，对于p型半导体部67而言，例如可以通过在n-半导体层64上设置槽并使p型半导体部67生长而形成，也可通过离子注入而设置。本发明的实施方式中的半导体装置为纵型的结势垒肖特基二极管(JBS)。
另外，作为本发明的另一实施方式，在图18中表示半导体装置的剖面图。本实施方式的半导体装置300具有：半导体层64；所述半导体层64的侧面的至少一部分所接触的所述非导电层62；以及配置在所述半导体层64上及所述非导电层62上的肖特基电极65，所述肖特基电极65的端部65c位于所述非导电层62上。本实施方式中的半导体装置300具有整流结界面90，在整流结界面90具有与所述半导体膜64接合的第一电极65(在此为肖特基电极)。作为与图16的半导体装置100不同的点，在非导电层62上配置有材料与非导电层62不同的保护膜63。保护膜63的绝缘性也高于半导体层64的绝缘性，优选为非导电层，例如在非导电层62包含硅(Si)的情况下，保护膜63优选为不含Si(无硅)的材料的保护膜63。作为所述保护膜63的材料，例如可列举氮化硅(Si3N4)或锗(Ge)、钛(Ti)、锆(Zr)、Hf(铪)、Ta(钽)、锡(Sn)等氧化物、氮化物或碳化物等。作为本发明的一实施方式，当在外延生长而成的半导体膜和/或包含两种以上的半导体膜的层叠结构体的端部形成正斜面结构时，可将非导电层62用作掩模，在通用性高的掩模材料中大多包含Si。在此情况下，通过将不含Si的保护膜63配置在掩模上，能够抑制掩模材料的Si进入半导体膜内，得到具有正斜面结构的半导体膜和/或包含两种以上的半导体膜的层叠结构体。详细内容将在后面描述，保护膜是在形成掩模的倾斜面之后配置于掩模上的薄膜，半导体膜和/或包含两种以上的半导体膜的层叠结构体形成于所述保护膜上。因此，保护膜63优选覆盖非导电层62的至少倾斜面62c，优选非导电层62的所述第一倾斜面62c隔着保护膜63与半导体层的端部的倾斜面和/或层叠结构体的端部的倾斜面密接。
进一步地，作为本发明的另一实施方式，在图19中表示半导体装置的剖面图。本实施方式的半导体装置400具有：半导体层64；所述半导体层64的侧面的至少一部分64c所接触且绝缘性比所述半导体层64高的层62；以及配置在所述半导体层64上及绝缘性比所述半导体层64高的层62上的第一电极(在此为肖特基电极)65，所述肖特基电极65的端部65c(也称为终端部)位于绝缘性比所述半导体层64高的层62上。本实施方式中的半导体装置200具有整流结界面90，在整流结界面90具有与所述半导体膜64接合的第一电极65(在此为肖特基电极)。在本实施方式中，所述半导体层64的第一面64a与非导电层62上的第一面62a处于同一面，可在平坦面上配置肖特基电极65，从而具有抑制电场集中于肖特基电极的终端部并且有助于半导体装置的薄型化的结构。在本发明的实施方式中，以使半导体层64外延生长的方式，在半导体层64上配置具有倾斜面64e的掩模，可形成在半导体层64的端部的至少一部分具有倾斜面64c的正斜面结构的半导体层64。掩模可作为半导体装置的非导电层62并用于配置肖特基电极的终端部。在本实施方式中，非导电层62的至少倾斜面62c与第二面62b埋设于半导体层64内。即，在本实施方式中，所述非导电层的第二面62b位于比所述半导体层的第二面64b靠近所述肖特基电极的位置。通过设为如上所述的结构，不仅能够得到耐压性更加优异的半导体装置，还能够在控制非导电层62所要求的厚度的同时，有效抑制电场集中于肖特基电极的终端部。
此外，在本发明的制造方法的实施方式中，所述半导体层(以下，也称为“半导体膜”)的成膜方法只要能够使半导体膜外延生长则没有特别限定。作为所述半导体膜的成膜方法，例如可通过选自喷雾法、雾化CVD法(化学气相沉积法)、HVPE法(氢化物气相外延法)、MBE法(分子束外延法)、MOCVD法(金属有机物气相外延法)及溅镀法中的至少一种方法来形成。
作为一例，对使用图5所示的HVPE法形成半导体膜的情况进行说明。例如，将包含金属的金属源气化以作为含金属原料气体，然后将所述含金属原料气体与含氧原料气体供给至反应室内的配置有具有倾斜面的掩模的基体上，进行半导体膜的成膜。另外，在进行所述半导体膜的成膜时，可将所述含金属原料气体、含氧原料气体与反应性气体供给至配置有具有所述倾斜面的掩模的基体上，进行所述成膜。HVPE装置50例如具备：反应室51；对金属源57进行加热的加热器52a；以及对固定于基体保持架56的基体进行加热的加热器52b。进一步地，在反应室51内可具备含氧原料气体供给管55b、反应性气体供给管54b以及用于设置基体的基体保持架56。并且，在反应性气体供给管54b内具备含金属原料气体供给管53b，从而形成双重管结构。此外，以下述方式构成含氧原料气体的流路：含氧原料气体供给管55b与含氧原料气体供给源55a连接，能够从含氧原料气体供给源55a经由含氧原料气体供给管55b向固定于基板保持架56的基板供给含氧原料气体。另外，以下述方式构成反应性气体的流路：反应性气体供给管54b与反应性气体供给源54a连接，能够从反应性气体供给源54a经由反应性气体供给管54b向固定于基板保持架56的基板供给反应性气体。含金属原料气体供给管53b与含卤素原料气体供给源53a连接，含卤素原料气体供给至金属源而成为含金属原料气体，含金属原料气体被供给至固定于基板保持架56的基板。在反应室51中设置有用于将使用完的气体排出的气体排出部59，并且在反应室51的内壁具备防止反应物析出的保护片58。
(金属源)
所述金属源包含金属，只要是可气化的金属源则没有特别限定，可为金属单质，也可为金属化合物。作为所述金属，例如可列举选自镓、铝、铟、铁、铬、钒、钛、铑、镍、钴及铱等中的一种或两种以上的金属等。在本发明中，所述金属优选为选自镓、铝及铟中的一种或两种以上的金属，更优选为镓，所述金属源最优选为镓单质。另外，所述金属源可为气体，也可为液体，也可为固体，在本发明中，例如在使用镓作为所述金属时，优选所述金属源为液体。
所述气化的方法只要不阻碍本发明的目的则没有特别限定，可为公知的方法。在本发明的实施方式中，所述气化的方法优选通过将所述金属源卤化来进行。用于所述卤化的卤化剂只要可将所述金属源卤化则没有特别限定，可为公知的卤化剂。作为所述卤化剂，例如可列举卤素或卤化氢等。作为所述卤素，例如可列举氟、氯、溴或碘等。另外，作为所述卤化氢，例如可列举氟化氢、氯化氢、溴化氢、碘化氢等。在本发明中，在所述卤化中优选使用卤化氢，更优选使用氯化氢。在本发明中，优选通过对所述金属源供给作为卤化剂的卤素或卤化氢，使所述金属源与卤素或卤化氢在卤化金属的气化温度以上进行反应而形成卤化金属，由此进行气化。所述卤化反应温度没有特别限定，在本发明中，例如在所述金属源为镓、所述卤化剂为HCl的情况下，优选为900℃以下，更优选为700℃以下，最优选为400℃～700℃。所述含金属原料气体只要是包含所述金属源的金属的气体，则没有特别限定。作为所述含金属原料气体，例如可列举所述金属的卤化物(氟化物、氯化物、溴化物、碘化物等)等。
在本发明的实施方式中，在将包含金属的金属源气化以作为含金属原料气体之后，将所述含金属原料气体与所述含氧原料气体供给至所述反应室内的基板上。另外，在本发明中，将反应性气体供给至所述基板上。作为所述含氧原料气体，例如可列举O2气体、CO2气体、NO气体、NO2气体、N2O气体、H2O气体或O3气体等。在本发明中，所述含氧原料气体优选为选自O2、H2O及N2O中的一种或两种以上的气体，更优选含有O2。此外，作为本发明的一实施方式，所述含氧原料气体也可以包含CO2。所述反应性气体通常为与含金属原料气体及含氧原料气体不同的反应性气体，并不包含非活性气体。作为所述反应性气体，并没有特别限定，例如可列举蚀刻气体等。所述蚀刻气体只要不阻碍本发明的目的则没有特别限定，可为公知的蚀刻气体。在本发明中，所述反应性气体优选为卤素气体(例如，氟气、氯气、溴气或碘气等)、卤化氢气体(例如，氢氟酸气体、盐酸气体、溴化氢气体、碘化氢气体等)、氢气或它们的两种以上的混合气体等，优选包含卤化氢气体，最优选包含氯化氢。此外，所述含金属原料气体、所述含氧原料气体或所述反应性气体可含有载气。作为所述载气，例如可列举氮或氩等非活性气体等。另外，所述含金属原料气体的分压并没有特别限定，在本发明中优选为0.5Pa～1kPa，更优选为5Pa～0.5kPa。所述含氧原料气体的分压并没有特别限定，在本发明中，优选为所述含金属原料气体的分压的0.5倍～100倍，更优选为1倍～20倍。所述反应性气体的分压也没有特别限定，在本发明中优选为所述含金属原料气体的分压的0.1倍～5倍，更优选为0.2倍～3倍。
在本发明的实施方式中，也优选进一步将含掺杂剂气体供给至所述基板。所述含掺杂剂气体只要包含掺杂剂则没有特别限定。所述掺杂剂也没有特别限定，在本发明中，所述掺杂剂优选包含选自锗、硅、钛、锆、钒、铌及锡中的一种或两种以上的元素，更优选包含锗、硅或锡，最优选包含锗。通过如此使用含掺杂剂气体，能够容易控制所得到的膜的导电率。所述含掺杂剂气体优选以化合物(例如，卤化物、氧化物等)的形式具有所述掺杂剂，更优选以卤化物的形式具有所述掺杂剂。所述含掺杂剂原料气体的分压并没有特别限定，在本发明中，优选为所述含金属原料气体的分压的1×10-7倍～0.1倍，更优选为2.5×10-6倍～7.5×10-2倍。此外，在本发明中，优选将所述含掺杂剂气体与所述反应性气体一起供给至所述基板上。
此外，虽然在后面描述，但作为另一例，可使用如图8所示的雾化CVD装置来形成本发明的实施方式中的半导体膜和/或基体的至少一部分。
(基体)
所述基体只要可支撑掩模和/或所述半导体膜则没有特别限定。所述基体的材料只要不阻碍本发明的目的则也没有特别限定，可为公知的基体，也可为有机化合物，也可为无机化合物。所述基体的形状可为任意形状，对所有形状均有效，例如可列举平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等，在本发明的一实施方式中，优选基板。另外，在本发明的另一实施方式中，也优选基体包含结晶层。所述结晶层可为半导体层。例如，如图13所示，基体11可具有基板16和形成于所述基板16上的结晶层(包含半导体层)17。基板的厚度在本发明中没有特别限定。另外，作为基体，如下所述那样，也可在基板上层叠缓冲层等其他层。可包含具有导电性不同的半导体层以作为基体使用，基体本身也可为半导体层。例如，如图14所示，基体11也可包含：基板16；配置在所述基板16上的结晶层17(例如，可为如n+型半导体层那样的半导体层)；以及配置在所述结晶层17上的另一结晶层18(例如，可为如n-型半导体层那样的半导体层)。在此情况下，如图15所示，在形成半导体层18而作为基体11的一部分之后，在成为基体11的第一面11a的所述半导体层18上配置掩模层。接着，也可通过蚀刻去除掩模层的一部分，形成具有倾斜面12c的开口部12d，使成为基体11的第一面11a的半导体层18在开口部12d内露出，接着以与所述半导体层18相同的半导体材料使半导体膜14生长。如此，使用相同材料从作为基体11的一部分的所述半导体层18使半导体膜14外延生长，由此可容易得到包含半导体膜的半导体装置，其中，在该半导体装置中配置有具有至少一部分埋设于半导体膜内的倾斜面的掩模，并且在该半导体膜的至少一部分具有与所述掩模12(非导电层)的倾斜面配合的斜面结构。例如，如图19所示，也可得到包含半导体层64的半导体装置400，其中，非导电层62的至少倾斜面62c与第二面62b埋设于半导体层64内，半导体层64具有与所述非导电层62的倾斜面62c配合的倾斜面64c。另外，如本实施方式那样，位于基体11的第一面11a的层和位于与第一面11a相反的一侧的第二面11b的层也可为组成彼此不同的结晶层和/或半导体层。作为本发明的一实施方式，可以以在所述掩模12的开口部12d的侧面的至少一部分配置倾斜面的方式形成开口部，作为另一实施方式，也可以以在掩模层的开口部的整个侧面配置环状的倾斜面的方式形成掩模层的开口部。
(结晶基板)
在所述基体包含结晶基板的情况或所述基体为结晶基板的情况下，所述结晶基板只要是包含结晶物作为主成分的基板，则没有特别限定，可为公知的基板。可为绝缘体基板，也可为导电性基板，也可为半导体基板。可为单晶基板，也可为多晶基板。作为所述结晶基板，例如可列举SiC基板、GaN基板、包含具有刚玉结构的结晶物作为主成分的基板或包含具有β-gallia结构的结晶物作为主成分的基板、具有六方晶结构的基板等。此外，所述“主成分”是指以基板中的组成比计包含50％以上的所述结晶物，优选包含70％以上，更优选包含90％以上。
作为包含具有所述刚玉结构的结晶物作为主成分的基板，例如可列举蓝宝石基板、α型氧化镓基板等。作为包含具有所述β-gallia结构的结晶物作为主成分的基板，可列举例如β-Ga2O3基板或包含β-Ga2O3与Al2O3的混晶体基板等。此外，作为包含β-Ga2O3与Al2O3的混晶体基板，例如以原子比计包含多于0％且60％以下的Al2O3的混晶体基板等被列举为优选例。另外，作为具有所述六方晶结构的基板，例如可列举SiC基板、ZnO基板、GaN基板等。作为其他结晶基板的示例，例如可列举Si基板等。
作为本发明的一实施方式，所述结晶基板优选为蓝宝石基板。作为所述蓝宝石基板，例如可列举c面蓝宝石基板、m面蓝宝石基板、a面蓝宝石基板等。另外，所述蓝宝石基板可具有偏角(off angle)。所述偏角并没有特别限定，优选为0°～15°。此外，所述结晶基板的厚度并没有特别限定，优选为50～2000μm，更优选为200～800μm。
作为本发明的一实施方式，在图1中局部示意性地表示配置在基体11的表面上的掩模的一方式。详细而言，如图3的(a)所示，在基体11的第一面11a上形成掩模层作为掩模12。作为掩模材料，可由电绝缘性比半导体膜高的材料形成，例如掩模材料优选为半绝缘体材料或绝缘体材料。作为半绝缘体材料，例如可列举多晶硅(polysilicon)、非晶硅、类钻碳(DLC)及未进行掺杂处理的结晶层或者包含镁(Mg)、钌(Ru)、铁(Fe)、铍(Be)、铯(Cs)、锶(Sr)、钡(Ba)等半绝缘体掺杂剂的结晶层。另外，作为绝缘体材料，例如可列举二氧化硅(SiO2)或氮化硅(Si3N4)、硅(Si)、锗(Ge)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、锡(Sn)等氧化物、氮化物或碳化物等。此外，在本发明的实施方式中，掩模层更优选由绝缘体构成。基体11具有第一面11a和第一面11a的相反侧的第二面11b。在基体11的第一面11a上形成掩模层12(以下，也称为掩模和/或第一掩模)，例如在掩模层12的至少一部分配置抗蚀剂层，使用蚀刻气体和/或蚀刻液来蚀刻掩模层12，由此如图3的(b)所示，可在掩模层的开口部12d的侧面形成环状的倾斜面12c。在本发明的实施方式中，蚀刻可为干式蚀刻也可为湿式蚀刻，但由于在掩模层上形成倾斜面，因此优选为等向性蚀刻。另外，作为本发明的另一实施方式，也可将异向性蚀刻与等向性蚀刻组合。例如，可通过异向性蚀刻对掩模层设置开口部，并且追加实施等向性蚀刻来调整倾斜面的倾斜角度。
图3的(b)表示例如图1的IIIb-IIIb部分的剖面。所述掩模12的所述开口部12d从所述掩模12的第一面12a贯通至相反侧的第二面12b，所述掩模12的所述第二面12b位于比所述掩模12的所述第一面12a靠近所述基体11的所述第一面11a的位置。相较于半导体膜的磨削等加工，可在短时间容易进行掩模层的厚膜形成及加工，并且也容易在掩模上得到平滑的倾斜面。对于本发明的实施方式的具有倾斜面的掩模而言，其目的之一是用来在半导体膜和/或层叠结构体的端部形成斜面结构，因此厚度与半导体膜的厚度相同或具有其以上的厚度。因此，形成有所述倾斜面的掩模的厚度优选为至少1μm以上，优选为1μm以上且100μm以下。进一步地，作为另一实施方式，在基体11的第一面11a上形成掩模层以作为掩模12，在形成具有所述倾斜面12c的开口部12d之后，进一步如图3的(c)所示，将掩模12作为第一掩模，以第一掩模的高度的一半以下的高度，将表面积小于开口部尺寸的凸状的第二掩模12'配置在所述开口部12d内的基体11的第一面11a上。如此，通过使半导体膜14从基体11的第一面11a起在第二掩模12'上以包含横向生长的方式外延生长，并且使半导体膜14在第一掩模12的倾斜面12c上以包含横向生长的方式外延生长，由此可得到在端部具有倾斜面并且位错更少的半导体膜14。所述倾斜面可在半导体膜的周端部形成为环状，因此可容易制造具有斜面结构的半导体装置。此外，在本发明的实施方式中，开口部12d的形状优选在俯视下无角部的形状。如图2所示，开口部12d的形状在俯视下可为圆角正方形。此外，在本实施方式中，所述掩模12的开口部12d在俯视下为圆形，所述开口部12d内的所述掩模12的侧面在俯视下成为朝向基体11的第一面11a而向靠近所述开口部12d的中心的方向倾斜的倾斜面12c。在所述开口部12d的剖面图中，所述掩模12的倾斜面12c具有厚度从所述掩模的所述第一面朝向所述掩模的所述第二面减少的锥形状。所述掩模12的所述第一面12a与所述第二面12b平行，所述掩模12的所述第二面12b的面积大于所述掩模12的第一面12a的面积。通过使半导体膜14在配置有具有所述倾斜面12c的掩模12的基体11上生长，由此可使在周端部具有环状的倾斜面的半导体膜14形成为例如在俯视下呈圆形状。根据本发明的实施方式中的制造方法，可容易得到例如图16所示的半导体装置100。半导体装置100包含半导体膜64，该半导体膜64具有：平坦的第一面64a；位于所述第一面64a的相反侧且面积小于所述第一面64a的面积的第二面64b；设置在位于所述第一面64a与所述第二面64b之间的端部的倾斜面64c。也可以在所述半导体膜64的第一面64a侧配置肖特基电极作为第一电极65，在第二面64b侧配置欧姆电极66作为第二电极。另外，在本发明的实施方式中的半导体装置的制造方法中，也可以在所述结晶层61上配置掩模，使在端部具有倾斜面的半导体层(例如n+型半导体层)外延生长。若在所述n+半导体层上使具有与所述n+型半导体层的倾斜面连续的倾斜面的半导体膜64(例如n-型半导体层)外延生长，则可容易得到在层叠结构体的端部具有正斜面结构的半导体装置即肖特基势垒二极管(SBD)。另外，根据本发明的实施方式中的制造方法，例如也可以在导电性不同的两层的端部形成倾斜面。此外，半导体膜64的第一面64a与所述倾斜面64c所形成的倾斜角64e优选在10°＜倾斜角64e＜90°的范围内，倾斜角64e更优选为70°以下，最优选为20°以上且70°以下。例如，在本发明的制造方法的实施方式中，也可以使用所述掩模来形成从第一半导体膜的倾斜面连续至第二半导体膜的倾斜面的倾斜面，得到在多个半导体层的端部(包含周端面)具有正斜面结构的半导体装置。此外，在此具有“正斜面结构”的半导体装置是指半导体膜和/或包含两个以上的半导体膜的层叠结构体的端部的剖面积朝向耗尽层所扩展的一侧变小的结构。另外，是指整流结界面与低杂质浓度层的端面所形成的角度为锐角的结构。例如，在半导体装置为如图16那样的纵型的SBD的情况下，所述整流结界面为肖特基电极与n-半导体层的接合(肖特基结)界面，低杂质层的端面为n-半导体层的端面。在此情况下，包含与所述肖特基电极平行的半导体膜的剖面积在从肖特基电极侧朝向欧姆电极侧的方向上逐渐变小的结构。也包含半导体膜和/或两个以上的半导体膜的层叠结构体成为如倒圆锥台那样的形状的情况。
另外，所述掩模12也可用作图16所示的半导体装置100的绝缘体层62。此外，可适当设定掩模12的厚度，可以以至少一部分埋设于半导体膜(层)内的方式配置为绝缘体层，因此也可将掩模12用作半导体装置的场绝缘膜。另外，作为另一实施方式，可使掩模12的厚度与半导体膜的厚度相同或大于半导体膜的厚度，由此可在半导体膜的端部的至少一部分形成倾斜面。在两个以上的半导体膜的层叠结构体的端部的至少一部分形成倾斜面的情况下，掩模12的厚度与层叠结构体的厚度相同或大于层叠结构体的厚度，由此可在所述层叠结构体的端部的至少一部分形成倾斜面。根据本发明的实施方式，不仅可容易形成斜面结构，也可容易形成场绝缘膜。此外，所述倾斜面64c也可设置在位于所述第一面64a与所述第二面64b之间的端部的至少一部分，在本实施方式中，优选在整个端部即半导体膜64的整个周端部具有倾斜面64c。若在所述半导体膜64的第一面64a侧配置肖特基电极，则可得到具有所述第一面64a与所述倾斜面64c所形成的倾斜角小于90°的正斜面结构的肖特基势垒二极管。另外，在本实施方式中，所述半导体膜64的第一面64a与所述倾斜面64c所形成的倾斜角64e优选在10°＜倾斜角64e＜90°的范围内，倾斜角64e更优选为70°以下，最优选为20°以上且70°以下。
图4是示意性地表示图3所示的掩模的开口部的剖面的图。在配置于基体11的第一面11a上的掩模12的开口部12d中，使与基体11的第一面11a相接的掩模12的第二面12b与倾斜面12c所形成的角12e(掩模的倾斜角)在10°＜倾斜角12e＜90°的范围内。另外，在本实施方式中，所述掩模12的第二面12b与所述倾斜面12c所形成的倾斜角12e优选在10°＜倾斜角64e＜90°的范围内，倾斜角12e更优选为70°以下，最优选为20°以上且70°以下。如图6所示，在配置有具有倾斜面12c的掩模12的基体11上使半导体膜14生长，由此可形成半导体膜14，该半导体膜14具有：第一面14a；面积小于第一面14a的面积的第二面14b；以及位于第一面14a与第二面14b之间的倾斜面14c，半导体膜14的第一面14a与第二面14b可为互相平行的平行面。在本发明的实施方式中，可由电绝缘性比半导体膜14高的材料形成掩模。例如，作为掩模材料，可使用二氧化硅(SiO2)、氮化硅(Si3N4)等绝缘体。另外，如图4所示，也可在掩模12的第一面12a及倾斜面12c上配置保护膜13。通过配置保护膜13，能够期待掩模材料所包含的硅等杂质扩散防止。
此外，对于所述半导体膜14而言，如图6所示，半导体膜14的第一面14a可形成于比掩模12的第一面12a低的位置。
所述半导体膜具有：第一面14a；所述第一面14a的相反侧的第二面14b；以及位于所述第一面14a与所述第二面14b之间的倾斜面14c，所述掩模12具有：第一面12a；所述第一面12a的相反侧的第二面12b；以及包含位于所述第一面12a与第二面12b之间的倾斜面12c的侧面，而且可将所述半导体膜14的第一面14a形成于比所述掩模12的第一面12a低的位置。此外，如图7所示，在使所述半导体膜14作为n-型半导体而外延生长之后，也可在所述半导体膜14的第一面14a上使p型半导体膜9外延生长。也可以以使所述p型半导体膜9的第一面9a与所述掩模12的第一面12a处于相同高度的方式形成所述p型半导体膜9。如此，根据本发明的实施方式中的制造方法，可在导电型不同的半导体层的层叠结构体的周端部容易形成具有斜面结构的半导体装置。另外，根据本发明的实施方式，通常可在具有电场集中的倾向的半导体膜的端部得到斜面结构，进而相较于半导体膜的中心部，可在具有斜面结构的端部附近因横向生长而得到位错少的半导体晶体，因此有助于提高半导体特性。此外，如下所述，在准备基体11时，通过在基板1上设置凸凹以形成缓冲层等结晶层，从而也可使用包含横向生长而成的晶体的基体来形成半导体膜。在半导体膜的形成中，通过加入包含两次以上的横向生长的结晶形成工序，也可在半导体膜的中心部形成与具有斜面结构的端部附近同样位错少的半导体膜，可得到绝缘破坏强度更高的半导体装置。
另外，作为本发明的另一实施方式，如图10所示，也可以以半导体膜14的第一面14a与掩模12的第一面12a处于相同高度位置的方式形成所述半导体膜14。所述半导体膜14具有：第一面14a；所述第一面14a的相反侧的第二面14b；以及位于所述第一面14a与第二面14b之间的端部，所述掩模12具有：第一面12a；所述第一面12a的相反侧的第二面12b；以及包含位于所述第一面12a与第二面12b之间的所述倾斜面12c的侧面。在本实施方式中，所述半导体膜14的所述倾斜面14a与反向的所述掩模12的倾斜面12c配合，所述半导体膜14的第一面14a与所述绝缘体的掩模12的第一面12a处于同一面。在使所述半导体膜14外延生长之后，也可以例如通过CMP(化学机械研磨)等对所述半导体膜14的第一面14a和/或所述掩模14的所述第一面14a进行研磨而使之处于同一面。
在本实施方式中，所述半导体膜14a与所述掩模12的倾斜面密接。在此情况下，如图10所示，通过覆盖所述半导体膜14的第一面14a的至少一部分与所述掩模12的第一面12a的至少一部分而形成电极15，可在由所述半导体膜14的第一面14a与所述掩模12的第一面12a构成的平坦面上形成电极15，从而不仅容易形成电极，而且在半导体膜的端部也具有斜面结构，能够实现半导体装置的平坦化、薄型化。此外，通过将电极的端部15c形成为位于电绝缘性比半导体膜高的掩模12上，可避免电场集于电极端部。
进一步地，如图11所示，也可将半导体膜14的第一面14a形成为位于比掩模12的第一面12a高的位置。所述半导体膜14具有：第一面14a；所述第一面14a的相反侧的第二面14b；以及设置有位于所述第一面14a与所述第二面14b之间的端部的倾斜面14c，所述掩模12具有：第一面12a；位于所述第一面12a的相反侧且与所述基体11的第一面11a接触的第二面12b；以及包含位于所述第一面12a与所述第二面12b之间的所述倾斜面12c的侧面，而且形成为所述半导体膜14的所述第一面14a位于比所述掩模12的所述第一面12a低的位置。在本实施方式中，所述半导体膜14的环状的所述倾斜面14a与反向的所述掩模12的环状的倾斜面12c配合。在本实施方式中，所述半导体膜14a与所述掩模12的倾斜面密接。进一步地，如图11所示，通过覆盖所述半导体膜14的第一面14a的至少一部分和所述掩模12的第一面12a的至少一部分而形成电极15，通过形成为使所述电极15的端部15c位于电绝缘性比所述半导体膜14高的掩模12上，可避免电场集中于电极端部。在本实施方式中，如图11所示，所述电极15形成为从半导体膜14的第一面14a越过端部的倾斜面14c，所述电极15的端部15c位于掩模12的第一面12a上。
进一步地，如图12所示，也可形成为使半导体膜14的第一面14a位于比掩模12的第一面12a低的位置。所述半导体膜14具有：第一面14a；所述第一面14a的相反侧的第二面14b；以及设置有位于所述第一面14a与所述第二面14b之间的端部的倾斜面14c，所述掩模12具有：第一面12a；位于所述第一面12a的相反侧且与所述基体11的第一面11a接触的第二面12b；以及包含位于所述第一面12a与所述第二面12b之间的所述倾斜面12c的侧面，而且形成为所述半导体膜14的所述第一面14a位于比所述掩模12的所述第一面12a高的位置。在本实施方式中，所述半导体膜14的环状的所述倾斜面14a与反向的所述掩模12的环状的倾斜面12c配合，所述半导体膜14a的所述倾斜面14a与所述掩模12的倾斜面12c隔着配置于所述掩模12上的保护膜13密接。进一步地，如图12所示，通过覆盖所述半导体膜14的第一面14a的至少一部分与所述掩模12的第一面12a的至少一部分而形成电极15，通过形成为使所述电极15的端部15c位于电绝缘性比所述半导体膜14高的掩模12上，可避免电场集中于电极端部。
在图16的半导体装置100中，使用Ga2O3作为半导体膜(n-型半导体层)64，使用Ga2O3作为第二半导体层(n+型半导体层)67，使用SiO2作为高电阻层非导电层(绝缘体层)62，并且将倾斜角64e为29°时的100V下的电场分布模拟结果的线图示于图21。此外，作为比较例，将在无斜面结构的半导体装置中第一电极的终端位于半导体膜上的半导体装置(a)与在本发明的实施方式中得到的有斜面结构的半导体装置中第一电极65的终端位于绝缘体62上的半导体装置(b)～(d)的电场分布模拟结果的线图示于图21。对于半导体装置(b)而言，作为本发明的一实施方式，在由图10所示的制造工序制作的有绝缘体及有斜面结构的半导体装置中，在半导体膜64的端部具有斜面结构。半导体装置(b)的半导体膜84的第一面及绝缘体62的第一面处于同一面，配置在同一面的半导体膜64的第一面与绝缘体62的第一面上的第一电极65的终端位于绝缘体62上。另外，在第一电极65的相反侧配置有第二电极(未图示)。对于半导体装置(c)而言，在半导体膜的端部具有斜面结构，半导体装置(c)的半导体膜64的第一面位于比绝缘体62的第一面高的位置，第一电极65形成为从半导体膜64的第一面越过端部的倾斜面，第一电极65的端部位于绝缘体62的第一面上。对于半导体装置(d)而言，作为本发明的一实施方式，在由如图12所示的制造工序制作的有斜面结构的半导体装置中，在半导体膜的端部具有斜面结构。半导体装置(d)的半导体膜64的第一面位于比绝缘体62的第一面低的位置，第一电极65形成为从半导体膜64的第一面越过端部的倾斜面，第一电极65的端部位于绝缘体62的第一面上。在无斜面结构的半导体装置(a)中，在位于半导体膜64上的电极65的端部会发生电场集中，但在有斜面结构的半导体装置(b)～(d)中并未发现电场集中。图23表示图21所示的无斜面结构的半导体装置(a)与有斜面结构的半导体装置(b)～(d)在100V下的第一电极下10nm处的电场分布的模拟结果，可知本发明的实施方式中得到的半导体装置为在半导体的表面附近即半导体与电极的整流结界面不易发生绝缘破坏的结构。
为了与图21的(a)的结构(无与半导体层的侧面相接的绝缘体及无正斜面结构)的半导体装置的模拟进行比较，以与图21同样的方式对图22的(e)的结构(有与半导体层的侧面相接的绝缘体及无正斜面结构)与(f)的结构(有与半导体层的侧面相接的绝缘体及有正斜面结构)进行模拟。在图21的(a)的结构中，第一电极65的终端位于半导体膜64上，相对于此，在图22的(e)及(f)的结构中，第一电极65的终端位于绝缘体62上。若与(e)的结构进行比较，则可知(f)的有正斜面结构的结构进一步缓和电场集中，半导体装置成为不易在半导体表面发生绝缘破坏的结构。然而，即便是(e)的未形成正斜面结构的情况，也由于第一电极85的终端位于绝缘体62上，因此相较于图21的(a)的第一电极85的终端位于半导体层上的情况，能够缓和电场集中，成为不易在半导体表面发生绝缘破坏的结构。
在本发明的实施方式中，也可在基板上设置包含应力缓和层等的缓冲层作为所述基体的至少一部分，在设置缓冲层的情况下，也可在缓冲层上形成所述凹凸部。另外，在本发明的实施方式中，优选在所述基板的表面的一部分或全部具有缓冲层。所述缓冲层的形成方法并没有特别限定，可为公知的方法。作为所述形成方法，例如可列举喷雾法、雾化CVD法、HVPE法、MBE法、MOCVD法、溅镀法等。在本发明中，通过雾化CVD法形成所述缓冲层，其能够使形成于所述缓冲层上的所述结晶膜的膜质更加优异，尤其能够抑制倾斜等结晶缺陷，因而优选。以下，对通过雾化CVD法形成所述缓冲层的优选方式进行更为详细的说明。
所述缓冲层优选例如可通过下述工序形成：使原料溶液雾化而得到雾化液滴(雾化工序)；使用载气来将所得到的雾化液滴运送至所述基板(运送工序)；以及使所述雾气或所述液滴在所述基板和/或基体的表面的一部分或全部进行热反应(缓冲层形成工序)。
(雾化工序)
雾化工序通过使所述原料溶液雾化而得到雾化液滴。所述原料溶液的雾化方法只要可使所述原料溶液雾化则没有特别限定，可为公知的方法，在本发明中优选为使用超声波的雾化方法。使用超声波而得到的雾化液滴的初速度为零，该雾化液滴飘浮在空中，因而优选，该雾化液滴为不像喷雾那样进行吹送而是在空中飘浮而能够以气体的形式运送的雾，因此不会存在因冲撞能量导致的损伤，因而非常优选。液滴尺寸并没有特别限定，可为几毫米左右的液滴，优选为50μm以下，更优选为0.1～10μm。
(原料溶液)
所述原料溶液只要是可通过雾化CVD而得到所述缓冲层、结晶层和/或半导体层的溶液，则没有特别限定。作为所述原料溶液，例如可列举雾化用金属的有机金属络合物(例如，乙酰丙酮络合物等)或卤化物(例如氟化物、氯化物、溴化物或碘化物等)的水溶液等。所述雾化用金属并没有特别限定，作为这样的雾化用金属，可列举例如选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴及铱等中的一种或两种以上的金属等。在本发明中，优选所述雾化用金属至少包含镓、铟或铝，更优选至少包含镓。原料溶液中的雾化用金属的含量只要不阻碍本发明的目的则没有特别限定，优选为0.001摩尔％～50摩尔％，更优选为0.01摩尔％～50摩尔％。
另外，也优选在原料溶液中包含掺杂剂。通过使原料溶液包含掺杂剂，可在不进行离子注入等的情况下容易控制缓冲层、结晶层和/或半导体层的导电性而不会破坏晶体结构。在本发明中，所述掺杂剂优选为锡、锗或硅，更优选为锡或锗，最优选为锡。所述掺杂剂的浓度通常可为约1×1016/cm3～1×1022/cm3，另外，也可使掺杂剂的浓度为例如约1×1017/cm3以下的低浓度，也可以以约1×1020/cm3以上的高浓度含有掺杂剂。在本发明中，掺杂剂的浓度优选为1×1020/cm3以下，更优选为5×1019/cm3以下。
原料溶液的溶剂并没有特别限定，可为水等无机溶剂，也可为醇等有机溶剂，也可为无机溶剂与有机溶剂的混合溶剂。在本发明中，所述溶剂优选含水，更优选为水或水与醇的混合溶剂，最优选为水。作为所述水，更具体而言，例如可列举纯水、超纯水、自来水、井水、矿泉水、矿水、温泉水、涌泉水、淡水、海水等，在本发明中优选为超纯水。
(运送工序)
在运送工序中，使用载气来将所述雾化液滴运送至成膜室内。所述载气只要不阻碍本发明的目的则没有特别限定，作为优选的例子，例如可列举氧、臭氧、氮或氩等非活性气体或者氢气或合成气体等还原气体。另外，载气的种类可为一种，也可为两种以上，也可进一步使用降低流量的稀释气体(例如10倍稀释气体等)等作为第二载气。另外，载气的供给位置不仅可为一处，也可为两处以上。载气的流量并没有特别限定，优选为0.01～20L/分钟，更优选为1～10L/分钟。在稀释气体的情况下，稀释气体的流量优选为0.001～2L/分钟，更优选为0.1～1L/分钟。
(缓冲层、结晶层和/或半导体层的形成工序)
在缓冲层、结晶层和/或半导体层(以下，也称为结晶层)的形成工序中，通过在成膜室内使所述雾气或液滴进行热反应，从而在基板上形成所述结晶层。热反应只要通过热而使所述雾气或液滴进行反应即可，反应条件等也只要不阻碍本发明的目的则没有特别限定。在该工序中，通常在溶剂的蒸发温度以上的温度进行所述热反应，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为400℃～650℃。另外，热反应只要不阻碍本发明的目的，则可在真空下、非氧气氛下、还原气体气氛下及氧气氛下的任一气氛下进行，另外，也可在大气压下、加压下及减压下的任一条件下进行，在本发明中优选在大气压下进行。此外，可通过调整形成时间来设定结晶层的厚度。
如上所述，可在所述基板上的表面的一部分或全部形成作为缓冲层的结晶层而作为基体，在所述基体的该结晶层上配置上述掩模，使半导体膜外延生长。在准备所述基体时，在基板上设置凹凸部而形成结晶层，因此可得到包含横向生长的结晶层，进行所述结晶膜的成膜，从而能够进一步减少作为所述缓冲层的结晶层中的倾斜等缺陷，能够使膜质更加优异。另外，如上所述，也可将所述结晶层用作半导体装置的半导体层，在所述半导体层上形成具有斜面结构的半导体膜，由此能够使所述半导体膜的膜质更加优异。
另外，所述结晶层并没有特别限定，但在本发明的一实施方式中，优选包含金属氧化物作为主成分。作为所述金属氧化物，例如可列举包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴及铱等中的一种或两种以上的金属的金属氧化物等。在本发明中，所述金属氧化物优选含有选自铟、铝及镓中的一种或两种以上的元素，更优选至少含有铟或/和镓，最优选至少含有镓。作为本发明的成膜方法的一实施方式，缓冲层可包含金属氧化物作为主成分，缓冲层所含有的金属氧化物可包含镓与含量少比镓少的铝。另外，作为本发明的成膜方法的一实施方式，缓冲层也可包含超晶格结构。另外，在本发明中，“主成分”是指相对于所述缓冲层的所有成分，所述金属氧化物的含量以原子比计优选包含50％以上、更优选包含70％以上、进一步更优选包含90％以上，是指所述金属氧化物的含量可为100％。所述结晶性氧化物半导体的晶体结构并没有特别限定，作为本发明的一实施方式，优选为刚玉结构或β-gallia结构，更优选为刚玉结构。另外，所述结晶膜与所述缓冲层只要不阻碍本发明的目的，则主成分可分别彼此相同也可不同，在本发明的实施方式中优选为相同。
在本发明中，向可设置有所述缓冲层的所述基板上供给含金属原料气体、含氧原料气体、反应性气体及根据期望的含掺杂剂气体，在反应性气体的流通下进行成膜。在本发明中，优选在经加热的基板上进行所述成膜。所述成膜温度只要不阻碍本发明的目的则没有特别限定，优选为900℃以下，更优选为700℃以下，最优选为400℃～700℃。另外，所述成膜只要不阻碍本发明的目的，则可在真空下、非真空下、还原气体气氛下、非活性气体气氛下及氧化气体气氛下的任一气氛下进行，另外，可在常压下、大气压下、加压下及减压下的任一条件下进行，在本发明中优选在常压下或大气压下进行。另外，可通过调整成膜时间来设定膜厚。
此外，本发明的实施方式中的半导体膜可通过选自喷雾法、雾化CVD法、HVPE法、MBE法、MOCVD法及溅镀法中的至少一种方法形成。作为半导体，例如可包含碳化硅(SiliconCarbide)或包含氮化镓(Gallium Nitride)、氮化铟(Gallium Indium)、氮化铝(GalliumAlminium)及它们的混晶的氮化镓氮化物半导体作为主成分，也可包含结晶性金属氧化物作为主成分。作为所述结晶性金属氧化物，例如可列举包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴及铱等中的一种或两种以上的金属的金属氧化物等。在本发明中，所述结晶性金属氧化物优选含有选自铟、铝及镓中的一种或两种以上的元素，更优选至少包含铟或/和镓，最优选为镓或其混晶。此外，作为本发明的一实施方式，在半导体膜包含结晶性金属氧化物作为主成分的情况下，“主成分”是指相对于所述结晶膜的所有成分，所述结晶性金属氧化物的含量以原子比计优选为50％以上、更优选为70％以上、进一步优选为90％以上，是指所述结晶性金属氧化物的含量可为100％。所述结晶性金属氧化物的晶体结构并没有特别限定，作为本发明的一实施方式，优选为刚玉结构或β-gallia结构，更优选为刚玉结构，所述半导体膜最优选为具有刚玉结构的结晶生长膜。作为本发明的一实施方式，在想要得到的半导体膜包含所述结晶性金属氧化物作为主成分的情况下，通过使用包含刚玉结构的基板作为所述基体的至少一部分，并且进行所述缓冲层、结晶层和/或半导体层的成膜，由此可得到具有刚玉结构的结晶生长膜。所述结晶性金属氧化物可为单晶，也可为多晶，在本发明的实施方式中优选为单晶。另外，所述半导体膜的膜厚并没有特别限定，优选为3μm以上，更优选为10μm以上，最优选为20μm以上。
根据本发明的制造方法得到的半导体膜可特别优选用于半导体装置，尤其对功率器件有用。作为使用所述结晶膜形成的半导体装置，可列举MIS或HEMT等晶体管、TFT(薄膜场效应晶体管)或利用半导体-金属接合而成的肖特基势垒二极管或结势垒肖特基二极管等。本发明的实施方式具有下述优点：通过在形成有所述掩模的基体上使半导体膜外延生长而可直接用于半导体装置等。另外，也可在使用从所述基体等剥离等公知方法之后应用于半导体装置等。
对于本发明的半导体装置而言，除了上述事项以外，还进一步使用公知的方法，适合作为功率模块、逆变器或转换器使用，而且例如适合用于使用了电源装置的半导体系统等。可使用公知的方法来将所述半导体装置连接于布线图案等以制造所述电源装置。图24表示电源系统的例子。图24使用多个所述电源装置171、172和控制电路173来构成电源系统170。关于所述电源系统170，如图25所示，可与电子电路181组合而用于系统装置182。此外，将电源装置的电源电路图的一例示于图26。图26表示由功率电路和控制电路构成的电源装置的电源电路，在通过逆变器19(由MOSFETA～D构成)以高频切换DC电压而转换成AC之后，用变压器193实施绝缘及变压，在用整流MOSFET进行整流之后，通过DCL 195(平滑用线圈L1、L2)与电容器进行平滑，输出直流电压。此时，用电压比较器197对输出电压与基准电压进行比较，利用PWM控制电路196控制逆变器192及整流MOSFET 194以形成期望的输出电压。
实施例
下面，对本发明的实施例进行说明，但本发明不限定于这些实施例。
(实施例)
1、基体的准备(缓冲层的形成)
1-1、雾化CVD装置
使用图8对本实施例中使用的雾化CVD装置19进行说明。雾化CVD装置19具备：供给载气的载气供给源22a；用于调节从载气供给源22a送出的载气的流量的流量调节阀23a；供给载气(稀释)的载气(稀释)源22b；用于调节从载气(稀释)源22b送出的载气(稀释)的流量的流量调节阀23b；收纳原料溶液24a的雾产生源24；用于放入水25a的容器25；安装于容器25的底面的超声波振子26；成膜室30；连接雾产生源24至成膜室30的石英制的供给管27；设置于成膜室30内的热板28；以及排气口29。在热板28上设置有成膜对象物(被成膜对象物)20。
1-2、原料溶液的制作(缓冲层的形成)
将乙酰丙酮镓混合到超纯水中，以使乙酰丙酮镓为0.05摩尔/L的方式调整水溶液，此时以体积比计含有5％的氢溴酸，将其作为原料溶液。
1-3、成膜准备(缓冲层的形成)
将在上述1-2中得到的原料溶液24a收纳于雾产生源24内。接着，将蓝宝石基板作为被成膜对象物20而设置在热板28上，使热板28运转而将被成膜对象物的温度升温至550℃。接着，开启流量调节阀23a及23b，将载气从载气源22a及载气(稀释)源22b供给至成膜室30内，在用载气充分置换成膜室30的气氛之后，将载气的流量调节为0.8L/min，将载气(稀释)的流量调节为0.2L/min。另外，使用氧作为载气。
1-4、成膜(缓冲层的形成)
接着，使超声波振子26以2.4MHz振动，将该振动通过水25a传播至原料溶液24a，由此使原料溶液24a微粒化而生成原料微粒。该原料微粒通过载气导入至成膜室30内，以550℃在成膜室30内进行反应，在基板20上形成缓冲层(具有刚玉结构的Ga2O3缓冲层)而形成基体。另外，成膜时间为10分钟，膜厚为0.1μm。
2、掩模的形成
2-1、掩模层的形成
通过等离子体增强CVD法，使用液体四乙基正硅酸盐，在由上述1-4得到的缓冲层上形成氧化硅(SiO2)的掩模层。掩模层的膜厚为1.3μm。
2-2、光致抗蚀剂层的形成
通过光刻法而在由上述2-1得到的掩模层的至少一部分形成光致抗蚀剂层。
2-3、具有倾斜面的掩模的形成
在具有由上述2-2得到的光致抗蚀剂层的SiO2掩模层上，在室温使用缓冲氢氟酸(BHF)形成开口部。通过等向性湿式蚀刻的下刻，形成端部具有倾斜面的掩模层的开口部。将与基体相接的掩模层的面与倾斜面所形成的角度(倾斜角)形成为29°，得到配置有具有倾斜面的掩模的基体。
3、半导体膜的形成
3-1、成膜装置
作为本发明的实施方式中的成膜装置，可使用能够进行外延生长的装置，作为这种装置的一例，使用图8所示的雾化CVD装置。
3-2、原料溶液的制作(半导体膜的形成)
将溴化镓混合到超纯水中，以使镓为0.05mol/L的方式调整水溶液，此时进一步以按体积比计为20％的方式含有氢溴酸，将其作为原料溶液。
3-3、成膜准备(半导体膜的形成)
将由上述3-2得到的原料溶液24a收纳于雾产生源24内。接着，将由2-3得到的配置有具有倾斜面的掩模的基体作为被成膜对象物20，设置于热板28上，将基体的温度升温至630℃。接着，开启流量调节阀23a及23b，将载气从载气源22a及载气(稀释)源22b供给至成膜室30内，在用载气充分置换成膜室30的气氛之后，将载气的流量调节成0.8L/min，将载气(稀释)的流量调节成0.2L/min。此外，使用氮气作为载气。
3-4、成膜(半导体膜的形成)
接着，使超声波振子26以2.4MHz振动，将该振动通过水25a传播至原料溶液24a，由此使原料溶液24a微粒化而生成原料微粒。该原料微粒通过载气导入至成膜室30内，以630℃在成膜室30内进行反应，在由上述2-3得到的配置有具有倾斜面的掩模的基体20上形成半导体膜。此外，成膜时间为3.5小时。
3-5、评价
由上述3-4得到的半导体膜是无裂纹及异常生长的完整的膜。针对所得到的膜，使用薄膜用XRD衍射装置，以15度至95度的角度进行2θ/ω扫描，由此进行膜鉴定。测量使用CuKα线来进行。其结果，所得到的膜为α-Ga2O3。另外，如图9所示，在α-Ga2O3的半导体膜的端部形成有倾斜面。此外，SiO2及半导体膜上的Pt膜的设置目的是为了容易观察。通过在该SiO2及半导体膜上形成肖特基电极，可得到以正斜面结构为终端结构的肖特基接触。另外，可知得到成为半导体膜的端部附近的区域包含横向生长而成的晶体且在形成有正斜面结构的端部附近位错更少的半导体膜。
产业上的可利用性
本发明的制造方法可用于半导体(例如化合物半导体电子器件等)、电子部件及电器设备部件、光学及电子照片关联装置、工业部件等所有领域，特别是对具有肖特基结的半导体装置、包含电源等中使用的功率半导体的半导体装置的制造等很有用。
附图标记说明
a 周期
1 基板
1a 基板的表面
2a 凸部
2b 凹部
9 p型半导体膜
9a p型半导体膜的第一面
9b p型半导体膜的第二面
11 基体
11a 基体的第一面
11b 基体的第二面
12 掩模
12a 掩模的第一面
12b 掩模的第二面
12c 掩模的倾斜面
12d 掩模的开口部
12e 掩模的倾斜角
12' 第二掩模
13 保护膜
14 半导体膜
14a 半导体膜的第一面
14b 半导体膜的第二面
14c 半导体膜的倾斜面
15 电极
15c 电极15的端部
16 基板
17 结晶层
18 结晶层
19 雾化CVD装置
20 被成膜对象物
21 试样台
22a 载气源
22b 载气(稀释)源
23a 流量调节阀
23b 流量调节阀
24 雾产生源
24a 原料溶液
25 容器
25a 水
26 超声波振子
27 供给管
28 热板
30 成膜室
50 氢化物气相外延(HVPE)装置
51 反应室
52a 加热器
52b 加热器
53a 含金属原料气体供给源
53b 含金属原料气体供给管
54a 反应性气体供给源
54b 反应性气体供给管
55a 含氧原料气体供给源
55b 含氧原料气体供给管
56 基板保持架
57 金属源
58 保护片
59 气体排出部
61 结晶层
62 非导电层
62a 非导电层62的第一面
62b 非导电层62的第二面
62c 非导电层62的倾斜面
63 保护膜
64 半导体膜
64a 半导体膜的第一面
64b 半导体膜的第二面
64c 半导体膜的倾斜面
64e 半导体膜的第一面64a与倾斜面64c所形成的倾斜角
64f 半导体膜的第一区域
64g 半导体膜的第二区域
65 第一电极
65c 第一电极的端部
66 第二电极
67 p型半导体部
90 整流结界面
100 半导体装置
170 电源系统
171 电源装置
172 电源装置
173 控制电路
180 系统装置
181 电子电路
182 电源系统
192 逆变器
193 变压器
194 MOSFET
195 DCL
196 PWM控制电路
197 电压比较器
200 半导体装置
300 半导体装置
400 半导体装置
500 半导体装置。

Claims (23)

1.一种半导体装置，具有：半导体层；所述半导体层的侧面的至少一部分直接或隔着其他层接触的非导电层；以及配置在所述半导体层上及所述非导电层上的肖特基电极，所述肖特基电极的端部位于所述非导电层上。
2.根据权利要求1所述的半导体装置，其中，
所述非导电层具有：所述肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的侧面，所述半导体层具有：肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述第二面与所述非导电层的所述第二面处于同一面。
3.根据权利要求1所述的半导体装置，其中，
所述非导电层具有：所述肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的侧面，所述半导体层具有：肖特基电极侧的第一面；位于所述第一面的相反侧的第二面；以及位于所述第一面与所述第二面之间的所述侧面，所述非导电层的所述第二面位于比所述半导体层的所述第二面靠近所述肖特基电极的位置。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述半导体层至少包含镓。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述半导体层包含结晶性金属氧化物作为主成分。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述半导体层包含结晶性氧化镓或氧化镓的混晶。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述半导体层具有刚玉结构。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述半导体层的所述第一面与所述非导电层的所述第一面处于同一面。
9.根据权利要求1至7中任一项所述的半导体装置，其中，
所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述半导体层的所述第一面位于比所述非导电层的所述第一面高的位置。
10.根据权利要求1至7中任一项所述的半导体装置，其中，
所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，所述非导电层的所述第一面位于比所述半导体层的所述第一面高的位置。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述半导体层的所述侧面具有倾斜面。
12.根据权利要求11所述的半导体装置，其中，
所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，并且具有位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述倾斜面为膜厚从所述第一面朝向所述第二面减少的倾斜面。
13.根据权利要求11或12所述的半导体装置，其中，
所述半导体层具有：所述肖特基电极侧的第一面；以及位于所述第一面的相反侧的第二面，并且具有位于所述第一面与所述第二面之间的所述侧面，所述半导体层的所述第一面与所述半导体层的所述倾斜面所形成的角度为20°以上且70°以上。
14.根据权利要求11至13中任一项所述的半导体装置，其中，
所述非导电层具有第一倾斜面，所述半导体层的所述侧面具有作为向与所述第一倾斜面相反的方向倾斜的第二倾斜面的所述倾斜面，所述非导电层的第一倾斜面与所述半导体层的所述第二倾斜面配合。
15.根据权利要求1至14中任一项所述的半导体装置，其中，
所述半导体层的所述侧面的至少一部分与所述非导电层密接。
16.根据权利要求1至14中任一项所述的半导体装置，其中，
所述半导体层的所述侧面的至少一部分隔着保护膜与所述非导电层密接。
17.根据权利要求1至16中任一项所述的半导体装置，其中，
所述非导电层为绝缘体层。
18.根据权利要求17所述的半导体装置，其中，
所述绝缘体层由选自二氧化硅(SiO2)及氮化硅(Si3N4)中的至少一种构成。
19.根据权利要求1至18中任一项所述的半导体装置，其中，
所述半导体层为n型半导体层。
20.根据权利要求1至19中任一项所述的半导体装置，其中，
所述半导体层为n-型半导体层。
21.根据权利要求1至20中任一项所述的半导体装置，其中，
所述半导体装置还包含n+型半导体层，在所述n+型半导体层上层叠有所述半导体层。
22.根据权利要求1至21中任一项所述的半导体装置，其中，
所述半导体装置为肖特基势垒二极管或结势垒肖特基二极管。
23.一种半导体系统，至少具备半导体装置，所述半导体装置为权利要求1至22中任一项所述的半导体装置。
CN202180041605.3A 2020-06-05 2021-06-04 半导体装置 Pending CN115943497A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020098784 2020-06-05
JP2020-098784 2020-06-05
PCT/JP2021/021440 WO2021246528A1 (ja) 2020-06-05 2021-06-04 半導体装置

Publications (1)

Publication Number Publication Date
CN115943497A true CN115943497A (zh) 2023-04-07

Family

ID=78830365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180041605.3A Pending CN115943497A (zh) 2020-06-05 2021-06-04 半导体装置

Country Status (5)

Country Link
US (1) US20230123210A1 (zh)
JP (1) JPWO2021246528A1 (zh)
CN (1) CN115943497A (zh)
TW (1) TW202209688A (zh)
WO (1) WO2021246528A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202306179A (zh) 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) * 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251757A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
CN110676303A (zh) * 2014-07-22 2020-01-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置

Also Published As

Publication number Publication date
JPWO2021246528A1 (zh) 2021-12-09
TW202209688A (zh) 2022-03-01
WO2021246528A1 (ja) 2021-12-09
US20230123210A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
CN106796891B (zh) 层叠结构体及其制造方法、半导体装置、以及晶体膜
JP2022177039A (ja) 結晶膜、半導体装置および結晶膜の製造方法
US20190055667A1 (en) Method for producing crystalline film
JP7166522B2 (ja) 結晶膜の製造方法
CN106415845A (zh) 结晶性半导体膜和板状体以及半导体装置
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7014355B2 (ja) 積層構造体および半導体装置
US20230123210A1 (en) Semiconductor device
CN115101587A (zh) 结晶性多层结构、半导体装置及多层结构
US20220223680A1 (en) Multilayer structure and semiconductor device
TW201536945A (zh) 結晶性層疊結構體，半導體裝置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP7624136B2 (ja) 結晶、結晶性酸化物半導体、結晶性酸化物半導体を含む半導体膜、結晶および／または半導体膜を含む半導体装置および半導体装置を含むシステム
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018035044A (ja) 結晶性酸化物半導体膜および半導体装置
JP7486121B2 (ja) 半導体装置
US20240177993A1 (en) Method for producing laminate, producing apparatus for laminate, laminate, and semiconductor device
CN111357117A (zh) 半导体装置
JP7011219B2 (ja) 積層構造体および半導体装置
WO2021246527A1 (ja) 半導体装置の製造方法
JP7510123B2 (ja) 半導体装置
US12100769B2 (en) Semiconductor device
JP2021172552A (ja) 結晶膜
CN114514615A (zh) 半导体装置和半导体系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination