JP7486121B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7486121B2
JP7486121B2 JP2020098785A JP2020098785A JP7486121B2 JP 7486121 B2 JP7486121 B2 JP 7486121B2 JP 2020098785 A JP2020098785 A JP 2020098785A JP 2020098785 A JP2020098785 A JP 2020098785A JP 7486121 B2 JP7486121 B2 JP 7486121B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor film
layer
semiconductor device
inclined surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020098785A
Other languages
English (en)
Other versions
JP2021192413A (ja
Inventor
孝仁 大島
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2020098785A priority Critical patent/JP7486121B2/ja
Publication of JP2021192413A publication Critical patent/JP2021192413A/ja
Application granted granted Critical
Publication of JP7486121B2 publication Critical patent/JP7486121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関する。
半導体装置の整流接合(ショットキー接合またはpn接合)に逆方向電圧を印加すると、ある電圧(耐圧)を超えた場合に絶縁破壊が生じる。この絶縁破壊が生じる電圧が、半導体の内部とpn接合および/またはショットキー接合が終端する表面とで異なり、一般には半導体内部の絶縁破壊電圧に達する前に、半導体の接合終端部で絶縁破壊が生じてしまう。半導体装置の耐圧が、その接合終端部での絶縁破壊電圧となることで、半導体装置に印加可能な逆方向電圧の最大値が低くなり、低耐圧の半導体装置となる問題があった。また、接合終端部で生じる絶縁破壊は不安定であり、半導体装置の特性に悪影響を与えるという問題もあった。そのため、接合終端部の絶縁破壊強度を向上させるために、半導体の接合端部を露出させ、その表面の形状を斜めに加工することが知られている。例えば、特許文献1は、半導体ウェハのエッジ部を砥石面に押し当てて研削することによりベベル加工を実施している。また、特許文献2は、pn接合表面をベベル構造に加工する工程は技術的にも難しく歩留まりが悪くなる問題があることから、ベベル構造を施す場所を限定的にしている。また、特許文献3は、サンドブラストなどで溝を形成した後に、溝内にフッ酸及び硝酸を含むエッチング液を噴射してベベル構造を形成している。しかしながら、研削のように半導体の一部を除去してベベル構造を設ける方法を用いる場合、工程が複雑になる問題があった。また、ベベル構造の形成に酸を用いてエッチングを施しても、表面が荒れるなどの課題があった。また、これらの方法では、所望の構造や角度を有するベベル構造を作成することが困難であった。
なお、半導体としては、例えば、炭化珪素(Silicon Carbide)や、窒化ガリウム(Gallium Nitride)、窒化インジウム(Gallium Indium)、窒化アルミニウム(Gallium Alminium)およびそれらの混晶を含めた窒化ガリウム窒化物半導体が知られており、青色LEDやパワー半導体等の様々な半導体装置に用いられている。近年、新しい半導体として、酸化ガリウム(Ga)が注目されている。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからLEDやセンサー等の受発光装置としての幅広い応用も期待されている。特に、酸化ガリウムの中でもコランダム構造を有するα―Ga等は、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)を示し(特許文献4等)、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
また、特許文献5に、酸化ガリウム(Ga)の単結晶を有するアバランシェフォトダイオードが記載され、前記アバランシェフォトダイオードがGaの単結晶と誘電体層の積層構造体が、側面が逆テーパ状に傾斜したメサ形状を有している。しかしながら、そのようなメサ形状を得るための製法は開示されていない。
一方で、酸化ガリウム(Ga)は、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、準安定相であるコランダム構造の結晶膜を成膜することが困難である。また、コランダム構造の結晶膜に限らず、成膜レートや結晶品質の向上、クラックや異常成長の抑制、ツイン抑制、反りによる基板の割れ等においてもまだまだ課題が数多く存在している。
上記のような半導体材料で、ベベル構造を有する半導体装置が検討されて来たが、研削などによる半導体の一部除去によるベベル構造の形成の難しさ、また工程も複雑になるなどの課題があり、ベベル構造の角度や形状を所望のものとすることが困難であり、工業的に有利に利用できるレベルには至っていなかった。
特許2588326号 特許公告昭57(1982)-23435号 特許公告平5(1993)-43288号 国際公開第2014/050793号公報 特開2017-220550
本発明の態様の一つとして、整流接合界面の端部での電界集中を抑制した構造を有する半導体装置を提供することを目的の1つとする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面との間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面と、前記傾斜面に隣接する位置にある第1領域と、前記第1領域よりも前記傾斜面から平面視で離れた位置にある第2領域とを含む半導体膜で、前記第1領域の転位密度が前記第2領域の転位密度よりも低く、さらに、整流接合界面を有する半導体膜を備える半導体装置が整流接合界面の端部での電界集中を効果的に抑制できることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
[1] 第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面との間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面と、前記傾斜面に隣接する位置にある第1領域と、前記第1領域よりも前記傾斜面から平面視で離れた位置にある第2領域とを含む半導体膜で、前記第1領域の転位密度が前記第2領域の転位密度よりも低く、さらに、整流接合界面を有する半導体膜を備える、半導体装置。
[2] 前記整流接合界面において、第1の半導体層としての前記半導体膜と接合された第2の半導体層をさらに有し、前記第1の半導体層が第1の電気導電型を有し、前記第2の半導体層が前記第1の電気導電型と異なる第2の電気導電型を有する、前記[1]記載の半導体装置。
[3] 前記第1の半導体層の不純物濃度が、前記第2の半導体層の不純物濃度よりも低い、前記[2]記載の半導体装置。
[4] 前記整流接合界面において、前記半導体膜と接合されたショットキー電極をさらに有する、前記[1]記載の半導体装置。
[5] 前記整流接合界面の端部が前記傾斜面に隣設している前記[1]~[4]のいずれかに記載の半導体装置。
[6] 前記第1領域が、横方向成長した結晶を含む前記[1]~[5]のいずれかに記載の半導体装置。
[7] 前記半導体膜が、ガリウムを少なくとも含む前記[1]~[6]のいずれかに記載の半導体装置。
[8] 前記半導体膜が、結晶性金属酸化物を主成分として含む前記[1]~[7]のいずれかに記載の半導体装置。
[9] 前記半導体膜が結晶性酸化ガリウムまたは酸化ガリウムの混晶を含む、前記[1]~[8]のいずれかに記載の半導体装置。
[10] 前記半導体膜がコランダム構造を有する、前記[1]~[9]のいずれかに記載の半導体装置。
[11] 前記半導体膜の前記第1面が、前記整流接合界面側に位置しており、前記半導体膜の前記傾斜面が、前記半導体膜の前記第1面から前記半導体膜の前記第2面に向かって膜厚が増加する傾斜面である前記[1]~[10]のいずれかに記載の半導体装置。
[12] 前記半導体膜の前記傾斜面と前記整流接合界面とのなす角である傾斜角が20°以上70°以下である前記[11]記載の半導体装置。
[13] 第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面との間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面と、前記傾斜面に隣接する位置にある第1領域と、前記第1領域よりも前記傾斜面から平面視で離れた位置にある第2領域とを含む半導体膜で、前記第1領域の転位密度が前記第2領域の転位密度よりも低い、半導体装置。
[14] さらに、前記半導体膜よりも電気抵抗率の高い高抵抗層を有しており、前記半導体膜の側面の少なくとも一部が直接または他の層を介して前記高抵抗層に接触している、前記[1]~[13]のいずれかに記載の半導体装置。
[15] 半導体装置を少なくとも備える半導体システムであって、前記半導体装置が、前記[1]~[14]のいずれかに記載の半導体装置である半導体システム。
本発明の半導体装置の態様によれば、整流接合界面の端部での電界集中を抑制した構造を有する半導体装置を得ることができる。
本発明の実施態様において好適に用いられる基体の表面上に配置されたマスクの一態様の一部を示す模式図である。 本発明の実施態様において好適に用いられる基体の表面上に配置されたマスクの一態様の一部を示す模式図である。 図1および/または図2で示されるようなマスクの形成方法を模式的に示す基体とマスクの一部断面図である。図3(a)は、基体の第1面上にマスク層を形成された基体の一部断面図である。図3(b)はエッチングにより、マスク層に傾斜面を有する開口部が形成された基体とマスクの一部断面図であり、例えば、図1のIIIb-IIIb部分の断面を示す。図3(c)は、別の実施態様として、前記マスク層(第1のマスク)の開口部内において、基体の第1面上により厚みの薄い第2のマスクが形成された基体とマスクの一部断面図である。 本発明の実施態様の一つとして、マスク上に保護膜を配置した場合の、マスクの開口部の断面を模式的に示す図である。 本発明の実施態様の一つとして用いられるハライド気相成長(HVPE)装置を説明する図である。 実施態様の一つとして、図4で示されるマスクの開口部において、基体の第1面上およびマスクの傾斜面上に成長させた積層構造体を模式的に示す断面図である。 実施態様の一つとして、図6で示される半導体膜上に、異なる導電性を有する半導体膜を成長させた積層構造体を模式的に示す断面図である。 実施態様の一つとして、図5で示される保護膜上に成長させた半導体膜を模式的に示す断面図である。 本発明の実施態様で用いたミストCVD装置を説明する図である。 本発明の実施例において得られた、端部に傾斜面を有する半導体膜を示す写真である。 本発明の実施態様の一つとして、同じ高さの半導体膜の第1面とマスクの第1面上に、電極を形成した図を示す。 本発明の実施態様の一つとして、半導体膜の第1面と半導体膜の第1面よりも高い位置にあるマスクの第1面上に、電極を形成した図を示す。 本発明の実施態様の一つとして、半導体膜の第1面と半導体膜の第1面よりも低い位置にあるマスクの第1面上に、電極を形成した図を示す。 本発明の実施態様の一つで用いられる、基体の一例を示す。 本発明の実施態様の一つで用いられる、基体の一例を示す。 本発明の実施態様の一つとして、図15で示す基体を用いた半導体装置の製造方法を示す図である。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 本発明の実施態様の一つとして、半導体装置の断面図を示す。 比較例として、ベベル構造なし半導体装置で、第1の電極の終端が半導体膜上に位置する半導体装置(a)と、本発明の実施態様で得られるベベル構造ありの半導体装置で、第1の電極の終端が絶縁体上に位置する半導体装置(b)~(d)の電界分布を線図で示す。 図21で示される、ベベル構造なしの半導体装置(a)とベベル構造ありの半導体装置(b)~(d)の、第1の電極下10nmでの電界強度分布を示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。
本発明の実施態様について図を用いて以下に説明するが、本発明はこれらに限定されるものではなく、例示される実施態様の要素やその他の要素の組み合わせを包含することができる。また、本発明の実施態様として、図17に半導体装置の断面図を示す。半導体装置100は、第1面64aと、前記第1面64aの反対側に位置する第2面64bと、前記第1面64aと前記第2面64bとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面64cと、前記傾斜面64cに隣接する位置にある第1領域64fと、前記第1領域64fよりも前記傾斜面64cから平面視で離れた位置にある第2領域64gとを含む半導体膜64を有している。前記第1領域64fが半導体膜64の側面に近い位置にあり、前記第2領域64gは半導体膜64の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第1領域64fが、横方向に成長した結晶を含んでおり、前記第1領域64fの転位密度が、前記第2領域64gの転位密度よりも低いことから半導体特性の向上につながる。半導体層64と、前記半導体層64の側面64cの少なくとも一部が接触している、前記半導体層64よりも絶縁性の高い層62とを有している。前記半導体層64よりも絶縁性の高い層62は非導電層であり、前記非導電層62の前記側面が第1の傾斜面62cを有し、前記半導体層64の前記側面が、前記第1の傾斜面62cと逆向きに傾斜する第2の傾斜面64cを有しており、前記非導電層62の第1の傾斜面62cと前記半導体層64の前記第2の傾斜面64cが係合している。本実施態様において、半導体層64の端部に正ベベル構造を有し、前記半導体層64第1面64aと前記半導体層64の傾斜面64cとのなす角度が90°未満となっている。また、本実施態様において、前記非導電層62の第1の傾斜面62cと、半導体層64の第2の傾斜面64cとが密着している。前記半導体層64の傾斜面64cは、前記半導体層の前記第1面64aから前記第2面64bに向かう方向に膜厚が増加する傾斜面となっている。なお、前記第1の半導体層64の第1面64aと前記傾斜面64cのなす傾斜角64eが、10°<傾斜角64e<90°の範囲にあるのが好ましく、傾斜角64eが70°以下であるのがより好ましく、20°以上70°以下であるのが最も好ましい。本実施態様における半導体装置100は整流接合界面90を有し、整流接合界面90において、前記半導体膜64と接合された第1の電極65(ここではショットキー電極)を有している。第1の電極65は、前記半導体層64の第1面64aおよび非導電層62の第1面62a上に配置されている。前記ショットキー電極65の端部65c(終端部ともいう)が、前記非導電層62上に位置している。
上記のような構造とすることで、正ベベル構造においてリーク電流を抑制し、ショットキー電極の終端部での電界集中を効果的に抑制することができる。また、本実施態様においては、半導体層64の第2面64bと、半導体層64よりも絶縁性の高い非導電層62の第2面62bとが面一である。また、前記半導体層64の第1面64aと、前記半導体層64よりも絶縁性の高い高抵抗層62の第1面62aとが面一となっており、平坦面にショットキー電極65を配置することができて、ショットキー電極の終端部での電界集中を抑制し、かつ半導体装置の薄型化につながる構造を有している。本実施態様において、前記半導体層64は、例えば、n-型半導体層であり、半導体装置100は、さらに、n-型半導体層64の第2面64bに接触して配置されたn+型半導体層61と、n+型半導体層61に接触して配置された第2の電極66(ここではオーミック電極)を有している。本発明の実施態様における半導体装置は、縦型のショットキーバリアダイオード(SBD)である。なお、「整流接合界面」とは、整流作用を有する接合界面であれば、特に限定されない。本発明の実施態様においては、前記整流接合が、ショットキー接合またはPN接合であるのが好ましい。
前記半導体層としては、例えば、炭化珪素(Silicon Carbide)や、窒化ガリウム(Gallium Nitride)、窒化インジウム(Gallium Indium)、窒化アルミニウム(Gallium Alminium)およびそれらの混晶を含めた窒化ガリウム窒化物半導体を主成分として含んでいてもよいし、結晶性金属酸化物を主成分として含んでいてもよい。本実施態様においては、前記半導体層が、ガリウムを少なくとも含むのが好ましい。また、本実施態様においては、前記半導体層が、結晶性金属酸化物を主成分として含むのが好ましく、結晶性酸化ガリウムまたは酸化ガリウムの混晶を含むのがより好ましい。なお、「主成分」とは、例えば前記半導体層がα-Gaを主成分として含む場合、前記半導体層中の金属元素中のガリウムの原子比が0.5以上の割合でα-Gaが含まれていればそれでよい。本発明においては、前記半導体層中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。
高抵抗層62は、前記半導体層64よりも電気抵抗率の高い層でれば、特に限定されない。本実施亭用においては、前記高抵抗層が、非導電層であるのが好ましい。前記非導電層は半絶縁体層や絶縁体層であるのが好ましく、本発明の実施態様においては、絶縁体層であるのがより好ましい。半絶縁体層としては、例えば、ポリシリコン(多結晶シリコン)、アモルファスシリコン、ダイヤモンドライクカーボン(DLC)およびドーピング処理していない結晶層や、マグネシウム(Mg)、ルテニウム(Ru)、鉄(Fe)、ベリリウム(Be)、セシウム(Cs)、ストロンチウム(Sr)、バリウム(Ba)等の半絶縁体ドーパントを含む結晶層が挙げられる。また、絶縁体層の材料としては、例えば、二酸化ケイ素(SiO)や窒化ケイ素(Si)、シリコン(Si)、ゲルマニウム(Ge)、チタン(Ti)、ジルコニウム(Zr)、Hf(ハフ二ウム)、Ta(タンタル)、スズ(Sn)等の酸化物、窒化物または炭化物等が挙げられる。上記したような好ましい絶縁体層と、後述するベベル構造とを組み合わせることにより、電界集中の抑制をより効果的に発現することができる。
さらに、本発明の別の実施態様として、図18に半導体装置の断面図を示す。本実施態様の半導体装置200はpn接合を有する。半導体装置200は、第1面64aと、前記第1面64aの反対側に位置する第2面64bと、前記第1面64aと前記第2面64bとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面64cと、前記傾斜面64cに隣接する位置にある第1領域64fと、前記第1領域64fよりも前記傾斜面64cから平面視で離れた位置にある第2領域64gとを含む第1の半導体膜64を有している。前記第1領域64fが第1の半導体膜64の側面に近い位置にあり、前記第2領域64gは半導体膜64(半導体層ともいう)の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第1領域64fの転位密度が、前記第2領域64gの転位密度よりも低いことから半導体特性の向上(特に、リーク電流の抑制)につながる。さらに、半導体装置200は、半導体層(第1の半導体層ともいう)64と、前記第1の半導体層64の側面64cの少なくとも一部が接触している、前記第1の半導体層64よりも絶縁性の高い高抵抗層62と、前記第1の半導体層64の第1面64a上に配置された第2の半導体層67と、を有し、前記第2の半導体層67の側面67cの少なくとも一部が、前記第1の半導体層64よりも絶縁性の高い層62と接触している。前記第2の半導体層67は、第1面67aと、前記第1面67aの反対側に位置する第2面67bと、前記第1面67aと前記第2面67bとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面67cと、前記傾斜面67cに隣接する位置にある第1領域67fと、前記第1領域67fよりも前記傾斜面67cから平面視で離れた位置にある第2領域67gとを含む半導体膜67を有している。前記第1領域67fが第2の半導体半層67の側面に近い位置にあり、前記第2領域67gは半導体膜67(半導体層ともいう)の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第1領域67fの転位密度が、前記第2領域67gの転位密度よりも低いことから半導体特性の向上につながる。ここで、前記第1の半導体層の不純物濃度は、前記第2の半導体層の不純物濃度よりも小さい。また、前記高抵抗層62は非導電層である。さらに、半導体装置200は、前記第2の半導体層67上および前記非導電層62上に配置された第1の電極65を有し、前記第1の電極65の端部65c(終端部ともいう)が前記非導電層62上に位置している。さらに、本実施態様における半導体装置200は整流接合界面90を有し、整流接合界面90において、前記第1の半導体層と64と前記第2の半導体層67とが接合されてpn接合となっている。さらに、本実施例において、半導体装置200は正ベベル構造を有しており、前記第1の半導体層の傾斜面64cおよび/または前記第2の半導体層の傾斜面67cと前記pn接合の整流接合界面とのなす角度が90°未満となっている。すなわち、前記第1の半導体層の傾斜面64cは、前記第1の半導体層の前記第1面64aから前記第2面64bに向かう方向に膜厚が増加する傾斜面となっている。詳細には、本実施態様における半導体装置200は、第1面64aと、前記第1面64aの反対側で、前記第1面64aよりも面積の小さい第2面64bと、前記第1面64aと前記第2面64bとの間に位置する端部に傾斜面64cを有する第1の半導体層(第1の半導体膜ともいう)64と、前記第1の半導体層64の前記第1面64a上に配置された、第1の半導体層64とは電気導電の異なる第2の半導体層67とを少なくとも有している。前記第2の半導体層(第2の半導体膜ともいう)67は、第1面67aと、前記第1の半導体層64の第1面64aに接触して配置される第2面67bと、前記第1面67aと前記第2面67bとの間に位置する傾斜面67cとを有している。なお、前記第1の半導体層64の第1面64aと前記傾斜面64cのなす傾斜角64eが、10°<傾斜角64e<90°の範囲にあるのが好ましく、傾斜角64eが70°以下であるのがより好ましく、20°以上70°以下であるのが最も好ましい。上記のような構造とすることで、正ベベル構造においてリーク電流を抑制し、第1の電極65の終端部65cでの電界集中を効果的に抑制することができる。前記第2の半導体層67の第1面67aと前記傾斜面67cのなす傾斜角67eは、前記第1の半導体膜64の第1面64aと前記傾斜面64cのなす傾斜角64eに等しい。第1の半導体膜64は、例えば、n型半導体膜で、第2の半導体膜67は、p+型半導体膜であってもよい。
また、本発明の別の実施態様として、図19に半導体装置の断面図を示す。本実施態様の半導体装置300は、第1面64aと、前記第1面64aの反対側に位置する第2面64bと、前記第1面64aと前記第2面64bとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面64cと、前記傾斜面64cに隣接する位置にある第1領域64fと、前記第1領域64fよりも前記傾斜面64cから平面視で離れた位置にある第2領域64gとを含む半導体膜64を有している。前記第1領域64fが半導体膜64の側面に近い位置にあり、前記第2領域64gは半導体膜64(半導体層ともいう)の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第1領域64fの転位密度が、前記第2領域64gの転位密度よりも低いことから半導体特性の向上(特に、リーク電流の抑制)につながる。さらに、本実施態様における半導体装置300は整流接合界面90を有し、整流接合界面90において、前記半導体膜64と接合された第1の電極65(ここではショットキー電極)を有している。前記半導体装置300は、さらに、前記半導体層64の側面の少なくとも一部が接触している、前記半導体層64よりも絶縁性の高い層63と、前記半導体層64上および前記半導体層64より絶縁性の高い層63上に配置されたショットキー電極65と、を有し、前記ショットキー電極65の端部65cが前記半導体層64より絶縁性の高い層63上に位置している。図17の半導体装置100と異なる点として、非導電層62上に、非導電層62とは異なる材料の保護膜63が配置されている。保護膜63も半導体層64よりも絶縁性が高く、好ましくは非導電層であって、例えば、非導電層62がシリコン(Si)を含む場合には、保護膜63はSiを含まない(シリコンフリー)材料の保護膜63であることが好ましい。前記保護膜63の材料としては、例えば、窒化ケイ素(Si)や、ゲルマニウム(Ge)、チタン(Ti)、ジルコニウム(Zr)、Hf(ハフ二ウム)、Ta(タンタル)、スズ(Sn)等の酸化物、窒化物または炭化物等が挙げられる。本発明の実施態様の一つとして、エピタキシャル成長させた半導体膜および/または2以上の半導体膜を含む積層構造体の端部に正ベベル構造を形成する際に、非導電層62をマスクとして利用できるが、汎用性の高いマスク材料にはSiが含まれることが多い。この場合、Siを含まない保護膜63をマスク上に配置することで、マスク材料のSiが半導体膜内に取り込まれるのを抑制し、正ベベル構造を有する半導体膜および/または2以上の半導体膜を含む積層構造体を得ることができる。詳細は後述するが、保護膜はマスクの傾斜面を形成した後にマスク上に配置される薄膜で、半導体膜および/または2以上の半導体膜を含む積層構造体は前記保護膜上に形成される。したがって、保護膜63は非導電層62の少なくとも傾斜面62cを被覆しているのが好ましく、非導電層62の前記第1の傾斜面62cが、保護膜63を介して、半導体層の端部の傾斜面および/または積層構造体の端部の傾斜面と密着しているのが好ましい。本実施態様においても、前記半導体層64の傾斜面64cは、第1面64aから第2面64bに向かって膜厚が増加する傾斜面を構成している。本発明の実施態様において、例えば、前記半導体層64は酸化ガリウムを含む。
さらに、本発明の別の実施態様として、図20に半導体装置の断面図を示す。本実施態様の半導体装置400は、第1面64aと、前記第1面64aの反対側に位置する第2面64bと、前記第1面64aと前記第2面64bとの間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面64cと、前記傾斜面64cに隣接する位置にある第1領域64fと、前記第1領域64fよりも前記傾斜面64cから平面視で離れた位置にある第2領域64gとを含む半導体膜64を有している。前記第1領域64fが半導体膜64の側面に近い位置にあり、前記第2領域64gは半導体膜64(半導体層ともいう)の中心部を含む位置にある。本実施態様において、電界の集中する傾向にある半導体膜の端部付近となる前記第1領域64fの転位密度が、前記第2領域64gの転位密度よりも低いことから半導体特性の向上につながる。さらに、本実施態様における半導体装置400は整流接合界面90を有し、整流接合界面90において、前記半導体膜64と接合された第1の電極65(ここではショットキー電極)を有している。半導体装置400は、さらに、前記半導体層64の側面の少なくとも一部64cが接触している、前記半導体層64よりも絶縁性の高い層62と、前記半導体層64上および前記半導体層64より絶縁性の高い層62上に配置された第1の電極(ここせはショットキー電極)65と、を有し、前記ショットキー電極65の端部65c(終端部ともいう)が前記半導体層64より絶縁性の高い層62上に位置している。本実施態様においては、前記半導体層64の第1面64aと非導電層62上の第1面62aとが面一になっており、平坦面にショットキー電極65を配置することができて、ショットキー電極の終端部での電界集中を抑制し、かつ半導体装置の薄型化につながる構造を有している。本発明の実施態様において、半導体層64をエピタキシャル成長させて、半導体層64上に傾斜面64eを有するマスクを配置し、半導体層64の端部の少なくとも一部に傾斜面64cを有する正ベベル構造の半導体層64を形成することができる。マスクは半導体装置の非導電層62として、ショットキー電極の終端部の配置に利用することができる。本実施態様において、非導電層62の少なくとも傾斜面62cと第2面62bとが半導体層64内に埋設される。すなわち、本実施態様においては、前記非導電層の第2面62bが、前記半導体層の第2面64bよりも前記ショットキー電極に近い位置にある。上記のような構造とすることで、耐圧性により優れた半導体装置が得られるだけでなく、ショットキー電極の終端部での電界集中を効果的に抑制することができる。
なお、本発明の製法の実施態様においては、半導体膜をエピタキシャル成長することが可能なものあれば、特に限定されず、例えば、スプレー法、ミストCVD法、HVPE法、MBE法、MOCVD法およびスパッタリング法から選択される少なくとも1つの方法により形成することができる。
一例として、図5で示すHVPE法を用いて半導体膜を形成する場合について説明する。例えば、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の、傾斜面を有するマスクが配置された基体上に供給して半導体膜を成膜することができる。また、前記半導体膜を成膜する際に、前記金属含有原料ガスと酸素含有原料ガスと反応性ガスとを、前記傾斜面を有するマスクが配置された基体上に供給し、前記成膜を行うことができる。HVPE装置50は、例えば、反応室51と、金属源57を加熱するヒータ52aおよび基体ホルダ56に固定されている基体を加熱するヒータ52bとを備えている。さらに、反応室51内に、酸素含有原料ガス供給管55bと、反応性ガス供給管54bと、基体を設置する基体ホルダ56とを備えていてもよい。そして、反応性ガス供給管54b内には、金属含有原料ガス供給管53bが備えられており、二重管構造を形成している。なお、酸素含有原料ガス供給管55bは、酸素含有原料ガス供給源55aと接続されており、酸素含有原料ガス供給源55aから酸素含有原料ガス供給管55bを介して、酸素含有原料ガスが基板ホルダ56に固定されている基板に供給可能なように、酸素含有原料ガスの流路を構成している。また、反応性ガス供給管54bは、反応性ガス供給源54aと接続されており、反応性ガス供給源54aから反応性ガス供給管54bを介して、反応性ガスが基板ホルダ56に固定されている基板に供給可能なように、反応性ガスの流路を構成している。金属含有原料ガス供給管53bは、ハロゲン含有原料ガス供給源53aと接続されており、ハロゲン含有原料ガスが金属源に供給されて金属含有原料ガスとなり金属含有原料ガスが基板ホルダ56に固定されている基板に供給される。反応室51には、使用済みのガスを排気するガス排出部59が設けられており、さらに、反応室51の内壁には、反応物が析出するのを防ぐ保護シート58が備え付けられている。
(金属源)
前記金属源は、金属を含んでおり、ガス化が可能なものであれば、特に限定されず、金属単体であってもよいし、金属化合物であってもよい。前記金属としては、例えば、ガリウム、アルミニウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属等が挙げられる。本発明においては、前記金属が、ガリウム、アルミニウムおよびインジウムから選ばれる1種または2種以上の金属であるのが好ましく、ガリウムであるのがより好ましく、前記金属源が、ガリウム単体であるのが最も好ましい。また、前記金属源は、気体であってもよいし、液体であってもよいし、固体であってもよいが、本発明においては、例えば、前記金属としてガリウムを用いる場合には、前記金属源が液体であるのが好ましい。
前記ガス化の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。本発明の実施態様においては、前記ガス化の手段が、前記金属源をハロゲン化することにより行われるのが好ましい。前記ハロゲン化に用いるハロゲン化剤は、前記金属源をハロゲン化できさえすれば、特に限定されず、公知のハロゲン化剤であってよい。前記ハロゲン化剤としては、例えば、ハロゲンまたはハロゲン化水素等が挙げられる。前記ハロゲンとしては、例えば、フッ素、塩素、臭素、またはヨウ素等が挙げられる。また、前記ハロゲン化水素としては、例えば、フッ化水素、塩化水素、臭化水素、ヨウ化水素等が挙げられる。本発明においては、前記ハロゲン化に、ハロゲン化水素を用いるのが好ましく、塩化水素を用いるのがより好ましい。本発明においては、前記ガス化を、前記金属源に、ハロゲン化剤として、ハロゲンまたはハロゲン化水素を供給して、前記金属源とハロゲンまたはハロゲン化水素とをハロゲン化金属の気化温度以上で反応させてハロゲン化金属とすることにより行うのが好ましい。前記ハロゲン化反応温度は、特に限定されないが、本発明においては、例えば、前記金属源がガリウムであり、前記ハロゲン化剤が、HClである場合には、900℃以下が好ましく、700℃以下がより好ましく、400℃~700℃であるのが最も好ましい。前記金属含有原料ガスは、前記金属源の金属を含むガスであれば、特に限定されない。前記金属含有原料ガスとしては、例えば、前記金属のハロゲン化物(フッ化物、塩化物、臭化物、ヨウ化物など)等が挙げられる。
本発明の実施態様においては、金属を含む金属源をガス化して金属含有原料ガスとした後、前記金属含有原料ガスと、前記酸素含有原料ガスとを、前記反応室内の基板上に供給する。また、本発明においては、反応性ガスを前記基板上に供給する。前記酸素含有原料ガスとしては、例えば、Oガス、COガス、NOガス、NOガス、NOガス、HOガスまたはOガス等が挙げられる。本発明においては、前記酸素含有原料ガスが、O、HOおよびNOからなる群から選ばれる1種または2種以上のガスであるのが好ましく、Oを含むのがより好ましい。なお、本発明の実施形態の一つとして、前記酸素含有原料ガスはCOを含んでいてもよい。前記反応性ガスは、通常、金属含有原料ガスおよび酸素含有原料ガスとは異なる反応性のガスであり、不活性ガスは含まれない。前記反応性ガスとしては、特に限定されないが、例えば、エッチングガス等が挙げられる。前記エッチングガスは、本発明の目的を阻害しない限り、特に限定されず、公知のエッチングガスであってよい。本発明においては、前記反応性ガスが、ハロゲンガス(例えば、フッ素ガス、塩素ガス、臭素ガスまたはヨウ素ガス等)、ハロゲン化水素ガス(例えば、フッ酸ガス、塩酸ガス、臭化水素ガス、ヨウ化水素ガス等)、水素ガスまたはこれら2種以上の混合ガス等であるのが好ましく、ハロゲン化水素ガスを含むのが好ましく、塩化水素を含むのが最も好ましい。なお、前記金属含有原料ガス、前記酸素含有原料ガスまたは前記反応性ガスは、キャリアガスを含んでいてもよい。前記キャリアガスとしては、例えば、窒素やアルゴン等の不活性ガス等が挙げられる。また、前記金属含有原料ガスの分圧は特に限定されないが、本発明においては、0.5Pa~1kPaであるのが好ましく、5Pa~0.5kPaであるのがより好ましい。前記酸素含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の0.5倍~100倍であるのが好ましく、1倍~20倍であるのがより好ましい。前記反応性ガスの分圧も、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の0.1倍~5倍であるのが好ましく、0.2倍~3倍であるのがより好ましい。
本発明の実施態様においては、さらに、ドーパント含有ガスを前記基板に供給するのも好ましい。前記ドーパント含有ガスは、ドーパントを含んでいれば、特に限定されない。前記ドーパントも、特に限定されないが、本発明においては、前記ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブおよびスズから選ばれる1種または2種以上の元素を含むのが好ましく、ゲルマニウム、ケイ素、またはスズを含むのがより好ましく、ゲルマニウムを含むのが最も好ましい。このようにドーパント含有ガスを用いることにより、得られる膜の導電率を容易に制御することができる。前記ドーパント含有ガスは、前記ドーパントを化合物(例えば、ハロゲン化物、酸化物等)の形態で有するのが好ましく、ハロゲン化物の形態で有するのがより好ましい。前記ドーパント含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の1×10-7倍~0.1倍であるのが好ましく、2.5×10-6倍~7.5×10-2倍であるのがより好ましい。なお、本発明においては、前記ドーパント含有ガスを、前記反応性ガスとともに前記基板上に供給するのが好ましい。
なお、後述するが、別の一例として、図9で示すようなミストCVD装置を用いて本発明の実施態様における半導体膜および/または基体の少なくとも一部を形成することができる。
(基体)
前記基体は、マスクおよび/または前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明の実施態様の一つにおいては、基板が好ましい。また、本発明の別の実施態様においては、基体が結晶層を含むのも好ましい。前記結晶層が半導体層であってもよい。例えば、図14に示すように、基体11が基板16と、前記基板16上に形成された結晶層(半導体層を含む)17を有していてもよい。基板の厚さは、本発明においては特に限定されない。また、基体として、後述するように、基板上にバッファ層等の他の層を積層してもよい。異なる電気導電を有する半導体層を含めて基体として用いてもよく、基体自体が半導体層であってもよい。例えば図15に示すように、基体11が基板16と、前記基板16上に配置された結晶層17(例えば、n+型半導体層のような半導体層であってもよい)と、前記結晶層17上に配置されたさらに別の結晶層18(例えば、n-型半導体層のような半導体層であってもよい)とを含んでいてもよい。この場合、図16に示すように、基体11の一部として半導体層18を形成した後に、基体11の第1面11aとなる前記半導体層18上に、マスク層を配置する。次に、エッチングにより、マスク層の一部を除去して、傾斜面12cを有する開口部12dを形成し、基体11の第1面11aとなる半導体層18を開口部12d内に露出させ、前記半導体層18と同じ半導体材料で半導体膜14を続けて成長させることもできる。このように、基体11の一部である前記半導体層18から同じ材料を用いて半導体膜14をエピタキシャル成長させることで、半導体膜内に少なくとも一部が埋設された傾斜面を有するマスクを配置し、かつ半導体膜の少なくとも一部に、前記マスク12(非導電層)の傾斜面と係合するベベル構造を有する半導体膜を含む半導体装置を容易に得ることが出来る。例えば、図20で示すように、非導電層62の少なくとも傾斜面62cと第2面62bが半導体層64内に埋設されて、前記非導電層62の傾斜面62cと係合する傾斜面64cを有する半導体層64を含む半導体装置400を得ることもできる。また、本実施態様のように、基体11の第1面11aに位置する層と、第1面11aの反対側の第2面11bに位置する層が互いに組成の異なる結晶層および/または半導体層であってもよい。本発明の実施態様の一つとして、前記マスク12の開口部12の側面の少なくとも一部に傾斜面が配置されるように開口部を形成してもよいし、別の実施態様として、マスク層の開口部の側面全体に環状の傾斜面が配置されるようにマスク層の開口部を形成してもよい。
(結晶基板)
前記基体が結晶基板を含む場合あるいは前記基体が結晶基板である場合、前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、SiC基板、GaN基板、コランダム構造を有する結晶物を主成分として含む基板、またはβ-ガリア構造を有する結晶物を主成分として含む基板、六方晶構造を有する基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を50%以上含むものをいい、好ましくは70%以上含むものであり、より好ましくは90%以上含むものである。
前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。前記β-ガリア構造を有する結晶物を主成分として含む基板としては、例えば、β-Ga基板、またはβ-GaとAlとを含む混晶体基板などが挙げられる。なお、β-GaとAlとを含む混晶体基板としては、例えば、Alが原子比で0%より多くかつ60%以下含まれる混晶体基板などが好適な例として挙げられる。また、前記六方晶構造を有する基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。その他の結晶基板の例示としては、例えば、Si基板などが挙げられる。
本発明の実施態様の一つとして、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、c面サファイア基板、m面サファイア基板、a面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは0°~15°である。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、50~2000μmであり、より好ましくは200~800μmである。
本発明の実施態様の一つとして、図1に、基体11の表面上に配置されたマスクの一態様の一部を模式的に示す。詳細には、図3の(a)で示すように、基体11の第1面11a上にマスク12としてマスク層を形成する。マスク材料としては半導体膜よりも電気絶縁性の高い材料で形成することができ、例えば、マスク材料が半絶縁体材料や絶縁体材料であるのが好ましい。半絶縁体材料としては、例えば、ポリシリコン(多結晶シリコン)、アモルファスシリコン、ダイヤモンドライクカーボン(DLC)およびドーピング処理していない結晶層や、マグネシウム(Mg)、ルテニウム(Ru)、鉄(Fe)、ベリリウム(Be)、セシウム(Cs)、ストロンチウム(Sr)、バリウム(Ba)等の半絶縁体ドーパントを含む結晶層が挙げられる。また、絶縁体材料としては、例えば、二酸化ケイ素(SiO)や窒化ケイ素(Si)、シリコン(Si)、ゲルマニウム(Ge)、チタン(Ti)、ジルコニウム(Zr)、Hf(ハフ二ウム)、Ta(タンタル)、スズ(Sn)等の酸化物、窒化物または炭化物等が挙げられる。なお、本発明の実施態様においては、マスク層が絶縁体からなるのがより好ましい。基体11は、第1面11aと第1面11aの反対側の第2面11bとを有している。基体11の第1面11a上にマスク層12(以下、マスクおよび/または第1のマスクともいう)を形成し、例えば、マスク層12の少なくとも一部にレジスト層を配置し、酸を用いてマスク層12をエッチングすることで、図3の(b)で示すように、マスク層の開口部12dの側面に環状の傾斜面12cを形成することができる。本発明の実施態様において、エッチングはドライエッチングでもウェットエッチングでもよいが、マスク層に傾斜面を形成するので、等方性エッチングであることが好ましい。
図3(b)は、例えば、図1のIIIb-IIIb部分の断面を示す。前記マスク12の前記開口部12dが前記マスク12の第1面12aから反対側の第2面12bまで貫通しており、前記マスク12の前記第1面12aよりも前記マスク12の前記第2面12bが前記基体11の前記第1面11aに近い位置にある。半導体膜の研削などの加工に比べて、マスク層の厚膜形成および加工は短時間で容易に行うことができ、マスクに平滑な傾斜面を得ることも容易である。本発明の実施態様における傾斜面を有するマスクは、半導体膜および/または積層構造体の端部にベベル構造を形成することを目的の1つとして用いられるので、半導体膜の厚みと同じ厚みか、それ以上の厚みを有する。したがって、前記傾斜面が形成されるマスクの厚みは少なくとも1μm以上が好ましく、1μm以上100μm以下であるのが好ましい。さらに別の実施態様として、基体11の第1面11a上に、マスク12として、マスク層を形成し、前記傾斜面12cを有する開口部12dを形成した後、さらに図3(c)で示すように、マスク12を第1のマスクとして、第1のマスクの高さの半分以下の高さで、開口部の大きさよりも表面積の小さい凸状の第2のマスク12’を前記開口部12d内の基体11の第1面11a上に配置することもできる。このようにして、基体11の第1面11aから第2のマスク12’上に横方向成長を含めて半導体膜14をエピタキシャル成長させて、さらに、第1のマスク12の傾斜面12c上に横方向成長を含めて半導体膜14をエピタキシャル成長させることにより、端部に傾斜面を有し、かつ転位のより少ない半導体膜14を得ることもできる。前記傾斜面は、半導体膜の周端部に環状に形成することができるので、ベベル構造を有する半導体装置を容易に製造することができる。なお、本発明の実施態様においては、開口部12dの形状は、平面視で角部のない形状が好ましい。図2に示すように、開口部12dの形状が、平面視で角丸正方形としてもよい。なお、本実施態様においては、前記マスク12の開口部12dが平面視で円形であり、前記開口部12d内の前記マスク12の側面が、平面視で、基体11の第1面11aに向かって、前記開口部12dの中心に近づく方向に傾斜する傾斜面12cとなっている。前記開口部12dの断面図においては、前記マスク12の傾斜面12cは、前記マスクの前記第1面から前記マスクの前記第2面に向かって厚みが減少するテーパ形状を有している。前記マスク12の前記第1面12aと前記第2面12bは平行であって、前記マスク12の前記第2面12bは、前記マスク12の第1面12aよりも面積が大きい。前記傾斜面12cを有するマスク12が配置された基体11上に、半導体膜14を成長させることで、周端部に環状の傾斜面を有する半導体膜14を、例えば、平面視で円形状に形成することができる。本発明の実施態様における製造方法によれば、例えば、図17で示すような半導体装置100を容易に得ることができる。半導体装置100は、平坦な第1面64aと、前記第1面64aの反対側で、前記第1面64aよりも面積の小さい第2面64bと、前記第1面64aと前記第2面64bとの間に位置する端部に傾斜面64cを有する半導体膜64を有している。前記半導体膜64の第1面64a側に、第1の電極65としてショットキー電極を配置し、第2面64b側に第2の電極としてオーミック電極66を配置することもできる。また、本発明の実施態様における半導体装置の製造方法において、前記結晶層61上にマスクを配置して、端部に傾斜面を有する半導体層(例えば、n+型半導体層)をエピタキシャル成長させることもできる。前記n+半導体層上に、前記n+型半導体層の傾斜面に連続する傾斜面を有する半導体膜64(例えば、n-型半導体層)をエピタキシャル成長させれば、積層構造体の端部に正ベベル構造を有する半導体装置であるショットキーバリアダイオード(SBD)を容易に得ることができる。また、本発明の実施態様における製造方法によれば、例えば、図18で示すような半導体装置200を容易に得ることができる。半導体装置200は、第1面64aと、前記第1面64aの反対側で、前記第1面64aよりも面積の小さい第2面64bと、前記第1面64aと前記第2面64bとの間に位置する端部に傾斜面64cを有する第1の半導体膜64と、前記第1の半導体膜64の前記第1面64a上に配置された、第1の半導体膜64とは電気導電の異なる第2の半導体膜67とを少なくとも有している。前記第2の半導体膜67は、第1面67aと、前記第1の半導体膜64の第1面64aに接触して配置される第2面67bと、前記第1面67aと前記第2面67bとの間に位置する傾斜面67cとを有している。なお、前記第1の半導体膜64の第1面64aと前記傾斜面64cのなす傾斜角64eが、10°<傾斜角64e<90°の範囲にあるのが好ましく、傾斜角64eが70°以下であるのがより好ましく、20°以上70°以下であるのが最も好ましい。前記第2の半導体膜67の第1面67aと前記傾斜面67cのなす傾斜角67eは、前記第1の半導体膜64の第1面64aと前記傾斜面64cのなす傾斜角64eと角度が等しい。前記第1の半導体膜64の傾斜面64cから前記第2の半導体膜67の傾斜面67cへと連続する傾斜面が形成され、複数の半導体層の端部(周端面を含む)に正ベベル構造を有する半導体装置が得られる。なお、ここで「正ベベル構造」を有する半導体装置とは、半導体膜および/または2以上の半導体膜を含む積層構造体の端部での断面積が、空乏層が広がる側に向かって小さくなっていく構造をいう。また、整流接合界面と低不純物濃度層の端面とのなす角が鋭角となる構造を言う。例えば、半導体装置が、図17のような縦型のSBDの場合には、前記整流接合界面は、ショットキー電極とn-半導体層との接合(ショットキー接合)界面となり、低不純物層の端面がn-半導体層の端面となる。この場合、ショットキー電極側からオーミック電極側に向かう方向に、前記ショットキー電極に平行な半導体膜の断面積が小さくなっていく構造を含む。半導体膜および/または2以上の半導体膜の積層構造体が逆円垂台のような形状となる場合も含む。また、図18のようなpn接合を含む半導体装置が「正ベベル構造」を有する場合には、前記整流接合界面はpn接合界面となり、pn接合界面と低不純物層の端面との角度が90°未満のものをいい、本発明の実施態様においては、pn接合界面と低不純物層の端面との角度が20°以上70°以下の範囲にあるのが好ましい。本発明の実施態様の一つとして、半導体装置が、高不純物層となるp型半導体層と、p型半導体層上に積層された低不純物層となるn型半導体層を含んでいてもよい。また、本発明の別の実施態様として、半導体装置が、高不純物層となるn型半導体層と、n型半導体層上に積層された低不純物層となるp型半導体層を含んでいてもよい。
また、前記マスク12は、図17で示す半導体装置100の絶縁体層62として用いることもできる。なお、適宜マスク12の厚みを設定することが可能であり、半導体膜(層)内に少なくとも一部を埋設するように絶縁体層として配置することができることから、マスク12を半導体装置のフィールド絶縁膜として用いることもできる。また、別の実施態様として、マスク12の厚みを半導体膜と同じか、半導体膜の厚みよりも大きくすることで、半導体膜の端部の少なくとも一部に傾斜面を形成することができる。2以上の半導体膜の積層構造体の端部の少なくとも一部に傾斜面を形成する場合には、マスク12の厚みは、積層構造体と同じか、積層構造体の厚みよりも大きくすることで、前記積層構造体の端部の少なくとも一部に傾斜面を形成することができる。本発明の実施態様によれば、ベベル構造を容易に形成できるだけでなく、フィールド絶縁膜の形成も容易に行うことができる。なお、前記傾斜面64cは、前記第1面64aと前記第2面64bとの間に位置する端部の少なくとも一部に設けられていてもよいが、本実施態様においては、端部全体、すなわち半導体膜64の周端部全体に傾斜面64cがあるのが好ましい。前記半導体膜64の第1面64a側にショットキー電極を配置すれば、前記第1面64aと前記傾斜面64cのなす傾斜角が90°未満の正ベベル構造を有するショットキーバリアダイオードを得ることができる。また、本実施態様においては、前記半導体膜64の第1面64aと、前記傾斜面64cのなす傾斜角64eが、10°<傾斜角64e<90°の範囲にあるのが好ましく、傾斜角64eが70°以下であるのがより好ましく、20°以上70°以下であるのが最も好ましい。
図4は、図3で示されるマスクの開口部の断面を模式的に示す図である。基体11の第1面11a上に配置されたマスク12の開口部12dにおいて、基体11の第1面11aに接しているマスク12の第2面12bと傾斜面12cとのなす角12e(マスクの傾斜角)を10°<傾斜12e<90°の範囲とする。また、本実施態様においては、前記マスク12の第2面12bと、前記傾斜面12cのなす傾斜角12eが、10°<傾斜角64e<90°の範囲にあるのが好ましく、傾斜角12eが70°以下であるのがより好ましく、20°以上70°以下であるのが最も好ましい。図6で示すように、傾斜面12cを有するマスク12が配置された基体11上に、半導体膜14を成長させることにより、第1面14aと、第1面14aよりも面積の小さい第2面14bと、第1面14aと第2面14bとの間に傾斜面14cを有する半導体膜14を形成することができ、半導体膜14の第1面14aと第2面14bとは互いに平行な平行面とすることができる。本発明の実施態様においては、マスクは半導体膜14よりも電気絶縁性の高い材料で形成することができる。例えば、マスク材料として、二酸化ケイ素(SiO)や窒化ケイ素(Si)などの絶縁体を用いることができる。また、図4に示すように、マスク12の第1面12aおよび傾斜面12c上に保護膜13を配置してもよい。保護膜13を配置することで、マスク材料に含まれるシリコン等の不純物拡散防止が期待できる。
なお、前記半導体膜14は、図6で示すように、半導体膜14の第1面14aが、マスク12の第1面12aよりも低い位置に形成することができる。
前記半導体膜が第1面14aと、前記第1面14aの反対側の第2面14bと、前記第1面14aと前記第2面14bとの間に位置する傾斜面14cとを有し、前記マスク12が第1面12aと、前記第1面12aの反対側の第2面12bと、前記第1面12aと第2面12bとの間に位置する傾斜面12cを含む側面と、を有しており、さらに、前記半導体膜14の第1面14aを、前記マスク12の第1面12aよりも低い位置に形成することができる。なお、図7で示すように、前記半導体膜14をn-型半導体としてエピタキシャル成長した後に、前記半導体膜14の第1面14a上に、p型半導体膜9をエピタキシャル成長させることもできる。前記p型半導体膜9の第1面9aと、前記マスク12の第1面12aを同じ高さになるように、前記p型半導体膜9を形成することもできる。このように、本発明の実施態様における製造方法によれば、図18で示すように、導電型の異なる半導体層の積層構造体の周端部において、ベベル構造を有する半導体装置を容易に形成することができる。また、本発明の実施態様によれば、通常、電界が集中する傾向にある半導体膜の端部にベベル構造を得ることができ、さらに半導体膜の中心部よりもベベル構造のある端部付近において、横方向成長でより転位の少ない半導体結晶が得られることから、半導体特性の向上につながる。なお、後述するが、基体11を準備する際に、基板1上に凸凹を設けてバッファ層などの結晶層を形成することで、横方向成長した結晶を含む基体を用いて半導体膜を形成することもできる。半導体膜の形成に2回以上の横方向成長を含む結晶形成の工程を組み込むことで、半導体膜の中心部においても、ベベル構造のある端部付近と同等に転位の少ない半導体膜を形成することができ、より絶縁破壊強度の高い半導体装置を得ることができる。
また、本発明の別の実施態様として、前記半導体膜14は、図11で示すように、半導体膜14の第1面14aとマスク12の第1面12aが同じ高さ位置になるように形成することもできる。前記半導体膜14が第1面14aと、前記第1面14aの反対側の第2面14bと、前記第1面14aと第2面14bとの間に位置する端部とを有し、前記マスク12が第1面12aと、前記第1面12aの反対側の第2面12bと、前記第1面12aと第2面12bとの間に位置する前記傾斜面12cを含む側面と、を有している。本実施態様において、前記半導体膜14の前記傾斜面14aと逆向きの前記マスク12の傾斜面12cが係合しており、前記半導体膜14の第1面14aと前記絶縁体のマスク12の第1面12aとが面一になっている。前記半導体膜14をエピタキシャル成長させた後に、例えばCMP(化学的機械研磨)等により、前記半導体膜14の第1面14aおよび/または前記マスク14の前記第1面14aを研磨して面一にしてもよい。
本実施態態様においては、前記半導体膜14aと前記マスク12の傾斜面が密着している。この場合、図11で示すように、前記半導体膜14の第1面14aの少なくとも一部と前記マスク12の第1面12aの少なくとも一部を覆って電極15を形成するが、前記半導体膜14の第1面14aと前記マスク12の第1面12aからなる平坦面上に電極15を形成することができ、電極の形成が容易になるだけでなく、半導体膜の端部にベベル構造を有しながら、半導体装置の平坦化、薄型化が可能となる。なお、電極の端部15cを、半導体膜よりも電気絶縁性の高いマスク12上に位置するように形成することで、電極端部の電界集中を避けることができる。
さらに、図12で示すように、半導体膜14の第1面14aをマスク12の第1面12aよりも高い位置になるように形成することもできる。前記半導体膜14が第1面14aと、前記第1面14aの反対側の第2面14bと、前記第1面14aと前記第2面14bとの間に位置する端部に傾斜面14cとを有し、前記マスク12が第1面12aと、前記第1面12aの反対側で、前記基体11の第1面11aと接触する第2面12bと、前記第1面12aと前記第2面12bとの間に位置する前記傾斜面12cを含む側面と、を有しており、さらに、前記半導体膜14の前記第1面14aが前記マスク12の前記第1面12aよりも低い位置になるように形成されている。本実施態様において、前記半導体膜14の環状の前記傾斜面14aと逆向きの前記マスク12の環状の傾斜面12cが係合している。本実施態態様においては、前記半導体膜14aと前記マスク12の傾斜面が密着している。さらに、図12で示すように、前記半導体膜14の第1面14aの少なくとも一部と前記マスク12の第1面12aの少なくとも一部を覆って電極15を形成するが、前記電極15の端部15cを、前記半導体膜14よりも電気絶縁性の高いマスク12上に位置するように形成することで、電極端部の電界集中を避けることができる。本実施態様においては、図12で示すように、前記電極15は、半導体膜14の第1面14aから端部の傾斜面14cを越えて形成されており、前記電極15の端部15cは、マスク12の第1面12a上に位置している。
さらに、図13で示すように、半導体膜14の第1面14aをマスク12の第1面12aよりも低い位置になるように形成することもできる。前記半導体膜14が第1面14aと、前記第1面14aの反対側の第2面14bと、前記第1面14aと前記第2面14bとの間に位置する端部に傾斜面14cとを有し、前記マスク12が第1面12aと、前記第1面12aの反対側で、前記基体11の第1面11aと接触する第2面12bと、前記第1面12aと前記第2面12bとの間に位置する前記傾斜面12cを含む側面と、を有しており、さらに、前記半導体膜14の前記第1面14aを、前記マスク12の前記第1面12aよりも高い位置になるように形成されている。本実施態様において、前記半導体膜14の環状の前記傾斜面14aと逆向きの前記マスク12の環状の傾斜面12cが係合しており、前記半導体膜14aの前記傾斜面14aと前記マスク12の傾斜面12cが、前記マスク12上に配置された保護膜13を介して密着している。さらに、図13で示すように、前記半導体膜14の第1面14aの少なくとも一部と前記マスク12の第1面12aの少なくとも一部を覆って電極15を形成するが、前記電極15の端部15cを、前記半導体膜14よりも電気絶縁性の高いマスク12上に位置するように形成することで、電極端部の電界集中を避けることができる。
図17の半導体装置200において、半導体膜(n-型半導体層)64として、Gaを用いて、第2の半導体層(n+型半導体層)67として、Gaを用いて、高抵抗層(絶縁体層)62として、SiOを用いて、傾斜角64eを29°とした場合の100Vにおける電界分布のシミュレーション結果の線図を図21に示す。なお、比較例として、ベベル構造なし半導体装置で、第1の電極の終端が半導体膜上に位置する半導体装置(a)と、本発明の実施態様で得られるベベル構造ありの半導体装置で、第1の電極65の終端が絶縁体62上に位置する半導体装置(b)~(d)の電界分布のシミュレーション結果の線図を図21に示す。半導体装置(b)は、本発明の実施態様の一つとして図11で示すような製造工程で作製されたベベル構造ありの半導体装置で、半導体膜64の端部にベベル構造を有している。半導体装置(b)の半導体膜84の第1面および絶縁体62の第1面は面一となっており、面一な半導体膜64の第1面と絶縁体62の第1面上に配置された第1の電極65の終端が絶縁体62上に位置している。また、第1の電極65の反対側に、第2の電極(図示しない)が配置されている。半導体装置(c)は、半導体膜の端部にベベル構造を有しており、半導体装置(c)の半導体膜64の第1面は、絶縁体62の第1面よりも高い位置にあり、第1の電極65が、半導体膜64の第1面から端部の傾斜面を越えて形成されており、第1の電極65の端部は、絶縁体62の第1面上に位置している。半導体装置(d)は、本発明の実施態様の一つとして図13に示すような製造工程で作製されたベベル構造ありの半導体装置で、半導体膜の端部にベベル構造を有している。半導体装置(d)の半導体膜64の第1面は、絶縁体62の第1面よりも低い位置にあり、第1の電極65が、半導体膜64の第1面から端部の傾斜面を越えて形成されており、第1の電極65の端部は、絶縁体62の第1面上に位置している。ベベル構造なしの半導体装置(a)では、半導体膜64上に位置する電極65の端部で、電界が集中しているが、ベベル構造ありの半導体装置(b)~(d)では、電界の集中はみられなかった。図22は、図21で示される、ベベル構造なしの半導体装置(a)とベベル構造ありの半導体装置(b)~(d)の、100Vでの第1の電極下10nmにおける電界分布のシミュレーション結果を示し、本発明の実施態様で得られる半導体装置が半導体の表面近傍、すなわち、整流接合界面近傍で絶縁破壊が生じにくい構造となることが分かった。また、図18で示されるような半導体装置においても、半導体のpn接合の端部表面をベベル構造とすることで、同様に半導体のpn接合の端部付近、すなわち、整流接合界面近傍で絶縁破壊が生じにくい構造が得られることが分かった。
本発明の実施態様においては、前記基体の少なくとも一部として、基板上に応力緩和層等を含むバッファ層を設けてもよく、バッファ層を設ける場合には、バッファ層上でも前記凹凸部を形成してもよい。また、本発明の実施態様においては、前記基板が、表面の一部または全部に、バッファ層を有しているのが好ましい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、スプレー法、ミストCVD法、HVPE法、MBE法、MOCVD法、スパッタリング法等が挙げられる。本発明においては、前記バッファ層が、ミストCVD法により形成されているのが、前記バッファ層上に形成される前記結晶膜の膜質をより優れたものとでき、特に、チルト等の結晶欠陥を抑制できるため、好ましい。以下、前記バッファ層をミストCVD法により形成する好適な態様を、より詳細に説明する。
前記バッファ層は、好適には、例えば、原料溶液を霧化して霧化液滴を得ること(霧化工程)、得られた霧化液滴をキャリアガスを用いて前記基板まで搬送すること(搬送工程)、前記基板および/または基体の表面の一部または全部で、前記ミストまたは前記液滴を熱反応させる(バッファ層形成工程)ことにより形成することができる。
(霧化工程)
霧化工程は、前記原料溶液を霧化して霧化液滴を得る。前記原料溶液の霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化方法が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1~10μmである。
(原料溶液)
前記原料溶液は、ミストCVDにより、前記バッファ層、結晶層、および/または半導体層が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、霧化用金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記霧化用金属は、特に限定されず、このような霧化用金属としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属等が挙げられる。本発明においては、前記霧化用金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の霧化用金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%~50モル%であり、より好ましくは0.01モル%~50モル%である。
また、原料溶液には、ドーパントが含まれているのも好ましい。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、バッファ層、結晶層、および/または半導体層の導電性を容易に制御することができる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約1×1016/cm~1×1022/cmであってもよいし、また、ドーパントの濃度を例えば約1×1017/cm以下の低濃度にしてもよいし、ドーパントを約1×1020/cm以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が1×1020/cm以下であるのが好ましく、5×1019/cm以下であるのがより好ましい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
(搬送工程)
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
(バッファ層、結晶層および/または半導体層の形成工程)
バッファ層、結晶層および/または半導体層(以下、結晶層ともいう)の形成工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基板上に、前記結晶層を形成する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、結晶層の厚みは、形成時間を調整することにより、設定することができる。
上記のようにして、前記基板上の表面の一部または全部に、結晶層をバッファ層として形成して基体とし、前記基体の該結晶層上に上記したマスクを配置し、半導体膜をエピタキシャル成長させることができる。前記基体を準備する際に、基板上に凹凸部を設けて結晶層を形成することから、横方向成長を含む結晶層を得ることができ、前記結晶膜を成膜することにより、前記バッファ層としての結晶層におけるチルト等の欠陥をより低減することができ、膜質をより優れたものとすることができる。また、上記のように、前記結晶層を半導体装置の半導体層として用いることも可能であり、前記半導体層上にベベル構造を有する半導体膜を形成することで、前記半導体膜の膜質をさらに優れたものとすることができる。
また、前記結晶層は、特に限定されないが、本発明の実施態様の一つにおいては、金属酸化物を主成分として含んでいるのが好ましい。前記金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有するのが好ましく、少なくともインジウムまたは/およびガリウムを含んでいるのがより好ましく、少なくともガリウムを含んでいるのが最も好ましい。本発明の成膜方法の実施形態の一つとして、バッファ層が金属酸化物を主成分として含み、バッファ層が含む金属酸化物がガリウムと、ガリウムよりも少ない量のアルミニウムを含んでいてもよい。また、本発明の成膜方法の実施形態の一つとして、バッファ層が超格子構造を含んでいてもよい。なお、本発明において、「主成分」とは、前記金属酸化物が、原子比で、前記バッファ層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。前記結晶性酸化物半導体の結晶構造は、特に限定されないが、本発明の実施態様の一つとして、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましい。また、前記結晶膜と前記バッファ層とは、本発明の目的を阻害しない限り、それぞれ互いに主成分が同一であってもよいし、異なっていてもよいが、本発明の実施態様においては、同一であるのが好ましい。
本発明においては、前記バッファ層が設けられていてもよい前記基板上に金属含有原料ガス、酸素含有原料ガス、反応性ガスおよび所望によりドーパント含有ガスを供給し、反応性ガスの流通下で成膜する。本発明においては、前記成膜が、加熱されている基板上で行われるのが好ましい。前記成膜温度は、本発明の目的を阻害しない限り、特に限定されないが、900℃以下が好ましく、700℃以下がより好ましく、400℃~700℃であるのが最も好ましい。また、前記成膜は、本発明の目的を阻害しない限り、真空下、非真空下、還元ガス雰囲気下、不活性ガス雰囲気下および酸化ガス雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。
なお、本発明の実施態様における半導体膜は、スプレー法、ミストCVD法、HVPE法、MBE法、MOCVD法およびスパッタリング法から選択される少なくとも1つの方法により形成される。半導体としては、例えば、炭化珪素(Silicon Carbide)や、窒化ガリウム(Gallium Nitride)、窒化インジウム(Gallium Indium)、窒化アルミニウム(Gallium Alminium)およびそれらの混晶を含めた窒化ガリウム窒化物半導体を主成分として含んでいてもよいし、結晶性金属酸化物を主成分として含んでいてもよい。前記結晶性金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記結晶性金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有するのが好ましく、少なくともインジウムまたは/およびガリウムを含んでいるのがより好ましく、ガリウムまたはその混晶であるのが最も好ましい。なお、本発明の実施態様の一つとして、半導体膜が主成分として結晶性金属酸化物を含む場合、「主成分」とは、前記結晶性金属酸化物が、原子比で、前記結晶膜の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。前記結晶性金属酸化物の結晶構造は、特に限定されないが、本発明の実施態様の一つとして、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましく、前記半導体膜が、コランダム構造を有する結晶成長膜であるのが最も好ましい。本発明の実施態様の一つとして、得ようとする半導体膜が前記結晶性金属酸化物を主成分として含む場合、前記基体の少なくとも一部として、コランダム構造を含む基板を用いて、前記バッファ層、結晶層、および/または半導体層の成膜を行うことにより、コランダム構造を有する結晶成長膜を得ることができる。前記結晶性金属酸化物は、単結晶であってもよいし、多結晶であってもよいが、本発明の実施態様においては、単結晶であるのが好ましい。また、前記半導体膜の膜厚は、特に限定されないが、3μm以上であるのが好ましく、10μm以上であるのがより好ましく、20μm以上であるのが最も好ましい。
本発明の製造方法によって得られた半導体膜は、特に、半導体装置に好適に用いることができ、とりわけ、パワーデバイスに有用である。前記結晶膜を用いて形成される半導体装置としては、MISやHEMT等のトランジスタやTFT、半導体‐金属接合を利用したショットキーバリアダイオード、他のP層と組み合わせたPN又はPINダイオード、受発光素子が挙げられる。本発明の実施態様においては、前記マスクが形成された基体上に半導体膜をエピタキシャル成長させることで、そのまま半導体装置等に用いることができるという利点がある。また、前記基体等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の方法を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図23に電源システムの例を示す。図23は、複数の前記電源装置171、172と制御回路173を用いて電源システム170を構成している。前記電源システム170は、図24に示すように、電子回路181と組み合わせてシステム装置182に用いることができる。なお、電源装置の電源回路図の一例を図25に示す。図25は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ19(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランス193で絶縁及び変圧を実施し、整流MOSFETで整流後、DCL195(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器197で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路196でインバータ192及び整流MOSFET194を制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
(実施例)
1.基体の準備(バッファ層の形成)
1-1.ミストCVD装置
図9を用いて、本実施例で用いたミストCVD装置19を説明する。ミストCVD装置19は、キャリアガスを供給するキャリアガス供給源22aと、キャリアガス供給源22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)源22bと、キャリアガス(希釈)源22bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、成膜室30と、ミスト発生源24から成膜室30までをつなぐ石英製の供給管27と、成膜室30内に設置されたホットプレート28と、排気口29とを備えている。ホットプレート28上には、成膜する対象物(被成膜対象物)20が設置される。
1-2.原料溶液の作製(バッファ層の形成)
ガリウムアセチルアセトナートを超純水に混合し、ガリウムアセチルアセトナート0.05モル/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比で5%含有させ、これを原料溶液とした。
1-3.成膜準備(バッファ層の形成)
上記1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、被成膜対象物20としてサファイア基板をホットプレート28上に設置させ、ホットプレート28を作動させて被成膜対象物の温度を550℃にまで昇温させた。次に、流量調節弁23aおよび23bを開いてキャリアガス源22aおよびキャリアガス(希釈)源22bからキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を0.8L/min、キャリアガス(希釈)の流量を0.2L/minにそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
1-4.成膜(バッファ層の形成)
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室30内に導入され、550℃にて、成膜室30内で反応して、基板20上にバッファ層(コランダム構造を有するGaバッファ層)を形成して基体とした。なお、成膜時間は10分で膜厚は0.1μmであった。
2.マスクの形成
2-1.マスク層の形成
上記1-4.で得られたバッファ層上に、プラズマ強化CVD法により、液体オルトケイ酸テトラエチルを用いて酸化ケイ素(SiO)のマスク層を形成した。マスク層の膜厚は1.3μmであった。
2-2.フォトレジスト層の形成
上記2-1.で得られたマスク層の少なくとも一部に、フォトリソグラフィーにより、フォトレジスト層を形成した。
2-3.傾斜面を有するマスクの形成
上記2-2.で得られたフォトレジスト層を有するSiOマスク層に、室温でバッファードフッ酸(BHF)を用いて開口部を形成した。等方性ウェットエッチングのアンダーカットにより、端部に傾斜面を有するマスク層の開口部が形成された。基体と接するマスク層の面と傾斜面とのなす角(傾斜角)を29°に形成して、傾斜面を有するマスクが配置された基体を得た。
3.半導体膜の形成
3-1.成膜装置
本発明の実施態様における成膜装置として、エピタキシャル成長させることが可能な装置を用いることができるが、そのような装置の一例として、図9で示されるミストCVD装置を用いた。
3-2.原料溶液の作製(半導体膜の形成)
臭化ガリウムを超純水に混合し、ガリウム0.05mol/Lとなるように水溶液を調整し、この際、さらに臭化水素酸を体積比で20%となるように含有させ、これを原料溶液とした。
3-3.成膜準備(半導体膜の形成)
上記3-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、2-3.で得た傾斜面を有するマスクが配置された基体を被成膜対象物20として、ホットプレート28上に設置して、基体の温度を630℃にまで昇温させた。次に、流量調節弁23aおよび23bを開いてキャリアガス源22aおよびキャリアガス(希釈)源22bからキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を0.8L/min、キャリアガス(希釈)の流量を0.2L/minにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
3-4.成膜(半導体膜の形成)
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室30内に導入され、630℃にて、成膜室30内で反応して、前記2-3で得られた、傾斜面を有するマスクが配置された基体20上に半導体膜を形成した。なお、成膜時間は3.5時間であった。
3-5.評価
上記3-4.にて得られた半導体膜は、クラックや異常成長もなく、きれいな膜であった。得られた膜につき、薄膜用XRD回折装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことによって、膜の同定を行った。測定は、CuKα線を用いて行った。その結果、得られた膜は、α―Gaであった。また、図10に示すとおり、α―Gaの半導体膜の端部に傾斜面が形成されている。なお、SiOおよび半導体膜上のPt皮膜は、観察を容易にする目的で設けたものである。このSiOおよび半導体膜上に、P型半導体層またはショットキー電極を形成することで、本発明の実施態様における整流接合を有する半導体装置を得ることができる。また、半導体膜の端部付近となる領域が横方向に成長した結晶を含んでおり、正ベベル構造を形成した端部付近において転位のより少ない半導体膜が得られることが分かった。
本発明の製造方法は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、整流接合(pn接合またはショットキー接合)を有する半導体装置、電源などに用いられるパワー半導体を含む半導体装置の製造等に有用である。
a 周期
1 基板
1a 基板の表面
2a 凸部
2b 凹部
9 p型半導体膜
9a p型半導体膜の第1面
9b p型半導体膜の第2面
11 基体
11a 基体の第1面
11b 基体の第2面
12 マスク
12a マスクの第1面
12b マスクの第2面
12c マスクの傾斜面
12d マスクの開口部
12e マスクの傾斜角
12’ 第2のマスク
13 保護膜
14 半導体膜
14a 半導体膜の第1面
14b 半導体膜の第2面
14c 半導体膜の傾斜面
15 電極
15c 電極15の端部
16 基板
17 結晶層
18 結晶層
19 ミストCVD装置
20 被成膜対象物
21 試料台
22a キャリアガス源
22b キャリアガス(希釈)源
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ホットプレート
30 成膜室
50 ハライド気相成長(HVPE)装置
51 反応室
52a ヒータ
52b ヒータ
53a 金属含有原料ガス供給源
53b 金属含有原料ガス供給管
54a 反応性ガス供給源
54b 反応性ガス供給管
55a 酸素含有原料ガス供給源
55b 酸素含有原料ガス供給管
56 基板ホルダ
57 金属源
58 保護シート
59 ガス排出部
61 結晶層
62 高抵抗層
62a 高抵抗層62の第1面
62b 高抵抗層62の第2面
62c 高抵抗層62の傾斜面
63 保護膜
64 半導体膜
64a 半導体膜の第1面
64b 半導体膜の第2面
64c 半導体膜の傾斜面
64e 半導体膜の第1面64aと傾斜面64cのなす傾斜角
64f 半導体膜の第1領域
64g 半導体膜の第2領域
65 第1の電極
65c 第1の電極の端部
66 第2の電極
67 第2の半導体層
67a 第2の半導体層の第1面
67b 第2の半導体層の第2面
67c 第2の半導体層の傾斜面
67e 第2の半導体層67の第1面67aと前記傾斜面67cのなす傾斜角
67f 第2の半導体層の第1領域
67g 第2の半導体層の第2領域
90 整流接合界面
100 半導体装置
100 半導体装置
170 電源システム
171 電源装置
172 電源装置
173 制御回路
180 システム装置
181 電子回路
182 電源システム
192 インバータ
193 トランス
194 MOSFET
195 DCL
196 PWM制御回路
197 電圧比較器
200 半導体装置
300 半導体装置
400 半導体装置

Claims (15)

  1. 第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面との間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面と、前記傾斜面に隣接する位置にある第1領域と、前記第1領域よりも前記傾斜面から平面視で離れた位置にある第2領域とを含む半導体膜で、前記第1領域の転位密度が前記第2領域の転位密度よりも低く、さらに、整流接合界面を有する半導体膜を備える、半導体装置。
  2. 前記整流接合界面において、第1の半導体層としての前記半導体膜と接合された第2の半導体層をさらに有し、前記第1の半導体層が第1の電気導電型を有し、前記第2の半導体層が前記第1の電気導電型と異なる第2の電気導電型を有する、請求項1記載の半導体装置。
  3. 前記第1の半導体層の不純物濃度が、前記第2の半導体層の不純物濃度よりも低い、請求項2記載の半導体装置。
  4. 前記整流接合界面において、前記半導体膜と接合されたショットキー電極をさらに有する、請求項1記載の半導体装置。
  5. 前記整流接合界面の端部が前記傾斜面に隣設している請求項1~4のいずれかに記載の半導体装置。
  6. 前記第1領域が、横方向成長した結晶を含む請求項1~5のいずれかに記載の半導体装置。
  7. 前記半導体膜が、ガリウムを少なくとも含む請求項1~6のいずれかに記載の半導体装置。
  8. 前記半導体膜が、結晶性金属酸化物を主成分として含む請求項1~7のいずれかに記載の半導体装置。
  9. 前記半導体膜が結晶性酸化ガリウムまたは酸化ガリウムの混晶を含む、請求項1~8のいずれかに記載の半導体装置。
  10. 前記半導体膜がコランダム構造を有する、請求項1~9のいずれかに記載の半導体装置。
  11. 前記半導体膜の前記第1面が、前記整流接合界面側に位置しており、前記半導体膜の前記傾斜面が、前記半導体膜の前記第1面から前記半導体膜の前記第2面に向かって膜厚が増加する傾斜面である請求項1~10のいずれかに記載の半導体装置。
  12. 前記半導体膜の前記傾斜面と前記整流接合界面とのなす角である傾斜角が20°以上70°以下である請求項11記載の半導体装置。
  13. 第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面との間に位置する側面と、前記側面の少なくとも一部に設けられた傾斜面と、前記傾斜面に隣接する位置にある第1領域と、前記第1領域よりも前記傾斜面から平面視で離れた位置にある第2領域とを含む半導体膜で、前記第1領域の転位密度が前記第2領域の転位密度よりも低い、半導体装置。
  14. さらに、前記半導体膜よりも電気抵抗率の高い高抵抗層を有しており、前記半導体膜の側面の少なくとも一部が直接または他の層を介して前記高抵抗層に接触している、請求項1~13のいずれかに記載の半導体装置。
  15. 半導体装置を少なくとも備える半導体システムであって、前記半導体装置が、請求項1~14のいずれかに記載の半導体装置である半導体システム。

JP2020098785A 2020-06-05 2020-06-05 半導体装置 Active JP7486121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020098785A JP7486121B2 (ja) 2020-06-05 2020-06-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020098785A JP7486121B2 (ja) 2020-06-05 2020-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2021192413A JP2021192413A (ja) 2021-12-16
JP7486121B2 true JP7486121B2 (ja) 2024-05-17

Family

ID=78945593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020098785A Active JP7486121B2 (ja) 2020-06-05 2020-06-05 半導体装置

Country Status (1)

Country Link
JP (1) JP7486121B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
JP2021192413A (ja) 2021-12-16

Similar Documents

Publication Publication Date Title
JP6916426B2 (ja) 積層構造体およびその製造方法、半導体装置ならびに結晶膜
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
JP7166522B2 (ja) 結晶膜の製造方法
US20190055667A1 (en) Method for producing crystalline film
US20230123210A1 (en) Semiconductor device
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7014355B2 (ja) 積層構造体および半導体装置
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
WO2020013244A1 (ja) 半導体装置
JP2024079769A (ja) 半導体装置
JP7163540B2 (ja) 結晶膜の製造方法
US20210143251A1 (en) Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
WO2021153609A1 (ja) 半導体装置および半導体装置の製造方法
WO2021065940A1 (ja) 積層構造体および半導体装置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP7486121B2 (ja) 半導体装置
JP7011219B2 (ja) 積層構造体および半導体装置
WO2021246527A1 (ja) 半導体装置の製造方法
JP7510123B2 (ja) 半導体装置
WO2021095474A1 (ja) 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
JP2024079770A (ja) 半導体装置
JP2021172552A (ja) 結晶膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240424

R150 Certificate of patent or registration of utility model

Ref document number: 7486121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150