WO2020013244A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2020013244A1 WO2020013244A1 PCT/JP2019/027378 JP2019027378W WO2020013244A1 WO 2020013244 A1 WO2020013244 A1 WO 2020013244A1 JP 2019027378 W JP2019027378 W JP 2019027378W WO 2020013244 A1 WO2020013244 A1 WO 2020013244A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- type semiconductor
- semiconductor layer
- type
- semiconductor device
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 376
- 230000004888 barrier function Effects 0.000 claims abstract description 71
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 13
- 239000010431 corundum Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 28
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 23
- 230000000737 periodic effect Effects 0.000 claims description 18
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 17
- 229910052733 gallium Inorganic materials 0.000 claims description 17
- 150000002739 metals Chemical class 0.000 claims description 8
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001195 gallium oxide Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 136
- 239000000758 substrate Substances 0.000 description 69
- 239000012159 carrier gas Substances 0.000 description 54
- 230000015572 biosynthetic process Effects 0.000 description 49
- 239000002994 raw material Substances 0.000 description 39
- 239000000243 solution Substances 0.000 description 34
- 239000003595 mist Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 29
- 239000002019 doping agent Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 27
- 239000012298 atmosphere Substances 0.000 description 18
- 229910044991 metal oxide Inorganic materials 0.000 description 18
- 150000004706 metal oxides Chemical class 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000010453 quartz Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052741 iridium Inorganic materials 0.000 description 8
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- SRVXDMYFQIODQI-UHFFFAOYSA-K gallium(iii) bromide Chemical compound Br[Ga](Br)Br SRVXDMYFQIODQI-UHFFFAOYSA-K 0.000 description 7
- 229910052749 magnesium Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000001771 vacuum deposition Methods 0.000 description 7
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000010955 niobium Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 238000000859 sublimation Methods 0.000 description 5
- 230000008022 sublimation Effects 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000000889 atomisation Methods 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000011575 calcium Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003085 diluting agent Substances 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 150000003839 salts Chemical class 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 229910000457 iridium oxide Inorganic materials 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- KFSLWBXXFJQRDL-UHFFFAOYSA-N Peracetic acid Chemical compound CC(=O)OO KFSLWBXXFJQRDL-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- -1 etc.) Inorganic materials 0.000 description 2
- 229910052730 francium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 2
- 229940071870 hydroiodic acid Drugs 0.000 description 2
- QWPPOHNGKGFGJK-UHFFFAOYSA-N hypochlorous acid Chemical compound ClO QWPPOHNGKGFGJK-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910001867 inorganic solvent Inorganic materials 0.000 description 2
- 239000003049 inorganic solvent Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- OTCKOJUMXQWKQG-UHFFFAOYSA-L magnesium bromide Chemical compound [Mg+2].[Br-].[Br-] OTCKOJUMXQWKQG-UHFFFAOYSA-L 0.000 description 2
- 229910001623 magnesium bromide Inorganic materials 0.000 description 2
- 239000012046 mixed solvent Substances 0.000 description 2
- LQNUZADURLCDLV-UHFFFAOYSA-N nitrobenzene Chemical compound [O-][N+](=O)C1=CC=CC=C1 LQNUZADURLCDLV-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052701 rubidium Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- LTSUHJWLSNQKIP-UHFFFAOYSA-J tin(iv) bromide Chemical compound Br[Sn](Br)(Br)Br LTSUHJWLSNQKIP-UHFFFAOYSA-J 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 239000004342 Benzoyl peroxide Substances 0.000 description 1
- OMPJBNCRMGITSC-UHFFFAOYSA-N Benzoylperoxide Chemical compound C=1C=CC=CC=1C(=O)OOC(=O)C1=CC=CC=C1 OMPJBNCRMGITSC-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- KRKNYBCHXYNGOX-UHFFFAOYSA-K Citrate Chemical compound [O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O KRKNYBCHXYNGOX-UHFFFAOYSA-K 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- ZJRXSAYFZMGQFP-UHFFFAOYSA-N barium peroxide Chemical compound [Ba+2].[O-][O-] ZJRXSAYFZMGQFP-UHFFFAOYSA-N 0.000 description 1
- 235000019400 benzoyl peroxide Nutrition 0.000 description 1
- 150000003842 bromide salts Chemical class 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 1
- 150000003841 chloride salts Chemical class 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910021482 group 13 metal Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000004694 iodide salts Chemical class 0.000 description 1
- 229910001509 metal bromide Inorganic materials 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 229910001511 metal iodide Inorganic materials 0.000 description 1
- 229910001960 metal nitrate Inorganic materials 0.000 description 1
- 229910001463 metal phosphate Inorganic materials 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000002823 nitrates Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 150000001451 organic peroxides Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- SJLOMQIUPFZJAN-UHFFFAOYSA-N oxorhodium Chemical compound [Rh]=O SJLOMQIUPFZJAN-UHFFFAOYSA-N 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 125000002467 phosphate group Chemical class [H]OP(=O)(O[H])O[*] 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910003450 rhodium oxide Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- PFUVRDFDKPNGAV-UHFFFAOYSA-N sodium peroxide Chemical compound [Na+].[Na+].[O-][O-] PFUVRDFDKPNGAV-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052713 technetium Inorganic materials 0.000 description 1
- GKLVYJBZJHMRIY-UHFFFAOYSA-N technetium atom Chemical compound [Tc] GKLVYJBZJHMRIY-UHFFFAOYSA-N 0.000 description 1
- 150000003568 thioethers Chemical class 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/406—Oxides of iron group metals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
- C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
Definitions
- the present invention relates to a semiconductor device useful as a power device or the like and a semiconductor system including the same.
- a semiconductor device in which a Schottky barrier electrode is provided on a semiconductor substrate is known, and various types of Schottky barrier electrodes are used for the purpose of increasing the reverse breakdown voltage and further reducing the forward rise voltage. Is being considered.
- Patent Document 1 a metal having a small barrier height is arranged at a central portion on a semiconductor, and a Schottky contact between the metal having a large barrier height and the semiconductor is formed at a peripheral portion on the semiconductor to reduce the reverse breakdown voltage. It is described that the voltage is increased and the forward rise voltage is reduced.
- Patent Document 2 discloses a wide band gap semiconductor in which a Schottky electrode and an ohmic electrode made of the same metal are formed on a substrate. An apparatus is described, and it is described that by adopting such a configuration, resistance to thermal destruction when a high current such as a surge current flows in the forward direction can be improved.
- a high current such as a surge current flows in the forward direction
- the adhesion at each interface between the Schottky junction and the ohmic junction and the adhesion between the junctions and it is necessary to limit the electrode material, and furthermore, the barrier height changes depending on the temperature. It was not always satisfactory due to problems and other issues. Therefore, a semiconductor device having low contact resistance, low rise voltage, and excellent temperature stability has been desired.
- Patent Document 3 discloses a semiconductor device in which a conductive type guard ring and a main junction joined to a Schottky electrode are connected via a short-circuit portion. It is described that the concentration of the electric field is reduced and the breakdown voltage is improved. However, even if a large number of guard rings are provided, there is a problem that the withstand voltage is adversely deteriorated because the guard ring is short-circuited with the main joint.
- the object of the present invention is to provide a semiconductor device having excellent semiconductor characteristics.
- the present inventors have conducted intensive studies to achieve the above object, and as a result, in a semiconductor device in which a p-type semiconductor is provided between an n-type semiconductor layer and an electrode, the n-type semiconductor layer has a crystal having a corundum structure.
- a conductive oxide semiconductor as a main component, and three or more p-type semiconductors are provided and embedded in the n-type semiconductor layer.
- concentration can be suppressed and the withstand voltage can be further improved, and they have found that such a semiconductor device can solve the above-mentioned conventional problems at once.
- the present inventors have further studied and completed the present invention.
- a semiconductor device, wherein three or more p-type semiconductors are provided and embedded in the n-type semiconductor layer are provided and embedded in the n-type semiconductor layer.
- the crystalline oxide semiconductor contains at least gallium.
- the semiconductor device of the present invention has excellent semiconductor characteristics.
- FIG. 2 is a diagram illustrating a preferred method of manufacturing the junction barrier Schottky diode (JBS) in FIG. 1. It is a figure which shows typically a suitable aspect of the junction barrier Schottky diode (JBS) of this invention.
- FIG. 4 is a diagram illustrating a preferred method of manufacturing the junction barrier Schottky diode (JBS) in FIG. 3.
- FIG. 4 is a diagram illustrating a preferred method of manufacturing the junction barrier Schottky diode (JBS) in FIG. 3. It is a figure which shows a suitable example of a power supply system typically.
- FIG. 4 is a schematic configuration diagram of a film forming apparatus (mist CVD apparatus) used in a reference example. It is a figure which shows typically a suitable aspect of the junction barrier Schottky diode (JBS) of this invention.
- FIG. 11 is a diagram illustrating a preferred method of manufacturing the junction barrier Schottky diode (JBS) in FIG. 10. It is a figure which shows typically a suitable aspect of the junction barrier Schottky diode (JBS) of this invention.
- FIG. 2 is a schematic configuration diagram illustrating an example of a film forming apparatus used for forming a p-type semiconductor. It is a figure which shows typically a suitable aspect of the junction barrier Schottky diode (JBS) of this invention.
- the semiconductor device of the present invention is a semiconductor device in which a plurality of p-type semiconductors are provided between an n-type semiconductor layer and an electrode, wherein the n-type semiconductor layer mainly includes a crystalline oxide semiconductor having a corundum structure. It is characterized in that three or more p-type semiconductors are provided as components and are embedded in the n-type semiconductor layer. In the present invention, it is preferable that the p-type semiconductor is embedded in the semiconductor layer and protrudes into the electrode.
- the embedding of the p-type semiconductor in the n-type semiconductor layer can be performed by embedding a part of the p-type semiconductor in the n-type semiconductor layer according to a conventional method. According to such a preferred embodiment, the electric field concentration can be further suppressed and the contact resistance can be further reduced.
- the electrode is not particularly limited, and may be a known electrode.
- the constituent material of the electrode is not particularly limited as long as it can be used as an electrode, and may be a conductive inorganic material or a conductive organic material.
- the electrode material is preferably a metal.
- the metal is not particularly limited, but preferably includes, for example, at least one metal selected from Groups 4 to 11 of the periodic table. Examples of the metal belonging to Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf). Among them, Ti is preferable. Examples of the group 5 metal of the periodic table include vanadium (V), niobium (Nb), tantalum (Ta), and the like.
- Examples of the metal of Group 6 of the periodic table include one or more metals selected from chromium (Cr), molybdenum (Mo), tungsten (W), and the like. In the present invention, Cr is preferable because the semiconductor characteristics such as switching characteristics are more excellent.
- Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), rhenium (Re), and the like.
- Examples of the metal belonging to Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os).
- Examples of the metal belonging to Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir).
- Examples of the metal belonging to Group 10 of the periodic table include nickel (Ni), palladium (Pd), and platinum (Pt). Among them, Pt is preferable.
- Examples of the metal belonging to Group 11 of the periodic table include copper (Cu), silver (Ag), and gold (Au).
- Examples of the means for forming the electrode include known means, and more specifically, for example, a dry method and a wet method. Examples of the dry method include known means such as sputtering, vacuum deposition, and CVD. Examples of the wet method include screen printing and die coating.
- the electrode is a barrier electrode that forms a Schottky barrier having a predetermined barrier height at an interface with the n-type semiconductor layer.
- the n-type semiconductor layer is not particularly limited as long as it contains a crystalline oxide semiconductor having a corundum structure as a main component.
- the crystalline oxide semiconductor having a corundum structure include aluminum oxide, gallium oxide, indium oxide, chromium oxide, iron oxide, titanium oxide, vanadium oxide, cobalt oxide, and mixed crystals thereof.
- the crystalline oxide semiconductor preferably contains one or more metals selected from aluminum, indium and gallium, more preferably contains at least gallium, and ⁇ -Ga 2 O 3 Most preferably, it is a mixed crystal thereof.
- the “main component” refers to ⁇ when the atomic ratio of gallium in the metal element in the n-type semiconductor layer is 0.5 or more. It is sufficient if -Ga 2 O 3 is contained.
- the atomic ratio of gallium in the metal element in the n-type semiconductor layer is preferably 0.7 or more, and more preferably 0.8 or more.
- the thickness of the semiconductor layer is not particularly limited, and may be 1 ⁇ m or less, or 1 ⁇ m or more. In the present invention, the thickness is preferably 1 ⁇ m to 40 ⁇ m, and more preferably 1 ⁇ m to 25 ⁇ m. Is more preferred.
- the n-type semiconductor layer is not particularly limited, and may be 1 mm 2 or more, may be 1 mm 2 or less.
- the crystalline oxide semiconductor is usually a single crystal, but may be a polycrystal.
- the n-type semiconductor layer may be a single-layer film or a multilayer film.
- the multilayer film preferably has a thickness of 40 ⁇ m or less, and is a multilayer film including at least a first semiconductor layer and a second semiconductor layer.
- the first semiconductor layer is a multilayer film in which the carrier concentration is lower than the carrier concentration of the second semiconductor layer.
- the second semiconductor layer usually contains a dopant, and the carrier concentration of the semiconductor layer can be appropriately set by adjusting the doping amount.
- the plane orientation of the main surface of the n-type semiconductor layer is not particularly limited. Examples of the plane orientation of the main surface of the n-type semiconductor layer include a c-plane, an m-plane, an a-plane, and an r-plane. In the present invention, the m-plane is preferable.
- the n-type semiconductor layer preferably contains a dopant.
- the dopant is not particularly limited, and may be a known dopant. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium, and niobium. In the present invention, the dopant is preferably Sn, Ge or Si.
- the content of the dopant in the composition of the semiconductor film is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% to 10 atomic%. Is most preferred.
- the dopant used for the first semiconductor layer is germanium, silicon, titanium, Zirconium, vanadium or niobium
- the dopant used for the second semiconductor layer is preferably tin, since the semiconductor characteristics are further improved without impairing the adhesion.
- the n-type semiconductor layer is formed using, for example, a mist CVD method. More specifically, for example, the raw material solution is atomized or formed into droplets (atomization / droplet forming step), and the obtained mist is formed. Alternatively, the droplet is transported to the substrate with a carrier gas (transport step), and then the mist or the droplet is thermally reacted in the film formation chamber, whereby a semiconductor containing a crystalline oxide semiconductor as a main component is formed on the substrate. It is preferably formed by stacking films (film formation step).
- the atomizing / droplet forming step atomizes or drops the raw material solution.
- the raw material solution atomizing means or droplet forming means is not particularly limited as long as the raw material solution can be atomized or formed into droplets, and may be a known means.In the present invention, ultrasonic waves are used. The atomization means or dropletization means used are preferred. Mist or droplets obtained using ultrasonic waves are preferable because they have an initial velocity of zero and float in the air.For example, instead of spraying like a spray, they can float in space and be transported as gas. Since it is a possible mist, there is no damage due to collision energy, which is very suitable.
- the droplet size is not particularly limited, and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, more preferably 100 nm to 10 ⁇ m.
- the raw material solution is not particularly limited as long as it can be atomized or formed into droplets and contains a raw material capable of forming the n-type semiconductor layer, and may be an inorganic material or an organic material.
- the raw material is preferably a metal or a metal compound, and gallium, iron, indium, aluminum, vanadium, titanium, chromium, rhodium, nickel, cobalt, zinc, magnesium, calcium, silicon, yttrium , Strontium and barium, more preferably one or more metals.
- a solution in which the metal is dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be suitably used.
- the form of the complex include an acetylacetonate complex, a carbonyl complex, an ammine complex, and a hydride complex.
- the salt form include organic metal salts (eg, metal acetate, metal oxalate, metal citrate, etc.), metal sulfide salts, metal nitrate salts, metal phosphate salts, metal halide salts (eg, metal chloride salts). Salts, metal bromide salts, metal iodide salts, etc.).
- hydrohalic acid examples include hydrobromic acid, hydrochloric acid, and hydroiodic acid. Among them, hydrobromic acid or hydroiodic acid is preferred because a higher quality film can be obtained. Is preferred.
- oxidizing agent examples include hydrogen peroxide (H 2 O 2 ), sodium peroxide (Na 2 O 2 ), barium peroxide (BaO 2 ), and benzoyl peroxide (C 6 H 5 CO) 2 O 2.
- the raw material solution may contain a dopant.
- the dopant By including the dopant in the raw material solution, the doping can be favorably performed.
- the dopant is not particularly limited as long as the object of the present invention is not hindered.
- Examples of the dopant include an n-type dopant such as tin, germanium, silicon, titanium, zirconium, vanadium, and niobium, and a p-type dopant.
- the concentration of the dopant may be generally about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be reduced to, for example, about 1 ⁇ 10 17 / cm 3 or less. May be.
- the dopant may be contained at a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
- the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
- the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol.
- the mist or the droplet is transported into the film forming chamber by a carrier gas.
- the carrier gas is not particularly limited as long as the object of the present invention is not impaired. Examples of suitable examples include oxygen, ozone, an inert gas such as nitrogen or argon, or a reducing gas such as a hydrogen gas or a forming gas. No.
- the type of the carrier gas may be one type, but may be two or more types, and a diluted gas (for example, a 10-fold diluted gas or the like) with a reduced flow rate is further used as the second carrier gas. Is also good.
- the supply location of the carrier gas is not limited to one location, and may be two or more locations.
- the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
- the flow rate of the diluent gas is preferably from 0.001 to 2 L / min, and more preferably from 0.1 to 1 L / min.
- the semiconductor film is formed on the base by thermally reacting the mist or the droplet in the film forming chamber.
- the thermal reaction may be performed as long as the mist or droplet reacts with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not hindered.
- the thermal reaction is usually performed at a temperature not lower than the evaporation temperature of the solvent, but preferably not higher than 1000 ° C., more preferably 650 ° C. or lower, and most preferably 300 ° C. to 650 ° C. preferable.
- the thermal reaction may be performed in any of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, and an oxygen atmosphere as long as the object of the present invention is not hindered. It is preferably performed under an atmosphere. Further, the reaction may be performed under any of the conditions of atmospheric pressure, pressurization, and reduced pressure, but in the present invention, it is preferable to be performed under atmospheric pressure. Note that the film thickness can be set by adjusting the film formation time.
- the base is not particularly limited as long as it can support the semiconductor film.
- the material of the base is not particularly limited as long as the object of the present invention is not hindered, and may be a known base, may be an organic compound, or may be an inorganic compound.
- the shape of the substrate may be any shape, and is effective for any shape.For example, a plate shape such as a flat plate or a disk, a fiber shape, a rod shape, a column shape, a prism shape, Examples of the shape include a cylindrical shape, a spiral shape, a spherical shape, and a ring shape.
- a substrate is preferable.
- the thickness of the substrate is not particularly limited in the present invention.
- the substrate is not particularly limited as long as it is plate-shaped and serves as a support for the semiconductor film.
- the substrate may be an insulator substrate, a semiconductor substrate, a metal substrate or a conductive substrate, but the substrate is preferably an insulator substrate, and a metal It is also preferable that the substrate has a film.
- the substrate include an undersubstrate containing a substrate material having a corundum structure as a main component, an undersubstrate containing a substrate material having a ⁇ -gallium structure as a main component, and a substrate material having a hexagonal structure as a main component.
- An undersubstrate may be used.
- the “main component” means that the substrate material having the specific crystal structure has an atomic ratio of preferably at least 50%, more preferably at least 70%, even more preferably at least 90% with respect to all components of the substrate material. % Or more, and may be 100%.
- the substrate material is not particularly limited as long as the object of the present invention is not hindered, and may be a known material.
- the substrate material having the above-mentioned corundum structure for example, ⁇ -Al 2 O 3 (sapphire substrate) or ⁇ -Ga 2 O 3 is preferably mentioned, and a-plane sapphire substrate, m-plane sapphire substrate, r-plane sapphire substrate , A c-plane sapphire substrate, an ⁇ -type gallium oxide substrate (a-plane, m-plane or r-plane) are more preferable examples.
- Examples of the base substrate mainly composed of a substrate material having a ⁇ -gallium structure include a ⁇ -Ga 2 O 3 substrate or a substrate containing Ga 2 O 3 and Al 2 O 3 and containing more than 0 wt% of Al 2 O 3.
- a mixed crystal substrate having a content of 60 wt% or less is exemplified.
- examples of the base substrate mainly composed of a substrate material having a hexagonal structure include a SiC substrate, a ZnO substrate, and a GaN substrate.
- the sapphire substrate is preferably an m-plane sapphire substrate.
- an annealing process may be performed after the film forming step.
- the annealing temperature is not particularly limited as long as the object of the present invention is not hindered, and is usually 300 ° C. to 650 ° C., preferably 350 ° C. to 550 ° C.
- the annealing time is generally 1 minute to 48 hours, preferably 10 minutes to 24 hours, and more preferably 30 minutes to 12 hours.
- the annealing treatment may be performed in any atmosphere as long as the object of the present invention is not hindered, but is preferably in a non-oxygen atmosphere, and more preferably in a nitrogen atmosphere.
- the semiconductor film may be provided directly on the base, or the semiconductor film may be provided via another layer such as a buffer layer (buffer layer) or a stress relaxation layer.
- a buffer layer buffer layer
- a stress relaxation layer a layer such as a stress relaxation layer.
- the means for forming each layer is not particularly limited, and may be a known means, but in the present invention, a mist CVD method is preferable.
- the semiconductor film may be used for a semiconductor device as the n-type semiconductor layer after using a known means such as peeling the semiconductor film from the base or the like, or the semiconductor device may be directly used as the n-type semiconductor layer. May be used.
- the p-type semiconductor is not particularly limited as long as the object of the present invention is not hindered.
- Examples of the p-type semiconductor include a crystalline oxide semiconductor that is p-type doped with a p-type dopant (preferably, Mg, Zn, Ca).
- a p-type dopant preferably, Mg, Zn, Ca
- Mg, Zn, and Ca for example, H, Li, Na, K, Rb, Cs, Fr, Be, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au, Cd, Hg, Tl, Pb, N, P, etc., and two or more of these elements are also included.
- the p-type semiconductor preferably has a corundum structure or a hexagonal structure, and more preferably has a corundum structure.
- the p-type semiconductor is preferably an oxide semiconductor containing one or more metals selected from Group 9 and Group 13 of the periodic table. Examples of the Group 9 metal of the periodic table include cobalt, rhodium, and iridium. In the present invention, iridium is preferable. Examples of the metal belonging to Group 13 of the periodic table include aluminum, gallium, and indium.
- the p-type semiconductor is preferably an oxide semiconductor containing gallium, more preferably an InAlGaO-based semiconductor, and most preferably ⁇ -Ga 2 O 3 or a mixed crystal thereof. preferable.
- Examples of the mixed crystal of ⁇ -Ga 2 O 3 include mixed crystals of the ⁇ -Ga 2 O 3 and one or more metal oxides.
- a preferred example of the metal oxide is Examples thereof include aluminum oxide, indium oxide, iridium oxide, rhodium oxide, and iron oxide.
- a mixed crystal of the ⁇ -Ga 2 O 3 is preferably the a mixed crystal of ⁇ -Ga 2 O 3 and ⁇ -Ir 2 O 3.
- the p-type semiconductor can be obtained, for example, by adding a p-type dopant and hydrobromic acid to a raw material solution containing a metal and by mist CVD.
- each step, each means, and each condition of the mist CVD method may be the same as the above-described atomization / droplet forming step, transport step, film forming step, each means, each condition, and the like.
- the number of p-type semiconductors embedded in the n-type semiconductor layer is not particularly limited as long as it is three or more.
- the number of p-type semiconductors embedded in the n-type semiconductor layer is four or more, which more effectively suppresses electric field concentration and improves the electrical characteristics of the semiconductor device. Therefore, it is preferably at least 10 and more preferably at least 40. According to such a preferred embodiment, the rising voltage of the semiconductor device can be further reduced, the temperature stability can be further improved, and the breakdown voltage can be further improved.
- the distance from the p-type semiconductor buried in the n-type semiconductor layer to the p-type semiconductor is not particularly limited as long as the object of the present invention is not hindered. Is preferred.
- the depth of the p-type semiconductor buried in the n-type semiconductor layer is not particularly limited as long as the object of the present invention is not hindered, but in the present invention, it is preferably 0.125 ⁇ m to 4 ⁇ m.
- the p-type semiconductor is preferably grown epitaxially on the n-type semiconductor layer, and the p-type semiconductor preferably includes a lateral growth region.
- the formation of the p-type semiconductor is performed, for example, by using a film forming apparatus illustrated in FIG. ) Is sublimated (sublimation step), and a crystal is grown on the substrate using the obtained metal oxide gas (crystal growth step).
- a metal oxide gas is obtained by sublimating a solid substance (for example, powder or the like) of the metal oxide gas into a gaseous state.
- the metal oxide gas include a metal oxide of a metal contained in a gaseous p-type oxide semiconductor, and the valence of the metal oxide is not particularly limited as long as the object of the present invention is not impaired. It is not limited and may be monovalent or divalent. It may be trivalent or tetravalent.
- the metal oxide preferably contains a metal of Group 9 of the periodic table, and more preferably contains iridium.
- the metal oxide when the p-type oxide semiconductor contains a mixed crystal, the metal oxide preferably contains iridium and a Group 9 metal or a Group 13 metal other than iridium.
- a preferable metal oxide as described above a material having a band gap of 2.4 eV or more can be obtained, so that a wider band gap and more excellent electric characteristics can be exhibited in the p-type semiconductor.
- the p-type semiconductor is an oxide semiconductor containing iridium
- IrO 2 gas As the sublimation unit, a heating unit can be used.
- the heating temperature is not particularly limited, but is preferably from 600 ° C to 1200 ° C, and more preferably from 800 ° C to 1000 ° C.
- the metal oxide gas obtained by sublimation is transported to the substrate by a carrier gas.
- the type of the carrier gas is not particularly limited as long as the object of the present invention is not hindered, and includes, for example, oxygen, ozone, an inert gas such as nitrogen or argon, or a reducing gas such as a hydrogen gas or a forming gas.
- oxygen it is preferable to use oxygen as a carrier gas.
- the carrier gas in which oxygen is used include air, oxygen gas, and ozone gas, and oxygen gas and / or ozone gas are particularly preferable.
- the type of the carrier gas may be one type, but may be two or more types, and a diluent gas (for example, a ten-fold diluent gas or the like) having a changed carrier gas concentration is used as the second carrier gas.
- the supply location of the carrier gas is not limited to one location, and may be two or more locations.
- the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 0.1 to 10 L / min.
- crystal growth step In the crystal growth step, the metal oxide gas is crystal-grown in the vicinity of the substrate surface, and a film is formed on part or all of the substrate surface.
- the crystal growth temperature is preferably lower than the heating temperature in the sublimation step, more preferably 900 ° C or lower, and most preferably 500 ° C to 900 ° C.
- the crystal growth may be performed under any atmosphere of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, and an oxidizing atmosphere as long as the object of the present invention is not hindered. Although it may be carried out under any conditions of pressure reduction and reduced pressure, in the present invention, it is preferably carried out under an oxidizing atmosphere, preferably under atmospheric pressure, under an oxidizing atmosphere and under atmospheric pressure.
- the “oxidizing atmosphere” is not particularly limited as long as it is an atmosphere in which a crystal or mixed crystal of a metal oxide can be formed, and may be any atmosphere in the presence of oxygen or an oxygen-containing compound. Or an oxidizing atmosphere by using an oxidizing agent.
- the film thickness can be set by adjusting the film formation time.
- p-type doping may be performed by adding a p-type dopant to the metal oxide gas and subjecting it to this step. Examples of the p-type dopant include Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, and Au.
- the p-type dopant is preferably a Group 1 metal or a Group 2 metal of the periodic table, more preferably a Group 2 metal, and most preferably magnesium (Mg). preferable.
- the p-type semiconductor obtained in this step may be subjected to an annealing treatment.
- the semiconductor device of the present invention usually includes an ohmic electrode.
- a known electrode material may be used for the ohmic electrode, and is not particularly limited as long as the object of the present invention is not hindered.
- the ohmic electrode contains a metal belonging to Group 4 or Group 11 of the periodic table. Suitable metals of Group 4 or Group 11 of the periodic table used for the ohmic electrode may be the same as the metals contained in the Schottky electrode.
- the ohmic electrode may be a single-layer metal layer or may include two or more metal layers.
- the means for forming the ohmic electrode is not particularly limited, and examples thereof include known means such as a vacuum evaporation method and a sputtering method. Further, the metal constituting the ohmic electrode may be an alloy.
- the ohmic electrode preferably contains Ti and / or Au.
- FIG. 1 shows a junction barrier Schottky diode (JBS) which is one of the preferred embodiments of the present invention.
- 1 includes an n-type semiconductor layer 3, an electrode (barrier electrode) 2 provided on the n-type semiconductor layer and capable of forming a Schottky barrier between the n-type semiconductor layer and the n-type semiconductor layer.
- a Schottky with a barrier height provided between the electrode (barrier electrode) 2 and the n-type semiconductor layer 3 and larger than the Schottky barrier of the electrode (barrier electrode) 2 between the electrode (barrier electrode) 2 and the n-type semiconductor layer 3 A p-type semiconductor capable of forming a barrier. Note that the p-type semiconductor 1 is embedded in the n-type semiconductor layer 3.
- the JBS is configured so as to be more excellent in thermal stability and adhesion, to further reduce the leak current, and to be more excellent in semiconductor characteristics such as withstand voltage.
- the semiconductor device of FIG. 1 includes an ohmic electrode 4 on the n-type semiconductor layer 3.
- the means for forming each layer of the semiconductor device in FIG. 1 is not particularly limited as long as the object of the present invention is not hindered, and may be a known means.
- FIG. 2A shows a stacked body in which an ohmic electrode 4 is stacked on a semiconductor substrate as an n-type semiconductor layer 3 and a plurality of trenches are formed on the opposite surface.
- the p-type semiconductor 1 is formed in the trench of the n-type semiconductor layer 3 using the photolithography method for the stacked body of FIG.
- an electrode (barrier electrode) 2 is formed on the p-type semiconductor 1 and the n-type semiconductor layer 3 by the dry method (preferably, vacuum deposition method or sputtering) or the wet method.
- the stacked body of FIG. 2C has a structure in which the p-type semiconductor 1 is embedded in the n-type semiconductor layer 3, and is particularly excellent in withstand voltage.
- FIG. 3 shows a junction barrier Schottky diode (JBS) which is one of the preferred embodiments of the present invention.
- the semiconductor device of FIG. 3 differs from the semiconductor device of FIG. 1 in that a guard ring 5 is provided on the outer periphery of an electrode (barrier electrode). With this configuration, a semiconductor device having more excellent semiconductor characteristics such as withstand voltage can be obtained. In the present invention, by burying a part of the guard ring 5 in the surface of the n-type semiconductor layer 3, respectively, the withstand voltage can be more effectively improved.
- the guard ring can be provided industrially in conjunction with the formation of the electrode (barrier electrode), and the guard ring can be turned on without significantly affecting the n-type semiconductor layer. It can be formed without deteriorating the resistance.
- a material with a high barrier height is usually used for the guard ring.
- the material used for the guard ring include a conductive material having a barrier height of 1 eV or more, and may be the same as the electrode material.
- the material used for the guard ring has a high degree of freedom in designing a pressure-resistant structure, and it is possible to provide a large number of guard rings, and it is possible to flexibly improve the pressure resistance. Preferably it is.
- the shape of the guard ring is not particularly limited, and examples thereof include a square shape, a circular shape, a U shape, an L shape, and a band shape. In the present invention, a square shape or a circular shape is preferable.
- the number of guard rings is not particularly limited, but is preferably 3 or more, more preferably 6 or more.
- the guard ring is provided on the outer peripheral portion outside the barrier electrode, but in the present invention, the guard ring is provided between both ends of the Schottky electrode and the n-type semiconductor layer. May be provided.
- FIG. 4A shows a stacked body in which an ohmic electrode 4 is stacked on a semiconductor substrate as an n-type semiconductor layer 3 and a plurality of trenches are formed on the opposite surface.
- the p-type semiconductor 1 is formed on the n-type semiconductor layer 3 by photolithography on the laminate of FIG. 4A, and then as shown in FIG. , The surface of the n-type semiconductor layer 3 is exposed.
- a p-type semiconductor 1, an n-type semiconductor layer 3, and an ohmic electrode 4 are stacked.
- an electrode (barrier electrode) 2 is formed on the p-type semiconductor 1 and the n-type semiconductor layer 3 by the dry method (preferably, vacuum deposition method or sputtering) or the wet method.
- the dry method preferably, vacuum deposition method or sputtering
- FIG. 5E a part of the electrode (barrier electrode) 2 and a part of the n-type semiconductor layer 3 are formed. Is removed.
- a guard ring 5 is formed on the n-type semiconductor layer 3 exposed on the surface by the dry method (preferably, vacuum deposition method or sputtering) or the wet method.
- the laminate of FIG. 5F is obtained.
- 5 (f) a guard ring 5, an electrode (barrier electrode) 2, a p-type semiconductor 1, an n-type semiconductor layer 3, and an ohmic electrode 4 are respectively laminated.
- etching using a photolithography method is performed to remove unnecessary portions, thereby obtaining the laminate of FIG. 5G. 5 (g), the p-type semiconductor 1 is buried in the n-type semiconductor layer 3 and the guard ring 5 having a buried structure is provided around the n-type semiconductor layer 3. Etc. are better.
- the guard ring 5 is formed last. However, in the present invention, it is also preferable to form the guard ring 5 before forming the electrode (barrier electrode) 2. The effect of metal during formation can be suppressed.
- FIG. 10 shows a junction barrier Schottky diode (JBS) which is one of the preferred embodiments of the present invention.
- the semiconductor device of FIG. 10 includes an n-type semiconductor layer 3, an electrode (barrier electrode) 2 provided on the n-type semiconductor layer and capable of forming a Schottky barrier between the n-type semiconductor layer and the n-type semiconductor layer.
- a Schottky with a barrier height provided between the electrode (barrier electrode) 2 and the n-type semiconductor layer 3 and larger than the Schottky barrier of the electrode (barrier electrode) 2 between the electrode (barrier electrode) 2 and the n-type semiconductor layer 3 A p-type semiconductor capable of forming a barrier.
- the p-type semiconductor 1 is embedded in the n-type semiconductor layer 3 and protrudes from the n-type semiconductor layer 3 into the electrode (barrier electrode) 2.
- p-type semiconductors are provided at regular intervals, and the p-type semiconductors are respectively provided between both ends of the electrode (barrier electrode) and the n-type semiconductor layer.
- the JBS is more excellent in thermal stability and adhesiveness, the leakage current is further reduced, the electric field concentration is further suppressed, and the JBS is more excellent in semiconductor characteristics such as lowering the contact resistance.
- the semiconductor device of FIG. 10 includes an ohmic electrode 4 on the n-type semiconductor layer 3 on the side opposite to the electrode (barrier electrode) 2 side.
- the means for forming each layer of the semiconductor device in FIG. 10 includes the above-described means for forming each layer.
- FIG. 11A shows a semiconductor substrate as an n-type semiconductor layer 3 having a plurality of trenches formed on the surface. Then, a p-type oxide semiconductor containing gallium is formed as a p-type semiconductor 1 on the semiconductor substrate of FIG. 11A by mist CVD to obtain a stacked body shown in FIG. 11B. The obtained laminate is etched using a photolithography method to remove unnecessary portions, thereby obtaining a laminate shown in FIG. 11C. After obtaining the laminate of FIG.
- an electrode (barrier electrode) 2 is formed on the p-type semiconductor 1 and the n-type semiconductor layer 3 by the dry method (preferably, vacuum deposition method or sputtering) or the wet method.
- the dry method preferably, vacuum deposition method or sputtering
- the wet method preferably, vacuum deposition method or sputtering
- the p-type semiconductor 1 is embedded in the n-type semiconductor layer 3 and has a structure protruding into the electrode (barrier electrode) 2, so that the electric field concentration is further increased. And the contact resistance can be reduced, which is particularly useful for a semiconductor device having excellent withstand voltage.
- FIG. 19 shows a junction barrier Schottky diode (JBS) which is one of the preferred embodiments of the present invention.
- the semiconductor device of FIG. 19 differs from the semiconductor device of FIG. 10 in that ten or more p-type semiconductors 1 are provided. In the present invention, it is preferable that 40 or more p-type semiconductors 1 are provided. With this configuration, the withstand voltage of the semiconductor device can be further improved.
- FIG. 12 shows a junction barrier Schottky diode (JBS) which is one of the preferred embodiments of the present invention.
- the semiconductor device of FIG. 12 is different from the semiconductor device of FIG. 10 in that a guard ring 5 is provided on the outer periphery of an electrode (barrier electrode). With this configuration, a semiconductor device having more excellent semiconductor characteristics such as withstand voltage can be obtained.
- FIG. 13 by embedding a part of the guard ring 5 in the surface of the n-type semiconductor layer 3, the withstand voltage can be more effectively improved.
- the guard ring can be provided industrially in conjunction with the formation of the electrode (barrier electrode), and the guard ring can be turned on without significantly affecting the n-type semiconductor layer. It can be formed without deteriorating the resistance.
- the semiconductor device is particularly useful for power devices.
- a diode or a transistor for example, MESFET or the like
- a diode is preferable, and a junction barrier Schottky diode (JBS) is more preferable.
- JBS junction barrier Schottky diode
- the semiconductor device of the present invention is preferably used as a power module, an inverter, or a converter using known means, in addition to the above items, and is further suitably used, for example, for a semiconductor system using a power supply device. .
- the power supply device can be manufactured from or as the semiconductor device by connecting to a wiring pattern or the like using a known means.
- FIG. 6 shows an example of the power supply system.
- FIG. 6 shows a power supply system 170 using a plurality of power supply devices 171 and 172 and a control circuit 173.
- the power supply system can be used in a system device 180 by combining an electronic circuit 181 and a power supply system 182.
- FIG. 8 shows an example of a power supply circuit diagram of the power supply device.
- FIG. 8 shows a power supply circuit of a power supply device composed of a power circuit and a control circuit.
- the DC voltage is switched at a high frequency by an inverter 192 (constituted by MOSFETs A to D), converted into AC, and the transformer 193 performs insulation and transformation.
- the DCL 195 smoothing coils L1 and L2
- the capacitor smooth the DCL 195 and output a DC voltage.
- the output voltage is compared with the reference voltage by the voltage comparator 197, and the inverter 192 and the rectifying MOSFET 194 are controlled by the PWM control circuit 196 so that the desired output voltage is obtained.
- Reference Example 1 Formation of p-type semiconductor and adjustment of barrier height by p-type semiconductor
- Reference Example 1 Formation of a p-type semiconductor on an n-type semiconductor layer and adjustment of barrier height by the p-type semiconductor were evaluated.
- 1-1 Formation of p-type semiconductor layer 1-1-1.
- Film forming apparatus The mist CVD apparatus 19 used in the reference example will be described with reference to FIG.
- the mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply unit 22a for supplying a carrier gas, a flow control valve 23a for controlling a flow rate of the carrier gas sent from the carrier gas supply unit 22a, and , A carrier gas (dilute) supply means 22b for supplying a carrier gas (dilute), a flow control valve 23b for adjusting the flow rate of the carrier gas sent from the carrier gas (dilute) supply means 22b, and a raw material solution 24a.
- Mist generating source 24 a container 25 for storing water 25a, an ultrasonic vibrator 26 attached to the bottom of the container 25, a supply tube 27 made of a quartz tube having an inner diameter of 40 mm, and a peripheral portion of the supply tube 27 And a heater 28 installed in the heater.
- the susceptor 21 is made of quartz, and a surface on which the substrate 20 is mounted is inclined from a horizontal plane.
- the ultrasonic vibrator 26 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 24a through the water 25a, thereby atomizing the raw material solution 24a to generate a mist.
- the mist was introduced into the film forming chamber 27 by the carrier gas, and the mist reacted in the film forming chamber 27 at 520 ° C. under the atmospheric pressure to form a semiconductor film on the substrate 20.
- the film formation time was 60 minutes.
- Reference Example 2 Formation of p-type semiconductor ( ⁇ -Ir 2 O 3 ) and adjustment of barrier height by p-type semiconductor)
- Reference Example 2 the formation of ⁇ -Ir 2 O 3 as a p-type semiconductor on the n-type semiconductor layer and the adjustment of the barrier height by the p-type semiconductor were evaluated.
- the film forming apparatus 51 shown in FIG. 18 includes a quartz tube 52 connected to a carrier gas supply source, and a quartz raw material installation table 54 provided in the quartz tube 52.
- the raw material 55 is placed.
- the heater 3 is provided in a cylindrical shape outside the quartz tube 52 around the base for the raw material, and is configured to heat the raw material 55.
- a quartz substrate base is installed as a susceptor 57 at the back of the quartz tube 52, and the installation position is adjusted so that the susceptor 57 is within the crystal growth temperature.
- IrO 2 powder was placed as a raw material 55 on a raw material mounting table 54, and a sapphire substrate was mounted on a susceptor 57 as a substrate 56.
- the temperature of the heater 53 is raised to 850 ° C., and the IrO 2 powder placed on the raw material mounting table 54 is heated to sublimate the IrO 2 powder, thereby removing gaseous iridium oxide. Generated.
- a carrier gas is supplied from the carrier gas supply source into the quartz tube 52 while the temperature of the heater 53 is maintained at 850 ° C., and the above-mentioned 2-1-2.
- the metal oxide gas (gaseous iridium oxide) generated in the above was supplied to the substrate 56 through the quartz tube 52.
- the flow rate of the carrier gas was 1.0 L / min, and oxygen was used as the carrier gas.
- the metal oxide gas reacted near the surface of the substrate 56 under atmospheric pressure to form a film on the substrate.
- the film formation time was 120 minutes.
- Evaluation 2-1 was identified using an X-ray diffractometer, and the obtained film was an ⁇ -Ir 2 O 3 film. Also, as described in 2-1. After the n-type semiconductor layer and the n + type semiconductor layer made of the ⁇ -Ga 2 O 3 film were formed on the p-type semiconductor layer obtained in the above by using the mist CVD method, the IV measurement was performed. As a result, excellent rectifying properties were exhibited, and the n-type semiconductor layer and the p-type semiconductor layer formed a good PN junction. It was also found that the barrier height could be adjusted by forming a p-type semiconductor.
- the mist CVD apparatus 109 includes a carrier gas source 22a for supplying a carrier gas, a flow control valve 23a for controlling a flow rate of the carrier gas sent from the carrier gas source 22a, and a carrier for supplying a carrier gas (dilution).
- a hot plate (heater) 28 installed in the chamber 30 is provided. The substrate 20 is placed on the hot plate 28.
- Preparation for film formation 1-2 The raw material solution 24a obtained in the above was stored in the mist generation source 24. Next, an m-plane sapphire substrate having an undoped ⁇ -Ga 2 O 3 layer formed on its surface as a buffer layer is used as the substrate 20, and is placed on a hot plate 28, and the hot plate 28 is operated to reduce the substrate temperature. The temperature was raised to 600 ° C. Next, the flow rate control valves 23a and 23b are opened to supply the carrier gas into the film formation chamber 30 from the carrier gas supply devices 22a and 22b as the carrier gas sources, and the atmosphere in the film formation chamber 30 is sufficiently filled with the carrier gas. After the replacement, the flow rate of the carrier gas was adjusted to 1.0 L / min, and the flow rate of the carrier gas (dilution) was adjusted to 1.0 L / min. Note that nitrogen was used as a carrier gas.
- the ultrasonic vibrator 26 is vibrated at 2.4 MHz, and the vibration is propagated to the raw material solution 24a through the water 25a, thereby atomizing the raw material solution 24a to form a mist (nebulized droplet) 24b.
- the mist 24b is introduced into the film forming chamber 30 by the carrier gas through the supply pipe 27, and the mist thermally reacts on the substrate 20 at 600 ° C. under the atmospheric pressure. Was formed.
- the film formation time was one hour.
- the obtained film was identified using an X-ray diffractometer, and was found to be an ⁇ -Ga 2 O 3 single crystal film.
- n-type semiconductor layer As a raw material solution, gallium bromide is mixed with ultrapure water to prepare an aqueous solution so that gallium bromide becomes 0.1 mol / L. Except that 10% was used and that the film formation time was 50 minutes. As described in 1. above. An n ⁇ type semiconductor layer was formed on the n + type semiconductor layer obtained in the above. The obtained film was identified using an X-ray diffractometer, and was found to be an ⁇ -Ga 2 O 3 single crystal film. Note that the n ⁇ type semiconductor layer was patterned using a mask so that part of the n + type semiconductor layer was exposed.
- SiO 2 mask pattern A SiO 2 film is formed on the n ⁇ type semiconductor layer obtained in the above by using an SOG (Spin on Glass) method, and then photolithography and wet etching are performed to form a p-type buried layer. A mask pattern was formed.
- SOG Spin on Glass
- magnesium bromide is dissolved in a 0.1 mol / L aqueous gallium bromide solution so that the substance ratio of gallium to magnesium is 1: 0.1, and at this time, halogen is added. Except for using a solution obtained by adding 20% by volume of hydrofluoric acid, setting the film forming temperature to 540 ° C., and setting the film forming time to 30 minutes, the above-mentioned 1. As described in 3. above. A p-type semiconductor was formed on the mask pattern obtained in. The p-type semiconductor located between both ends of the Schottky electrode and the n- type semiconductor layer was formed as a guard ring. The obtained p-type semiconductor was identified using an X-ray diffractometer, and was found to be an ⁇ -Ga 2 O 3 single crystal.
- n-type semiconductor layer 3 Regrowth of n-type semiconductor layer 3 above. After removing the SiO 2 mask pattern formed in step 4 by etching, the above 4. The n-type semiconductor layer was regrown such that a part of the p-type semiconductor obtained in the above was embedded in the n-type semiconductor layer.
- the growth of the n ⁇ -type semiconductor layer was the same as in 2. above except that the deposition time was 25 minutes. Was performed in the same manner as described above. The number of embedded p-type semiconductors was 40.
- ohmic electrode 2 above was formed as an ohmic electrode on the n + type semiconductor layer exposed in the above. Note that Ti was formed using EB evaporation. The thickness was 200 nm.
- Example 2 Fabrication of JBS diode Formation of n + type semiconductor layer
- tin bromide is dissolved in a 0.1 mol / L aqueous gallium bromide solution so that the mass ratio of gallium to tin becomes 1: 1: 0.04.
- the procedure of Example 1 was repeated except that a solution prepared by adding 15% by volume of hydrobromic acid and a film formation time of 10 minutes was used. Film formation was performed in the same manner as the formation of the n + type semiconductor layer.
- the obtained film was identified using an X-ray diffractometer, and was found to be an ⁇ -Ga 2 O 3 single crystal film.
- n-type semiconductor layer Except that the film formation time was set to 20 minutes, the procedure of 2. of Example 1 was repeated. A film was formed in the same manner as the formation of the n-type semiconductor layer. The obtained film was identified using an X-ray diffractometer, and was found to be an ⁇ -Ga 2 O 3 single crystal film.
- Schottky electrode 4 Of the first embodiment on the n ⁇ type semiconductor layer embedded with the p type semiconductor obtained in the above. A Schottky electrode was formed in the same manner as the formation of the Schottky electrode.
- SBD Schottky Barrier Diode
- FIG. 16 shows the results.
- the JBS diode of Example 2 suppresses the electric field concentration more than the SBD of Comparative Example 1, and is superior in the withstand voltage. Further, from the result of the IV measurement in the forward direction, it was found that the contact resistance of the JBS diode of Example 2 was lower than that of the SBD of Comparative Example 1.
- IV measurement of the JBS diode of Example 1 was performed in the same manner, and it was found that the JBS diode of Example 1 had the same electrical characteristics as the JBS diode of Example 2.
- a JBS diode provided with two p-type semiconductors was fabricated and subjected to IV measurement. As a result, it was found that the JBS diode had the same electrical characteristics as the SBD of Comparative Example 1.
- the semiconductor device of the present invention can be used in various fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic components / electric device components, optical / electrophotographic related devices, industrial members, etc., and is particularly useful for power devices. is there.
- mist CVD device 1 p-type semiconductor 2 electrode (barrier electrode) Reference Signs List 3 n-type semiconductor layer 4 ohmic electrode 5 guard ring 19 mist CVD device 20 substrate 21 susceptor 22a carrier gas supply means 22b carrier gas (dilution) supply means 23a flow control valve 23b flow control valve 24 mist generation source 24a raw material solution 25 container 25a Water 26 Ultrasonic vibrator 27 Supply pipe 28 Heater 29 Exhaust port 51 Film forming device 52 Quartz cylinder 53 Heater 54 Raw material setting table 55 Raw material 56 Substrate 57 Susceptor 109 Mist CVD device 170 Power supply system 171 Power supply device 172 Power supply device 173 Control circuit 180 System device 181 Electronic circuit 182 Power supply system 192 Inverter 193 Transformer 194 Rectifier MOSFET 195 DCL 196 PWM control circuit 197 Voltage comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
特にパワーデバイスに有用な半導体特性に優れた半導体装置を提供する。n型半導体層と電極との間に複数のp型半導体(例えば、マグネシウムドープ酸化ガリウム等)が設けられている半導体装置(例えば、ジャンクションバリアショットキーダイオード等)であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体(たとえば、α型酸化ガリウム等)を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
Description
本発明は、パワーデバイス等として有用な半導体装置およびそれを備える半導体システムに関する。
従来、半導体基板上にショットキーバリア電極が設けられている半導体装置が知られており、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすること等を目的に、ショットキーバリア電極について種々検討されている。
特許文献1には、半導体上の中央部に、バリアハイトが小さくなる金属を配置し、半導体上の周辺部に、バリアハイトが大きくなる金属と半導体とのショットキーコンタクトを形成して、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすることが記載されている。
特許文献1には、半導体上の中央部に、バリアハイトが小さくなる金属を配置し、半導体上の周辺部に、バリアハイトが大きくなる金属と半導体とのショットキーコンタクトを形成して、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすることが記載されている。
また、ショットキー電極とオーミック電極との組合せについても検討がなされており、例えば特許文献2には、同種金属で構成されるショットキー電極とオーミック電極とが基板上に形成されたワイドバンドギャップ半導体装置が記載されており、このような構成とすることにより、サージ電流などの高い電流が順方向に流れる場合における熱破壊耐性を向上させることができる旨記載されている。しかしながら、ショットキー接合とオーミック接合との各界面の密着性や各接合同士の密着性に課題があったり、また、電極材料も制限する必要があったり、またさらに、温度によって、バリアハイトが変化する問題等があったりして、必ずしも満足のいくものではなかった。そのため、コンタクト抵抗が低く、立ち上がり電圧が低く、温度安定性にも優れた半導体装置が待ち望まれていた。
なお、特許文献3には、短絡部を介して、導電型のガードリングと、ショットキー電極と接合されている主接合部とを接続した半導体装置が記載されており、このような半導体装置が電界集中を緩和し、耐圧向上に寄与する旨記載されている。しかしながら、ガードリングを多数設置しても、主接合部と短絡させてしまっているため、耐圧が逆に悪化するなどの問題があった。
本発明は、半導体特性に優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、n型半導体層と電極との間にp型半導体が設けられている半導体装置において、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれている構成とすることにより、コンタクト抵抗を下げることができ、電界集中を抑制し、耐圧をより優れたものにできることを知見し、このような半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
[1] n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
[2] 前記p型半導体が、前記電極内に突出している前記[1]記載の半導体装置。
[3] 前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記[1]または[2]に記載の半導体装置。
[4] 前記結晶性酸化物半導体が、α―Ga2O3またはその混晶である前記[1]~[3]のいずれかに記載の半導体装置。
[5] 前記p型半導体が、周期律表第13族および第9族から選ばれる1種または2種以上の金属を含む酸化物半導体である前記[1]~[4]のいずれかに記載の半導体装置。
[6] 前記p型半導体が、ガリウムを含む酸化物半導体である前記[1]~[5]のいずれかに記載の半導体装置。
[7] 前記p型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である前記[1]~[6]のいずれかに記載の半導体装置。
[8] 前記p型半導体が、10以上設けられている前記[1]~[7]のいずれかに記載の半導体装置。
[9] 前記p型半導体が、前記n型半導体層上にエピタキシャル成長している前記[1]~[8]のいずれかに記載の半導体装置。
[10] 前記p型半導体が、横方向成長領域を含む前記[9]記載の半導体装置。
[11] ダイオードである前記[1]~[10]のいずれかに記載の半導体装置。
[12] ジャンクションバリアショットキーダイオードである前記[1]~[11]のいずれかに記載の半導体装置。
[13] パワーデバイスである前記[1]~[12]のいずれかに記載の半導体装置。
[14] 半導体装置を備える半導体システムであって、前記半導体装置が、前記[1]~[13]のいずれかに記載の半導体装置である半導体システム。
[1] n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
[2] 前記p型半導体が、前記電極内に突出している前記[1]記載の半導体装置。
[3] 前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記[1]または[2]に記載の半導体装置。
[4] 前記結晶性酸化物半導体が、α―Ga2O3またはその混晶である前記[1]~[3]のいずれかに記載の半導体装置。
[5] 前記p型半導体が、周期律表第13族および第9族から選ばれる1種または2種以上の金属を含む酸化物半導体である前記[1]~[4]のいずれかに記載の半導体装置。
[6] 前記p型半導体が、ガリウムを含む酸化物半導体である前記[1]~[5]のいずれかに記載の半導体装置。
[7] 前記p型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である前記[1]~[6]のいずれかに記載の半導体装置。
[8] 前記p型半導体が、10以上設けられている前記[1]~[7]のいずれかに記載の半導体装置。
[9] 前記p型半導体が、前記n型半導体層上にエピタキシャル成長している前記[1]~[8]のいずれかに記載の半導体装置。
[10] 前記p型半導体が、横方向成長領域を含む前記[9]記載の半導体装置。
[11] ダイオードである前記[1]~[10]のいずれかに記載の半導体装置。
[12] ジャンクションバリアショットキーダイオードである前記[1]~[11]のいずれかに記載の半導体装置。
[13] パワーデバイスである前記[1]~[12]のいずれかに記載の半導体装置。
[14] 半導体装置を備える半導体システムであって、前記半導体装置が、前記[1]~[13]のいずれかに記載の半導体装置である半導体システム。
本発明の半導体装置は、半導体特性に優れている。
本発明の半導体装置は、n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特長とする。なお、本発明においては、前記p型半導体が、前記半導体層に埋め込まれており、かつ、前記電極内に突出しているのが好ましい。前記p型半導体の前記n型半導体層への埋込みは、常法に従い、前記p型半導体の一部を前記n型半導体層に埋め込むことにより行うことができる。このような好ましい態様によれば、より電界集中を抑制し、また、よりコンタクト抵抗を下げることができる。
前記電極は、特に限定されず、公知の電極であってよい。前記電極の構成材料は、電極として用いることができるものであれば特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料が金属であるのが好ましい。前記金属としては、特に限定されないが、好適には例えば、周期律表第4族~第11族から選ばれる少なくとも1種の金属などが挙げられる。周期律表第4族の金属としては、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)などが挙げられるが、中でもTiが好ましい。周期律表第5族の金属としては、例えば、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)などが挙げられる。周期律表第6族の金属としては、例えば、クロム(Cr)、モリブデン(Mo)およびタングステン(W)等から選ばれる1種または2種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでCrが好ましい。周期律表第7族の金属としては、例えば、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)などが挙げられる。周期律表第8族の金属としては、例えば、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)などが挙げられる。周期律表第9族の金属としては、例えば、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)などが挙げられる。周期律表第10族の金属としては、例えば、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)などが挙げられるが、中でもPtが好ましい。周期律表第11族の金属としては、例えば、銅(Cu)、銀(Ag)、金(Au)などが挙げられる。前記電極の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、CVD等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。本発明においては、前記電極が、前記n型半導体層との界面に所定のバリアハイトを有するショットキーバリアを形成するバリア電極であるのが好ましい。
前記n型半導体層は、コランダム構造を有する結晶性酸化物半導体を主成分として含むものであれば、特に限定されない。前記のコランダム構造を有する結晶性酸化物半導体としては、例えば、酸化アルミニウム、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトまたはこれらの混晶等が挙げられる。本発明においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる1種または2種以上の金属を含むのが好ましく、ガリウムを少なくとも含むのがより好ましく、α―Ga2O3またはその混晶であるのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα-Ga2O3である場合、前記n型半導体層中の金属元素中のガリウムの原子比が0.5以上の割合でα-Ga2O3が含まれていればそれでよい。本発明においては、前記n型半導体層中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。前記半導体層の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、1μm~40μmであるのが好ましく、1μm~25μmであるのがより好ましい。前記n型半導体層の表面積は特に限定されないが、1mm2以上であってもよいし、1mm2以下であってもよい。なお、前記結晶性酸化物半導体は、通常、単結晶であるが、多結晶であってもよい。また、前記n型半導体層は、単層膜であってもよいし、多層膜であってもよい。前記n型半導体層が多層膜である場合には、前記多層膜が、膜厚40μm以下であるのが好ましく、また、少なくとも第1の半導体層と第2の半導体層とを含む多層膜であって、第1の半導体層上にショットキー電極が設けられる場合には、第1の半導体層のキャリア濃度が、第2の半導体層のキャリア濃度よりも小さい多層膜であるのも好ましい。なお、この場合、第2の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア濃度は、ドーピング量を調節することにより、適宜設定することができる。また、前記n型半導体層の主面の面方位も、特に限定されない。前記n型半導体層の主面の面方位としては、例えば、c面、m面、a面、r面等が挙げられるが、本発明においては、m面であるのが好ましい。
前記n型半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Sn、GeまたはSiであるのが好ましい。ドーパントの含有量は、前記半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.00001原子%~10原子%であるのが最も好ましい。なお、本発明においては、前記n型半導体層が、第1の半導体層と第2の半導体層とを含む多層膜である場合、第1の半導体層に用いられるドーパントがゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであり、第2の半導体層に用いられるドーパントがスズであるのが、密着性を損なうことなく、半導体特性がさらに一段と良好となるので好ましい。
前記n型半導体層は、例えば、ミストCVD法等の手段を用いて形成され、より具体的に例えば、原料溶液を霧化または液滴化し(霧化・液滴化工程)、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し(搬送工程)、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する(成膜工程)ことにより好適に形成される。
(霧化・液滴化工程)
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは100nm~10μmである。
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは100nm~10μmである。
(原料溶液)
前記原料溶液は、霧化または液滴化が可能であり、前記n型半導体層を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、前記原料が、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる1種または2種以上の金属を含むのがより好ましい。
前記原料溶液は、霧化または液滴化が可能であり、前記n型半導体層を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、前記原料が、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる1種または2種以上の金属を含むのがより好ましい。
本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩(例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等)、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩(例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等)などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素(H2O2)、過酸化ナトリウム(Na2O2)、過酸化バリウム(BaO2)、過酸化ベンゾイル(C6H5CO)2O2等の過酸化物、次亜塩素酸(HClO)、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約1×1016/cm3~1×1022/cm3であってもよいし、また、ドーパントの濃度を例えば約1×1017/cm3以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約1×1020/cm3以上の高濃度で含有させてもよい。本発明においては、1×1017/cm3以上のキャリア濃度で含有させるのが好ましい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
(搬送工程)
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
(成膜工程)
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、300℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、300℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
(基体)
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ-ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよい。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α-Al2O3(サファイア基板)またはα-Ga2O3が好適に挙げられ、a面サファイア基板、m面サファイア基板、r面サファイア基板、c面サファイア基板や、α型酸化ガリウム基板(a面、m面またはr面)などがより好適な例として挙げられる。β-ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ-Ga2O3基板、又はGa2O3とAl2O3とを含みAl2O3が0wt%より多くかつ60wt%以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。本発明においては、前記サファイア基板が、m面サファイア基板であるのが好ましい。
本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、300℃~650℃であり、好ましくは350℃~550℃である。また、アニールの処理時間は、通常、1分間~48時間であり、好ましくは10分間~24時間であり、より好ましくは30分間~12時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。
また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、バッファ層(緩衝層)や応力緩和層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストCVD法が好ましい。
本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記n型半導体層として半導体装置に用いてもよいし、そのまま前記n型半導体層として半導体装置に用いてもよい。
前記p型半導体は、本発明の目的を阻害しない限り、特に限定されない。前記p型半導体としては、例えば、p型ドーパント(好ましくは、Mg、Zn、Ca)を用いてp型ドーピングされている結晶性酸化物半導体等が挙げられる。なお、前記p型ドーパントとしては、Mg、Zn、Caの他に、例えば、H、Li、Na、K、Rb、Cs、Fr、Be、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素なども挙げられる。また、前記p型半導体は、コランダム構造または六方晶構造を有するのが好ましく、コランダム構造を有するのがより好ましい。本発明においては、前記p型半導体が、周期律表第9族および第13族から選ばれる1種または2種以上の金属を含む酸化物半導体であるのが好ましい。周期律表第9族金属としては、例えば、コバルト、ロジウムまたはイリジウム等が挙げられるが、本発明においては、イリジウムが好ましい。周期律表第13族金属としては、例えば、アルミニウム、ガリウムまたはインジウム等が挙げられる。また、本発明においては、前記p型半導体が、ガリウムを含む酸化物半導体であるのが好ましく、InAlGaO系半導体であるのがより好ましく、α―Ga2O3またはその混晶であるのが最も好ましい。前記α―Ga2O3の混晶としては、前記α―Ga2O3と、1種または2種以上の金属酸化物との混晶が挙げられ、前記金属酸化物の好適な例としては、例えば、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、酸化鉄などが挙げられる。本発明においては、前記α―Ga2O3の混晶が、前記α―Ga2O3とα―Ir2O3との混晶であるのが好ましい。前記p型半導体は、例えば、金属を含む原料溶液にp型ドーパントと臭化水素酸とを加え、ミストCVD法により得ることができる。なお、前記ミストCVD法の各工程ならびに各手段および各条件については、上記した霧化・液滴化工程、搬送工程および成膜工程ならびに各手段および各条件等と同様であってよい。前記n型半導体層に埋め込まれているp型半導体の数は、3以上であれば特に限定されない。本発明においては、前記n型半導体層に埋め込まれているp型半導体の数が4以上であるのが、より効果的に電界集中を抑制し、前記半導体装置の電気特性をより優れたものとすることができるので、好ましく、10以上であるのがより好ましく、40以上であるのが最も好ましい。このような好ましい態様によれば、前記半導体装置の立ち上がり電圧をより低くし、温度安定性をより優れたものにでき、さらに耐圧をより優れたものにできるので、好ましい。
なお、前記n型半導体層に埋め込まれているp型半導体からp型半導体への距離は、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、前記n型半導体層に埋め込まれているp型半導体の深さは、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、本発明においては、前記p型半導体が、前記n型半導体層上にエピタキシャ成長しているのが好ましく、前記p型半導体が横方向成長領域を含むのも好ましい。このような好ましいp型半導体を用いることにより、例えば、前記結晶性酸化物半導体がガリウムを含む場合等であっても、JBSダイオードとしての性能をより良好に発現することができる。
なお、前記n型半導体層に埋め込まれているp型半導体からp型半導体への距離は、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、前記n型半導体層に埋め込まれているp型半導体の深さは、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、本発明においては、前記p型半導体が、前記n型半導体層上にエピタキシャ成長しているのが好ましく、前記p型半導体が横方向成長領域を含むのも好ましい。このような好ましいp型半導体を用いることにより、例えば、前記結晶性酸化物半導体がガリウムを含む場合等であっても、JBSダイオードとしての性能をより良好に発現することができる。
また、前記p型半導体がイリジウムを含む酸化物半導体である場合、前記p型半導体の形成を、例えば、図18に示す成膜装置を用いて、金属酸化物ガスの固体状物(例えば粉末等)を昇華させ(昇華工程)、ついで得られた金属酸化物ガスを用いて、前記基体上で結晶成長させる(結晶成長工程)ことにより好適に行うことができる。
(昇華工程)
昇華工程は、金属酸化物ガスの固体状物(例えば粉末等)を昇華させ、ガス状とすることにより、金属酸化物ガスを得る。前記金属酸化物ガスとしては、ガス状のp型酸化物半導体に含まれる金属の金属酸化物などが挙げられるが、前記金属酸化物の価数などは、本発明の目的を阻害しない限り、特に限定されず、1価であってもよいし、2価であってもよい。3価であってもよいし、4価であってもよい。本発明においては、前記金属酸化物が、周期律表の第9族金属を含有するのが好ましく、イリジウムを含有するのがより好ましい。なお、前記p型酸化物半導体が混晶を含む場合には、前記金属酸化物が、イリジウムと、イリジウム以外の第9族金属又は第13族金属とを含有するのも好ましい。上記したような好ましい金属酸化物を用いることにより、バンドギャップが2.4eV以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をp型半導体において発揮することができる。
昇華工程は、金属酸化物ガスの固体状物(例えば粉末等)を昇華させ、ガス状とすることにより、金属酸化物ガスを得る。前記金属酸化物ガスとしては、ガス状のp型酸化物半導体に含まれる金属の金属酸化物などが挙げられるが、前記金属酸化物の価数などは、本発明の目的を阻害しない限り、特に限定されず、1価であってもよいし、2価であってもよい。3価であってもよいし、4価であってもよい。本発明においては、前記金属酸化物が、周期律表の第9族金属を含有するのが好ましく、イリジウムを含有するのがより好ましい。なお、前記p型酸化物半導体が混晶を含む場合には、前記金属酸化物が、イリジウムと、イリジウム以外の第9族金属又は第13族金属とを含有するのも好ましい。上記したような好ましい金属酸化物を用いることにより、バンドギャップが2.4eV以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をp型半導体において発揮することができる。
本発明においては、前記p型半導体がイリジウムを含む酸化物半導体である場合には、前記金属酸化物ガスとして、IrO2ガスを用いるのが好ましい。昇華手段としては、加熱手段が挙げられる。加熱温度は特に限定されないが、好ましくは、600℃~1200℃であり、より好ましくは800℃~1000℃である。本発明においては、昇華により得られた金属酸化物ガスがキャリアガスで前記基体まで搬送されるのが好ましい。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。酸素が用いられているキャリアガスとしては、例えば空気、酸素ガス、オゾンガス等が挙げられるが、とりわけ酸素ガス及び/又はオゾンガスが好ましい。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。また、キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、0.1~10L/分であるのがより好ましい。
(結晶成長工程)
結晶成長工程では、前記金属酸化物ガスを前記基体表面近傍で結晶成長させて、前記基体表面の一部または全部に成膜する。結晶成長温度は、昇華工程の加熱温度よりも低い温度であるのが好ましく、900℃以下がより好ましく、500℃~900℃が最も好ましい。また、結晶成長は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、金属酸化物の結晶又は混晶が形成できる雰囲気であれば特に限定されず、酸素または酸素含有化合物の存在下であればそれでよく、例えば、酸素を含むキャリアガスを用いたり、酸化剤を用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。また、本発明においては、金属酸化物ガスにp型ドーパントを含めて本工程に付し、p型ドーピングを行ってもよい。前記p型ドーパントとしては、例えば、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素などが挙げられる。本発明においては、前記p型ドーパントが、周期律表の第1族金属又は第2族金属であるのが好ましく、第2族金属であるのがより好ましく、マグネシウム(Mg)であるのが最も好ましい。また、本発明においては、本工程で得られたp型半導体をアニール処理してもよい。
結晶成長工程では、前記金属酸化物ガスを前記基体表面近傍で結晶成長させて、前記基体表面の一部または全部に成膜する。結晶成長温度は、昇華工程の加熱温度よりも低い温度であるのが好ましく、900℃以下がより好ましく、500℃~900℃が最も好ましい。また、結晶成長は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、金属酸化物の結晶又は混晶が形成できる雰囲気であれば特に限定されず、酸素または酸素含有化合物の存在下であればそれでよく、例えば、酸素を含むキャリアガスを用いたり、酸化剤を用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。また、本発明においては、金属酸化物ガスにp型ドーパントを含めて本工程に付し、p型ドーピングを行ってもよい。前記p型ドーパントとしては、例えば、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素などが挙げられる。本発明においては、前記p型ドーパントが、周期律表の第1族金属又は第2族金属であるのが好ましく、第2族金属であるのがより好ましく、マグネシウム(Mg)であるのが最も好ましい。また、本発明においては、本工程で得られたp型半導体をアニール処理してもよい。
また、本発明の半導体装置は、通常、オーミック電極を備える。前記オーミック電極は、公知の電極材料が用いられてよく、本発明の目的を阻害しない限り特に限定されないが、周期律表第4族または第11族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第4族または第11族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、2以上の金属層を含んでいてもよい。オーミック電極の形成手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Tiまたは/およびAuを含むのが好ましい。
以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
図1は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図1の半導体装置は、n型半導体層3と、前記n型半導体層上に設けられておりかつ前記n型半導体層との間にショットキーバリアを形成可能な電極(バリア電極)2と、電極(バリア電極)2とn型半導体層3との間に設けられておりかつ前記n型半導体層3との間に電極(バリア電極)2のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なp型半導体とを含んでいる。なお、p型半導体1はn型半導体層3に埋め込まれている。本発明においては、p型半導体が一定間隔ごとに設けられているのが好ましく、前記電極(バリア電極)の両端と前記n型半導体層との間に、前記p型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、熱安定性および密着性により優れ、リーク電流がより軽減され、さらに、より耐圧等の半導体特性に優れるようにJBSが構成されている。なお、図1の半導体装置は、n型半導体層3上にオーミック電極4を備えている。
図1の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やCVD法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
以下、図2を用いて、図1の半導体装置の好ましい製造工程等を説明する。図2(a)は、n型半導体層3としての半導体基板上にオーミック電極4が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図2(a)の積層体に対して、フォトリソグラフィー法を用いて、図2(b)のとおり、n型半導体層3のトレンチ内に、p型半導体1を形成する。図2(b)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図2(c)の積層体を得る。図2(c)の積層体は、p型半導体1が、前記n型半導体層3に埋め込められている構造をしているので、とりわけ耐圧に優れている。
図3は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図3の半導体装置は、図1の半導体装置とは、電極(バリア電極)の外周辺部にガードリング5が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、ガードリング5の一部をn型半導体層3表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極(バリア電極)の形成とあわせてガードリングを工業的有利に設けることができ、n型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが1eV以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。本発明においては、前記ガードリングに用いられる材料が、耐圧構造の設計自由度が高く、ガードリングを多く設けることもでき、柔軟に耐圧をより良好なものとすることができるので、前記金属であるのが好ましい。また、ガードリングの形状としては、特に限定されず、例えば、ロの字形状、円状、コ字形状、L字形状または帯状などが挙げられる。本発明においては、ロの字形状または円状が好ましい。ガードリングの本数も特に限定されないが、好ましくは3本以上、より好ましくは6本以上である。なお、図3の半導体装置では、ガードリングがバリア電極の外側である外周辺部に設けられているが、本発明においては、ガードリングがショットキー電極の両端と前記n型半導体層との間に設けられていてもよい。
以下、図4および図5を用いて、図3の半導体装置の好ましい製造工程等を説明する。図4(a)は、n型半導体層3としての半導体基板上にオーミック電極4が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図4(a)の積層体に対して、フォトリソグラフィー法により、図4(b)のとおり、p型半導体1をn型半導体層3上に形成した後、図4(c)のとおり、n型半導体層3表面を露出させる。図4(b)および(c)の積層体は、p型半導体1と、n型半導体層3と、オーミック電極4とが積層されている。図4(c)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図4(d)の積層体を得る。
そして、図4(d)の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図5(e)のとおり、電極(バリア電極)2の一部およびn型半導体層3の一部を除去する。図5(e)の積層体を得た後、表面に露出しているn型半導体層3上に、ガードリング5を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図5(f)の積層体を得る。図5(f)の積層体は、ガードリング5、電極(バリア電極)2、p型半導体1、n型半導体層3およびオーミック電極4がそれぞれ積層されている。図5(f)の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図5(g)の積層体を得る。図5(g)の積層体は、p型半導体1が、n型半導体層3に埋め込められており、さらにn型半導体層3の周辺部に埋め込み構造のガードリング5を備えているので、耐圧等においてより優れている。
上記説明においては、ガードリング5を最後に形成したが、本発明においては、電極(バリア電極)2を形成する前にガードリング5を形成するのも好ましく、このように形成することにより、電極形成時の金属による影響を抑えることができる。
上記説明においては、ガードリング5を最後に形成したが、本発明においては、電極(バリア電極)2を形成する前にガードリング5を形成するのも好ましく、このように形成することにより、電極形成時の金属による影響を抑えることができる。
図10は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図10の半導体装置は、n型半導体層3と、前記n型半導体層上に設けられておりかつ前記n型半導体層との間にショットキーバリアを形成可能な電極(バリア電極)2と、電極(バリア電極)2とn型半導体層3との間に設けられておりかつ前記n型半導体層3との間に電極(バリア電極)2のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なp型半導体とを含んでいる。なお、p型半導体1は、n型半導体層3に埋め込まれており、かつ前記n型半導体層3から電極(バリア電極)2内に突出している。本発明においては、p型半導体が一定間隔ごとに設けられているのが好ましく、前記電極(バリア電極)の両端と前記n型半導体層との間に、前記p型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、JBSが、熱安定性および密着性により優れ、リーク電流がより軽減され、電界集中をより抑制し、さらに、コンタクト抵抗を下げる等の半導体特性により優れたものとなる。なお、図10の半導体装置は、電極(バリア電極)2側と反対側のn型半導体層3上にオーミック電極4を備えている。
図10の半導体装置の各層の形成手段としては、上記した各層の形成手段等が挙げられる。
以下、図11を用いて、図10の半導体装置の好ましい製造工程等を説明する。図11(a)は、表面に複数のトレンチが形成されているn型半導体層3としての半導体基板を示している。そして、図11(a)の半導体基板上に、p型半導体1として、ガリウムを含むp型酸化物半導体をミストCVDにより成膜し、図11(b)に示される積層体を得る。得られた積層体に対し、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図11(c)に示される積層体を得る。図11(c)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図11(d)の積層体を得る。図11(d)の積層体は、p型半導体1が、前記n型半導体層3に埋め込められており、かつ電極(バリア電極)2内に突出した構造をしているので、さらにより電界集中を抑制し、コンタクト抵抗を下げることができ、とりわけ耐圧に優れている半導体装置に有用となる。
図19は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図19の半導体装置は、図10の半導体装置とは、p型半導体1が10以上設けられている点において異なる。本発明においては、前記p型半導体1が40以上設けられているのが好ましい。このように構成することによって、半導体装置の耐圧性をより優れたものとすることができる。
図12は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図12の半導体装置は、図10の半導体装置とは、電極(バリア電極)の外周辺部にガードリング5が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、図13に示すように、ガードリング5の一部をn型半導体層3表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極(バリア電極)の形成とあわせてガードリングを工業的有利に設けることができ、n型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオードまたはトランジスタ(例えば、MESFET等)などが挙げられるが、中でもダイオードが好ましく、ジャンクションバリアショットキーダイオード(JBS)がより好ましい。
本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図6に電源システムの例を示す。図6は、複数の前記電源装置171、172と制御回路173を用いて電源システム170を構成している。前記電源システムは、図7に示すように、電子回路181と電源システム182とを組み合わせてシステム装置180に用いることができる。なお、電源装置の電源回路図の一例を図8に示す。図8は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ192(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランス193で絶縁及び変圧を実施し、整流MOSFET194(A~B’)で整流後、DCL195(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器197で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路196でインバータ192及び整流MOSFET194を制御する。
(参考例1:p型半導体の形成およびp型半導体によるバリアハイトの調整)
参考例1では、n型半導体層上へのp型半導体の形成およびp型半導体によるバリアハイトの調整について評価を行った。
1-1.p型半導体層の形成
1-1-1.成膜装置
図9を用いて、参考例で用いたミストCVD装置19を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
参考例1では、n型半導体層上へのp型半導体の形成およびp型半導体によるバリアハイトの調整について評価を行った。
1-1.p型半導体層の形成
1-1-1.成膜装置
図9を用いて、参考例で用いたミストCVD装置19を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
1-1-2.原料溶液の作製
臭化ガリウムと臭化マグネシウムを超純水に混合し、ガリウムに対するマグネシウムの原子比が1:0.01および臭化ガリウム0.1モル/Lとなるように水溶液を調整し、この際、ハロゲン化水素酸を体積比で20%含有させ、これを原料溶液とした。
臭化ガリウムと臭化マグネシウムを超純水に混合し、ガリウムに対するマグネシウムの原子比が1:0.01および臭化ガリウム0.1モル/Lとなるように水溶液を調整し、この際、ハロゲン化水素酸を体積比で20%含有させ、これを原料溶液とした。
1-1-3.成膜準備
上記1-1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、ミストCVDを用いて形成されたn+型半導体層(α-Ga203)を表面に有するサファイア基板をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を520℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1L/分に、キャリアガス(希釈)の流量を1L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
上記1-1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、ミストCVDを用いて形成されたn+型半導体層(α-Ga203)を表面に有するサファイア基板をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を520℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1L/分に、キャリアガス(希釈)の流量を1L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
1-1-4.半導体膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室27内に導入され、大気圧下、520℃にて、成膜室27内でミストが反応して、基板20上に半導体膜が形成された。なお、成膜時間は60分間であった。
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室27内に導入され、大気圧下、520℃にて、成膜室27内でミストが反応して、基板20上に半導体膜が形成された。なお、成膜時間は60分間であった。
1-1-5.評価
XRD回折装置を用いて、上記1-1-4.にて得られた膜の相の同定を行ったところ、ハロゲン化水素酸として臭化水素酸を用いて得られた膜はα-Ga203であった。
XRD回折装置を用いて、上記1-1-4.にて得られた膜の相の同定を行ったところ、ハロゲン化水素酸として臭化水素酸を用いて得られた膜はα-Ga203であった。
1-2.評価
p型半導体層においてマグネシウムがp型ドーパントとして正常に機能しているかどうかを確かめるために、上記1-1.にて得られたα-Ga203膜につき、IV測定を実施した。IV測定の結果を図14に示す。図14から明らかなように、優れた整流性を示し、n+型半導体層とp型半導体層とが良好なPN接合を形成していた。また、マグネシウムがp型ドーパントとして正常に機能していることから、p型半導体の形成によってバリアハイトを調整できることがわかる。
p型半導体層においてマグネシウムがp型ドーパントとして正常に機能しているかどうかを確かめるために、上記1-1.にて得られたα-Ga203膜につき、IV測定を実施した。IV測定の結果を図14に示す。図14から明らかなように、優れた整流性を示し、n+型半導体層とp型半導体層とが良好なPN接合を形成していた。また、マグネシウムがp型ドーパントとして正常に機能していることから、p型半導体の形成によってバリアハイトを調整できることがわかる。
(参考例2:p型半導体(α―Ir2O3)の形成およびp型半導体によるバリアハイトの調整)
参考例2では、n型半導体層上へのp型半導体としてのα―Ir2O3の形成およびp型半導体によるバリアハイトの調整について評価を行った。
参考例2では、n型半導体層上へのp型半導体としてのα―Ir2O3の形成およびp型半導体によるバリアハイトの調整について評価を行った。
2-1.p型半導体層の形成
2-1-1.成膜装置
図18を用いて、参考例で用いた成膜装置を説明する。図18の成膜装置51は、キャリアガス供給源と連結されている石英筒52と、石英筒52内に石英製の原料用設置台54とが設けられており、原料用設置台54上に原料55が載置されている。原料用設置台周辺の石英筒52の筒外にはヒーター3が円筒状に設けられており、原料55を加熱できるように構成されている。また、石英筒52の奥には石英基板台がサセプタ57として設置されており、サセプタ57が結晶成長温度内になるように設置位置が調整されている。
2-1-1.成膜装置
図18を用いて、参考例で用いた成膜装置を説明する。図18の成膜装置51は、キャリアガス供給源と連結されている石英筒52と、石英筒52内に石英製の原料用設置台54とが設けられており、原料用設置台54上に原料55が載置されている。原料用設置台周辺の石英筒52の筒外にはヒーター3が円筒状に設けられており、原料55を加熱できるように構成されている。また、石英筒52の奥には石英基板台がサセプタ57として設置されており、サセプタ57が結晶成長温度内になるように設置位置が調整されている。
2-1-2.成膜準備
原料用設置台54上に、原料55としてIrO2粉末を載置し、基板56として、サファイア基板をサセプタ57上に設置した。次に、ヒーター53の温度を850℃にまで昇温し、原料用設置台54上に載置されたIrO2粉末を加熱することにより、IrO2粉末を昇華させて、ガス状の酸化イリジウムを生成した。
原料用設置台54上に、原料55としてIrO2粉末を載置し、基板56として、サファイア基板をサセプタ57上に設置した。次に、ヒーター53の温度を850℃にまで昇温し、原料用設置台54上に載置されたIrO2粉末を加熱することにより、IrO2粉末を昇華させて、ガス状の酸化イリジウムを生成した。
2-1-3.膜形成
次に、ヒーター53の温度を850℃に保持したまま、キャリアガス供給源からキャリアガスを石英筒52内に供給し、上記2-1-2.にて生成した金属酸化物ガス(ガス状の酸化イリジウム)を、石英筒52を通して基板56に供給した。なお、キャリアガスの流量は1.0L/分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板56の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は120分間であった。
次に、ヒーター53の温度を850℃に保持したまま、キャリアガス供給源からキャリアガスを石英筒52内に供給し、上記2-1-2.にて生成した金属酸化物ガス(ガス状の酸化イリジウム)を、石英筒52を通して基板56に供給した。なお、キャリアガスの流量は1.0L/分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板56の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は120分間であった。
2-2.評価
上記2-1.にて得られた膜について、X線回析装置を用いて膜の同定をしたところ、得られた膜は、α-Ir2O3膜であった。また、上記2-1.で得られたp型半導体層上に、ミストCVD法を用いてα-Ga2O3膜からなるn-型半導体層およびn+型半導体層を形成した後、IV測定を実施した。その結果、優れた整流性を示し、n-型半導体層とp型半導体層とが良好なPN接合を形成していた。また、p型半導体の形成によってバリアハイトを調整できることがわかった。
上記2-1.にて得られた膜について、X線回析装置を用いて膜の同定をしたところ、得られた膜は、α-Ir2O3膜であった。また、上記2-1.で得られたp型半導体層上に、ミストCVD法を用いてα-Ga2O3膜からなるn-型半導体層およびn+型半導体層を形成した後、IV測定を実施した。その結果、優れた整流性を示し、n-型半導体層とp型半導体層とが良好なPN接合を形成していた。また、p型半導体の形成によってバリアハイトを調整できることがわかった。
(実施例1)JBSダイオードの作製
1.n+型半導体層の形成
1-1.成膜装置
図15を用いて、本実施例で用いたミストCVD装置109を説明する。ミストCVD装置109は、キャリアガスを供給するキャリアガス源22aと、キャリアガス源22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するためのキャリアガス(希釈)源22bと、キャリアガス(希釈)源22bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、成膜室30と、ミスト発生源24から成膜室30までをつなぐ石英製供給管27と、成膜室30内に設置されたホットプレート(ヒーター)28とを備えている。ホットプレート28上には、基板20が設置されている。
1.n+型半導体層の形成
1-1.成膜装置
図15を用いて、本実施例で用いたミストCVD装置109を説明する。ミストCVD装置109は、キャリアガスを供給するキャリアガス源22aと、キャリアガス源22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するためのキャリアガス(希釈)源22bと、キャリアガス(希釈)源22bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、成膜室30と、ミスト発生源24から成膜室30までをつなぐ石英製供給管27と、成膜室30内に設置されたホットプレート(ヒーター)28とを備えている。ホットプレート28上には、基板20が設置されている。
1-2.原料溶液の作製
0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:0.12となるように溶解し、この際、臭化水素酸を体積比で15%加え、これを原料溶液とした。
0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:0.12となるように溶解し、この際、臭化水素酸を体積比で15%加え、これを原料溶液とした。
1-3.成膜準備
上記1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、表面にバッファ層としてアンドープα-Ga2O3層が形成されたm面サファイア基板を用いて、ホットプレート28上に設置し、ホットプレート28を作動させて基板温度を600℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給装置22a、22bからキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/分に、キャリアガス(希釈)の流量を1.0L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
上記1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、表面にバッファ層としてアンドープα-Ga2O3層が形成されたm面サファイア基板を用いて、ホットプレート28上に設置し、ホットプレート28を作動させて基板温度を600℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給装置22a、22bからキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/分に、キャリアガス(希釈)の流量を1.0L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
1-4.成膜
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミスト(霧化液滴)24bを生成させた。このミスト24bが、キャリアガスによって、供給管27内を通って、成膜室30内に導入され、大気圧下、600℃にて、基板20上にてミストが熱反応して、基板20上に成膜した。成膜時間は1時間であった。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミスト(霧化液滴)24bを生成させた。このミスト24bが、キャリアガスによって、供給管27内を通って、成膜室30内に導入され、大気圧下、600℃にて、基板20上にてミストが熱反応して、基板20上に成膜した。成膜時間は1時間であった。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
2.n-型半導体層の形成
原料溶液として、臭化ガリウムを超純水に混合して、臭化ガリウム0.1mol/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比で10%加えたものを用いたこと、成膜時間を50分間としたこと、以外は、上記1.と同様にして、上記1.で得られたn+型半導体層上に、n-型半導体層を成膜した。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。なお、n-型半導体層は、n+型半導体層の一部が露出するように、マスクを用いてパターン形成した。
原料溶液として、臭化ガリウムを超純水に混合して、臭化ガリウム0.1mol/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比で10%加えたものを用いたこと、成膜時間を50分間としたこと、以外は、上記1.と同様にして、上記1.で得られたn+型半導体層上に、n-型半導体層を成膜した。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。なお、n-型半導体層は、n+型半導体層の一部が露出するように、マスクを用いてパターン形成した。
3.SiO2マスクパターンの形成
上記2.で得られたn-型半導体層上に、SOG(Spin on Glass)法を用いてSiO2膜を成膜し、ついで、フォトリソグラフィーおよびウェットエッチングを行うことにより、p型埋込層形成用のマスクパターンを形成した。
上記2.で得られたn-型半導体層上に、SOG(Spin on Glass)法を用いてSiO2膜を成膜し、ついで、フォトリソグラフィーおよびウェットエッチングを行うことにより、p型埋込層形成用のマスクパターンを形成した。
4.p型半導体の埋め込み形成
原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化マグネシウムを、ガリウムとマグネシウムの物質量比が1:0.1となるように溶解し、この際、ハロゲン化水素酸を体積比で20%加えたものを用いたこと、成膜温度を540℃としたこと、および成膜時間を30分間としたこと以外は、上記1.と同様にして、上記3.にて得られたマスクパターンにp型半導体を形成した。なお、ショットキー電極の両端とn-型半導体層との間に位置するp型半導体は、ガードリングとして形成した。得られたp型半導体は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶であった。
原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化マグネシウムを、ガリウムとマグネシウムの物質量比が1:0.1となるように溶解し、この際、ハロゲン化水素酸を体積比で20%加えたものを用いたこと、成膜温度を540℃としたこと、および成膜時間を30分間としたこと以外は、上記1.と同様にして、上記3.にて得られたマスクパターンにp型半導体を形成した。なお、ショットキー電極の両端とn-型半導体層との間に位置するp型半導体は、ガードリングとして形成した。得られたp型半導体は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶であった。
5.n-型半導体層の再成長
上記3.で形成したSiO2マスクパターンをエッチングにより除去した後、上記4.にて得られたp型半導体の一部がn-型半導体層内に埋め込まれるように、n-型半導体層を再成長させた。なお、n-型半導体層の成長は、成膜時間を25分間としたこと以外は、上記2.と同様にして行った。また、埋め込まれたp型半導体の数は、40本であった。
上記3.で形成したSiO2マスクパターンをエッチングにより除去した後、上記4.にて得られたp型半導体の一部がn-型半導体層内に埋め込まれるように、n-型半導体層を再成長させた。なお、n-型半導体層の成長は、成膜時間を25分間としたこと以外は、上記2.と同様にして行った。また、埋め込まれたp型半導体の数は、40本であった。
6.ショットキー電極の形成
上記5.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、ショットキー電極として、Coを形成した。なお、Coの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
上記5.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、ショットキー電極として、Coを形成した。なお、Coの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
7.オーミック電極の形成
上記2.において露出させたn+型半導体層上に、オーミック電極としてTiを形成した。なお、Tiの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
上記2.において露出させたn+型半導体層上に、オーミック電極としてTiを形成した。なお、Tiの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
8.断面観察
得られたJBSダイオードの断面の一部をTEMを用いて観察したところ、図17から明らかなとおり、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
得られたJBSダイオードの断面の一部をTEMを用いて観察したところ、図17から明らかなとおり、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
(実施例2)JBSダイオードの作製
1.n+型半導体層の形成
原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:1:0.04となるように溶解し、この際、臭化水素酸を体積比で15%加えたものを用いたこと、成膜時間を10分間としたこと以外は、実施例1の1.n+型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
1.n+型半導体層の形成
原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:1:0.04となるように溶解し、この際、臭化水素酸を体積比で15%加えたものを用いたこと、成膜時間を10分間としたこと以外は、実施例1の1.n+型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
2.n-型半導体層の形成
成膜時間を20分間としたこと以外は、実施例1の2.n-型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
成膜時間を20分間としたこと以外は、実施例1の2.n-型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga2O3単結晶膜であった。
3.p型半導体埋込用の溝の形成
フォトリソグラフィーおよびドライエッチングを用いて、上記2.で得られたn-型半導体層に、p型半導体埋め込み用の溝を形成した。
フォトリソグラフィーおよびドライエッチングを用いて、上記2.で得られたn-型半導体層に、p型半導体埋め込み用の溝を形成した。
4.p型半導体の埋め込み形成
成膜時間を14分間としたこと以外は、実施例1の4.p型半導体の埋め込み形成と同様にして、上記3.で形成したp型半導体を成膜した。なお、埋め込まれたp型半導体の数は、75本であった。
成膜時間を14分間としたこと以外は、実施例1の4.p型半導体の埋め込み形成と同様にして、上記3.で形成したp型半導体を成膜した。なお、埋め込まれたp型半導体の数は、75本であった。
5.ショットキー電極の形成
上記4.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、実施例1の6.ショットキー電極の形成と同様にして、ショットキー電極を形成した。
上記4.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、実施例1の6.ショットキー電極の形成と同様にして、ショットキー電極を形成した。
6.オーミック電極の形成
エッチングによって表面の一部を露出させたn+型半導体層上に、実施例1の7.オーミック電極の形成と同様にして、オーミック電極を形成した。
エッチングによって表面の一部を露出させたn+型半導体層上に、実施例1の7.オーミック電極の形成と同様にして、オーミック電極を形成した。
7.断面観察
得られたJBSダイオードの断面の一部を実施例1と同様にして観察したところ、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
得られたJBSダイオードの断面の一部を実施例1と同様にして観察したところ、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
(比較例1)ショットキーバリアダイオード(SBD)の作製
p型半導体の埋め込みを行わなかったこと以外は、実施例1と同様にして、SBDを作製した。
p型半導体の埋め込みを行わなかったこと以外は、実施例1と同様にして、SBDを作製した。
(評価)
実施例2および比較例1にて得られたJBSダイオードにつき、I-V測定を行った。結果を図16に示す。図16から明らかように、実施例2のJBSダイオードによれば、比較例1のSBDと比較して、電界集中がより抑制され、耐圧性により優れていることが分かる。また、順方向のI-V測定の結果から、比較例1のSBDと比較して、実施例2のJBSダイオードのコンタクト抵抗がより低減していることがわかった。実施例1のJBSダイオードにつき、同様にしてI-V測定を行ったところ、実施例2のJBSダイオードと同等の電気特性を有することがわかった。また、参考として、p型半導体を2つ設けた場合のJBSダイオードを作製してI-V測定したところ、比較例1のSBDと同程度の電気特性であることがわかった。
実施例2および比較例1にて得られたJBSダイオードにつき、I-V測定を行った。結果を図16に示す。図16から明らかように、実施例2のJBSダイオードによれば、比較例1のSBDと比較して、電界集中がより抑制され、耐圧性により優れていることが分かる。また、順方向のI-V測定の結果から、比較例1のSBDと比較して、実施例2のJBSダイオードのコンタクト抵抗がより低減していることがわかった。実施例1のJBSダイオードにつき、同様にしてI-V測定を行ったところ、実施例2のJBSダイオードと同等の電気特性を有することがわかった。また、参考として、p型半導体を2つ設けた場合のJBSダイオードを作製してI-V測定したところ、比較例1のSBDと同程度の電気特性であることがわかった。
本発明の半導体装置は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
1 p型半導体
2 電極(バリア電極)
3 n型半導体層
4 オーミック電極
5 ガードリング
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
51 成膜装置
52 石英筒
53 ヒーター
54 原料設置台
55 原料
56 基板
57 サセプタ
109 ミストCVD装置
170 電源システム
171 電源装置
172 電源装置
173 制御回路
180 システム装置
181 電子回路
182 電源システム
192 インバータ
193 トランス
194 整流MOSFET
195 DCL
196 PWM制御回路
197 電圧比較器
2 電極(バリア電極)
3 n型半導体層
4 オーミック電極
5 ガードリング
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
51 成膜装置
52 石英筒
53 ヒーター
54 原料設置台
55 原料
56 基板
57 サセプタ
109 ミストCVD装置
170 電源システム
171 電源装置
172 電源装置
173 制御回路
180 システム装置
181 電子回路
182 電源システム
192 インバータ
193 トランス
194 整流MOSFET
195 DCL
196 PWM制御回路
197 電圧比較器
Claims (14)
- n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
- 前記p型半導体が、前記電極内に突出している請求項1記載の半導体装置。
- 前記結晶性酸化物半導体が、ガリウムを少なくとも含む請求項1または2に記載の半導体装置。
- 前記結晶性酸化物半導体が、α―Ga2O3またはその混晶である請求項1~3のいずれかに記載の半導体装置。
- 前記p型半導体が、周期律表第13族および第9族から選ばれる1種または2種以上の金属を含む酸化物半導体である請求項1~4のいずれかに記載の半導体装置。
- 前記p型半導体が、ガリウムを含む酸化物半導体である請求項1~5のいずれかに記載の半導体装置。
- 前記p型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である請求項1~6のいずれかに記載の半導体装置。
- 前記p型半導体が、10以上設けられている請求項1~7のいずれかに記載の半導体装置。
- 前記p型半導体が、前記n型半導体層上にエピタキシャル成長している請求項1~8のいずれかに記載の半導体装置。
- 前記p型半導体が、横方向成長領域を含む請求項9記載の半導体装置。
- ダイオードである請求項1~10のいずれかに記載の半導体装置。
- ジャンクションバリアショットキーダイオードである請求項1~11のいずれかに記載の半導体装置。
- パワーデバイスである請求項1~12のいずれかに記載の半導体装置。
- 半導体装置を備える半導体システムであって、前記半導体装置が、請求項1~13のいずれかに記載の半導体装置である半導体システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020530237A JPWO2020013244A1 (ja) | 2018-07-12 | 2019-07-10 | 半導体装置 |
EP19833732.1A EP3823041A4 (en) | 2018-07-12 | 2019-07-10 | SEMICONDUCTOR DEVICE |
US17/259,630 US11495695B2 (en) | 2018-07-12 | 2019-07-10 | Semiconductor device |
CN201980046773.4A CN112424948A (zh) | 2018-07-12 | 2019-07-10 | 半导体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-132763 | 2018-07-12 | ||
JP2018132763 | 2018-07-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020013244A1 true WO2020013244A1 (ja) | 2020-01-16 |
Family
ID=69142057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/027378 WO2020013244A1 (ja) | 2018-07-12 | 2019-07-10 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11495695B2 (ja) |
EP (1) | EP3823041A4 (ja) |
JP (1) | JPWO2020013244A1 (ja) |
CN (1) | CN112424948A (ja) |
TW (1) | TWI830750B (ja) |
WO (1) | WO2020013244A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034623A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
WO2022030647A3 (ja) * | 2020-08-07 | 2022-04-14 | 株式会社Flosfia | 酸化物半導体及び酸化物半導体を含む半導体装置 |
WO2022030648A3 (ja) * | 2020-08-07 | 2022-04-21 | 株式会社Flosfia | p型酸化物半導体及びp型酸化物半導体を含む半導体装置 |
JP7511833B2 (ja) | 2020-03-19 | 2024-07-08 | 株式会社Flosfia | 半導体素子、半導体装置および半導体システム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202346211A (zh) * | 2022-02-09 | 2023-12-01 | 日商Flosfia股份有限公司 | 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52101970A (en) | 1976-02-20 | 1977-08-26 | Sumitomo Electric Ind Ltd | Semiconductor element having schottoky barriercontact |
JP2013522876A (ja) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 |
JP2014078660A (ja) | 2012-10-12 | 2014-05-01 | Sumitomo Electric Ind Ltd | ワイドギャップ半導体装置およびその製造方法 |
JP2014107408A (ja) | 2012-11-28 | 2014-06-09 | Sanken Electric Co Ltd | 半導体装置 |
WO2016013554A1 (ja) * | 2014-07-22 | 2016-01-28 | 株式会社Flosfia | 結晶性半導体膜および板状体ならびに半導体装置 |
WO2017111173A1 (ja) * | 2015-12-25 | 2017-06-29 | 出光興産株式会社 | 積層体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102081A (ja) * | 2011-11-09 | 2013-05-23 | Tamura Seisakusho Co Ltd | ショットキーバリアダイオード |
JP6586768B2 (ja) * | 2015-04-27 | 2019-10-09 | 株式会社Flosfia | 成膜方法 |
WO2018004008A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社Flosfia | 酸化物半導体膜及びその製造方法 |
US10804362B2 (en) * | 2016-08-31 | 2020-10-13 | Flosfia Inc. | Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system |
EP3654387A4 (en) * | 2017-07-08 | 2021-03-31 | Flosfia Inc. | SEMICONDUCTOR DEVICE |
JP7248962B2 (ja) * | 2017-08-24 | 2023-03-30 | 株式会社Flosfia | 半導体装置 |
-
2019
- 2019-07-10 EP EP19833732.1A patent/EP3823041A4/en active Pending
- 2019-07-10 TW TW108124328A patent/TWI830750B/zh active
- 2019-07-10 US US17/259,630 patent/US11495695B2/en active Active
- 2019-07-10 CN CN201980046773.4A patent/CN112424948A/zh active Pending
- 2019-07-10 WO PCT/JP2019/027378 patent/WO2020013244A1/ja unknown
- 2019-07-10 JP JP2020530237A patent/JPWO2020013244A1/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52101970A (en) | 1976-02-20 | 1977-08-26 | Sumitomo Electric Ind Ltd | Semiconductor element having schottoky barriercontact |
JP2013522876A (ja) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 |
JP2014078660A (ja) | 2012-10-12 | 2014-05-01 | Sumitomo Electric Ind Ltd | ワイドギャップ半導体装置およびその製造方法 |
JP2014107408A (ja) | 2012-11-28 | 2014-06-09 | Sanken Electric Co Ltd | 半導体装置 |
WO2016013554A1 (ja) * | 2014-07-22 | 2016-01-28 | 株式会社Flosfia | 結晶性半導体膜および板状体ならびに半導体装置 |
WO2017111173A1 (ja) * | 2015-12-25 | 2017-06-29 | 出光興産株式会社 | 積層体 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3823041A4 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034623A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
WO2021038909A1 (ja) * | 2019-08-27 | 2021-03-04 | 株式会社デンソー | 半導体装置の製造方法 |
JP7230743B2 (ja) | 2019-08-27 | 2023-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
JP7511833B2 (ja) | 2020-03-19 | 2024-07-08 | 株式会社Flosfia | 半導体素子、半導体装置および半導体システム |
WO2022030647A3 (ja) * | 2020-08-07 | 2022-04-14 | 株式会社Flosfia | 酸化物半導体及び酸化物半導体を含む半導体装置 |
WO2022030648A3 (ja) * | 2020-08-07 | 2022-04-21 | 株式会社Flosfia | p型酸化物半導体及びp型酸化物半導体を含む半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112424948A (zh) | 2021-02-26 |
EP3823041A1 (en) | 2021-05-19 |
JPWO2020013244A1 (ja) | 2021-07-15 |
US11495695B2 (en) | 2022-11-08 |
TWI830750B (zh) | 2024-02-01 |
EP3823041A4 (en) | 2022-04-20 |
US20210296511A1 (en) | 2021-09-23 |
TW202013749A (zh) | 2020-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10128349B2 (en) | Semiconductor device | |
WO2020013244A1 (ja) | 半導体装置 | |
JP7313609B2 (ja) | 半導体装置 | |
WO2020013242A1 (ja) | 半導体装置 | |
US20180097073A1 (en) | Semiconductor device and semiconductor system including semiconductor device | |
JP7248961B2 (ja) | 半導体装置 | |
JP2018060992A (ja) | 半導体装置 | |
WO2020204006A1 (ja) | 結晶、結晶性酸化物半導体、結晶性酸化物半導体を含む半導体膜、結晶および/または半導体膜を含む半導体装置および半導体装置を含むシステム | |
JP7462143B2 (ja) | 積層構造体、積層構造体を含む半導体装置および半導体システム | |
JP6999106B2 (ja) | 半導体装置 | |
WO2020013243A1 (ja) | 半導体装置 | |
JP6999105B2 (ja) | 半導体装置の製造方法 | |
JP6999103B2 (ja) | 半導体装置 | |
WO2020235690A1 (ja) | 半導体装置 | |
JP6999104B2 (ja) | 半導体装置 | |
CN114514615A (zh) | 半导体装置和半导体系统 | |
JP2018032699A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19833732 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020530237 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2019833732 Country of ref document: EP Effective date: 20210212 |