WO2016013554A1 - 結晶性半導体膜および板状体ならびに半導体装置 - Google Patents

結晶性半導体膜および板状体ならびに半導体装置 Download PDF

Info

Publication number
WO2016013554A1
WO2016013554A1 PCT/JP2015/070752 JP2015070752W WO2016013554A1 WO 2016013554 A1 WO2016013554 A1 WO 2016013554A1 JP 2015070752 W JP2015070752 W JP 2015070752W WO 2016013554 A1 WO2016013554 A1 WO 2016013554A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor layer
type semiconductor
layer
electrode
Prior art date
Application number
PCT/JP2015/070752
Other languages
English (en)
French (fr)
Inventor
俊実 人羅
真也 織田
章夫 高塚
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020187030849A priority Critical patent/KR102018329B1/ko
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to EP20200067.5A priority patent/EP3783666A1/en
Priority to CN201580032796.1A priority patent/CN106415845B/zh
Priority to KR1020197025453A priority patent/KR102125822B1/ko
Priority to CN201911118416.2A priority patent/CN110828552B/zh
Priority to JP2016535940A priority patent/JP6281146B2/ja
Priority to KR1020207017449A priority patent/KR102232285B1/ko
Priority to US15/320,253 priority patent/US10439028B2/en
Priority to KR1020167035631A priority patent/KR101984061B1/ko
Priority to EP15824091.1A priority patent/EP3174101A4/en
Publication of WO2016013554A1 publication Critical patent/WO2016013554A1/ja
Priority to US16/534,318 priority patent/US11069781B2/en
Priority to US17/114,194 priority patent/US11682702B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a crystalline semiconductor film and a plate-like body useful for a semiconductor device, and a semiconductor device using the crystalline semiconductor film or the plate-like body.
  • a semiconductor device using gallium oxide (Ga 2 O 3 ) having a large band gap has been attracting attention as a next-generation switching element that can achieve high breakdown voltage, low loss, and high heat resistance. Application is expected.
  • the gallium oxide can control the band gap by using mixed crystals of indium and aluminum, respectively.
  • Patent Document 1 describes a highly crystalline conductive ⁇ -Ga 2 O 3 thin film to which a dopant (tetravalent tin) is added.
  • a dopant tetravalent tin
  • the thin film described in Patent Document 1 cannot maintain sufficient pressure resistance, and contains a large amount of carbon impurities, and the semiconductor characteristics including conductivity are still not satisfactory. It was still difficult to use in the device.
  • Patent Document 2 discloses a Ga 2 O 3 based semiconductor device in which a p-type ⁇ - (Al x ′′ Ga 1-x ′′ ) 2 O 3 single crystal film is formed on an ⁇ -Al 2 O 3 substrate.
  • ⁇ -Al 2 O 3 is an insulator and there are problems in the quality of the crystal, so that there are many restrictions on application to the semiconductor element, and MBE
  • MBE MBE
  • ion implantation and heat treatment at a high temperature are required. Therefore, it is difficult to realize p-type ⁇ -Al 2 O 3 itself.
  • the semiconductor element itself was difficult to realize.
  • Non-Patent Document 2 describes that an ⁇ -Ga 2 O 3 thin film can be formed on sapphire by MBE.
  • the crystal grows up to a film thickness of 100 nm at a temperature of 450 ° C. or lower, it is described that the crystal quality deteriorates when the film thickness is larger than that, and a film having a film thickness of 1 ⁇ m or more cannot be obtained. Therefore, an ⁇ -Ga 2 O 3 thin film having a film thickness of 1 ⁇ m or more and no deterioration in crystal quality has been awaited.
  • Patent Document 3 describes a method of producing an oxide crystal thin film by mist CVD using bromide or iodide of gallium or indium.
  • Patent Documents 4 to 6 describe a multilayer structure in which a semiconductor layer having a corundum crystal structure and an insulating film having a corundum crystal structure are stacked on a base substrate having a corundum crystal structure.
  • Patent documents 3 to 6 are all patent publications or patent publications by the applicant of the present application. However, at the time of filing, a crystal thin film having a thickness of 1 ⁇ m or more could not be obtained. Further, none of the films obtained by the methods described in Patent Documents 3 to 6 were actually peelable from the substrate.
  • An object of the present invention is to provide a semiconductor film, a plate-like body, and a semiconductor device, which have excellent semiconductor characteristics, particularly leakage current, and are excellent in pressure resistance and heat dissipation.
  • the inventors of the present invention have created a crystalline semiconductor film that contains an oxide semiconductor having a corundum structure as a main component and has a thickness of 1 ⁇ m or more. succeeded in. Further, the present inventors have further studied and succeeded in manufacturing a plate-like body containing an oxide semiconductor having a corundum structure as a main component. In addition, the inventors of the present invention manufactured a semiconductor device using the crystalline semiconductor film or the plate-like body, and the obtained semiconductor device has suppressed leakage current and is excellent in pressure resistance and heat dissipation. After obtaining the above findings and obtaining the various findings described above, further studies were made to complete the present invention.
  • the crystalline semiconductor film and the plate-like body of the present invention are excellent in semiconductor characteristics, and the semiconductor device of the present invention is suppressed in leakage current and excellent in pressure resistance and heat dissipation.
  • FIG. 1 It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the metal semiconductor field effect transistor (MESFET) of this invention. It is a figure which shows typically a suitable example of the high electron mobility transistor (HEMT) of this invention. It is a figure which shows typically a suitable example of the metal oxide film semiconductor field effect transistor (MOSFET) of this invention.
  • FIG. 1 shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the Schottky
  • FIG. 7 is a schematic diagram for explaining a part of the manufacturing process of the metal oxide semiconductor field effect transistor (MOSFET) of FIG. 6. It is a figure which shows typically an example of the metal oxide film semiconductor field effect transistor (MOSFET) of this invention. It is a figure which shows typically a suitable example of the electrostatic induction transistor (SIT) of this invention. It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the Schottky barrier diode (SBD) of this invention. It is a figure which shows typically a suitable example of the high electron mobility transistor (HEMT) of this invention.
  • MOSFET metal oxide semiconductor field effect transistor
  • MOSFET metal oxide film semiconductor field effect transistor
  • JFET junction field effect transistor
  • IGBT insulated gate bipolar transistor
  • LED light emitting element
  • LED light emitting element
  • the crystalline semiconductor film of the present invention is a crystalline semiconductor film containing an oxide semiconductor having a corundum structure as a main component, and is not particularly limited as long as the film thickness is 1 ⁇ m or more. Is preferably 2 ⁇ m or more, more preferably 3 ⁇ m or more, and most preferably 5 ⁇ m or more. In the present invention, the film thickness is preferably 7.6 ⁇ m or more. When the film thickness is 7.6 ⁇ m or more, the crystalline semiconductor film can be self-supporting.
  • the film thickness is more preferably 10 ⁇ m or more, and a multilayer film (for example, a laminate of an n ⁇ type semiconductor layer and an n + type semiconductor layer) having the same main component with a film thickness of 10 ⁇ m or more. It is most preferable because the semiconductor characteristics are further improved.
  • the shape of the crystalline semiconductor film is not particularly limited, and may be a quadrangular shape, a circular shape, or a polygonal shape.
  • the surface area of the crystalline semiconductor film is not particularly limited, and in the present invention, it is preferably 3 mm square or more (9 mm 2 or more), more preferably 5 mm square or more (25 mm 2 or more), and a diameter of 50 mm. The above is most preferable. In the present invention, by using the mist CVD method under specific conditions, the crystalline semiconductor film of 3 mm square or more, which could not be achieved conventionally, can be easily obtained.
  • the crystalline semiconductor film may be a single crystal film or a polycrystalline film. However, in the present invention, the crystalline semiconductor film may contain a polycrystal. Is preferred.
  • the oxide semiconductor is not particularly limited as long as it is an oxide semiconductor having a corundum structure. Examples of the oxide semiconductor include a metal oxide semiconductor containing one or more metals selected from Al, Ga, In, Fe, Cr, V, Ti, Rh, Ni, Co, and the like. .
  • the oxide semiconductor preferably contains one or more elements selected from indium, aluminum and gallium as a main component, and contains at least indium and / or gallium as a main component. More preferably, it contains at least gallium as a main component.
  • the “main component” means that the oxide semiconductor having the corundum structure is preferably 50% or more, more preferably 70% in terms of atomic ratio with respect to all components of the crystalline semiconductor film. As mentioned above, it means that 90% or more is contained, and it means that it may be 100%.
  • a preferable composition in the case where the oxide semiconductor is ⁇ -type In X Al Y Ga Z O 3 is not particularly limited as long as the object of the present invention is not impaired, but gallium in the metal element contained in the crystalline semiconductor film
  • the total atomic ratio of indium and aluminum is preferably 0.5 or more, and more preferably 0.8 or more.
  • a preferable composition in the case where the oxide semiconductor includes gallium is such that the atomic ratio of gallium in the metal element included in the crystalline semiconductor film is preferably 0.5 or more, and is 0.8 or more. Is more preferable.
  • the crystalline semiconductor film may contain a dopant.
  • the dopant is not particularly limited as long as the object of the present invention is not impaired.
  • Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium or niobium, or p-type dopants.
  • the concentration of the dopant may usually be about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant is set to a low concentration of about 1 ⁇ 10 17 / cm 3 or less, for example.
  • an n-type dopant an n-type semiconductor or the like can be used.
  • the dopant can be contained at a high concentration of about 1 ⁇ 10 20 / cm 3 or more, for example, in the case of an n-type dopant, an n + -type semiconductor or the like can be obtained.
  • the n-type dopant is preferably germanium, silicon, titanium, zirconium, vanadium or niobium.
  • the concentration of zirconium, vanadium or niobium is preferably about 1 ⁇ 10 13 to 5 ⁇ 10 17 / cm 3, and more preferably about 1 ⁇ 10 15 to 1 ⁇ 10 17 / cm 3 .
  • the concentration of germanium, silicon, titanium, zirconium, vanadium or niobium in the crystalline semiconductor film is set. It is preferably about 1 ⁇ 10 20 / cm 3 to 1 ⁇ 10 23 / cm 3 , more preferably about 1 ⁇ 10 20 / cm 3 to 1 ⁇ 10 21 / cm 3 .
  • a crystalline semiconductor film having superior electrical characteristics than when tin is used as a dopant can do.
  • the crystalline semiconductor film may be formed directly on the base substrate or may be formed via another layer.
  • a corundum structure crystal thin film having a different composition, a crystal thin film other than the corundum structure, an amorphous thin film, or the like can be given.
  • the structure may be a single layer structure or a multi-layer structure. Two or more crystal phases may be mixed in the same layer.
  • the crystalline semiconductor film is configured by laminating an insulating thin film and a conductive thin film, for example, but is not limited to this in the present invention.
  • the composition of an insulating thin film and an electroconductive thin film may be the same, or may mutually differ.
  • the ratio of the thickness of the insulating thin film to the conductive thin film is not particularly limited.
  • the ratio of (thickness of the conductive thin film) / (thickness of the insulating thin film) is 0.001 to 100. 0.1 to 5 is more preferable.
  • This more preferable ratio is specifically, for example, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 3, 4, 5 and illustrated here It may be within a range between any two of the numerical values.
  • the crystalline semiconductor film is formed on the underlying substrate as it is or via another layer by a mist CVD method using a susceptor, an abnormal grain inhibitor, or the like shown in FIG. 19 or FIG. Can be stacked.
  • the base substrate is not particularly limited as long as it serves as a support for the crystalline semiconductor film.
  • the substrate may be an insulator substrate, a semiconductor substrate, or a conductive substrate, but the base substrate is preferably an insulator substrate, and has a metal film on the surface. It is also preferable that In the present invention, it is also preferable that the base substrate is a substrate containing a crystal having a corundum structure as a main component or a substrate containing a crystal having a ⁇ -gallia structure as a main component.
  • the substrate containing a crystal having a corundum structure as a main component is not particularly limited as long as the composition ratio in the substrate includes 50% or more of the crystal having a corundum structure, but in the present invention, 70% or more. It is preferable that it is contained, and more preferably 90% or more.
  • the substrate whose main component is a crystal having a corundum structure include a sapphire substrate (eg, c-plane sapphire substrate), an ⁇ -type gallium oxide substrate, and the like.
  • the substrate mainly composed of a crystal having a ⁇ -gallia structure as long as the composition ratio in the substrate includes 50% or more of the crystal having a ⁇ -gallia structure.
  • a substrate mainly composed of a crystal having a ⁇ -gallia structure for example, a ⁇ -Ga 2 O 3 substrate, or Ga 2 O 3 and Al 2 O 3 and Al 2 O 3 is more than 0 wt% and 60 wt%. % Or less of a mixed crystal substrate.
  • examples of other base substrates include substrates having a hexagonal crystal structure (eg, SiC substrate, ZnO substrate, GaN substrate). It is preferable to form the crystalline semiconductor film on the substrate having a hexagonal crystal structure directly or via another layer (eg, buffer layer).
  • the thickness of the base substrate is not particularly limited in the present invention, but is preferably 50 to 2000 ⁇ m, more preferably 200 to 800 ⁇ m.
  • the metal film may be provided on a part or all of the substrate surface, and a mesh-like or dot-like metal film is provided. May be.
  • the thickness of the metal film is not particularly limited, but is preferably 10 to 1000 nm, more preferably 10 to 500 nm.
  • the constituent material of the metal film include platinum (Pt), gold (Au), palladium (Pd), silver (Ag), chromium (Cr), copper (Cu), iron (Fe), and tungsten (W).
  • the metal is preferably uniaxially oriented.
  • the uniaxially oriented metal may be any metal as long as it has a single crystal orientation in a certain direction such as the film thickness direction and the film in-plane direction, or the film thickness direction. Including.
  • the film is preferably uniaxially oriented in the film thickness direction. As for the orientation, it can be confirmed by X-ray diffraction method whether or not the orientation is uniaxial.
  • a peak derived from a crystal plane that is uniaxially oriented in the same crystal powder in which the integral intensity ratio between a peak derived from a uniaxially oriented crystal plane and a peak derived from another crystal plane is randomly aligned If the ratio is larger (preferably more than double, more preferably more than an order of magnitude) compared to the integrated intensity ratio between the peak and the peak derived from other crystal planes, it should be determined as being uniaxially oriented. Can do.
  • the base substrate includes a sapphire substrate (eg, c-plane sapphire substrate), an ⁇ -type gallium oxide substrate, a ⁇ -Ga 2 O 3 substrate or Ga 2 O 3 and Al 2 O 3, and Al 2 A mixed crystal substrate in which O 3 is more than 0 wt% and not more than 60 wt% or these substrates on which a metal film is formed on the surface is preferable.
  • a sapphire substrate eg, c-plane sapphire substrate
  • an ⁇ -type gallium oxide substrate e.g, a ⁇ -Ga 2 O 3 substrate or Ga 2 O 3 and Al 2 O 3, and Al 2
  • Al 2 A mixed crystal substrate in which O 3 is more than 0 wt% and not more than 60 wt% or these substrates on which a metal film is formed on the surface is preferable.
  • the mist CVD method includes, for example, a step (1) of generating a mist by atomizing a raw material by an ultrasonic vibrator, a step (2) of supplying a carrier gas, and the mist held by a susceptor by a carrier gas.
  • a film forming method including the step (3) of forming a film by transporting it to the underlying substrate.
  • examples of the mist method include a mist / epitaxy method and a mist CVD method.
  • the step (1) is not particularly limited as long as the raw material is atomized to generate mist.
  • a mist generator that atomizes the raw material to generate mist can be used.
  • the mist generator is not particularly limited as long as it can atomize the raw material and generate mist, and may be a known one, but in the present invention, the raw material is atomized by ultrasonic to generate mist. It is preferable to do so.
  • the raw materials will be described later.
  • the step (2) is not particularly limited as long as a carrier gas is supplied.
  • the carrier gas is not particularly limited as long as it is in a gaseous state capable of transporting mist generated by atomizing the raw material onto the substrate.
  • oxygen gas, nitrogen gas, argon gas, forming gas, etc. are mentioned.
  • the step (3) is not particularly limited as long as the mist can be transported to the base substrate held on the susceptor by a carrier gas and deposited.
  • a tubular furnace that can transport mist to the substrate by a carrier gas and form a film in a supply pipe can be suitably used.
  • the film when the film is formed in the supply pipe in the step (3), it is preferable to form the crystalline semiconductor film by using, for example, the susceptor shown in FIG. 19 or 20 as the susceptor.
  • FIG. 19 shows one mode of the susceptor.
  • a susceptor 51 shown in FIG. 19 includes a mist acceleration unit 52, a substrate holding unit 53, and a support unit 54.
  • the support portion 54 has a rod shape, and is configured to change the angle in the middle so that the contact angle of the support portion 54 with the supply pipe 55 is about 90 °. With such a configuration, the stability of the susceptor 51 is improved, but in the present invention, the shape of the support portion 54 is not particularly limited, and various shapes can be used as appropriate.
  • FIG. 19A shows a cross section in the supply pipe from the upstream side of the mist to the downstream side to the substrate, and the outer peripheral shape of the substrate side surface of the supply pipe is substantially semicircular, It can be seen that the shapes are substantially the same along the inner circumference of the supply pipe.
  • FIG. 19B shows a cross section of the supply pipe, the substrate, and the susceptor when the upstream of the mist is on the left and the downstream is on the right.
  • the susceptor 51 is provided with an inclined mist accelerating portion 52 so that the settled mist can be accelerated and conveyed to the substrate.
  • FIG. 20 shows the region of the susceptor and the substrate shown in FIG. 19 as the substrate / susceptor region 61 and the region where unreacted mist is discharged as the discharge region 62 in the supply pipe 55.
  • the relationship between the total area and the area of the discharge area can be understood.
  • the susceptor region and the The total area with the substrate is preferably larger than the area of the discharge region.
  • a doping process can be performed using a dopant when forming the crystalline semiconductor film.
  • the doping treatment is usually performed with the raw material including an abnormal grain inhibitor.
  • a crystalline semiconductor film having excellent surface smoothness can be obtained by performing a doping treatment including an abnormal grain inhibitor in the raw material.
  • the doping amount is not particularly limited as long as it does not hinder the object of the present invention, but is preferably 0.01 to 10%, more preferably 0.1 to 5% in terms of molar ratio in the raw material.
  • the abnormal grain inhibitor refers to an agent having an effect of suppressing generation of particles by-produced in the film formation process, and particularly if the surface roughness (Ra) of the crystalline semiconductor film can be set to 0.1 ⁇ m or less, for example.
  • it is preferable that it is an abnormal grain inhibitor composed of at least one selected from Br, I, F and Cl. Introducing Br or I into the film as an abnormal grain inhibitor for stable film formation can suppress the deterioration of the surface roughness due to abnormal grain growth.
  • the amount of the abnormal grain inhibitor added is not particularly limited as long as abnormal grains can be suppressed.
  • the volume ratio in the raw material solution is preferably 50% or less, more preferably 30% or less, and more preferably 1 to 30%. Most preferably within the range.
  • the abnormal grain inhibitor in such a preferable range, it can function as an abnormal grain inhibitor, and thus the growth of abnormal grains in the crystalline semiconductor film can be suppressed and the surface can be smoothed.
  • the method for forming the crystalline semiconductor film is not particularly limited as long as the object of the present invention is not hindered.
  • a raw material obtained by combining a gallium compound and, if desired, an indium compound or an aluminum compound according to the composition of the crystalline semiconductor film is used. It can be formed by reacting. Accordingly, the crystalline semiconductor film can be grown on the base substrate from the base substrate side.
  • the gallium compound may be a gallium compound that is changed to a gallium compound immediately before film formation using gallium metal as a starting material.
  • gallium compound examples include organometallic complexes of gallium (e.g., acetylacetonate complex) and halides (e.g., fluoride, chloride, bromide, iodide, etc.).
  • organometallic complexes of gallium e.g., acetylacetonate complex
  • halides e.g., fluoride, chloride, bromide, iodide, etc.
  • a halide eg, fluoride, chloride, bromide or iodide.
  • the crystalline semiconductor film can be made substantially free of carbon by forming a film by mist CVD using a halide as a raw material compound.
  • the raw material fine particles generated from the raw material solution in which the raw material compound is dissolved are supplied to the film formation chamber, and the raw material compound is reacted in the film formation chamber using the susceptor. Can be formed.
  • the solvent of the raw material solution is not particularly limited, but is preferably water, hydrogen peroxide solution or an organic solvent.
  • the above raw material compound is usually reacted in the presence of a dopant raw material.
  • the dopant raw material is preferably included in the raw material solution and finely divided together with the raw material compound or separately.
  • the crystalline semiconductor film contains less carbon than the dopant, and preferably, the crystalline semiconductor film can be substantially free of carbon.
  • the crystalline semiconductor film of the present invention preferably contains halogen (preferably Br) because a favorable semiconductor structure is formed.
  • halogen preferably Br
  • the dopant raw material include tin, germanium, silicon, titanium, zirconium, vanadium, or niobium, which are simple metals or compounds (eg, halides, oxides, etc.).
  • the film thickness can be set to 1 ⁇ m or more by appropriately adjusting the film formation time.
  • annealing may be performed after film formation.
  • the temperature of annealing treatment is not specifically limited, 600 degreeC or less is preferable and 550 degreeC or less is more preferable.
  • the carrier concentration of the crystalline semiconductor film can be adjusted more suitably.
  • the annealing treatment time is not particularly limited as long as the object of the present invention is not impaired, but is preferably 10 seconds to 10 hours, more preferably 10 seconds to 1 hour.
  • the base substrate can be peeled from the crystalline semiconductor film.
  • the peeling means is not particularly limited as long as the object of the present invention is not impaired, and may be a known means. Examples of the peeling means include a means for peeling by applying a mechanical impact, a means for peeling by applying heat and applying thermal stress, a means for peeling by applying vibration such as ultrasonic waves, a means for peeling by etching, etc. Is mentioned.
  • the peeling the crystalline semiconductor film can be obtained as a free-standing film. Note that in the case where the base substrate is a substrate on which a metal film is formed, only the substrate portion may be peeled off, or the metal film may remain on the surface of the semiconductor layer. By leaving the metal film on the surface of the semiconductor layer, the electrode formation on the semiconductor surface can be made easy and good.
  • the film formation may be repeated, and by repeatedly performing the film formation, the film thickness can be increased, and a plate-like body containing an oxide semiconductor having a corundum structure as a main component can also be obtained.
  • a crystalline semiconductor film may be formed again on the self-supporting film.
  • a plate-like body having a thickness of 7.6 ⁇ m or more, preferably 10 ⁇ m or more, more preferably 15 ⁇ m or more, and most preferably 50 ⁇ m or more can be obtained.
  • the plate-like body can be used not only as a semiconductor layer but also as a substrate.
  • the crystalline semiconductor film or the plate-like body has a semiconductor structure useful for a semiconductor device.
  • the crystalline semiconductor film or the plate-like body may be processed as it is or as desired. It can be used for a semiconductor device as a semiconductor structure after being processed.
  • the semiconductor structure of the present invention may be used in the semiconductor device as it is, or another layer (for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer). , Buffer layer or other intermediate layer, etc.) may be formed.
  • the semiconductor structure of the present invention is useful for various semiconductor devices, and particularly useful for power devices.
  • the semiconductor device is classified into a horizontal element in which electrodes are formed on one side of a semiconductor layer (horizontal device) and a vertical element (vertical device) having electrodes on both sides of the semiconductor layer.
  • the semiconductor structure can be suitably used for both a horizontal device and a vertical device. Among them, it is preferable to use the semiconductor structure for a vertical device.
  • the semiconductor device examples include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide semiconductor field effect transistor (MOSFET), and an electrostatic induction transistor ( SIT), junction field effect transistor (JFET), insulated gate bipolar transistor (IGBT), or light emitting diode.
  • the semiconductor device is preferably an SBD, MOSFET, SIT, JFET or IGBT, and more preferably an SBD, MOSFET or SIT.
  • the semiconductor device may not include a p-type semiconductor layer.
  • n-type semiconductor layer such as an n + type semiconductor or an n ⁇ type semiconductor
  • n + type semiconductor or an n ⁇ type semiconductor such as an n + type semiconductor or an n ⁇ type semiconductor
  • other layers for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer, a buffer layer, or other intermediate layers
  • buffer layer buffer layer and the like may be omitted as appropriate.
  • FIG. 1 shows an example of a Schottky barrier diode (SBD) according to the present invention.
  • the SBD of FIG. 1 includes an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, and an ohmic electrode 105b.
  • the material of the Schottky electrode and the ohmic electrode may be a known electrode material.
  • the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), oxidation
  • a metal oxide conductive film such as zinc indium (IZO), an organic conductive compound such as polyaniline, polythiophene, or polypyrrole, or a mixture thereof.
  • the formation of the Schottky electrode and the ohmic electrode can be performed by a known means such as a vacuum deposition method or a sputtering method. More specifically, for example, when forming a Schottky electrode, a layer made of Mo and a layer made of Al are stacked, and patterning using a photolithography technique is performed on the layer made of Mo and the layer made of Al. Can be done.
  • the SBD using the semiconductor structure is excellent for high withstand voltage and large current, has a high switching speed, and is excellent in withstand voltage and reliability.
  • FIG. 2 shows an example of a Schottky barrier diode (SBD) according to the present invention.
  • the SBD of FIG. 2 further includes an insulator layer 104 in addition to the configuration of the SBD of FIG. More specifically, an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, an ohmic electrode 105b, and an insulator layer 104 are provided.
  • Examples of the material of the insulator layer 104 include GaO, AlGaO, InAlGaO, AlInZnGaO 4 , AlN, Hf 2 O 3 , SiN, SiON, Al 2 O 3 , MgO, GdO, SiO 2, and Si 3 N 4. However, in the present invention, it preferably has a corundum structure. By using an insulator having a corundum structure for the insulator layer, a function of semiconductor characteristics at the interface can be satisfactorily exhibited.
  • the insulator layer 104 is provided between the n ⁇ type semiconductor layer 101 and the Schottky electrode 105a.
  • the insulator layer can be formed by known means such as sputtering, vacuum deposition, or CVD.
  • the formation and material of the Schottky electrode and the ohmic electrode are the same as those in the case of the SBD in FIG. 1.
  • a sputtering method a vacuum evaporation method, a pressure bonding method, a CVD method
  • Metals such as Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd, or Ag Or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), metal oxide conductive films such as zinc indium oxide (IZO), organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or An electrode made of a mixture of these can be formed.
  • the SBD of FIG. 3 is an example of a Schottky barrier diode (SBD) according to the present invention.
  • the SBD of FIG. 3 differs greatly from the configuration of the SBD of FIGS. 1 and 2 in that it has a trench structure and includes a semi-insulator layer 103.
  • the SBD of FIG. 3 includes an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, an ohmic electrode 105b, and a semi-insulator layer 103, and greatly reduces leakage current while maintaining withstand voltage. The on-resistance can be greatly reduced.
  • the semi-insulator layer 103 only needs to be formed of a semi-insulator.
  • the semi-insulator include magnesium (Mg), ruthenium (Ru), iron (Fe), beryllium (Be), and cesium ( Cs), those containing a semi-insulating dopant such as strontium and barium, and those not subjected to doping treatment.
  • FIG. 4 shows an example of a metal semiconductor field effect transistor (MESFET) according to the present invention.
  • the MESFET in FIG. 4 includes an n ⁇ type semiconductor layer 111a, an n + type semiconductor layer 111b, a buffer layer (buffer layer) 118, a semi-insulator layer 114, a gate electrode 115a, a source electrode 115b, and a drain electrode 115c.
  • the material of the gate electrode, the drain electrode and the source electrode may be a known electrode material.
  • the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Metals such as Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd, or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO) And metal oxide conductive films such as zinc indium oxide (IZO), organic conductive compounds such as polyaniline, polythiophene, and polypyrrole, or mixtures thereof.
  • the gate electrode, the drain electrode, and the source electrode can be formed by a known means such as a vacuum deposition method or a sputtering method.
  • the semi-insulator layer 114 may be any semi-insulator, and examples of the semi-insulator include magnesium (Mg), ruthenium (Ru), iron (Fe), beryllium (Be), cesium ( Cs), those containing a semi-insulating dopant such as strontium and barium, and those not subjected to doping treatment.
  • the semi-insulator include magnesium (Mg), ruthenium (Ru), iron (Fe), beryllium (Be), cesium ( Cs), those containing a semi-insulating dopant such as strontium and barium, and those not subjected to doping treatment.
  • FIG. 5 shows an example of a photoelectron mobility transistor (HEMT) according to the present invention.
  • the HEMT in FIG. 5 includes an n-type semiconductor layer 121a having a wide band gap, an n-type semiconductor layer 121b having a narrow band gap, an n + type semiconductor layer 121c, a semi-insulator layer 124, a buffer layer 128, a gate electrode 125a, a source electrode 125b, A drain electrode 125c is provided.
  • the material of the gate electrode, the drain electrode and the source electrode may be a known electrode material, and examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti. , Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO ), A metal oxide conductive film such as zinc indium oxide (IZO), an organic conductive compound such as polyaniline, polythiophene or polypyrrole, or a mixture thereof.
  • the gate electrode, the drain electrode, and the source electrode can be formed by a known means such as a vacuum deposition method or a sputtering method.
  • the n-type semiconductor layer under the gate electrode is composed of at least a wide band gap layer 121a and a narrow layer 121b, and the semi-insulator layer 124 only needs to be composed of a semi-insulator.
  • the semi-insulator include those containing a semi-insulator dopant such as ruthenium (Ru) and iron (Fe) and those not subjected to doping treatment.
  • Ru ruthenium
  • Fe iron
  • MOSFET Metal Organic Semiconductor
  • FIG. 6 An example in which the semiconductor device of the present invention is a MOSFET is shown in FIG.
  • the MOSFET in FIG. 6 is a trench type MOSFET and includes an n ⁇ type semiconductor layer 131a, n + type semiconductor layers 131b and 131c, a gate insulating film 134, a gate electrode 135a, a source electrode 135b, and a drain electrode 135c.
  • an n + type semiconductor layer 131c is formed on the n ⁇ type semiconductor layer 131a, and a source electrode 135b is formed on the n + type semiconductor layer 131c.
  • a plurality of trenches are formed in the n ⁇ type semiconductor layer 131a and the n + type semiconductor layer 131c so as to penetrate the n + semiconductor layer 131c and reach the middle of the n ⁇ type semiconductor layer 131a. ing.
  • a gate electrode 135a is embedded through a gate insulating film 134 having a thickness of 10 nm to 1 ⁇ m.
  • the n ⁇ type is applied.
  • a channel layer is formed on the side surface of the semiconductor layer 131a, and electrons are injected into the n ⁇ type semiconductor layer 131a and turned on.
  • the voltage of the gate electrode is set to 0 V, the channel layer cannot be formed, and the n ⁇ type semiconductor layer 131a is filled with the depletion layer, and the turn-off is performed.
  • FIG. 7 shows a part of the manufacturing process of the MOSFET of FIG.
  • an etching mask is provided in predetermined regions of the n ⁇ type semiconductor layer 131a and the n + type semiconductor layer 131c, and the reactive ions are further formed using the etching mask as a mask.
  • a trench groove having a depth reaching from the surface of the n + type semiconductor layer 131c to the middle of the n ⁇ type semiconductor layer 131a is formed by performing anisotropic etching by an etching method or the like. .
  • a gate having a thickness of, for example, 50 nm to 1 ⁇ m is formed on the side and bottom surfaces of the trench groove by using known means such as a thermal oxidation method, a vacuum deposition method, a sputtering method, and a CVD method.
  • a gate electrode material 135a such as polysilicon is formed in the trench groove to have a thickness equal to or less than the thickness of the n ⁇ type semiconductor layer by using a CVD method, a vacuum deposition method, a sputtering method, or the like.
  • a source electrode 135b is formed on the n + type semiconductor layer 131c, and a drain electrode 135c is formed on the n + type semiconductor layer 131b.
  • a power MOSFET can be manufactured.
  • the electrode material of the source electrode and the drain electrode may be a known electrode material, and examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti.
  • tin oxide zinc oxide, indium oxide, indium tin oxide (ITO ), A metal oxide conductive film such as zinc indium oxide (IZO), an organic conductive compound such as polyaniline, polythiophene or polypyrrole, or a mixture thereof.
  • IZO zinc indium oxide
  • organic conductive compound such as polyaniline, polythiophene or polypyrrole, or a mixture thereof.
  • FIG. 6 shows an example of a trench type vertical MOSFET, the present invention is not limited to this and can be applied to various MOSFET forms.
  • the trench resistance in FIG. 6 may be dug down to a depth reaching the bottom surface of the n ⁇ type semiconductor layer 131a to reduce the series resistance.
  • An example of a lateral MOSFET is shown in FIG.
  • n ⁇ type semiconductor layer 131a includes an n ⁇ type semiconductor layer 131a, a first n + type semiconductor layer 131b, a second n + type semiconductor layer 131c, a gate insulating film 134, a gate electrode 135a, a source electrode 135b, a drain electrode 135c, and a buffer layer. 138 and a semi-insulator layer 139. As shown in FIG. 8, by burying the n + type semiconductor layer in the n ⁇ type semiconductor layer, it is possible to flow a current better than other lateral MOSFETs.
  • FIG. 9 shows an example where the semiconductor device of the present invention is SIT.
  • the SIT in FIG. 9 includes an n ⁇ type semiconductor layer 141a, n + type semiconductor layers 141b and 141c, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c.
  • an n + type semiconductor layer 141c is formed on the n ⁇ type semiconductor layer 141a, and a source electrode 145b is formed on the n + type semiconductor layer 141c.
  • a plurality of trench grooves are formed in the n ⁇ type semiconductor layer 141a so as to penetrate the n + semiconductor layer 141c and reach a depth halfway through the n ⁇ semiconductor layer 141a.
  • a gate electrode 145a is formed on the n ⁇ type semiconductor layer in the trench. 9, when a voltage is applied between the source electrode 145b and the drain electrode 145c and a positive voltage is applied to the gate electrode 145a with respect to the source electrode 145b, the n ⁇ type is applied.
  • a channel layer is formed in the semiconductor layer 141a, and electrons are injected into the n ⁇ type semiconductor layer 141a and turned on. In the off state, when the voltage of the gate electrode is set to 0V, the channel layer is not formed, and the n ⁇ type semiconductor layer 141a is filled with the depletion layer, and the turn-off is performed.
  • a well-known means can be used for manufacture of SIT shown by FIG.
  • an etching mask is provided in predetermined regions of the n ⁇ type semiconductor layer 141a and the n + type semiconductor layer 141c in the same manner as the MOSFET manufacturing process shown in FIG.
  • anisotropic etching is performed by, for example, reactive ion etching or the like, and a trench groove having a depth reaching from the surface of the n + type semiconductor layer 141c to the middle of the n ⁇ type semiconductor layer 141a.
  • a gate electrode material such as polysilicon, for example, is formed in the trench groove below the thickness of the n ⁇ type semiconductor layer by CVD, vacuum deposition, sputtering, or the like. Then, by using a known means such as a vacuum deposition method, a sputtering method, a CVD method or the like, a source electrode 145b is formed on the n + type semiconductor layer 141c, and a drain electrode 145c is formed on the n + type semiconductor layer 141b, respectively.
  • the SIT shown in FIG. 9 can be manufactured.
  • the electrode material of the source electrode and the drain electrode may be a known electrode material, and examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti. , Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO ), A metal oxide conductive film such as zinc indium oxide (IZO), an organic conductive compound such as polyaniline, polythiophene or polypyrrole, or a mixture thereof.
  • the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, and Ti. , Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO ),
  • a p-type semiconductor is not used.
  • the present invention is not limited to this, and a p-type semiconductor may be used. Examples using p-type semiconductors are shown in FIGS. These semiconductor devices can be manufactured in the same manner as in the above example.
  • the p-type semiconductor is the same material as the n-type semiconductor and may include a p-type dopant or may be a different p-type semiconductor.
  • FIG. 10 shows a suitable Schottky barrier diode (SBD) including an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a p type semiconductor layer 102, an insulator layer 104, a Schottky electrode 105a, and an ohmic electrode 105b.
  • SBD Schottky barrier diode
  • FIG. 11 shows a preferred example of a trench Schottky barrier diode (SBD) including an n ⁇ type semiconductor layer 101a, an n + type semiconductor layer 101b, a p type semiconductor layer 102, a Schottky electrode 105a, and an ohmic electrode 105b. Show. According to the trench type SBD, the leakage current can be greatly reduced while maintaining the withstand voltage, and the on-resistance can be significantly reduced.
  • SBD trench Schottky barrier diode
  • HEMT high electron mobility transistor
  • FIG. 13 shows an n ⁇ type semiconductor layer 131a, a first n + type semiconductor layer 131b, a second n + type semiconductor layer 131c, a p type semiconductor layer 132, a p + type semiconductor layer 132a, a gate insulating film 134, a gate electrode 135a,
  • MOSFET metal oxide semiconductor field effect transistor
  • the p + type semiconductor layer 132a may be a p type semiconductor layer or the same as the p type semiconductor layer 132.
  • FIG. 14 includes an n ⁇ type semiconductor layer 141a, a first n + type semiconductor layer 141b, a second n + type semiconductor layer 141c, a p type semiconductor layer 142, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c.
  • JFET junction field effect transistor
  • FIG. 15 shows an n-type semiconductor layer 151, an n-type semiconductor layer 151a, an n + -type semiconductor layer 151b, a p-type semiconductor layer 152, a gate insulating film 154, a gate electrode 155a, an emitter electrode 155b, and a collector electrode 155c.
  • IGBT gate type bipolar transistor
  • the semiconductor light emitting element of FIG. 16 includes an n-type semiconductor layer 161 on the second electrode 165b, and a light-emitting layer 163 is stacked on the n-type semiconductor layer 161.
  • a p-type semiconductor layer 162 is stacked on the light emitting layer 163.
  • a light-transmitting electrode 167 that transmits light generated by the light-emitting layer 163 is provided over the p-type semiconductor layer 162, and a first electrode 165 a is stacked over the light-transmitting electrode 167.
  • 16 may be covered with a protective layer except for the electrode portion.
  • an oxide conductive material containing indium (In) or titanium (Ti) can be given. More specifically, for example, In 2 O 3 , ZnO, SnO 2 , Ga 2 O 3 , TiO 2 , CeO 2, a mixed crystal of two or more thereof, or a material doped with these may be used.
  • a translucent electrode can be formed by providing these materials by known means such as sputtering. Moreover, after forming the translucent electrode, thermal annealing for the purpose of making the translucent electrode transparent may be performed.
  • the first electrode 165a is a positive electrode and the second electrode 165b is a negative electrode, and a current is passed through the p-type semiconductor layer 162, the light-emitting layer 163, and the n-type semiconductor layer 161 through both of them.
  • the light emitting layer 163 emits light.
  • Examples of the material of the first electrode 165a and the second electrode 165b include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd, or Ag or alloys thereof, metal oxides such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), and zinc indium oxide (IZO) Examples thereof include a conductive film, an organic conductive compound such as polyaniline, polythiophene, or polypyrrole, or a mixture thereof.
  • the electrode formation method is not particularly limited, and is a wet method such as a printing method, a spray method or a coating method, a physical method such as a vacuum deposition method, a sputtering method or an ion plating method, a CVD method or a plasma CVD method. It can be formed on the substrate according to a method appropriately selected in consideration of suitability with the material from among chemical methods such as the above.
  • FIG. 17 Another mode of the light-emitting element is shown in FIG.
  • an n-type semiconductor layer 161 is stacked on a substrate 169, and the n-type semiconductor exposed by cutting out part of the p-type semiconductor layer 162, the light-emitting layer 163, and the n-type semiconductor layer 161.
  • a second electrode 165b is stacked on a portion of the layer 161 on the exposed surface of the semiconductor layer.
  • the mist CVD apparatus 19 used in this example will be described with reference to FIG.
  • the mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply means 22 for supplying a carrier gas, and a flow rate adjusting valve 23 for adjusting the flow rate of the carrier gas sent from the carrier gas supply means 22.
  • a mist generating source 24 for storing the raw material solution 24a, a container 25 for containing water 25a, an ultrasonic transducer 26 attached to the bottom surface of the container 25, a supply pipe 27 made of a quartz tube having an inner diameter of 40 mm,
  • a heater 28 is provided around the supply pipe 27.
  • the susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal plane. Both the supply pipe 27 and the susceptor 21 are made of quartz, so that impurities derived from the apparatus are prevented from being mixed into the film formed on the substrate 20.
  • a susceptor 51 shown in FIG. 19 was used as the susceptor 21. Note that the inclination angle of the susceptor is 45 °, and the total area of the substrate and the susceptor in the supply pipe is set so that the susceptor region gradually increases and the discharge region gradually decreases as shown in FIG. As shown in FIG. 20, the susceptor region was configured to be larger than the discharge region.
  • a c-plane sapphire substrate having a side of 10 mm and a thickness of 600 ⁇ m is placed on the susceptor 21 as the substrate 20, and the heater 28 is operated to raise the temperature in the supply pipe 27 to 500 ° C. The temperature was raised.
  • the flow rate adjusting valve 23 is opened, the carrier gas is supplied from the carrier gas supply means 22 into the supply pipe 27, the atmosphere of the supply pipe 27 is sufficiently replaced with the carrier gas, and then the flow rate of the carrier gas is 5 L / min. Adjusted. Oxygen gas was used as the carrier gas.
  • the ultrasonic vibrator 26 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 24a through the water 25a, whereby the raw material solution 24a was atomized to generate raw material fine particles.
  • the raw material fine particles were introduced into the supply pipe 27 by the carrier gas, reacted in the supply pipe 27, and formed a film on the substrate 20 by the CVD reaction on the film formation surface of the substrate 20.
  • the phase of the obtained film was identified. Identification was performed by performing a 2 ⁇ / ⁇ scan at an angle of 15 to 95 degrees using an XRD diffractometer. The measurement was performed using CuK ⁇ rays. As a result, the obtained film was ⁇ -Ga 2 O 3 .
  • the obtained crystalline semiconductor film had a thickness of 3.5 ⁇ m.
  • Hall effect measurement was performed by the van der pauw method.
  • the frequency of the applied magnetic field was 50 mHz at room temperature.
  • the carrier density was 4.33 ⁇ 10 18 (1 / cm 2 ), and the mobility was 19 (cm 2 / V ⁇ s).
  • Example 2 The atomic ratio of germanium to gallium bromide and germanium oxide is 1E-7, 1E-6, 8E-5, 4E-4, 2E-3, 1E-2, 2E-1, and 8E-1, respectively.
  • a raw material solution was prepared. At this time, 10% by volume of the 48% hydrobromic acid solution was contained.
  • Film formation was performed under the same film formation conditions as in Example 1, and quantitative analysis of the impurity concentration was performed using SIMS, with the incident ion species being oxygen, an output of 3 kV, and 200 nA. The result is shown in FIG. As shown in FIG. 21, the dopant content in the liquid and the doping amount in the crystal film have a correlation, and the doping concentration in the formed film can be easily controlled by adjusting the dopant content in the liquid. I found out that I can do it.
  • n + semiconductor layer was doped with germanium in the same manner as in condition 1 except that the concentration of germanium oxide was changed to 1.0 ⁇ 10 ⁇ 3 mol / L instead of 5.0 ⁇ 10 ⁇ 3 mol / L.
  • An ⁇ -Ga 2 O 3 film was formed on a c-plane sapphire substrate, and then an undoped ⁇ -Ga 2 O 3 film was formed on the film as an n-semiconductor layer.
  • the n-semiconductor layer was formed by depositing in the same manner as described above except that nothing was doped.
  • the film thickness of the obtained crystalline semiconductor film was 7.6 ⁇ m, and the film formation time was 180 minutes. Then, as shown in FIG.
  • sputtering is performed to form an ohmic electrode 105b made of Ti on the n + semiconductor layer 101b and a shot made of Pt on the n ⁇ semiconductor layer 101a.
  • Each of the key electrodes 105a was provided to produce an SBD.
  • the obtained SBD was subjected to SIMS analysis (Cs 3 kV 200 nA Ap16% Raster400). The results are shown in FIG.
  • germanium is not included until about 1500 seconds in the sputtering time on the horizontal axis, and germanium is uniformly included from after about 1500 seconds to about 4000 seconds. It can be seen that the n + type semiconductor layer and the n ⁇ type semiconductor layer are well formed.
  • Example 4 The aqueous solution was adjusted so that gallium bromide and tetraethyl orthosilicate were each in a mass ratio of 100: 1. At this time, 10% by volume of the 48% hydrobromic acid solution was contained. The concentration of silicon bromide was 1.0 ⁇ 10 ⁇ 3 mol / L. Film formation was performed for 90 minutes under conditions of a film formation temperature of 500 ° C., a carrier gas of nitrogen, and a flow rate of 5 L / min. The other film formation conditions were the same as in Example 1. The obtained film was subjected to 2 ⁇ / ⁇ scanning at an angle of 15 ° to 95 ° using an XRD diffractometer to identify phases. For the measurement, CuK ⁇ rays were used.
  • the obtained film was ⁇ -Ga 2 O 3 .
  • the film thickness was 2.5 ⁇ m.
  • SIMS analysis Cs 3kV 200nA Ap16% Raster400 was performed about the obtained film
  • Example 5 A crystalline semiconductor film was formed in the same manner as in Example 3. After film formation, the crystalline semiconductor film was peeled from the substrate by ultrasonic vibration. The obtained film was subjected to 2 ⁇ / ⁇ scanning at an angle of 15 ° to 95 ° using an XRD diffractometer to identify phases. For the measurement, CuK ⁇ rays were used. As a result, the obtained film was ⁇ -Ga 2 O 3 . The film thickness was 7.6 ⁇ m and the film formation time was 180 minutes. The obtained self-supporting film was structurally evaluated using an X-ray diffractometer. As an X-ray diffraction result, an X-ray diffraction image is shown in FIG. As is clear from FIG. 25, it can be seen that the substrate has no diffraction spots and is a self-supporting film.
  • Example 6 As shown in FIG. 26, an SBD was manufactured using tungsten as the Schottky electrode 175a and indium as the ohmic electrode 175b on the self-supporting film 171 obtained in Example 5. The obtained SBD was evaluated for current-voltage characteristics. The results are shown in FIG.
  • Example 7 In the same manner as in Example 1, a crystalline semiconductor film was formed for a long time. The obtained film was subjected to 2 ⁇ / ⁇ scanning at an angle of 15 ° to 95 ° using an XRD diffractometer to identify phases. For the measurement, CuK ⁇ rays were used. As a result, the obtained film was ⁇ -Ga 2 O 3 . Further, the film thickness is 50 ⁇ m, and when the film thickness is 50 ⁇ m, it is no longer a film but a plate shape.
  • Example 8> A crystalline semiconductor film was formed in the same manner as in Example 1. The obtained film was subjected to 2 ⁇ / ⁇ scanning at an angle of 15 ° to 95 ° using an XRD diffractometer to identify phases. For the measurement, CuK ⁇ rays were used. As a result, the obtained film was ⁇ -Ga 2 O 3 . The film thickness was 1.9 ⁇ m. Using the obtained film as it was, a MESFET was fabricated as shown in FIG. The MESFET of FIG. 28 includes a gate electrode 185a, a source electrode 185b, a drain electrode 185c, an n-type semiconductor layer 181 and a substrate 189.
  • the n-type semiconductor layer 181 is ⁇ -Ga 2 O 3
  • the gate electrode 185a is made of platinum (Pt)
  • the source electrode 185b and the drain electrode 185c are each made of a titanium (Ti) gold (Au) alloy.
  • FIG. 29 shows the DC characteristics of the manufactured MESFET. As is clear from FIG. 29, there was almost no leakage current, and in particular, a result of about 0.5 nA was obtained at a gate voltage of ⁇ 25V. Further, since led to 519 ⁇ A at a gate voltage 1V, was a relatively high value of the on-off ratio is also 10 6.
  • the mist CVD apparatus 1 used in this example will be described with reference to FIG.
  • the mist CVD apparatus 1 includes a carrier gas source 2a for supplying a carrier gas, a flow rate adjusting valve 3a for adjusting the flow rate of the carrier gas delivered from the carrier gas source 2a, and a carrier gas for supplying a carrier gas (dilution).
  • An installed hot plate 8 and an exhaust port 11 for discharging mist, droplets and exhaust gas after thermal reaction are provided.
  • a substrate 10 is installed on the hot plate 8.
  • the ultrasonic vibrator 6 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 4a through the water 5a, whereby the raw material solution 4a was atomized to generate the mist 4b.
  • the mist 4b is introduced into the film forming chamber 7 by the carrier gas through the supply pipe 9, and the mist thermally reacts in the film forming chamber 7 at 550 ° C. under atmospheric pressure.
  • An n + layer was formed on top.
  • the second layer except that germanium oxide is not used, the same raw material solution as the first layer is used, and the n ⁇ layer is formed as the second layer on the n + layer under the same conditions as the first layer. Formed.
  • the film formation time was 4 hours 30 minutes.
  • the second layer was regrown under the same conditions as described above using the mist CVD apparatus of FIG.
  • the film formation time was 120 minutes.
  • the film thickness of the crystalline semiconductor film was 11.9 ⁇ m in total, of which the film thickness of the n + layer was 3.8 ⁇ m and the film thickness of the n ⁇ layer was 8.1 ⁇ m.
  • the phases of the obtained film were identified using an XRD diffractometer, all of the obtained films were ⁇ -Ga 2 O 3 .
  • Electrode formation After the sapphire substrate was peeled from the ⁇ -Ga 2 O 3 film, gold was formed on the n ⁇ layer as a Schottky electrode, and Ti / Au was formed on the n + layer as an ohmic electrode by vapor deposition. Produced.
  • the ultrasonic vibrator 6 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 4a through the water 5a, whereby the raw material solution 4a was atomized to generate the mist 4b. .
  • the mist 4b is introduced into the film forming chamber 7 by the carrier gas through the supply pipe 9, and the mist thermally reacts in the film forming chamber 7 at 550 ° C. under atmospheric pressure. A buffer layer was formed thereon.
  • the film formation time was 30 minutes.
  • the ultrasonic vibrator 6 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 4a through the water 5a, whereby the raw material solution 4a was atomized to generate the mist 4b.
  • the mist 4b is introduced into the film forming chamber 7 by the carrier gas through the supply pipe 9, and the mist thermally reacts in the film forming chamber 7 at 500 ° C. under atmospheric pressure. A buffer layer was formed thereon.
  • the film formation time was 300 minutes.
  • the obtained release film had a large area of 5 mm square or more. Further, as is clear from FIG. 35, a 1 mm square high-quality ⁇ -Ga 2 O 3 film can be cut out.
  • the crystalline semiconductor film and plate-like body of the present invention can be used in various fields such as semiconductors (for example, compound semiconductor electronic devices), electronic parts / electric equipment parts, optical / electrophotographic related apparatuses, industrial members, etc. Since it has excellent characteristics, it is particularly useful for semiconductor devices.
  • semiconductors for example, compound semiconductor electronic devices
  • electronic parts / electric equipment parts for example, electronic parts / electric equipment parts
  • optical / electrophotographic related apparatuses for example, optical / electrophotographic related apparatuses, industrial members, etc. Since it has excellent characteristics, it is particularly useful for semiconductor devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Acoustics & Sound (AREA)

Abstract

　半導体特性、特に、リーク電流が抑制され、耐圧性および放熱性に優れている半導体膜および板状体ならびに半導体装置を提供する。コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜、特に、ガリウム、インジウムおよびアルミニウムから選ばれる１種または２種以上の酸化物のうち、半導体である成分を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上であることを特徴とする結晶性半導体膜または板状体ならびに前記結晶性半導体膜または前記板状体を含む半導体構造を備える半導体装置。

Description

結晶性半導体膜および板状体ならびに半導体装置
　本発明は、半導体装置に有用な結晶性半導体膜および板状体ならびに前記結晶性半導体膜もしくは前記板状体を用いた半導体装置に関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。当該酸化ガリウムは、非特許文献１によれば、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることにより、バンドギャップを制御することが可能であり、中でも、ＩｎＸ’ＡｌＹ’ＧａＺ’Ｏ３（０≦Ｘ’≦２、０≦Ｙ’≦２、０≦Ｚ’≦２、Ｘ’＋Ｙ’＋Ｚ’＝１．５～２．５）で表されるＩｎＡｌＧａＯ系半導体は、極めて魅力的な材料である。
　特許文献１には、ドーパント（４価の錫）を添加した結晶性の高い導電性α－Ｇａ２Ｏ３薄膜が記載されている。しかしながら、特許文献１記載の薄膜では、十分な耐圧性を維持することができず、また、炭素不純物が多く含まれており、導電性も含め、半導体特性もまだまだ満足のいくものではなく、半導体装置に用いることがまだまだ困難であった。
　特許文献２には、α－Ａｌ２Ｏ３基板上に、ｐ型のα－（Ａｌｘ’’Ｇａ１－ｘ’’）２Ｏ３単結晶膜を形成したＧａ２Ｏ３系半導体素子が記載されている。しかしながら、特許文献２記載の半導体素子では、α－Ａｌ２Ｏ３が絶縁体であったり、結晶の品質にも問題があったりして、半導体素子に適用するには制約が多く、また、ＭＢＥ法では、ｐ型半導体を得るのに、イオン注入と高温での熱処理が必要であり、そのため、ｐ型のα－Ａｌ２Ｏ３そのものが実現困難であり、実際には、特許文献２記載の半導体素子自体が実現困難であった。
　また、非特許文献２には、α－Ｇａ２Ｏ３薄膜がＭＢＥ法によってサファイア上に成膜できることが記載されている。しかしながら、４５０℃以下の温度で膜厚１００ｎｍまで結晶成長するが、膜厚がそれ以上になると結晶の品質が悪くなり、さらに、膜厚１μｍ以上の膜は得ることができない旨記載されている。
　そのため、膜厚が１μｍ以上であり、結晶の品質も劣化していないα－Ｇａ２Ｏ３薄膜が待ち望まれていた。
　特許文献３には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。
　特許文献４～６には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
　なお、特許文献３～６はいずれも本出願人による特許または特許出願に関する公報であるが、出願時には、膜厚１μｍ以上の結晶薄膜を得ることはできていなかった。また、特許文献３～６記載の方法で得られた膜は、いずれも実際には、基板から剥離できるものではなかった。
特開２０１３－２８４８０号公報 特開２０１３－５８６３７号公報 特許第５３９７７９４号 特許第５３４３２２４号 特許第５３９７７９５号 特開２０１４－７２５３３号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 Raveen Kumaran, "New Solid State Laser Crystals Created by Epitaxial Growth", A thesis submitted for the degree of doctor of philosophy, The University of British Columbia, September 2012
　本発明は、半導体特性、特に、リーク電流が抑制され、耐圧性および放熱性に優れている半導体膜および板状体ならびに半導体装置を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上である結晶性半導体膜の創製に成功した。
　また、本発明者らは、さらに検討を重ねて、コランダム構造を有する酸化物半導体を主成分として含む板状体の製造にも成功した。
　また、本発明者らは、前記結晶性半導体膜または前記板状体を用いて半導体装置を製造し、得られた半導体装置が、リーク電流が抑制されており、耐圧性および放熱性に優れていることを見出し、上記した各種知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
　本発明の結晶性半導体膜および板状体は半導体特性に優れており、本発明の半導体装置は、リーク電流が抑制され、耐圧性や放熱性に優れている。
本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 図６の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例を模式的に示す図である。 本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 実施例で用いたミストＣＶＤ装置の構成図である。 実施例で用いたサセプタを説明する図である。 実施例で用いたサセプタと供給管との断面積の関係を示す図である。 本発明の実施例での液中ドーパント含有率と、膜中ゲルマニウム含有量との関係を示すグラフである。 実施例におけるショットキーバリアダイオード（ＳＢＤ）の構造を説明する図である。 実施例において、ゲルマニウムをドーピングした半導体層のＳＩＭＳ分析の結果を示す図である。 実施例において、ケイ素をドーピングした半導体層のＳＩＭＳ分析の結果を示す図である。 実施例で得られた自立膜のＸ線回折像を示す図である。 実施例におけるショットキーバリアダイオード（ＳＢＤ）の構造を説明する図である。 実施例で得られたＳＢＤの電流電圧特性を示す図である。 実施例で作製されたＭＥＳＦＥＴの構造を示す図である。 実施例で作製されたＭＥＳＦＥＴのＤＣ特性を示す図である。なお、縦軸はドレイン電流（Ａ）を示し、横軸はドレイン電圧（Ｖ）を示す。 実施例で用いたミストＣＶＤ装置の概略構成図である。 実施例における順方向の電流電圧特性の評価結果を示す図である。 実施例における逆方向の電流電圧特性の評価結果を示す図である。 実施例におけるＸＲＤの結果を示す図である。 実施例における膜の写真を示す図である。 実施例における膜の写真を示す図である。
　本発明の結晶性半導体膜は、コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上であれば特に限定されないが、本発明においては、前記膜厚が、２μｍ以上であるのが好ましく、３μｍ以上であるのがより好ましく、５μｍ以上であるのが最も好ましい。また、本発明においては、前記膜厚が、７．６μｍ以上であるのも好ましく、膜厚が７．６μｍ以上になると、結晶性半導体膜が自立できるようになる。また、本発明においては、膜厚が１０μｍ以上であるのがより好ましく、膜厚が１０μｍ以上の主成分が同じである多層膜（例えばｎ－型半導体層とｎ＋型半導体層との積層体）であるのが、半導体特性がより向上するので最も好ましい。また、前記結晶性半導体膜の形状等は特に限定されず、四角形状であっても、円形状であっても、多角形状であってもよい。前記結晶性半導体膜の表面積は、特に限定されず、本発明においては、３ｍｍ角以上（９ｍｍ２以上）であるのが好ましく、５ｍｍ角以上（２５ｍｍ２以上）であるのがより好ましく、直径５０ｍｍ以上であるのが最も好ましい。本発明では、特定の条件下でミストＣＶＤ法を用いることによって、従来ではなしえなかった３ｍｍ角以上の前記結晶性半導体膜を容易に得ることができる。
　前記結晶性半導体膜は、単結晶膜であってもよく、多結晶膜であってもよいが、本発明においては、前記結晶性半導体膜が、多結晶が含まれていてもよい単結晶膜であるのが好ましい。前記酸化物半導体は、コランダム構造を有する酸化物半導体であれば特に限定されない。前記酸化物半導体としては、例えば、Ａｌ、Ｇａ、Ｉｎ、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記酸化物半導体が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を主成分として含有するのが好ましく、少なくともインジウムまたは／およびガリウムを主成分として含んでいるのがより好ましく、少なくともガリウムを主成分として含んでいるのが最も好ましい。なお、本発明において、「主成分」とは、前記のコランダム構造を有する酸化物半導体が、原子比で、前記結晶性半導体膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
　また、本発明においては、前記酸化物半導体が、α型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５であり、０＜Ｘ又は０＜Ｚである。）であるのが好ましい。前記酸化物半導体がα型ＩｎＸＡｌＹＧａＺＯ３である場合の好ましい組成は、本発明の目的を阻害しない限り、特に限定されないが、前記結晶性半導体膜に含まれる金属元素中のガリウム、インジウムおよびアルミニウムの合計の原子比が０．５以上であることが好ましく、０．８以上であることがより好ましい。また、前記酸化物半導体がガリウムを含む場合の好ましい組成は、前記結晶性半導体膜に含まれる金属元素中のガリウムの原子比が０．５以上であることが好ましく、０．８以上であるのがより好ましい。
　前記結晶性半導体膜中には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にして、例えばｎ型ドーパントの場合には、ｎ－型半導体等とすることができる。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させて、例えばｎ型ドーパントの場合にはｎ＋型半導体等とすることもできる。本発明においては、ｎ型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、ｎ－型半導体層を形成する場合、前記結晶性半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０１３～５×１０１７／ｃｍ３にすることが好ましく、約１×１０１５～１×１０１７／ｃｍ３にすることがより好ましい。また、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブをｎ型ドーパントとしてｎ＋型半導体層を形成する場合には、前記結晶性半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０２０／ｃｍ３～１×１０２３／ｃｍ３にすることが好ましく、約１×１０２０／ｃｍ３～１×１０２１／ｃｍ３にすることがより好ましい。以上のようにして、前記結晶性半導体膜に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、スズをドーパントとして用いたときよりも、電気特性に優れた結晶性半導体膜とすることができる。
　前記結晶性半導体膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に２相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性半導体膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１～１００であるのが好ましく、０．１～５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
　本発明においては、例えば、図１９や図２０に示されるサセプタや異常粒抑制剤等を用いたミストＣＶＤ法により、下地基板上に、そのまま又は他の層を介して、前記結晶性半導体膜を積層することができる。
＜下地基板＞
　下地基板は、上記の結晶性半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記下地基板が、絶縁体基板であるのが好ましく、表面に金属膜を有する基板であるのも好ましい。本発明においては、前記下地基板が、コランダム構造を有する結晶物を主成分として含む基板、またはβ－ガリア構造を有する結晶物を主成分として含む基板であるのも好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板（例：ｃ面サファイア基板）や、α型酸化ガリウム基板などが挙げられる。β－ガリア構造を有する結晶物を主成分とする基板は、基板中の組成比で、β－ガリア構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。β－ガリア構造を有する結晶物を主成分とする基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。その他の下地基板の例としては、六方晶構造を有する基板（例：ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板）などが挙げられる。六方晶構造を有する基板上には、直接または別の層（例：緩衝層等）を介して、前記結晶性半導体膜を形成するのが好ましい。下地基板の厚さは、本発明においては特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは２００～８００μｍである。
　前記下地基板が、表面に金属膜を有する基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、１０～１０００ｎｍであり、より好ましくは１０～５００ｎｍである。前記金属膜の構成材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）もしくはハフニウム（Ｈｆ）等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向及び膜面内方向、もしくは膜厚方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比が、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。
　本発明においては、前記下地基板が、サファイア基板（例：ｃ面サファイア基板）、α型酸化ガリウム基板、β－Ｇａ２Ｏ３基板もしくはＧａ２Ｏ３とＡｌ２Ｏ３とを含み、Ａｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板または表面に金属膜が形成されているこれらの基板であるのが好ましい。このような好ましい下地基板を用いることで、前記結晶性半導体膜の不純物のカーボン含有率、キャリア濃度および半値幅が、他の下地基板を用いた場合に比べてさらに低減することができる。
　前記ミストＣＶＤ法は、例えば超音波振動子により、原料を霧化してミストを発生させる工程（１）と、キャリアガスを供給する工程（２）と、前記ミストをキャリアガスによってサセプタに保持されている前記下地基板へ搬送して成膜する工程（３）とを含む成膜方法であれば特に限定されない。前記ミスト法としては、より具体的には例えば、ミスト・エピタキシー法やミストＣＶＤ法などが挙げられる。
　前記工程（１）は、原料を霧化してミストを発生させれば特に限定されない。工程（１）には、原料を霧化してミストを発生させるミスト発生器を用いることができる。前記ミスト発生器は、原料を霧化してミストを発生させることができれば特に限定されず、公知のものであってもよいが、本発明においては、超音波により、原料を霧化してミストを発生させるのが好ましい。なお、原料については、後述する。
　前記工程（２）は、キャリアガスを供給すれば特に限定されない。前記キャリアガスは、原料を霧化して発生したミストを基板上に搬送できるガス状のものであれば特に限定されない。前記キャリアガスとしては、特に限定されないが、例えば、酸素ガス、窒素ガス、アルゴンガス、フォーミングガスなどが挙げられる。
　前記工程（３）は、前記ミストをキャリアガスによってサセプタに保持されている前記下地基板へ搬送して成膜できれば特に限定されない。工程（３）には、ミストをキャリアガスによって前記基板へ搬送して、供給管内にて成膜できる管状炉を好適に用いることができる。
　本発明においては、工程（３）において、供給管内で成膜する場合、前記サセプタとして、例えば図１９や図２０に示されるサセプタを用いて、前記結晶性半導体膜を形成するのが好ましい。
　図１９は、サセプタの一態様を示している。図１９に示されるサセプタ５１は、ミスト加速部５２、基板保持部５３および支持部５４を備えている。支持部５４は棒状であり、途中で角度を変えて、支持部５４の供給管５５との接触角を約９０°にするように構成されている。このような構成とすることにより、サセプタ５１の安定性が向上するが、本発明においては、支持部５４の形状については、特に限定されず、適宜、種々の形状を用いることができる。
　図１９（ａ）は、ミストの上流から下流方向に向けて、基板に至るまでの供給管内の断面を示しており、供給管の基板側表面の外周形状が、略半円状であり、前記供給管の内周に沿って略同一となるような形状であることが分かる。図１９（ｂ）は、ミストの上流を左に、下流を右にしたときの、供給管、基板およびサセプタの断面を示している。ミストはその性質上、供給管では沈降しやすいが、サセプタ５１では、ミスト加速部５２が傾斜して設けられており、沈降したミストを加速上昇させて基板に搬送できるように構成されている。
　図２０は、供給管５５内において、図１９に示されるサセプタおよび基板の領域を基板・サセプタ領域６１として、未反応のミストを排出する領域を、排出領域６２として示しており、サセプタと基板との総面積と、排出領域の面積との関係が分かるようになっている。本発明では、図２０に示されるように、前記サセプタが占めるサセプタ領域と、前記基板領域と、未反応のミストを排出する排出領域とに分けられる前記供給管内の断面において、前記サセプタ領域と前記基板との総面積が、前記排出領域の面積よりも大きいことが好ましい。このような好ましいサセプタを用いることにより、基板上でミストを加速させることができ、より均質でより厚い結晶性半導体膜を得ることができる。
　なお、前記結晶性半導体膜形成の際に、ドーパントを用いて、ドーピング処理を行うことができる。また、本発明においては、通常、ドーピング処理を、前記原料に異常粒抑制剤を含めて行う。前記原料に異常粒抑制剤を含めてドーピング処理を行うことで、表面平滑性に優れた結晶性半導体膜を得ることができる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料中、モル比で、０．０１～１０％であるのが好ましく、０．１～５％であるのがより好ましい。
　前記異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性半導体膜の表面粗さ（Ｒａ）を例えば０．１μｍ以下とすることができれば特に限定されないが、本発明においては、Ｂｒ、Ｉ、ＦおよびＣｌから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１～３０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性半導体膜の異常粒の成長を抑制して表面を平滑にすることができる。
　結晶性半導体膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物またはアルミニウム化合物等を結晶性半導体膜の組成に合わせて組み合わせた原料を反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性半導体膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体（例：アセチルアセトナート錯体等）やハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）などが挙げられるが、本発明においては、ハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）を用いることが好ましい。原料化合物にハロゲン化物を用いてミストＣＶＤで成膜することで、前記結晶性半導体膜に炭素を実質的に含まないようにすることができる。
　より具体的には、結晶性半導体膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記サセプタを用いて、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。前記結晶性半導体膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性半導体膜に炭素を実質的に含まないようにことができる。なお、本発明の結晶性半導体膜が、ハロゲン（好ましくはＢｒ）を含むのも良好な半導体構造を形成するため好ましい。ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物（例：ハロゲン化物、酸化物等）などが挙げられる。
　以上のようにして成膜することにより、工業的有利に、膜厚が１μｍ以上である結晶性半導体膜を得ることができる。なお、本発明においては、成膜時間を適宜調整することにより、膜厚を１μｍ以上とすることができる。
　本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、６００℃以下が好ましく、５５０℃以下がより好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性半導体膜のキャリア濃度を調節することができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒～１０時間であるのが好ましく、１０秒～１時間であるのがより好ましい。
　前記下地基板を前記結晶性半導体膜から剥離することができる。剥離手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。剥離手段としては、例えば、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段などが挙げられる。前記剥離によって、前記結晶性半導体膜を自立膜として得ることができる。
　なお、下地基板が、表面に金属膜が形成されている基板である場合には、基板部分のみを剥離してもよく、金属膜が半導体層表面に残っていてもよい。金属膜を半導体層表面に残すことで、半導体表面上の電極形成が容易かつ良好なものとすることができる。
　また、前記成膜は繰り返し行ってもよく、成膜を繰り返し行うことにより、膜厚をより厚くすることができ、コランダム構造を有する酸化物半導体を主成分として含む板状体を得ることもできる。なお、本発明においては、前記自立膜上に再度、結晶性半導体膜を成膜してもよい。
　本発明においては、上記のようにして成膜することにより、厚さが７．６μｍ以上、好ましくは１０μｍ以上、より好ましくは１５μｍ以上、最も好ましくは５０μｍ以上の板状体を得ることができる。前記板状体は、半導体層として用いることができるだけでなく、基板としても用いることができる。
　前記結晶性半導体膜または前記板状体は、半導体装置に有用な半導体構造を有しており、本発明においては、前記結晶性半導体膜または前記板状体をそのままで又は所望により更に加工等の処理を施して、半導体構造として半導体装置に用いることができる。また、前記半導体構造を半導体装置に用いる場合には、本発明の半導体構造をそのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してもよい。
　本発明の半導体構造は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記半導体構造を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましい。また、本発明においては、前記半導体装置が、ｐ型半導体層を含まないものであってもよい。
　以下、前記半導体構造の結晶性半導体膜をｎ型半導体層（ｎ＋型半導体やｎ－型半導体等）に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
（ＳＢＤ）
　図１は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図１のＳＢＤは、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。
　ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
　図１のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記半導体構造を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
　図２は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図２のＳＢＤは、図１のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび絶縁体層１０４を備えている。
　絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ－型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
　ショットキー電極やオーミック電極の形成や材料等については、上記図１のＳＢＤの場合と同様であり、例えばスパッタリング法、真空蒸着法、圧着法、ＣＶＤ法等の公知の手段を用いて、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などからなる電極を形成することができる。
　図２のＳＢＤは、図１のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。
　図３のＳＢＤは、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図３のＳＢＤは、図１や図２のＳＢＤの構成とは、トレンチ構造を有しており、半絶縁体層１０３を備えている点で大きく異なっている。図３のＳＢＤは、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび半絶縁体層１０３を備えており、耐圧性を維持したまま、リーク電流を大幅に低減することができ、大幅な低オン抵抗化も可能となる。
　半絶縁体層１０３は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えば、マグネシウム（Ｍｇ）、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、セシウム（Ｃｓ）、ストロンチウム、バリウム等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
（ＭＥＳＦＥＴ）
　図４は、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の一例を示している。図４のＭＥＳＦＥＴは、ｎ－型半導体層１１１ａ、ｎ＋型半導体層１１１ｂ、緩衝層（バッファ層）１１８、半絶縁体層１１４、ゲート電極１１５ａ、ソース電極１１５ｂおよびドレイン電極１１５ｃを備えている。
　ゲート電極、ドレイン電極およびソース電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
　半絶縁体層１１４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えば、マグネシウム（Ｍｇ）、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、セシウム（Ｃｓ）、ストロンチウム、バリウム等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
　図４のＭＥＳＦＥＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。
（ＨＥＭＴ）
　図５は、本発明に係る光電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図５のＨＥＭＴは、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、半絶縁体層１２４、緩衝層１２８、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。
　ゲート電極、ドレイン電極およびソース電極の材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
　なお、ゲート電極下のｎ型半導体層は、少なくともバンドギャップの広い層１２１ａと狭い層１２１ｂとで構成されており、半絶縁体層１２４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えばルテニウム（Ｒｕ）や鉄（Ｆｅ）等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
　図５のＨＥＭＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。また、本発明においては、さらにリセス構造とすることで、ノーマリーオフを発現することができる。
（ＭＯＳＦＥＴ）
　本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図６に示す。図６のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ－型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。
　ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ～１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ～１００μｍのｎ－型半導体層１３１ａが形成されている。そして、さらに、前記ｎ－型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、前記ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。
　また、前記ｎ－型半導体層１３１ａ及び前記ｎ＋型半導体層１３１ｃ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ－型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ～１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。
　図６のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印可し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ－型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ－型半導体層１３１ａに注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ－型半導体層１３１ａが空乏層で満たされた状態になり、ターンオフとなる。
　図７は、図６のＭＯＳＦＥＴの製造工程の一部を示している。例えば図７（ａ）に示すような半導体構造を用いて、ｎ－型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図７（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ－型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、図７（ｃ）に示すように、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ～１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料１３５ａをｎ－型半導体層の厚み以下に形成する。
　そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図６では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図６のトレンチ溝の深さをｎ－型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。なお、横型のＭＯＳＦＥＴの場合の一例を図８に示す。図８のＭＯＳＦＥＴは、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂ、ドレイン電極１３５ｃ、緩衝層１３８および半絶縁体層１３９を備えている。図８に示すように、ｎ＋型半導体層をｎ－型半導体層に埋め込むことで、他の横型のＭＯＳＦＥＴに比べ、より良好に電流を流すことができる。
（ＳＩＴ）
　図９は、本発明の半導体装置がＳＩＴである場合の一例を示す。図９のＳＩＴは、ｎ－型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている。
　ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ～１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ～１００μｍのｎ－型半導体層１４１ａが形成されている。そして、さらに、前記ｎ－型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。
　また、前記ｎ－型半導体層１４１ａ内には、前記ｎ＋半導体層１４１ｃを貫通し、前記ｎ－半導体層１４１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ－型半導体層上には、ゲート電極１４５ａが形成されている。
　図９のＳＩＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ－型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ－型半導体層１４１ａに注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ－型半導体層１４１ａが空乏層で満たされた状態になり、ターンオフとなる。
　図９に示されるＳＩＴの製造には、公知の手段を用いることができる。例えば、図７（ａ）に示される半導体構造を用いて、上記の図７のＭＯＳＦＥＴの製造工程と同様にして、ｎ－型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、前記ｎ＋型半導体層１４１ｃ表面から前記ｎ－型半導体層１４１ａの途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ－型半導体層の厚み以下に形成する。そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１４１ｃ上にソース電極１４５ｂを、ｎ＋型半導体層１４１ｂ上にドレイン電極１４５ｃを、それぞれ形成することで、図９に示されるＳＩＴを製造することができる。
　なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　上記例では、ｐ型半導体を使用していない例を示したが、本発明においては、これに限定されず、ｐ型半導体を用いてもよい。ｐ型半導体を用いた例を図１０～１６に示す。これらの半導体装置は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。
　図１０は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。
　図１１は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているトレンチ型のショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。トレンチ型のＳＢＤによれば、耐圧性を維持したまま、リーク電流を大幅に低減することができ、大幅な低オン抵抗化も可能となる。
　図１２は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
　図１３は、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。
　図１４は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。
　図１５は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
　本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図１６に示す。図１６の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図１６の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
　透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
　図１６の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
　第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の形成法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
　なお、発光素子の別の態様を図１７に示す。図１７の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
　以下、本発明の実施例を説明する。
＜実施例１＞
１．成膜装置
　図１８を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２と、キャリアガス供給手段２２から送り出されるキャリアガスの流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８を備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
　なお、サセプタ２１として、図１９に示されるサセプタ５１を用いた。なお、サセプタの傾斜角を４５°とし、供給管内の基板・サセプタの総面積を、図１９に示される通り、サセプタ領域を徐々に大きくなるようにし、排出領域を徐々に狭くなるようにし、図２０に示される通り、サセプタ領域を排出領域よりも大きくなるように構成した。
２．原料溶液の調整
　臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０５となるように水溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。条件１では、酸化ゲルマニウムの濃度は、５．０×１０－３ｍｏｌ／Ｌとした。
　この原料溶液２４ａをミスト発生源２４内に収容した。
３．成膜準備
　次に、基板２０として、１辺が１０ｍｍの正方形で厚さ６００μｍのｃ面サファイア基板をサセプタ２１上に設置させ、ヒーター２８を作動させて供給管２７内の温度を５００℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス供給手段２２からキャリアガスを供給管２７内に供給し、供給管２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節した。キャリアガスとしては、酸素ガスを用いた。
４．膜形成
　次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて、原料微粒子を生成した。
　この原料微粒子が、キャリアガスによって供給管２７内に導入され、供給管２７内で反応して、基板２０の成膜面でのＣＶＤ反応によって基板２０上に膜を形成した。
５．評価
　得られた膜の相の同定をした。同定は、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって行った。測定は、ＣｕＫα線を用いて行った。その結果、得られた膜は、α－Ｇａ２Ｏ３であった。また、得られた結晶性半導体膜の膜厚は３．５μｍであった。
　得られた膜の電気特性の評価としてはｖａｎ ｄｅｒ ｐａｕｗ法により、ホール効果測定を行った。測定環境としては、室温で印加磁場の周波数は５０ｍＨｚとした。その結果、キャリア密度は、４．３３×１０１８（１／ｃｍ２）であり、移動度は１９（ｃｍ２／Ｖ・ｓ）であった。
＜実施例２＞
　臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１Ｅ－７、１Ｅ－６、８Ｅ－５、４Ｅ－４、２Ｅ－３、１Ｅ－２、２Ｅ－１、８Ｅ－１となるようにそれぞれ原料溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。実施例１と同様の成膜条件で成膜を行い、ＳＩＭＳを用いて、入射イオン種は酸素、出力３ｋＶ、２００ｎＡで不純物濃度の定量分析を行った。その結果を図２１に示す。図２１に示すように、液中ドーパント含有割合と、結晶膜中のドーピング量が相関関係を有し、液中ドーパント含有割合を調整することによって、形成される膜中のドーピング濃度を容易に制御することができることが分かった。
＜実施例３＞
　酸化ゲルマニウムの濃度を５．０×１０－３ｍｏｌ／Ｌに代えて１．０×１０－３ｍｏｌ／Ｌにしたこと以外は、条件１と同様にして、ｎ＋半導体層として、ゲルマニウムをドーピングしたα－Ｇａ２Ｏ３膜をｃ面サファイア基板上に成膜し、ついで、膜上に、ｎ－半導体層として、ドーピングしていないα－Ｇａ２Ｏ３膜を成膜した。ｎ－半導体層の形成については、何もドーピングしなかったこと以外は、上記と同様にして成膜することにより行った。得られた結晶性半導体膜の膜厚は７．６μｍであり、成膜時間は１８０分であった。そして、図２２に示すように、ｎ－半導体層１０１ａの一部をエッチングした後、スパッタリングで、ｎ＋半導体層１０１ｂ上にＴｉからなるオーミック電極１０５ｂを、ｎ－半導体層１０１ａ上にＰｔからなるショットキー電極１０５ａをそれぞれ設けて、ＳＢＤを作製した。
　得られたＳＢＤにつき、ＳＩＭＳ分析（Cs 3kV 200nA Ap16% Raster400）を行った。結果を図２３に示す。図２３から明らかなように、横軸のスパッタリング時間で１５００秒を過ぎたあたりまではゲルマニウムが含まれておらず、また、１５００秒を過ぎたあたりから４０００秒あたりまではゲルマニウムが均一に含まれており、ｎ＋型半導体層およびｎ－型半導体層が良好に形成されていることが分かる。
＜実施例４＞
　臭化ガリウム、オルトケイ酸テトラエチルをそれぞれ物質量比で１００：１となるように水溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。臭化ケイ素の濃度は、１．０×１０－３ｍｏｌ／Ｌとした。成膜温度５００℃、キャリアガスは窒素、流量は５Ｌ／ｍｉｎの条件で９０分間成膜を行った。なお、その他の成膜条件は、実施例１と同様にして成膜した。得られた膜につき、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより、相の同定を行った。なお、測定には、ＣｕＫα線を用いた。その結果、得られた膜は、α－Ｇａ２Ｏ３であった。膜厚は２．５μｍであった。
　また、得られた膜につき、ＳＩＭＳ分析（Cs 3kV 200nA Ap16% Raster400）を行った。結果を図２４に示す。ケイ素が良好にドーピングされていることがわかる。なお、電気特性等もゲルマニウム含有の実施例１と同等の性能を示した。
＜実施例５＞
　実施例３と同様にして、結晶性半導体膜を成膜した。成膜後、超音波振動により、結晶性半導体膜を基板から剥離した。得られた膜につき、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより、相の同定を行った。なお、測定には、ＣｕＫα線を用いた。その結果、得られた膜は、α－Ｇａ２Ｏ３であった。膜厚は７．６μｍであり、成膜時間は１８０分であった。
　また、得られた自立膜につき、Ｘ線回折装置を用いて、構造評価した。Ｘ線回折結果として、Ｘ線回折像を図２５に示す。図２５からも明らかなように、基板の回折斑点が存在せず、自立膜であることが分かる。
＜実施例６＞
　図２６に示すように、実施例５で得られた自立膜１７１に、ショットキー電極１７５ａとしてタングステンを、オーミック電極１７５ｂとしてインジウムをそれぞれ用いて、ＳＢＤを作製した。得られたＳＢＤにつき、電流電圧特性を評価した。結果を図２７に示す。
＜実施例７＞
　実施例１と同様にして、結晶性半導体膜を長時間成膜した。得られた膜につき、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより、相の同定を行った。なお、測定には、ＣｕＫα線を用いた。その結果、得られた膜は、α－Ｇａ２Ｏ３であった。また、膜厚は５０μｍであり、膜厚が５０μｍになると、もはや膜ではなく板状となる。
＜実施例８＞
　実施例１と同様にして、結晶性半導体膜を成膜した。得られた膜につき、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより、相の同定を行った。なお、測定には、ＣｕＫα線を用いた。その結果、得られた膜は、α－Ｇａ２Ｏ３であった。また、膜厚は１．９μｍであった。得られた膜をそのまま用いて、図２８に示す通り、ＭＥＳＦＥＴを作製した。図２８のＭＥＳＦＥＴは、ゲート電極１８５ａ、ソース電極１８５ｂ、ドレイン電極１８５ｃ、ｎ型半導体層１８１および基板１８９を備えている。ｎ型半導体層１８１はα－Ｇａ２Ｏ３であり、ゲート電極１８５ａは白金（Ｐｔ）からなり、ソース電極１８５ｂおよびドレイン電極１８５ｃは、それぞれチタン（Ｔｉ）金（Ａｕ）合金から形成されている。作製したＭＥＳＦＥＴのＤＣ特性を図２９に示す。図２９から明らかな通り、リーク電流がほとんどなく、特に、ゲート電圧－２５Ｖで０．５ｎＡ程度という結果を得た。また、ゲート電圧１Ｖで５１９μＡに至ったので、オン・オフ比も１０６という比較的高い値であった。
＜実施例９＞
９－１．成膜装置
　図３０を用いて、本実施例で用いたミストＣＶＤ装置１を説明する。ミストＣＶＤ装置１は、キャリアガスを供給するキャリアガス源２ａと、キャリアガス源２ａから送り出されるキャリアガスの流量を調節するための流量調節弁３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２ｂと、キャリアガス（希釈）源２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁３ｂと、原料溶液４ａが収容されるミスト発生源４と、水５ａが入れられる容器５と、容器５の底面に取り付けられた超音波振動子６と、成膜室７と、ミスト発生源４から成膜室７までをつなぐ供給管９と、成膜室７内に設置されたホットプレート８と、熱反応後のミスト、液滴および排気ガスを排出する排気口１１とを備えている。なお、ホットプレート８上には、基板１０が設置されている。
９－２．原料溶液の作製
　臭化ガリウムと酸化ゲルマニウムを水に混合し、ガリウムに対するゲルマニウムの原子比が１：０．０１となるように水溶液を調整し、この際、臭化水素酸を体積比で１０％を含有させ、これを原料溶液とした。
９－３．成膜準備
　上記２．で得られた原料溶液４ａをミスト発生源４内に収容した。次に、基板１０として、４インチのサファイア基板をホットプレート８上に設置し、ホットプレート８を作動させて成膜室７内の温度を５５０℃にまで昇温させた。次に、流量調節弁３ａ、３ｂを開いて、キャリアガス源であるキャリアガス供給手段２ａ、２ｂからキャリアガスを成膜室７内に供給し、成膜室７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
９－４．膜形成
　次に、超音波振動子６を２．４ＭＨｚで振動させ、その振動を、水５ａを通じて原料溶液４ａに伝播させることによって、原料溶液４ａを霧化させてミスト４ｂを生成させた。このミスト４ｂが、キャリアガスによって、供給管９内を通って、成膜室７内に導入され、大気圧下、５５０℃にて、成膜室７内でミストが熱反応して、基板１０上にｎ＋層が形成された。また、２層目として、酸化ゲルマニウムを用いていないこと以外は、１層目と同じ原料溶液を用いて、ｎ＋層上に、１層目と同じ条件で、２層目としてｎ－層を形成した。なお、成膜時間は４時間３０分間であった。
　また、図１８のミストＣＶＤ装置を用いて、２層目を上記と同条件で再成長させた。成膜時間は１２０分であった。結晶性半導体膜の膜厚は計１１．９μｍであり、うち、ｎ＋層の膜厚は、３．８μｍであり、ｎ－層の膜厚は、８．１μｍであった。なお、ＸＲＤ回折装置を用いて、得られた膜の相の同定を行ったところ、得られた膜はいずれもα－Ｇａ２Ｏ３であった。
９－５．電極形成
　サファイア基板をα－Ｇａ２Ｏ３膜から剥離した後、ｎ－層上にショットキー電極として金を、ｎ＋層上にオーミック電極としてＴｉ／Ａｕを、それぞれ蒸着により形成し、ＳＢＤを作製した。
９－６．評価
　また、得られたＳＢＤにつき、電流電圧特性を評価した。順方向での結果を図３１に示し、逆方向での結果を図３２に示す。結果から明らかなとおり、半導体の電気特性に優れており、特に、逆バイアス時の耐圧は３００Ｖを超え、本発明品は、良好なダイオード特性を有していることがわかる。
＜実施例１０＞
１０－１．成膜装置
　実施例９と同様に、図３０に示される成膜装置を用いた。
１０－２．原料溶液（バッファ層用）の作製
　０．０５Ｍの鉄アセチルアセトナート水溶液に、塩酸を体積比で１．５％含有させ、これをバッファ層用原料溶液とした。
１０－３．成膜準備
　上記１０－２．で得られたバッファ層用原料溶液４ａをミスト発生源４内に収容した。次に、基板１０として、サファイア基板をホットプレート８上に設置し、ホットプレート８を作動させてヒーターの温度を５５０℃にまで昇温させた。次に、流量調節弁３ａ、３ｂを開いて、キャリアガス源であるキャリアガス供給手段２ａ、２ｂからキャリアガスを成膜室７内に供給し、成膜室７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を２．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１０－４．バッファ層の形成
　次に、超音波振動子６を２．４ＭＨｚで振動させ、その振動を、水５ａを通じて原料溶液４ａに伝播させることによって、原料溶液４ａを霧化させてミスト４ｂを生成させた。このミスト４ｂが、キャリアガスによって、供給管９内を通って、成膜室７内に導入され、大気圧下、５５０℃にて、成膜室７内でミストが熱反応して、基板１０上にバッファ層が形成された。なお、成膜時間は３０分間であった。
１０－５．原料溶液の作製
　０．０５Ｍの臭化ガリウム水溶液を用意し、この際、臭化水素酸を体積比で２０％を含有させ、さらに、ガリウムに対してスズが８原子％となるように臭化スズを加え、これを原料溶液とした。
１０－６．成膜準備
　上記１０－５．で得られた原料溶液４ａをミスト発生源４内に収容した。次に、基板１０として、バッファ層付きのサファイア基板をホットプレート８上に設置し、ホットプレート８を作動させてヒーターの温度を５００℃にまで昇温させた。次に、流量調節弁３ａ、３ｂを開いて、キャリアガス源であるキャリアガス供給手段２ａ、２ｂからキャリアガスを成膜室７内に供給し、成膜室７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとしてフォーミングガス（Ｈ２：Ｎ２＝５：９５）を用いた。
１０－７．膜形成
　次に、超音波振動子６を２．４ＭＨｚで振動させ、その振動を、水５ａを通じて原料溶液４ａに伝播させることによって、原料溶液４ａを霧化させてミスト４ｂを生成させた。このミスト４ｂが、キャリアガスによって、供給管９内を通って、成膜室７内に導入され、大気圧下、５００℃にて、成膜室７内でミストが熱反応して、基板１０上にバッファ層が形成された。なお、成膜時間は３００分間であった。
１０－８．剥離膜
　濃塩酸でバッファ層を溶かして、上記１０－４．で得た膜を基板から剥離した。得られた膜の膜厚は４μｍであった。また、Ｘ線回折装置を用いて、膜の同定を行ったところ、α－Ｇａ２Ｏ３であった。ＸＲＤの結果を図３３に示す。図３３から明らかなとおり、サファイア基板のピークもバッファ層のピークもなく、α－Ｇａ２Ｏ３のきれいな剥離膜であることがわかる。また、得られたα－Ｇａ２Ｏ３膜をレーザーで１ｍｍ角に切り出した。切り出す前のα－Ｇａ２Ｏ３膜の写真を図３４に示し、切り出した後のα－Ｇａ２Ｏ３膜を図３５に示す。図３４から明らかなように、得られた剥離膜は、５ｍｍ角以上の大面積を有していた。また、図３５からも明らかな通り、１ｍｍ角の良質なα－Ｇａ２Ｏ３膜を切り出すことができる。
　本発明の結晶性半導体膜および板状体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。
　　１　　ミストＣＶＤ装置
　　２ａ　キャリアガス源
　　２ｂ　キャリアガス（希釈）源
　　３ａ　流量調節弁
　　３ｂ　流量調節弁
　　４　　ミスト発生源
　　４ａ　原料溶液
　　４ｂ　ミスト
　　５　　容器
　　５ａ　水
　　６　　超音波振動子
　　７　　成膜室
　　８　　ホットプレート
　　９　　供給管
　１０　　基板
　１１　　排気口
　１９　　ミストＣＶＤ装置
　２０　　基板
　２１　　サセプタ
　２２　　キャリアガス供給手段
　２３　　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　成膜室
　２８　　ヒーター
　５１　　サセプタ
　５２　　ミスト加速手段
　５３　　基板保持部
　５４　　支持部
　５５　　供給管
　６１　　基板・サセプタ領域
　６２　　排出領域
１０１ａ　ｎ－型半導体層
１０１ｂ　ｎ＋型半導体層
１０２　　ｐ型半導体層
１０３　　半絶縁体層
１０４　　絶縁体層
１０５ａ　ショットキー電極
１０５ｂ　オーミック電極
１０９　　基板
１１１ａ　ｎ－型半導体層
１１１ｂ　ｎ＋型半導体層
１１４　　半絶縁体層
１１５ａ　ゲート電極
１１５ｂ　ソース電極
１１５ｃ　ドレイン電極
１１８　　緩衝層
１２１ａ　バンドギャップの広いｎ型半導体層
１２１ｂ　バンドギャップの狭いｎ型半導体層
１２１ｃ　ｎ＋型半導体層
１２３　　ｐ型半導体層
１２４　　半絶縁体層
１２５ａ　ゲート電極
１２５ｂ　ソース電極
１２５ｃ　ドレイン電極
１２８　　緩衝層
１２９　　基板
１３１ａ　ｎ－型半導体層
１３１ｂ　第１のｎ＋型半導体層
１３１ｃ　第２のｎ＋型半導体層
１３２　　ｐ型半導体層
１３４　　ゲート絶縁膜
１３５ａ　ゲート電極
１３５ｂ　ソース電極
１３５ｃ　ドレイン電極
１３８　　緩衝層
１３９　　半絶縁体層
１４１ａ　ｎ－型半導体層
１４１ｂ　第１のｎ＋型半導体層
１４１ｃ　第２のｎ＋型半導体層
１４２　　ｐ型半導体層
１４５ａ　ゲート電極
１４５ｂ　ソース電極
１４５ｃ　ドレイン電極
１５１　　ｎ型半導体層
１５１ａ　ｎ－型半導体層
１５１ｂ　ｎ＋型半導体層
１５２　　ｐ型半導体層
１５４　　ゲート絶縁膜
１５５ａ　ゲート電極
１５５ｂ　エミッタ電極
１５５ｃ　コレクタ電極
１６１　　ｎ型半導体層
１６２　　ｐ型半導体層
１６３　　発光層
１６５ａ　第１の電極
１６５ｂ　第２の電極
１６７　　透光性電極
１６９　　基板
１７１　　α－Ｇａ２Ｏ３層
１７５ａ　タングステン電極
１７５ｂ　インジウム電極
１８１　　ｎ型半導体層
１８５ａ　ゲート電極
１８５ｂ　ソース電極
１８５ｃ　ドレイン電極
１８９　　基板

 

Claims (14)

  1. 　コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上であることを特徴とする結晶性半導体膜。
  2. 　前記酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１種または２種以上の酸化物を主成分として含む請求項１記載の結晶性半導体膜。
  3. 　膜厚が、７．６μｍ以上である請求項１または２に記載の結晶性半導体膜。
  4. 　自立膜である請求項１～３のいずれかに記載の結晶性半導体膜。
  5. 　コランダム構造を有する酸化物半導体を主成分として含むことを特徴とする板状体。
  6. 　厚さが５０μｍ以上である請求項５記載の板状体。
  7. 　前記酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１種または２種以上の酸化物を主成分として含む請求項５または６に記載の板状体。
  8. 　基板である請求項５～７のいずれかに記載の板状体。
  9. 　請求項１～４のいずれかに記載の結晶性半導体膜または請求項５～８のいずれかに記載の板状体を含むことを特徴とする半導体構造。
  10. 　請求項９記載の半導体構造を備えることを特徴とする半導体装置。
  11. 　縦型デバイスである請求項１０記載の半導体装置。
  12. 　パワーデバイスである請求項１０または１１に記載の半導体装置。
  13. 　ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である請求項１０～１２のいずれかに記載の半導体装置。
  14. 　コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上であり、かつ表面積が９ｍｍ２以上であることを特徴とする結晶性半導体膜。

     
PCT/JP2015/070752 2014-07-22 2015-07-21 結晶性半導体膜および板状体ならびに半導体装置 WO2016013554A1 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2016535940A JP6281146B2 (ja) 2014-07-22 2015-07-21 結晶性半導体膜および板状体ならびに半導体装置
EP20200067.5A EP3783666A1 (en) 2014-07-22 2015-07-21 Crystalline semiconductor film, sheet like object, and semiconductor device
CN201580032796.1A CN106415845B (zh) 2014-07-22 2015-07-21 结晶性半导体膜和板状体以及半导体装置
KR1020197025453A KR102125822B1 (ko) 2014-07-22 2015-07-21 결정성 반도체막 및 판상체 및 반도체장치
CN201911118416.2A CN110828552B (zh) 2014-07-22 2015-07-21 结晶性半导体膜和板状体以及半导体装置
KR1020187030849A KR102018329B1 (ko) 2014-07-22 2015-07-21 결정성 반도체막 및 판상체 및 반도체장치
KR1020207017449A KR102232285B1 (ko) 2014-07-22 2015-07-21 결정성 반도체막 및 판상체 및 반도체장치
EP15824091.1A EP3174101A4 (en) 2014-07-22 2015-07-21 Crystalline semiconductor film, plate-like body and semiconductor device
KR1020167035631A KR101984061B1 (ko) 2014-07-22 2015-07-21 결정성 반도체막 및 판상체 및 반도체장치
US15/320,253 US10439028B2 (en) 2014-07-22 2015-07-21 Crystalline semiconductor film, plate-like body and semiconductor device
US16/534,318 US11069781B2 (en) 2014-07-22 2019-08-07 Crystalline semiconductor film, plate-like body and semiconductor device
US17/114,194 US11682702B2 (en) 2014-07-22 2020-12-07 Crystalline semiconductor film, plate-like body and semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014149313 2014-07-22
JP2014-149313 2014-07-22
JP2015-125189 2015-06-22
JP2015125189 2015-06-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/320,253 A-371-Of-International US10439028B2 (en) 2014-07-22 2015-07-21 Crystalline semiconductor film, plate-like body and semiconductor device
US16/534,318 Continuation US11069781B2 (en) 2014-07-22 2019-08-07 Crystalline semiconductor film, plate-like body and semiconductor device

Publications (1)

Publication Number Publication Date
WO2016013554A1 true WO2016013554A1 (ja) 2016-01-28

Family

ID=55163078

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070752 WO2016013554A1 (ja) 2014-07-22 2015-07-21 結晶性半導体膜および板状体ならびに半導体装置

Country Status (6)

Country Link
US (3) US10439028B2 (ja)
EP (2) EP3783666A1 (ja)
JP (13) JP6281146B2 (ja)
KR (4) KR102125822B1 (ja)
CN (12) CN110777359A (ja)
WO (1) WO2016013554A1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032699A (ja) * 2016-08-24 2018-03-01 株式会社Flosfia 半導体装置
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
JP2018049894A (ja) * 2016-09-20 2018-03-29 株式会社Flosfia 半導体装置
EP3301725A1 (en) 2016-10-03 2018-04-04 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
WO2018155711A1 (ja) * 2017-02-27 2018-08-30 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018159350A1 (ja) * 2017-02-28 2018-09-07 株式会社タムラ製作所 ショットキーバリアダイオード
CN109075214A (zh) * 2016-04-28 2018-12-21 株式会社田村制作所 沟槽mos型肖特基二极管
JP2019036593A (ja) * 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
JP2019041107A (ja) * 2017-08-24 2019-03-14 株式会社Flosfia 半導体装置
WO2019049764A1 (ja) * 2017-09-11 2019-03-14 Tdk株式会社 ショットキーバリアダイオード
JP2019041106A (ja) * 2017-08-24 2019-03-14 株式会社Flosfia 半導体装置
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
WO2019098298A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
JP2019163200A (ja) * 2017-08-21 2019-09-26 株式会社Flosfia 結晶膜の製造方法
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
WO2020013243A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
WO2020075583A1 (ja) * 2018-10-12 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子
WO2020194802A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
JPWO2020235164A1 (ja) * 2019-05-22 2020-11-26
WO2020235690A1 (ja) * 2019-05-23 2020-11-26 株式会社Flosfia 半導体装置
JP2021040054A (ja) * 2019-09-03 2021-03-11 信越化学工業株式会社 積層構造体の製造方法、半導体装置の製造方法及び積層構造体
WO2021065940A1 (ja) * 2019-09-30 2021-04-08 株式会社Flosfia 積層構造体および半導体装置
EP3823045A1 (en) 2019-11-14 2021-05-19 Flosfia Inc. Semiconductor device and system including semiconductor
JPWO2020013261A1 (ja) * 2018-07-12 2021-08-02 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
JP2022087348A (ja) * 2017-02-27 2022-06-09 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
US11393906B2 (en) 2016-11-07 2022-07-19 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
KR20220120680A (ko) 2020-01-10 2022-08-30 가부시키가이샤 플로스피아 도전성 금속 산화막, 반도체 소자 및 반도체 장치
US11450774B2 (en) 2017-07-08 2022-09-20 Flosfia Inc. Semiconductor device including two or more adjustment regions
US11515146B2 (en) * 2018-12-17 2022-11-29 Denso Corporation Method of forming gallium oxide film

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
CN105957884A (zh) * 2016-06-24 2016-09-21 上海格瑞宝电子有限公司 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
CN109423694B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
JP6977449B2 (ja) * 2017-09-27 2021-12-08 住友電気工業株式会社 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP7179276B2 (ja) 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP6933339B2 (ja) * 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
EP3712954A4 (en) * 2017-11-15 2021-07-28 Flosfia Inc. SEMICONDUCTOR COMPONENT
CN111357116B (zh) * 2017-11-15 2023-12-01 株式会社Flosfia 半导体装置
JP6879177B2 (ja) * 2017-11-24 2021-06-02 住友電気工業株式会社 窒化物半導体素子の製造方法
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
JP6875336B2 (ja) * 2018-08-27 2021-05-26 信越化学工業株式会社 成膜方法
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
CN109638128B (zh) * 2018-10-31 2020-05-19 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
CN109638127B (zh) * 2018-10-31 2021-01-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
CN109326523A (zh) * 2018-11-21 2019-02-12 中国电子科技集团公司第十三研究所 碳化硅肖特基接触的制备方法及碳化硅肖特基二极管
CN109585572A (zh) * 2018-12-29 2019-04-05 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
JP7086270B2 (ja) * 2019-03-13 2022-06-17 三菱電機株式会社 半導体装置
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法
US11088242B2 (en) * 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
CN113677834A (zh) 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JPWO2021095474A1 (ja) * 2019-11-14 2021-05-20
CN115038825A (zh) * 2020-02-06 2022-09-09 信越化学工业株式会社 结晶性氧化物半导体膜及氧化镓膜的制造方法、以及纵向型半导体装置的制造方法
JP2023085571A (ja) * 2020-03-17 2023-06-21 日本碍子株式会社 半導体膜
TW202209688A (zh) * 2020-06-05 2022-03-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
US11624126B2 (en) 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition
JP7469201B2 (ja) * 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置
WO2022210615A1 (ja) * 2021-03-31 2022-10-06 株式会社Flosfia 半導体装置
US20230028900A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with nanostructure transistors and bottom dielectric insulators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243953A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP2013058637A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224B2 (ja) 1973-12-15 1978-11-17
JPS5343224A (en) 1976-09-30 1978-04-19 Nippon Kokan Kk <Nkk> Fitting structure of pipe body
JPS5397795A (en) 1977-02-08 1978-08-26 Citizen Watch Co Ltd Electrode forming method of piezoelectric vibrator
JPS5397794A (en) 1977-02-08 1978-08-26 Nec Corp Crystal vibrator
JPS5528612A (en) * 1978-08-21 1980-02-29 Fujitsu Ltd Monitor system
JP3369304B2 (ja) * 1994-05-27 2003-01-20 富士通株式会社 化合物半導体結晶層の成長方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4020314B2 (ja) * 2003-05-15 2007-12-12 学校法人早稲田大学 Ｇａ２Ｏ３系発光素子およびその製造方法
JPWO2006001225A1 (ja) 2004-06-28 2008-04-17 大日本印刷株式会社 コランダム結晶形成体
JP2007305609A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
WO2007123496A1 (en) 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
JP4362635B2 (ja) 2007-02-02 2009-11-11 ローム株式会社 ＺｎＯ系半導体素子
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
JP5051455B2 (ja) 2008-01-16 2012-10-17 日立電線株式会社 エピタキシャル成長用窒化物半導体基板の製造方法
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8212246B2 (en) * 2008-08-13 2012-07-03 Board Of Regents, The University Of Texas System N-type doping in metal oxides and metal chalcogenides by electrochemical methods
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5434111B2 (ja) * 2009-02-06 2014-03-05 三菱化学株式会社 自立基板の製造方法
KR101041866B1 (ko) 2009-07-28 2011-06-15 재단법인대구경북과학기술원 반도체 소자 제조 방법
JP2012046772A (ja) * 2010-08-24 2012-03-08 Sharp Corp ミストｃｖｄ装置及びミスト発生方法
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
JP5382589B2 (ja) * 2010-11-15 2014-01-08 学校法人早稲田大学 Ｇａ２Ｏ３系単結晶の導電率制御方法
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5793732B2 (ja) * 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
CN103732809A (zh) 2011-08-10 2014-04-16 日本碍子株式会社 13族元素氮化物膜的剥离方法
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
US8884369B2 (en) * 2012-06-01 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
JP6155866B2 (ja) * 2012-07-10 2017-07-05 日立金属株式会社 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板
TWI831522B (zh) * 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
JP5397794B1 (ja) * 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP5397795B1 (ja) * 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP5528612B1 (ja) * 2013-07-09 2014-06-25 Ｒｏｃａ株式会社 半導体装置
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
JP6067532B2 (ja) 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
US10109707B2 (en) 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
US9379190B2 (en) 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
US9590050B2 (en) 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243953A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP2013058637A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHINOHARA DAISUKE ET AL.: "Heteroepitaxy of Corundum- Structured alpha-Ga2O3 Thin Films on alpha-Al2O3 Substrates by Ultrasonic Mist C", JPN J APPL PHYS, vol. 47, no. 9, pages 7311 - 7313, XP055350851, DOI: doi:10.1143/JJAP.47.7311 *

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451388A4 (en) * 2016-04-28 2019-12-18 Tamura Corporation SCHOTTKY DIODE TYPE MOS TRENCH
CN109075214A (zh) * 2016-04-28 2018-12-21 株式会社田村制作所 沟槽mos型肖特基二极管
CN109075214B (zh) * 2016-04-28 2022-01-11 株式会社田村制作所 沟槽mos型肖特基二极管
US10825935B2 (en) 2016-04-28 2020-11-03 Tamura Corporation Trench MOS-type Schottky diode
JP2018032699A (ja) * 2016-08-24 2018-03-01 株式会社Flosfia 半導体装置
CN107799584B (zh) * 2016-08-31 2022-08-26 株式会社Flosfia 结晶性氧化物半导体膜、半导体装置及半导体系统
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
JP2018049894A (ja) * 2016-09-20 2018-03-29 株式会社Flosfia 半導体装置
JP7498903B2 (ja) 2016-10-03 2024-06-13 株式会社Flosfia 半導体装置
JP2018129500A (ja) * 2016-10-03 2018-08-16 株式会社Flosfia 半導体装置
JP2022137303A (ja) * 2016-10-03 2022-09-21 株式会社Flosfia 半導体装置
CN107895742A (zh) * 2016-10-03 2018-04-10 流慧株式会社 半导体装置以及包括半导体装置的半导体系统
EP3301725A1 (en) 2016-10-03 2018-04-04 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
US11393906B2 (en) 2016-11-07 2022-07-19 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
KR20220123338A (ko) * 2016-11-07 2022-09-06 가부시키가이샤 플로스피아 결정성 산화물 반도체막 및 반도체 장치
US11967618B2 (en) 2016-11-07 2024-04-23 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
KR102564830B1 (ko) 2016-11-07 2023-08-07 가부시키가이샤 플로스피아 결정성 산화물 반도체막 및 반도체 장치
JP2018142577A (ja) * 2017-02-27 2018-09-13 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018155711A1 (ja) * 2017-02-27 2018-08-30 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP7291331B2 (ja) 2017-02-27 2023-06-15 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
US11081598B2 (en) 2017-02-27 2021-08-03 Tamura Corporation Trench MOS Schottky diode
JP2022087348A (ja) * 2017-02-27 2022-06-09 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
EP3588580A4 (en) * 2017-02-27 2020-12-02 Tamura Corporation SCHOTTKY MOS TRENCH DIODE
CN110326115A (zh) * 2017-02-28 2019-10-11 株式会社田村制作所 肖特基势垒二极管
CN110326115B (zh) * 2017-02-28 2022-09-09 株式会社田村制作所 肖特基势垒二极管
EP3591711A4 (en) * 2017-02-28 2020-12-09 Tamura Corporation SCHOTTKY BARRIER DIODE
JP2018142655A (ja) * 2017-02-28 2018-09-13 株式会社タムラ製作所 ショットキーバリアダイオード
US11043602B2 (en) 2017-02-28 2021-06-22 Tamura Corporation Schottky barrier diode
WO2018159350A1 (ja) * 2017-02-28 2018-09-07 株式会社タムラ製作所 ショットキーバリアダイオード
US11450774B2 (en) 2017-07-08 2022-09-20 Flosfia Inc. Semiconductor device including two or more adjustment regions
CN111033758A (zh) * 2017-08-10 2020-04-17 株式会社田村制作所 二极管
JP7037142B2 (ja) 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
US11355594B2 (en) 2017-08-10 2022-06-07 Tamura Corporation Diode
JP2019036593A (ja) * 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
CN111033758B (zh) * 2017-08-10 2023-08-22 株式会社田村制作所 二极管
JP2019163200A (ja) * 2017-08-21 2019-09-26 株式会社Flosfia 結晶膜の製造方法
JP7166522B2 (ja) 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法
JP7248961B2 (ja) 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP2019041107A (ja) * 2017-08-24 2019-03-14 株式会社Flosfia 半導体装置
US10944015B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP2019041106A (ja) * 2017-08-24 2019-03-14 株式会社Flosfia 半導体装置
US10943981B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP7248962B2 (ja) 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
WO2019049764A1 (ja) * 2017-09-11 2019-03-14 Tdk株式会社 ショットキーバリアダイオード
JP2019050290A (ja) * 2017-09-11 2019-03-28 Tdk株式会社 ショットキーバリアダイオード
US11699766B2 (en) 2017-09-11 2023-07-11 Tdk Corporation Schottky barrier diode
JP7147141B2 (ja) 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
JP7045008B2 (ja) 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
US11626522B2 (en) 2017-10-26 2023-04-11 Tdk Corporation Schottky barrier diode
JP2019079984A (ja) * 2017-10-26 2019-05-23 Tdk株式会社 ショットキーバリアダイオード
JP7228754B2 (ja) 2017-11-15 2023-02-27 株式会社Flosfia 半導体装置
JPWO2019098298A1 (ja) * 2017-11-15 2020-11-19 株式会社Flosfia 半導体装置
WO2019098298A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP7462143B2 (ja) 2018-07-12 2024-04-05 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
WO2020013243A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
US11495695B2 (en) 2018-07-12 2022-11-08 Flosfia Inc. Semiconductor device
JPWO2020013243A1 (ja) * 2018-07-12 2021-07-15 株式会社Flosfia 半導体装置
JPWO2020013244A1 (ja) * 2018-07-12 2021-07-15 株式会社Flosfia 半導体装置
JPWO2020013261A1 (ja) * 2018-07-12 2021-08-02 株式会社Flosfia 積層構造体、積層構造体を含む半導体装置および半導体システム
JPWO2020013242A1 (ja) * 2018-07-12 2021-08-05 株式会社Flosfia 半導体装置
JPWO2020075583A1 (ja) * 2018-10-12 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子
JP7361708B2 (ja) 2018-10-12 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子
WO2020075583A1 (ja) * 2018-10-12 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子
US11515146B2 (en) * 2018-12-17 2022-11-29 Denso Corporation Method of forming gallium oxide film
JP7159449B2 (ja) 2019-03-28 2022-10-24 日本碍子株式会社 下地基板及びその製造方法
JPWO2020194802A1 (ja) * 2019-03-28 2021-10-28 日本碍子株式会社 下地基板及びその製造方法
WO2020194802A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
JPWO2020235164A1 (ja) * 2019-05-22 2020-11-26
WO2020235690A1 (ja) * 2019-05-23 2020-11-26 株式会社Flosfia 半導体装置
JP7348777B2 (ja) 2019-09-03 2023-09-21 信越化学工業株式会社 積層構造体の製造方法及び半導体装置の製造方法
JP2021040054A (ja) * 2019-09-03 2021-03-11 信越化学工業株式会社 積層構造体の製造方法、半導体装置の製造方法及び積層構造体
WO2021065940A1 (ja) * 2019-09-30 2021-04-08 株式会社Flosfia 積層構造体および半導体装置
EP3823045A1 (en) 2019-11-14 2021-05-19 Flosfia Inc. Semiconductor device and system including semiconductor
KR20220120680A (ko) 2020-01-10 2022-08-30 가부시키가이샤 플로스피아 도전성 금속 산화막, 반도체 소자 및 반도체 장치

Also Published As

Publication number Publication date
KR20180118823A (ko) 2018-10-31
CN110797396A (zh) 2020-02-14
CN110828551A (zh) 2020-02-21
CN110828552A (zh) 2020-02-21
JP6573207B2 (ja) 2019-09-11
KR102232285B1 (ko) 2021-03-24
CN110828552B (zh) 2024-04-12
JP6573206B2 (ja) 2019-09-11
KR102018329B1 (ko) 2019-09-04
JP2019057717A (ja) 2019-04-11
JP6676255B2 (ja) 2020-04-08
JP7352226B2 (ja) 2023-09-28
JP6792832B2 (ja) 2020-12-02
JP2020113773A (ja) 2020-07-27
JP2019057715A (ja) 2019-04-11
JP2020115543A (ja) 2020-07-30
KR101984061B1 (ko) 2019-06-04
JP2020107899A (ja) 2020-07-09
CN110828536A (zh) 2020-02-21
JP2020113774A (ja) 2020-07-27
CN106415845B (zh) 2019-12-10
CN110828553A (zh) 2020-02-21
JP7064724B2 (ja) 2022-05-11
JP2019057714A (ja) 2019-04-11
EP3174101A4 (en) 2017-06-28
JP6676253B2 (ja) 2020-04-08
KR20170005120A (ko) 2017-01-11
KR20200074277A (ko) 2020-06-24
JP6281146B2 (ja) 2018-02-21
US20200144376A1 (en) 2020-05-07
US20170200790A1 (en) 2017-07-13
CN106415845A (zh) 2017-02-15
CN108899359A (zh) 2018-11-27
JP6936982B2 (ja) 2021-09-22
CN110684960A (zh) 2020-01-14
JP6676254B2 (ja) 2020-04-08
JP2019057716A (ja) 2019-04-11
CN110828537A (zh) 2020-02-21
JP2020074443A (ja) 2020-05-14
JP2019057718A (ja) 2019-04-11
JP2018093207A (ja) 2018-06-14
JPWO2016013554A1 (ja) 2017-06-08
US10439028B2 (en) 2019-10-08
CN110676303A (zh) 2020-01-10
KR102125822B1 (ko) 2020-06-23
US20210119000A1 (en) 2021-04-22
EP3174101A1 (en) 2017-05-31
KR20190103496A (ko) 2019-09-04
US11682702B2 (en) 2023-06-20
CN110804728A (zh) 2020-02-18
JP6680434B2 (ja) 2020-04-15
JP7126085B2 (ja) 2022-08-26
CN110777359A (zh) 2020-02-11
JP7048864B2 (ja) 2022-04-06
EP3783666A1 (en) 2021-02-24
JP2019033271A (ja) 2019-02-28
US11069781B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
JP6573206B2 (ja) 半導体装置
WO2016035696A1 (ja) 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP6478425B2 (ja) 結晶性半導体膜および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15824091

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015824091

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15320253

Country of ref document: US

Ref document number: 2015824091

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167035631

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016535940

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE