JP2023085571A

JP2023085571A - 半導体膜

Info

Publication number: JP2023085571A
Application number: JP2020046828A
Authority: JP
Inventors: 宏史福井; Hiroshi Fukui; 守道渡邊; Morimichi Watanabe; 潤吉川; Jun Yoshikawa
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2020-03-17
Filing date: 2020-03-17
Publication date: 2023-06-21
Also published as: WO2021186779A1

Abstract

【課題】成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが低減されたα－Ｇａ２Ｏ３系半導体膜を提供する。【解決手段】α－Ｇａ２Ｏ３で構成されるコランダム型結晶構造を有する半導体膜であって、２５℃で測定したカソードルミネッセンス（ＣＬ）スペクトルにおいて、３２０～３４０ｎｍの発光強度の積分値Ａ、及び４００～４２０ｎｍの発光強度の積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．１５の関係を満たす、半導体膜。【選択図】なし

Description

本発明は、α－Ｇａ_２Ｏ_３系半導体膜に関するものである。

近年、酸化ガリウム（Ｇａ_２Ｏ_３）が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの５つの結晶形を有することが知られているが、この中で、準安定相であるα－Ｇａ_２Ｏ_３はバンドギャップが５．３ｅＶと非常に大きく、パワー半導体用材料として期待を集めている。

例えば、特許文献１（特開２０１４－７２５３３号公報）には、コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備えた半導体装置が開示されており、サファイア基板上に、半導体層としてα－Ｇａ_２Ｏ_３膜を成膜した例が記載されている。また、特許文献２（特開２０１６－２５２５６号公報）には、コランダム構造を有する結晶性酸化物半導体を主成分として含むｎ型半導体層と、六方晶の結晶構造を有する無機化合物を主成分とするｐ型半導体層と、電極とを備えた半導体装置が開示されている。この特許文献２の実施例には、ｃ面サファイア基板上に、ｎ型半導体層として準安定相であるコランダム構造を有するα－Ｇａ_２Ｏ_３膜を、ｐ型半導体層として六方晶の結晶構造を有するα－Ｒｈ_２Ｏ_３膜を形成して、ダイオードを作製することが開示されている。

ところで、異種基板上にα－Ｇａ_２Ｏ_３膜を結晶成長させる際に、クラックが生じるという問題がある。α－Ｇａ_２Ｏ_３と異種コランダム材料との混晶であるＩｎＡｌＧａＯ系の半導体膜を成膜する際も、通常、異種基板上に結晶成長を行うため、エピタキシャル膜にクラックが入る等の問題が生じている。この問題に対処する技術として、特許文献３（特開２０１６－１００５９２号公報）では、クラックの少ないα－Ｇａ_２Ｏ_３膜を作製することが開示されている。また、特許文献４（特開２０１６－１００５９３号公報）には、エピタキシャル膜の成膜時にボイドを含ませることにより、クラックが低減されたα－Ｇａ_２Ｏ_３膜を作製することが開示されている。

さらに、特許文献５（特開２０１８－２５４４号公報）には、２層以上の酸化物層が形成されている成膜用下地基板を用いることで、大面積で実質的にクラックを含まない結晶性酸化物半導体膜を得た例が開示されている。

特開２０１４－７２５３３号公報特開２０１６－２５２５６号公報特開２０１６－１００５９２号公報特開２０１６－１００５９３号公報特開２０１８－２５４４号公報特開２０１６－１５５９６３号公報

Xing Lu, Leidang Zhou, Liang Chen, Xiaoping Ouyang, Huili Tang, Bo Liu, and Jun Xu, "X-ray Detection Performance of Vertical Schottky PhotodiodesBased on a Bulk β-Ga2O3 Substrate Grown by an EFG Method," ECS Journal of Solid State Science and Technology, 8 (7) Q3046-Q3049 (2019) 金子健太郎「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学、発行日：２０１３年３月２５日（許諾条件により要旨・本文は２０１４年１月３１日に公開）、URL: https://doi.org/10.14989/doctor.k17573 藤田静雄、大島孝仁及び金子健太郎、「酸化ガリウム半導体の表面制御と高品質単結晶薄膜の作製」、表面科学Vol.31, No.12, pp.643-650, 2010 四戸孝、「ミストＣＶＤ法による各種薄膜形成技術」、ＴＨＥＣＨＥＭＩＣＡＬＴＩＭＥＳ、通巻２５４号、８～１１頁、２０１９年

しかしながら、特許文献３及び４に記載されるようなクラックを低減する手法によっては、大面積にわたってクラックを実質的に含まないα－Ｇａ_２Ｏ_３系半導体膜を得ることが難しく、特に３μｍ以上の厚膜とした場合には、クラックが十分に低減された半導体膜を得ることができていなかった。これに対して、特許文献５には、上述のとおり大面積で実質的にクラックを含まない結晶性酸化物半導体膜が開示されている。しかし、下地基板上に複数の層を形成する必要があり、作業が煩雑でコスト的にも不利となる。そのため、成膜用下地基板の用意に手間をかけず（例えば下地基板としてサファイア基板を用いる）、大面積で膜厚を大きくした場合においてもクラックが生じにくいα－Ｇａ_２Ｏ_３系半導体膜が望まれている。

本発明者らは、今般、α－Ｇａ_２Ｏ_３系半導体膜について、カソードルミネッセンススペクトル（以下、ＣＬスペクトルということがある）における特定範囲の波長での発光強度を制御することにより、成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが生じにくい膜が得られることを知見した。

したがって、本発明の目的は、成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが低減されたα－Ｇａ_２Ｏ_３系半導体膜を提供することにある。

本発明の一態様によれば、α－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造を有する半導体膜であって、
２５℃で測定したカソードルミネッセンス（ＣＬ）スペクトルにおいて、３２０～３４０ｎｍの発光強度の積分値Ａ、及び４００～４２０ｎｍの発光強度の積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．１５の関係を満たす、半導体膜が提供される。

本発明の別の一態様によれば、サファイア基板と、前記サファイア基板上に形成された前記半導体膜とを備えた、複合材料が提供される。

α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３の結晶構造を示す模式図であるミストＣＶＤ（化学気相成長）装置の構成を示す模式断面図である。例４で得られたα－Ｇａ_２Ｏ_３系半導体膜のＣＬスペクトルを示すグラフである。

半導体膜
本発明の半導体膜は、α－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造を有する。α－Ｇａ_２Ｏ_３は、三方晶系の結晶群に属し、コランダム型結晶構造をとる。また、この半導体膜は、２５℃で測定したＣＬスペクトルにおいて、３２０～３４０ｎｍの発光強度の積分値Ａ、及び４００～４２０ｎｍの発光強度の積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．１５の関係を満たす。このようにα－Ｇａ_２Ｏ_３系半導体膜について、ＣＬスペクトルにおける特定範囲の波長での発光強度を制御することにより、成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが生じにくい膜が得られる。前述したように、従来技術においては、大面積で厚くクラックが少ない半導体膜を得ることは困難であり、また、このような半導体膜を得ようとする場合は下地基板上に複数の層を形成する必要があり、作業が煩雑でコスト的にも不利であった。この点、本発明の半導体膜によればこれらの問題を好都合に解消することができる。

ＣＬスペクトルの発光強度を測定して積分値Ａ及びＢを算出する方法は特に限定されないが、例えば以下のとおりである。
１）まず、各波長において、半導体膜表面の５μｍ×５μｍの領域でＣＬスペクトルの発光強度を１０視野測定し、得られた発光強度を算術平均する。このときの１０視野分の発光強度の算術平均値は、５μｍ×５μｍの領域をスキャニングしてエリア分析して算出してもよいし、５μｍ×５μｍの領域の中である間隔ごとに点分析し得られた全点のＣＬスペクトルの発光強度を算術平均して算出してもよい。このようにして、各波長における、それぞれのＣＬスペクトルの発光強度Ｘを算出する。
２）そして、得られた各波長における発光強度Ｘのうち、３２０～３４０ｎｍの波長における発光強度Ｘを全て足し合わせたものを積分値Ａとする。例えば、発光強度Ｘが、０．４１ｎｍの波長毎にデータ出力された場合（すなわち、３２０．００ｎｍ、３２０．４１ｎｍ、３２０．８２ｎｍ、といった波長毎にデータ入力された場合）、３２０ｎｍ以上３４０ｎｍ未満の各波長における発光強度Ｘを合計したものを積分値Ａとする（すなわち、積分値Ａに３２０．００ｎｍの発光強度は含まれるが、３４０．００ｎｍの発光強度は含まれない）。
３）４００～４２０ｎｍの波長においても上記２）と同様にして、４００ｎｍ以上４２０ｎｍ未満の各波長における発光強度Ｘを合計したものを積分値Ｂとする。なお、３２０～３４０ｎｍのピークと４００～４２０ｎｍのピークとの関係性は特に限定されない。例えば、それぞれのピークが明確に分離できてもよく、ショルダーピークになっていてもよく、分離できなくてもよい。このようにＣＬスペクトル測定により現れるピーク全体の形状は特に限定されず、３２０～３４０ｎｍのピークと４００～４２０ｎｍのピークから積分値Ａ及びＢを求めることができればよい。
このようにして、積分値Ａ及びＢを算出することが考えられる。

このように、本発明の半導体膜には、ＣＬスペクトル測定において３２０～３４０ｎｍのピークと４００～４２０ｎｍのピークとが現れうる。この点、従来より、α－Ｇａ_２Ｏ_３のＣＬスペクトルを測定すると３２０～３４０ｎｍ付近にピークが現れることが知られている（例えば特許文献６を参照）。一方、本発明の半導体膜では、４００～４２０ｎｍにもピークが現れ、３２０～３４０ｎｍの発光強度に対して４００～４２０ｎｍの発光強度が大きくなるにつれてクラックが低減される。

酸化ガリウムはα、β、γ、δ及びεの５つの結晶形を有することが知られている。本発明のα－Ｇａ_２Ｏ_３系半導体膜の他にも、β－Ｇａ_２Ｏ_３のＣＬスペクトルを測定した例がある。例えば、非特許文献１では、β－Ｇａ_２Ｏ_３のＣＬスペクトルを測定すると３７０～４１５ｎｍ付近にピークが現れることが開示されている。しかし、α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３は、双方の結晶構造が全く異なり全く別の材料といえるため、得られるＣＬスペクトルの傾向も異なる。また、クラックが低減されるという観点において、好ましいβ－Ｇａ_２Ｏ_３のＣＬスペクトルのピーク位置や発光強度も不明である。以下、α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３が全く異なる材料であることを具体的に説明する。
１）図１に示されるように、β－Ｇａ_２Ｏ_３の結晶構造は単斜晶系βガリア構造であるのに対して、α－Ｇａ_２Ｏ_３の結晶構造はコランダム構造である（例えば非特許文献２を参照）。また、結晶の配位数はα－Ｇａ_２Ｏ_３が６配位であるのに対し、β－Ｇａ_２Ｏ_３では４配位と６配位が混在している。さらに、α－Ｇａ_２Ｏ_３ではへき開面は存在しないが、β－Ｇａ_２Ｏ_３ではへき開面が（１００）面と（００１）面の２つ存在する（例えば非特許文献３を参照）。
２）α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３は物性が異なる。光学バンドギャップはα－Ｇａ_２Ｏ_３では５．３ｅＶであるのに対して、β－Ｇａ_２Ｏ_３では４．９ｅＶである（例えば非特許文献２を参照）。また、パワーデバイスにどの程度適しているかを示す基本性能指標であるバリガ性能指数はα－Ｇａ_２Ｏ_３が６７２６（εμＥ_ｃ ^３）であるのに対し、β－Ｇａ_２Ｏ_３では２３０７（εμＥ_ｃ ^３）である（例えば非特許文献４を参照）。
３）α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３は製造方法が異なる。α－Ｇａ_２Ｏ_３の単結晶バルクの製造方法は一般的には知られていないが、β－Ｇａ_２Ｏ_３の単結晶バルクの製造方法は融液成長法であることが知られており、その中でもＥＦＧ（Ｅｄｇｅ－ｄｅｆｉｎｅｄＦｉｌｍ－ｆｅｄＧｒｏｗｔｈ）法が著名である。
このように、α－Ｇａ_２Ｏ_３とβ－Ｇａ_２Ｏ_３は全く異なる材料である。

本発明の半導体膜は、積分値Ａ及び積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．１５の関係を満たす。また、好ましくはＢ／（Ａ＋Ｂ）＞０．５０、より好ましくはＢ／（Ａ＋Ｂ）＞０．７０の関係を満たす。こうすることで、大面積で厚くかつクラックが低減された半導体膜を効果的に得ることができる。Ｂ／（Ａ＋Ｂ）の値が大きいほどクラックが低減された半導体膜となるため、Ｂ／（Ａ＋Ｂ）の値の上限は特に限定されないが、典型的にはＢ／（Ａ＋Ｂ）は０．９０未満である。これは、α－Ｇａ_２Ｏ_３系半導体膜をＣＬスペクトル測定すると、３２０～３４０ｎｍ付近及び４００～４２０ｎｍ付近のいずれにおいても少なからず発光するためである。そこで、本発明の半導体膜のように、４００～４２０ｎｍの発光強度を大きくすることにより、成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが低減された半導体膜とすることができる。

本発明の半導体膜の面積は１０．０～７２９．７ｃｍ^２であるのが好ましく、より好ましくは１９．６～７２９．７ｃｍ^２、さらに好ましくは３０．０～７２９．７ｃｍ^２である。このような大面積の半導体膜では、従来クラックを少なくすることは困難であったところ、本発明の半導体膜によれば、成膜用下地基板の用意に手間をかけずともクラックを低減することができる。また、半導体膜は円形状でありうる。その場合、半導体膜は直径３．６～３０．５ｃｍであるのが好ましく、より好ましくは直径５．０～３０．５ｃｍ、さらに好ましくは直径６．０～３０．５ｃｍである。なお、本明細書において、「円形状」とは、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。例えば、円形の一部が切り欠かれた形状であってもよい。この場合、半導体膜の直径は、切り欠き部分が無いものと仮定した場合に想定される円形状に基づいて決定すればよい。

本発明の半導体膜の厚さは１μｍ以上であるのが好ましく、より好ましくは３μｍ以上、さらに好ましくは７μｍ以上である。このような厚い半導体膜では、従来クラックを少なくすることは困難であったところ、本発明の半導体膜によれば、成膜用下地基板の用意に手間をかけずともクラックを低減することができる。膜厚の上限は特に限定されず、コスト面及び要求される特性の観点から適宜調整すればよいが、例えば１０００μｍ以下、７００μｍ以下又は５００μｍ以下である。

本発明のドーパントとして１４族元素を含むことができる。ここで、１４族元素はＩＵＰＡＣ（国際純正・応用化学連合）が策定した周期律表による第１４族元素のことであり、具体的には、炭素（Ｃ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及び鉛（Ｐｂ）のいずれかの元素である。半導体膜におけるドーパント（１４族元素）の含有量は、好ましくは１．０×１０^１６～１．０×１０^２１／ｃｍ^３、より好ましくは１．０×１０^１７～１．０×１０^１９／ｃｍ^３である。これらのドーパントは膜中に均質に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。

下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Ｃｕ等の金属基板、ＳｉＣ、ＡｌＮ等のセラミックス基板等が好ましい。また、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである基板を用いるのも好ましい。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Ｃｕ－Ｍｏ複合金属で構成される基板が挙げられる。ＣｕとＭｏの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。

複合材料
本発明の好ましい態様によれば、サファイア基板と、サファイア基板上に形成された本発明の半導体膜とを備えた複合材料が提供される。下地基板としてサファイア基板を用いることにより、成膜用下地基板の用意に手間をかけることがない。加えて、サファイア基板上に本発明の半導体膜を形成することにより、大面積で厚くかつクラックが低減された半導体膜を備えた複合材料が得られる。

半導体膜の製造方法
本発明の半導体膜は、成膜用下地基板の用意に手間をかけずとも大面積で厚くかつクラックが低減されたものを得られる限り、その製法は特に限定されるものではない。以下に、本発明の半導体膜の製造方法を、（１）下地基板の準備、（２）成膜、（３）表面処理、並びに（４）再成膜及び再表面処理の順に説明する。

（１）下地基板の準備
まず、下地基板としてサファイア基板を用意する。このようにサファイア基板自体を成膜用下地基板として用いることで、成膜用下地基板の用意に手間をかけることなく半導体膜を形成することができる。用いるサファイア基板は、いずれの方位面を有するものであってもよい。すなわち、ａ面、ｃ面、ｒ面、ｍ面を有するものであってもよく、これらの面に対して所定のオフ角を有するものであってもよい。例えばｃ面サファイアを用いた場合、表面に対してｃ軸配向しているため、その上に、容易にｃ軸配向させた半導体膜をヘテロエピタキシャル成長させることが可能となる。また、電気特性を調整するために、ドーパントを加えたサファイア基板を用いることも可能である。このようなドーパントとしては公知のものが使用可能である。

（２）成膜
次に、下地基板上にα－Ｇａ_２Ｏ_３系半導体膜を形成する。半導体膜の形成手法としては、大面積で厚くかつクラックが低減された半導体膜が得られる限り、公知の手法が採用可能である。しかしながら、各種ＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＰＬＤ法及びスパッタリング法等の気相成膜法、水熱法等の液相成膜法のいずれかが好ましい。ＣＶＤ法の例としては、熱ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法等が挙げられる。これらの中では、ミストＣＶＤ法、水熱法、又はＨＶＰＥ法がより好ましい。ミストＣＶＤ法について以下に説明する。

ミストＣＶＤ法は、原料溶液を霧化又は液滴化してミスト又は液滴を発生させ、キャリアガスを用いてミスト又は液滴を基板を備えた成膜室に搬送し、成膜室内でミスト又は液滴を熱分解及び化学反応させて基板上に膜を形成及び成長させる手法であり、真空プロセスを必要とせず、短時間で大量のサンプルを作製することができる。図２にミストＣＶＤ装置の一例を示す。図２に示されるミストＣＶＤ装置４０は、キャリアガスＧ及び原料溶液ＬからミストＭを発生させるミスト発生室４２と、ミストＭを基板５６に吹き付けて熱分解及び化学反応を経て半導体膜５８を形成する成膜室５０とを有する。ミスト発生室４２は、キャリアガスＧが導入されるキャリアガス導入口４４と、ミスト発生室４２内に設けられる超音波振動子４６と、ミスト発生室４２内で発生したミストＭを成膜室５０に搬送するダクト４８とを備えている。ミスト発生室４２内には原料溶液Ｌが収容される。超音波振動子４６は、原料溶液Ｌに超音波振動を与えてキャリアガスＧとともにミストＭを発生できるように構成される。成膜室５０は、ダクト４８を介して導入されるミストＭを基板５６に吹き付けるためのノズル５２と、基板５６が固定されるステージ５４と、ステージ５４の裏面近傍に設けられてステージ５４及び基板５６を加熱するためのヒータ６２と、キャリアガスＧを排出するための排気口６４とを備える。

ミストＣＶＤ法に用いる原料溶液Ｌとしては、α－Ｇａ_２Ｏ_３系半導体膜が得られる溶液であれば、限定されるものではないが、例えば、Ｇａを溶媒に溶解させたものが挙げられる。また、半導体層にドーパントを加える場合には、原料溶液にドーパント成分の溶液を加えてもよい。さらに、原料溶液には塩酸等の添加剤を加えてもよい。溶媒としては水やアルコール等を使用することができる。

次に、得られた原料溶液Ｌを霧化又は液滴化してミストＭ又は液滴を発生させる。霧化又は液滴化する方法の好ましい例としては、超音波振動子４６を用いて原料溶液Ｌを振動させる手法が挙げられる。その後、得られたミストＭ又は液滴を、キャリアガスＧを用いて成膜室５０に搬送する。キャリアガスＧとしては特に限定されるものではないが、酸素、オゾン、窒素等の不活性ガス、及び水素等の還元ガスの一種又は二種以上を用いることができる。

成膜室５０には基板５６が備えられている。成膜室５０に搬送されたミストＭ又は液滴は、そこで熱分解及び化学反応されて、基板５６上に半導体膜５８を形成する。反応温度は原料溶液Ｌの種類に応じて異なるが、好ましくは３００～８００℃、より好ましくは４００～７００℃である。また、成膜室５０内の雰囲気は、所望の半導体膜が得られる限り特に限定されるものではなく、典型的には、酸素ガス雰囲気、不活性ガス雰囲気、真空雰囲気、還元雰囲気、及び大気雰囲気のいずれかから選択される。

（３）表面処理
成膜して得られた複合材料６０に、表面処理を行う。この表面処理に用いられる方法としては、アニール処理、イオンビーム処理、又は酸素プラズマアッシングが好ましく、アニール処理がより好ましい。さらに、アニール処理としては、昇温速度が速いＲＴＡ（ｒａｐｉｄｔｈｅｒｍａｌａｎｎｅａｌ）処理が好ましい。

アニール処理の昇温速度は１０℃／ｓ以上が好ましく、３０℃／ｓ以上がより好ましい。昇温速度の上限は特に限定されないが、典型的には２００℃／ｓ以下であり、より典型的には１５０℃／ｓ以下である。

アニール処理において、保持時間は５～６００秒間であるのが好ましく、１０～３００秒間であるのがより好ましい。

アニール処理温度は３００℃～６５０℃が好ましく、３５０℃～６００℃がより好ましい。

アニール処理の雰囲気は大気下、窒素下、真空下、不活性ガス下、又は還元ガス下であるのが好ましく、窒素下、真空下又は不活性ガス下であるのがより好ましい。

（４）再成膜及び再表面処理
アニール処理して得られた複合材料６０に、さらに上記（２）の成膜及び上記（３）の表面処理を繰り返し行う。成膜及び表面処理を行う合計回数としては、２回以上が好ましく、１０回以上がより好ましく、２０回以上がさらに好ましい。このように成膜及び表面処理を行う合計回数を多くすることで、得られる半導体膜のＣＬスペクトルにおいて、４００～４２０ｎｍの発光強度を３２０～３４０ｎｍの発光強度よりも相対的に大きくすることができる。すなわち、クラックがより低減された（クラック抑制効果を充分に得られた）半導体膜を得ることができる。成膜及び表面処理を行う合計回数の上限は特に限定されないが、典型的には１００回以下であり、より典型的には８０回以下である。

このようにして得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を下地基板から剥離して膜単体の形態としてもよい。この場合、下地基板からの剥離を容易にするために、下地基板の表面（成膜面）に予め剥離層を設けたものを用いてもよい。このような剥離層は、下地基板表面にＣ注入層やＨ注入層を設けたものが挙げられる。また、半導体膜の成膜初期にＣやＨを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、下地基板上に成膜された半導体膜の表面（すなわち下地基板とは反対側の面）に下地基板とは異なる支持基板（実装基板）を接着及び接合し、その後、半導体膜から下地基板を剥離除去することも可能である。このような支持基板（実装基板）として、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋであるもの、例えばＣｕ－Ｍｏ複合金属で構成される基板を用いることができる。また、半導体膜と支持基板（実装基板）を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。

パワーデバイス等の半導体素子の製造においては、半導体膜上にドリフト層等の機能層が形成されることになる。ドリフト層等の機能層の形成についても、公知の手法が可能であり、好ましい例としては、各種ＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＰＬＤ法及びスパッタリング法等の気相成膜法、水熱法等の液相成膜法が挙げられ、ミストＣＶＤ法、水熱法、又はＨＶＰＥ法がより好ましい。

本発明を以下の例によってさらに具体的に説明する。

例１
（１）ミストＣＶＤ法によるα－Ｇａ_２Ｏ_３系半導体膜の作製
（１ａ）下地基板の準備
下地基板として、厚さ１．３ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を準備した。

（１ｂ）原料溶液の作製
塩酸に金属Ｇａを添加して室温で３週間撹拌することで、ガリウムイオン濃度が３ｍｏｌ／Ｌの塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が９０ｍｍｏｌ／Ｌとなるように水溶液を調整した。この水溶液に水酸化アンモニウムを添加してｐＨを４．０となるように調整し、原料溶液とした。

（１ｃ）成膜準備
図２に示される構成のミストＣＶＤ装置４０を準備した。ミストＣＶＤ装置４０の構成については前述したとおりである。ミストＣＶＤ装置４０において、上記（１ｂ）で得られた原料溶液Ｌをミスト発生室４２内に収容した。基板５６として直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板をステージ５４にセットし、ノズル５２の先端と基板５６の間の距離を１２０ｍｍとした。ヒータ６２により、ステージ５４の温度を４４０℃にまで昇温させ、温度安定化のため３０分保持した。流量調節弁（図示せず）を開いてキャリアガスＧとしての窒素ガスを、ミスト発生室４２を経て成膜室５０内に供給し、成膜室５０の雰囲気をキャリアガスＧで十分置換した。その後、キャリアガスＧの流量を１．５Ｌ／ｍｉｎに調節した。

（１ｄ）成膜
超音波振動子４６によって原料溶液Ｌを霧化し、発生したミストＭをキャリアガスＧによって成膜室５０内に導入した。ミストＭを成膜室５０内、特に基板５６（具体的にはサファイア基板）の表面で反応させることによって、基板５６上に半導体膜５８を２５分にわたって形成した。こうして、基板５６及びその上に形成された半導体膜５８で構成される複合材料６０を得た。

（１ｅ）表面処理
成膜して得られた複合材料６０に、窒素雰囲気にて昇温速度５０℃／ｓで室温（２５℃）から５５０℃まで昇温し、３０秒間保持することにより、ＲＴＡ（ｒａｐｉｄｔｈｅｒｍａｌａｎｎｅａｌ）処理を行った。

（１ｆ）再成膜及び再表面処理
上記（１ｃ）において、基板５６として上記（１ｅ）で表面処理した複合材料６０を用いたこと以外は同様にして、上記（１ｄ）及び上記（１ｅ）のサイクルを１３回繰り返した。すなわち、上記（１ｄ）の成膜及び上記（１ｅ）の表面処理を合計で１４回行ったことになる。こうして、クラックが低減されたα－Ｇａ_２Ｏ_３系半導体膜５８を備えた複合材料６０を得た。この半導体膜の直径は１５．２４ｃｍであり、面積は１８２．４ｃｍ^２であった。これを後述のとおり評価した。

（２）評価
（２ａ）表面ＥＤＸ
上記（１ｆ）で得られた半導体膜５８の表面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による組成分析を行った結果、Ｇａ及びＯのみが検出された。このことから、この半導体膜５８はＧａ酸化物で構成されることが分かった。

（２ｂ）断面ＳＥＭ
上記（１ｆ）で得られた半導体膜５８の断面試験片を切出し、走査型電子顕微鏡（日本電子製ＪＳＭ－ＩＴ５００ＬＡ）を用いて断面ＳＥＭ観察を行った。得られたＳＥＭ像からＧａ酸化物の厚さを測定したところ、７．１μｍであった。

（２ｃ）表面ＥＢＳＤ
上記（１ｆ）で得られた半導体膜５８において、電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製ＮｏｒｄｌｙｓＮａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にて、Ｇａ酸化物膜表面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。

＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ３．３）

得られた逆極点図方位マッピングから、Ｇａ酸化物膜は、基板法線方向にｃ軸配向するとともに、面内方向にも配向した二軸配向のコランダム型結晶構造を有することが分かった。これらの結果から、上記（１ｆ）で得られた半導体膜５８はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。

（２ｄ）平面ＣＬ強度マッピング測定
上記（１ｆ）で得られた半導体膜５８について、ＣＬ分光装置（分光器：堀場製作所製ｉＨＲ－３２０、ＳＥＭ：日本電子製ショットキーエミッション型ＳＥＭＪＳＭ－７１００Ｆ／ＴＴＬＳ）にて、平面ＣＬ強度マッピング測定を５μｍ×５μｍの視野で１０視野実施した。この平面ＣＬ強度マッピング測定の諸条件は以下のとおりとした。

＜平面ＣＬ強度マッピング測定条件＞
・検出器：ＣＣＤ（ＪｏｂｉｎＹｖｏｎ）
・分光器の回折格子：１００ｇｒ／ｍｍ、ブレーズ波長４５０ｎｍ
・ＣＬ像画素数：５１×５１
・ＣＬスペクトル積算時間：１０ｍｓ×１
・測定温度：室温（２５℃）
・照射電流：４．８ｎＡ
・加速電圧：１０ｋＶ
・Ｗ．Ｄ．：１０．３ｍｍ
・ＳＥＭ像画素数：２５０×２５０

得られた全ＣＬ像測定点の発光強度を算術平均し、３２０～３４０ｎｍの波長の発光強度の積分値Ａ、及び４００～４２０ｎｍの波長の発光強度の積分値Ｂを求めた。そして、Ｂ／（Ａ＋Ｂ）の値を算出した。結果は表１に示されるとおりであった。

（２ｅ）クラック評価
工業用顕微鏡（ニコン製ＥＣＬＩＰＳＥＬＶ１５０Ｎ）を用いて、接眼レンズを１０倍、対物レンズを５倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを１０倍に変更し、画像を取得した。そして、長さ５０μｍ以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの距離が５００μｍ以下の場合は一つのクラックとみなした。結果は表１に示されるとおりであった。

例２
上記（１ｄ）の成膜時間を１５分とし、上記（１ｆ）において成膜と表面処理のサイクルを２３回繰り返した（すなわち、成膜と表面処理のサイクルを合計２４回行った）こと以外は例１と同様にして成膜及び各種評価を行った。表面ＥＤＸ及び表面ＥＢＳＤの結果より、得られた半導体膜はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。その他の結果は、表１に示されるとおりであった。

例３
上記（１ｄ）の成膜時間を１０分とし、上記（１ｆ）において成膜と表面処理のサイクルを３４回繰り返した（すなわち、成膜と表面処理のサイクルを合計３５回行った）こと以外は例１と同様にして成膜及び各種評価を行った。表面ＥＤＸ及び表面ＥＢＳＤの結果より、得られた半導体膜はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。その他の結果は、表１に示されるとおりであった。

例４
上記（１ｄ）の成膜時間を５分とし、上記（１ｆ）において成膜と表面処理のサイクルを６９回繰り返した（すなわち、成膜と表面処理のサイクルを合計７０回行った）こと以外は例１と同様にして成膜及び各種評価を行った。表面ＥＤＸ及び表面ＥＢＳＤの結果より、得られた半導体膜はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。その他の結果は、表１に示されるとおりであった。

例５
上記（１ｅ）において窒素雰囲気の代わりにヘリウム雰囲気としたこと以外は例４と同様にして成膜及び各種評価を行った。表面ＥＤＸ及び表面ＥＢＳＤの結果より、得られた半導体膜はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。その他の結果は、表１に示されるとおりであった。

例６（比較）
上記（１ｄ）の成膜時間を３６０分とし、上記（１ｅ）の表面処理及び上記（１ｆ）の再成膜及び再表面処理を行わないこと以外は例１と同様にして成膜及び各種評価を行った。表面ＥＤＸ及び表面ＥＢＳＤの結果より、得られた半導体膜はα－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造の配向膜であることが確認された。その他の結果は、表１に示されるとおりであった。

Claims

α－Ｇａ_２Ｏ_３で構成されるコランダム型結晶構造を有する半導体膜であって、
２５℃で測定したカソードルミネッセンス（ＣＬ）スペクトルにおいて、３２０～３４０ｎｍの発光強度の積分値Ａ、及び４００～４２０ｎｍの発光強度の積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．１５の関係を満たす、半導体膜。
前記積分値Ａ及び前記積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．５０の関係を満たす、請求項１に記載の半導体膜。
前記積分値Ａ及び前記積分値Ｂが、Ｂ／（Ａ＋Ｂ）＞０．７０の関係を満たす、請求項１に記載の半導体膜。
前記半導体膜の面積が、１０．０～７２９．７ｃｍ^２である、請求項１～３のいずれか一項に記載の半導体膜。
サファイア基板と、前記サファイア基板上に形成された請求項１～４のいずれか一項に記載の半導体膜とを備えた、複合材料。