WO2023021815A1 - 半導体膜及び複合基板 - Google Patents

半導体膜及び複合基板 Download PDF

Info

Publication number
WO2023021815A1
WO2023021815A1 PCT/JP2022/023322 JP2022023322W WO2023021815A1 WO 2023021815 A1 WO2023021815 A1 WO 2023021815A1 JP 2022023322 W JP2022023322 W JP 2022023322W WO 2023021815 A1 WO2023021815 A1 WO 2023021815A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
substrate
film
angle
less
Prior art date
Application number
PCT/JP2022/023322
Other languages
English (en)
French (fr)
Inventor
潤 吉川
守道 渡邊
宏之 柴田
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to JP2023542234A priority Critical patent/JPWO2023021815A1/ja
Publication of WO2023021815A1 publication Critical patent/WO2023021815A1/ja

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Abstract

クラック発生が抑制されたε-Ga系半導体膜が提供される。この半導体膜は、ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、半導体膜の表面におけるオフ角分布が0.25°以下であり、半導体膜の外周から2mm以内の領域を除いた膜表面の全体を観察した場合に、単位面積20cm当たりの長さ50μm以上のクラックの数が20個以下である、ただし、あるクラックから別のクラックまでの最短距離が500μm以下の場合は1つのクラックとみなすものとする。

Description

半導体膜及び複合基板
 本発明は、ε-Ga系半導体膜及びそれを含む複合基板に関する。
 近年、基板上にGaN層及びAlGaN層を順次形成し、GaN層を電子走行層として用いる電子デバイス(化合物半導体装置)の開発が活発である。このような化合物半導体装置の一つとして、例えば、GaN系の高電子移動度トランジスタ(HEMT:high  electron  mobility  transistor)が挙げられる。GaN系HEMTを電源用のインバータのスイッチとして使用することにより、オン抵抗の低減及び耐圧の向上の両立が期待されている。しかしながら、GaN系HEMTを作製する場合には、高品質な結晶性のGaN基板を得ることが困難であるため、実用に足るだけの高周波特性が得られない等の様々な問題がある。
 一方、GaNよりも広いバンドギャップを有する半導体材料として、酸化ガリウム(Ga)が注目されている。酸化ガリウム(Ga)は、室温において4.8~5.3eVという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム(Ga)を基にした、光検知器、発光ダイオード(LED)及びトランジスタの開発が行われている。なお、酸化ガリウム(Ga)には、α、β、γ、σ及びεの5つの結晶構造が存在することが知られている。
 酸化ガリウムを半導体として用いた電子デバイスについて検討がされているが、αやβの結晶構造であるGaは結晶構造として自発分極を生じないため、HEMT用半導体としての利用は必ずしも好適ではなかった。
 一方、近年はε-Gaに関する検討も行われている。ε-Gaは、約5eVのバンドギャップを有し、約870℃までの十分な安定性を有すると共に、混晶形成によるバンドギャップ制御が可能である。また、HEMTへの適用には二次元電子ガスの生成が必要であるところ、ε-Gaは自発分極を示す結晶構造を有するため、α-Gaやβ-GaよりもHEMT用半導体として好適である。
 例えば、特許文献1(特許第6436538号)には、HVPE法(ハライド気相成長法)を用いて作製した、半導体素子に適用可能な不純物濃度の低いε-Ga単結晶が開示されている。また、特許文献2(特開2019-46984号公報)には、ミストCVD法により、準安定の結晶構造を有する半導体結晶を主成分として含む第1の半導体膜、及び第1の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第2の半導体膜(主成分がε-Ga)をそれぞれ形成することにより、半導体特性に優れた半導体装置を製造する方法が開示されている。
特許第6436538号 特開2019-46984号公報
Ildiko Cora et al., "The real structure of ε-Ga2O3 and its relation to κ-phase," CrystEngComm, 2017, 19, 1509-1516 F. Mezzadri, et al., "Crystal Structure and Ferroelectric Properties of ε-Ga2O3 Films Grown on (0001)-Sapphire," Inorg. Chem. 2016, 55, 12079-12084
 上述したように、ε-Gaは、自発分極を生成する結晶構造を有し、混晶形成によるバンドギャップ制御が可能であるため、有望な半導体材料である。しかしながら、従来のε-Ga系半導体膜はクラック発生頻度が多く、パワーデバイス作製の障害となっていた。
 本発明者らは、今般、ε-Ga系半導体膜のオフ角分布を制御することにより、ε-Ga系半導体膜のクラック発生を抑制することができるとの知見を得た。
 したがって、本発明の目的は、クラック発生が抑制されたε-Ga系半導体膜を提供することにある。
 本発明によれば、以下の態様が提供される。
[態様1]
 ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、
 前記半導体膜の表面におけるオフ角分布が0.25°以下であり、前記オフ角分布は、前記半導体膜の表面の中心点X並びに4つの外周点A、B、C及びDの各々におけるオフ角の最大値θmaxと最小値θminの差であり、前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、前記外周点A、B、C及びDが、i)前記外周点A及び前記外周点Cを結ぶ直線と、前記外周点B及び前記外周点Dを結ぶ直線とが前記中心点Xで直角に交わり、かつ、ii)前記外周点A、B、C及びDの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の1/5となるように定められるものであり、
 前記半導体膜の外周から2mm以内の領域を除いた膜表面の全体を観察した場合に、単位面積20cm当たりの長さ50μm以上のクラックの数が20個以下である、ただし、あるクラックから別のクラックまでの最短距離が500μm以下の場合は1つのクラックとみなすものとする、半導体膜。
[態様2]
 前記半導体膜の表面における算術平均粗さRaが0.1~50nmである、態様1に記載の半導体膜。
[態様3]
 前記中心点X並びに前記外周点A、B、C及びDにおけるオフ角の算術平均角が0.01~0.5°である、態様1又は2に記載の半導体膜。
[態様4]
 前記オフ角分布が0.15°以下である、態様1~3のいずれか一つに記載の半導体膜。
[態様5]
 前記半導体膜の厚さが200nm以上である、態様1~4のいずれか一つに記載の半導体膜。
[態様6]
 GaN単結晶基板と、前記GaN単結晶基板上に形成された態様1~5のいずれか一つに記載の半導体膜とから構成される2層構造を有する、複合基板。
本発明の半導体膜の表面におけるオフ角を説明するための図である。 本発明の半導体膜の表面における中心点X並びに4つの外周点A、B、C及びDの位置を説明するための図である。 HVPE(ハライド気相成長法)装置の構成を示す模式断面図である。 ミストCVD(化学気相成長)装置の構成を示す模式断面図である。
 半導体膜
 本発明による半導体膜は、ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とするものである。したがって、本発明による半導体膜は、ε-Ga系半導体膜と称することができる。この半導体膜は円形状であり、それ故半導体ウェハとして用いることができる。そして、半導体膜の表面におけるオフ角分布が0.25°以下であり、オフ角分布は、半導体膜の表面の中心点X並びに4つの外周点A、B、C及びDの各々におけるオフ角の最大値θmaxと最小値θminの差である。ここで本明細書において、オフ角は、図1に示されるように、半導体膜10の膜面の法線Nに対する、半導体膜10の略法線方向に配向した結晶軸Tの傾斜角度θとして定義される。また、外周点A、B、C及びDは、図2に示されるように、i)外周点A及び外周点Cを結ぶ直線と、外周点B及び外周点Dを結ぶ直線とが中心点Xで直角に交わり、かつ、ii)外周点A、B、C及びDの半導体膜の外縁からの各最短距離が半導体膜の半径の1/5となるように定められる。本発明者らは、このように互いに十分に離れた5点において、半導体膜のオフ角の最大値θmaxと最小値θminの差を0.25°以下とすることにより、半導体膜の中心部から外周部に至るまでの広範囲にわたってクラック発生を抑制できるとの知見を得た。本発明による半導体膜は、半導体膜の外周(典型的には下地基板の外周)から2mm以内の領域を除いた膜表面の全体を観察した場合に、単位面積20cm当たりの長さ50μm以上のクラックの数が20個以下である。ただし、この場合のクラックは、あるクラックから別のクラックまでの最短距離が500μm以下の場合は1つのクラックとみなすものとする。
 前述したように、ε-Gaは、α-Gaやβ-GaよりもHEMTデバイスへの適用可能性がある。これは、HEMTデバイスへの適用には二次元電子ガスの生成が必要であるところ、ε-Gaは、自発分極を生成する結晶構造を有し、混晶形成によるバンドギャップ制御が可能であるという特徴を有するからである。しかしながら、従来のε-Ga系半導体膜はクラック発生頻度が多く、パワーデバイス作製の障害になるという問題があった。この点、本発明の半導体膜によればこれらの問題を好都合に解消することができる。
 本発明の半導体膜は、半導体膜の外周から2mm以内の領域を除いた膜表面の全体を観察した場合に、単位面積20cm当たりの長さ50μm以上のクラックの数が20個以下である。このクラックの数は好ましくは20個以下であり、より好ましくは10個以下である。クラックは少ない方が良く、その数の下限は特に限定されないが、理想的には0個であり、典型的には1個以上である。
 本発明の半導体膜は、その表面の中心点X並びに4つの外周点A、B、C及びDの各々におけるオフ角の最大値θmaxと最小値θminの差であるオフ角分布が0.25°以下であり、好ましくは0.15°以下であり、より好ましくは0.10°以下である。オフ角分布は小さい方が良いため、その下限値は特に限定されず、理想的には0°であるが、典型的には0.01°以上である。また、半導体膜の表面において、中心点X並びに外周点A、B、C及びDにおけるオフ角の算術平均角が0.01~0.5°であるのが好ましく、より好ましくは0.05~0.45°、さらに好ましくは0.1~0.4°である。
 オフ角の測定は公知の方法により行うことができる。例えば、自動X線結晶方位測定装置(Rigaku製、FSAS III)を用いて、サンプリング幅0.01°、スキャン速度10°/minでオフ角の測定を実施することができる。なお、本発明においては、半導体膜の表面の中心点X並びに4つの外周点A、B、C及びDの合計5点におけるオフ角を代表値として用いている。これは、オフ角分布を評価する場合、半導体膜表面の全域の評価は時間がかかり現実的ではないためである。
 上述のとおり、本発明の半導体膜は、ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とするものである。本明細書において「ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とする」とは、ε-Ga、又はε-Ga系固溶体で構成される結晶が半導体膜の80重量%以上、好ましくは90重量%以上、より好ましくは95重量%以上、さらに好ましくは97重量%以上、特に好ましくは99重量%以上、最も好ましくは100重量%を占めていることを意味する。ε-Ga系固溶体は、ε-Gaに他の成分が固溶したものである。例えば、本発明の半導体膜は、ε-Gaに、Cr、Fe、Ti、V、Ir、Rh、In及びAlからなる群から選択される1種以上の成分が固溶したε-Ga系固溶体で構成されるものとすることができる。また、これらの成分を固溶させることで半導体膜のバンドギャップ、電気特性、及び/又は格子定数を制御することが可能となる。これらの成分の固溶量は所望の特性に合わせて適宜変更することができる。また、ε-Ga系固溶体には、その他の成分として、Si、Sn、Ge、N、Mg等の元素がドーパントとして含まれていてもよい。
 ところで、ε-Gaの結晶構造は、現在の技術水準では十分に解明されていないこともあり、結晶構造解析で、κ-Gaと同定されるものがε-Gaとしても同定されたり、あるいはε-Gaと同定されるものがκ-Gaとしても同定されたりすることが起こりうる。例えば、非特許文献1(Ildiko Cora et al., "The real structure of ε-Ga2O3 and its relation to κ-phase," CrystEngComm, 2017, 19, 1509-1516)には、プローブ技術の分解能によっては、ε-Gaの結晶構造(六方晶)とκ-Gaの結晶構造(直方晶)とが混同される可能性があることが示唆されている。したがって、本明細書において「ε-Ga」という用語は、ε-Gaのみを指すものではなく、κ-Gaをも指すものとする。すなわち、本明細書において、κ-Gaの結晶構造を有すると同定されるものであっても、「ε-Ga」とみなすものとし、「ε-Ga」なる用語に包含されるものとする。
 本発明のε-Ga系半導体膜の略法線方向の配向方位は特に限定されないが、c軸配向であることが好ましい。もっとも、典型的なε-Ga系半導体膜は、ε-Ga、又はε-Gaと異種材料の混晶で構成され、c軸及びa軸の2軸方向に配向しているものである。2軸配向している限り、ε-Ga系半導体膜は、モザイク結晶であってもよい。モザイク結晶とは、明瞭な粒界は有しないが、結晶の配向方位がc軸及びa軸の一方又は両方がわずかに異なる結晶の集まりになっているものをいう。2軸配向の評価方法は、特に限定されるものではないが、例えばEBSD(Electron Back Scatter Diffraction Patterns)法やX線極点図等の公知の分析手法を用いることができる。例えば、EBSD法を用いる場合、2軸配向ε-Ga膜の表面(膜面)、又は膜面と直交する断面の逆極点図マッピングを測定する。得られた逆極点図マッピングにおいて、(A)膜面の略法線方向に特定方位に配向していること、かつ、(B)法線方向と直交する略膜面内方向に略法線方向の配向方位と直交する軸に配向していること、という2つの条件を満たすときに略法線方向と略膜面方向の2軸に配向していると定義できる。言い換えると、上記2つの条件を満たしている場合に、c軸及びa軸の2軸に配向していると判断する。例えば膜面の略法線方向がc軸に配向している場合、略膜面内方向がc軸と直交する特定方位(例えばa軸)に配向していればよい。
 本発明の半導体膜は、円形状であり、好ましくは直径5.08cm(2インチ)以上のサイズであり、直径10.0cm以上であってもよい。半導体膜のサイズの上限値は特に限定されないが、典型的には直径30.0cm以下、より典型的には直径20.0cm以下である。なお、本明細書において、「円形状」とは、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。例えば、円形の一部が結晶方位の特定又はその他の目的のために切り欠かれた形状であってもよい。この場合、中心点X並びに4つの外周点A、B、C及びDを規定する際に考慮される半導体膜の外縁形状は、切り欠き部分が無いものと仮定した場合に想定される円形状に基づいて決定すればよい。ところで、本発明の半導体膜はオフ角分布が小さいことを特徴としたものであり、中心点X並びに外周点A、B、C及びDは、半導体膜全体の代表的なオフ角の値を評価できるよう、便宜的に規定したものにすぎない。したがって、中心点X並びに外周点A、B、C及びDの位置を一義的に決定するため、半導体膜の形状を円形と指定したが、半導体膜の形状が円形でなくても本質的な意味は何ら変わらない。例えば、半導体膜の形状が正方形や矩形(長方形)であっても、半導体膜の表面におけるオフ角分布が小さいものであれば本発明の半導体膜の均等物とみなすことができる。このような形状の半導体膜においては、正方形や矩形の半導体膜を上面視したときに膜の外周縁に内接する最大の円を仮想円として規定し、その仮想円の中心点Xと仮想円の直径から(上述した円形状の半導体膜の場合と同様にして)外周点A、B、C及びDの位置を決定すればよい。こうして決定した中心点X並びに外周点A、B、C及びDにおけるオフ角を評価することで、円形状の半導体膜と同様の評価を実施することができる。
 ところで、ε-Ga系半導体膜にオフ角の分布が生じる原因は不明であるが、以下のような理由で形成されるものと考えられる。まず、オフ角が異なる領域が存在するということは、半導体膜の表面において配向方位がわずかに異なる領域が存在することを意味する。ε-Ga系半導体膜の配向方位がずれる理由は不明であるが、下地基板上に半導体膜を成膜する際の成膜状態が不均質であることが原因と考えられる。具体的には、基板温度、原料、ドーパントの供給量等の成膜条件が成膜用下地基板の面内で不均質となる場合や、成膜用下地基板の表面状態が面内で異なる場合において、半導体膜の成長挙動が不均質となり、配向方位がずれて成長すると考えられる。例えば、i)成膜時の昇温速度が速すぎる場合は下地基板に温度分布が生じやすい。ii)成膜用下地基板の面内で成膜ガスやキャリアガスの流量にムラがあると、成長挙動が不均質となりやすい。iii)反りが大きな成膜用下地基板を使用した場合、成長挙動が不均質となる場合がある。
 上記iii)に関して、下地基板の反りが大きいとサセプタ等の基板保持体と下地基板とが部分的に接触することになり、基板温度にムラが生じやすい。また、反りによって成膜用下地基板表面に応力が生じ、格子定数が不均質となる。このことも、成長挙動が不均質となる要因の一つと考えられる。薄い下地基板を用いた場合にも、成膜中に反りを生じやすい。成膜中の反りを抑制するための有効な手法の例としては、適切な成膜条件の適用、厚い成膜用下地基板の使用、反りを抑制するような支持体の適用等が挙げられる。
 上述したような半導体膜の成長挙動の不均質性は、基板サイズが大きくなるにつれて顕著となる傾向がある。例えば、基板直径が直径5.08cm(2インチ)以上、直径10.0cm(4インチ)以上、直径15.0cm(6インチ)以上となるにつれて影響が大きくなる。この点、本発明の半導体膜は下地基板のサイズが大きくても(例えば直径5.08cm(2インチ)以上、直径10.0cm(4インチ)以上又は直径15.0cm(6インチ)以上であっても)オフ角分布が小さく、クラックの発生が抑制された半導体膜を作製することができる。
 ところで、GaN基板上にGaを成膜することで、ε-Ga系半導体膜を好ましく作製することができるところ、ε-Gaと格子定数が異なるGaN基板上に成膜したε-Ga系半導体膜は、成膜条件によっては結晶方位がごくわずかに異なるドメインの集合体(モザイク結晶)となる場合がある。この原因は定かではないが、ε-Gaが準安定相のため成膜温度が比較的低温であることが挙げられる。成膜温度が低温のため、吸着成分が基板表面でマイグレーションしづらく、ステップフロー成長しにくい。このため、島状成長(三次元成長)する成長モードが支配的となりやすい。特にε-Ga系半導体膜と成膜用下地基板の間の格子不整合が大きい場合、それぞれの島状成長部(ドメイン)はわずかに結晶配向方位が異なる場合がある。このため、各ドメインは完全には会合せず、モザイク結晶となりやすい。このような微視的な配向方位の相違の積み重ねによって、オフ角分布が生じる可能性も考えられる。このため、成膜温度や原料供給速度等の成膜条件の適切な制御によってモザイク性を抑制することが好ましい。このように成膜条件を適切に選択することで、ε-Ga系半導体膜の配向方位のずれが小さくなり、結果としてオフ角分布が小さいε-Ga系半導体膜を実現できる。
 本発明の半導体膜の厚さは、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。一方、結晶品質を高くするためには、ある程度厚い膜とすることが好ましい。このように所望の特性に合わせて膜厚を適宜調整すればよい。
 本発明の半導体膜の表面における算術平均粗さRaは0.1~50nmであるのが好ましく、より好ましくは0.1~30nm、さらに好ましくは0.1~10nmである。算術平均粗さRaはJIS B 0601(2001)に準拠して測定すればよい。
 本発明の半導体膜は、ドーパントとして14族元素を含むことができる。ここで、14族元素はIUPAC(国際純正・応用化学連合)が策定した周期律表による第14族元素のことであり、具体的には、炭素(C)、珪素(Si)、ゲルマニウム(Ge)、錫(Sn)及び鉛(Pb)のいずれかの元素である。半導体膜におけるドーパント(14族元素)の含有量は、好ましくは1.0×1015~1.0×1021/cm、より好ましくは1.0×1017~1.0×1019/cmである。これらのドーパントは膜中に均質に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。
 本発明の半導体膜は、膜単独の自立膜の形態であってもよい。また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Cu等の金属基板、SiC、AlN等のセラミックス基板等が好ましい。また、25~400℃での熱膨張率が6~13ppm/Kである基板を用いるのも好ましい。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Cu-Mo複合金属で構成される基板が挙げられる。CuとMoの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。
 半導体膜の製造方法
 本発明の半導体膜は、下地基板として好ましくはGaN単結晶基板を用いて、その上にε-Ga系材料を成膜することにより製造することができる。半導体層の形成手法は公知の手法が可能であるが、好ましい例としては、ミストCVD法(ミスト化学気相成長法)、HVPE法(ハライド気相成長法)、MBE法(分子線エピタキシー法)、MOCVD法(有機金属気相成長法)、及び水熱合成法が挙げられ、ミストCVD法又はHVPE法が特に好ましい。ミストCVD法やHVPE法等の気相成長法の場合、下地基板の厚さは0.5mm以上であるのが好ましく、より好ましくは0.8mm以上、さらに好ましくは1.4mm以上である。このような厚さであると、成膜時に下地基板の反りが生じにくくなり、オフ角分布が小さい半導体膜を形成しやすくなる。下地基板の厚さの上限は特に限定されないが、典型的には5.0mm以下、より典型的には4.0mm以下である。
 以下、特に好ましい成膜方法であるHVPE法及びミストCVD法について説明する。
 HVPE法(ハライド気相成長法)はCVDの一種であり、GaやGaN等の化合物半導体の成膜に適用可能な方法である。この方法では、Ga原料とハロゲン化物を反応させてハロゲン化ガリウムガスを発生させ、成膜用下地基板上に供給する。同時にOガスを成膜用下地基板上に供給し、ハロゲン化ガリウムガスとOガスが反応することで成膜用下地基板上にGaが成長する。高速及び厚膜成長が可能であり、工業的にも広く実績を有する方法である。
 図3にHVPE法を用いた気相成長装置(HVPE装置)の一例を示す。HVPE装置20は、リアクタ22と、成膜用下地基板24を載置するサセプタ26と、酸素原料供給源30と、キャリアガス供給源28と、GeCl供給源32と、Ga原料供給源34と、ヒータ36と、ガス排出部38を備えている。リアクタ22は、原料と反応しない任意のリアクタが適用され、例えば石英管である。ヒータ36は少なくとも700℃(好ましくは900℃以上)まで加熱可能な任意のヒータが適用され、例えば抵抗加熱式のヒータである。
 Ga原料供給源34には内部に金属Gaが載置されており、ハロゲンガス又はハロゲン化水素ガス、例えばHClが供給される。ハロゲンガス又はハロゲン化ガスは好ましくはCl又はHClである。供給されたハロゲンガス又はハロゲン化ガスは金属Gaと反応し、ハロゲン化ガリウムガスが生じ、成膜用下地基板24に供給される。ハロゲン化ガリウムガスは、好ましくはGaCl及び又はGaClを含む。酸素原料供給源30は、O、HO及びNOからなる群から選択される酸素源が供給可能だが、Oが好ましい。これらの酸素原料ガスは、ハロゲン化ガリウムガスと同時に下地基板に供給される。GeCl供給源32は、GeCl液体をバブリングして発生するGeCl蒸気をリアクタ22内に供給する。なお、Ga原料や酸素原料ガスはNや希ガス等のキャリアガスととともに供給してもよい。
 ガス排出部38は、例えば、拡散ポンプ、ロータリーポンプ等の真空ポンプに接続されていてもよく、リアクタ22内の未反応のガスの排出だけでなく、リアクタ22内を減圧下に制御してもよい。これにより、気相反応の抑制、及び成長速度分布が改善され得る。
 ヒータ36を用いて所定の温度まで成膜用下地基板24を加熱し、ハロゲン化ガリウムガスと酸素原料ガスを同時に供給することで、成膜用下地基板24上にε-Gaが形成される。成膜温度はε-Gaが成膜され、膜中にボイドを生じる限り特に限定されないが、例えば250℃~900℃が典型的である。Ga原料ガスや酸素原料ガスの分圧も特に限定はされない。例えば、Ga原料ガス(ハロゲン化ガリウムガス)の分圧は0.05kPa以上10kPa以下の範囲としてもよく、酸素原料ガスの分圧は0.25kPa以上50kPa以下の範囲としてもよい。
 ドーパントとして14族元素を含有するε-Ga系半導体膜を成膜する場合や、InやAlの酸化物等を含むε-Gaとの混晶膜を成膜する場合は、別途供給源(例えば図3ではGeCl供給源32)を設けてそれらのハロゲン化物等を供給してもよいし、Ga原料供給源34からハロゲン化物を混合して供給してもよい。また、金属Gaと同じ箇所に14族元素やIn、Al等を含有する材料を載置し、ハロゲンガス又はハロゲン化水素ガスと反応させ、ハロゲン化物として供給してもよい。成膜用下地基板24に供給されたそれらのハロゲン化物ガスは、ハロゲン化ガリウムと同様、酸素原料ガスと反応して酸化物となり、ε-Ga系半導体膜中に取り込まれる。
 ミストCVD法は、原料溶液を霧化又は液滴化してミスト又は液滴を発生させ、キャリアガスを用いてミスト又は液滴を基板を備えた成膜室に搬送し、成膜室内でミスト又は液滴を熱分解及び化学反応させて基板上に膜を形成及び成長させる手法であり、真空プロセスを必要とせず、短時間で大量のサンプルを作製することができる。図4にミストCVD装置の一例を示す。図4に示されるミストCVD装置40は、キャリアガスG及び原料溶液LからミストMを発生させるミスト発生室42と、ミストMを基板56に吹き付けて熱分解及び化学反応を経て半導体膜58を形成する成膜室50とを有する。ミスト発生室42は、キャリアガスGが導入されるキャリアガス導入口44と、ミスト発生室42内に設けられる超音波振動子46と、ミスト発生室42内で発生したミストMを成膜室50に搬送するダクト48とを備えている。ミスト発生室42内には原料溶液Lが収容される。超音波振動子46は、原料溶液Lに超音波振動を与えてキャリアガスGとともにミストMを発生できるように構成される。成膜室50は、ダクト48を介して導入されるミストMを基板56に吹き付けるためのノズル52と、基板56が固定されるステージ54と、ステージ54の裏面近傍に設けられてステージ54及び基板56を加熱するためのヒータ62と、キャリアガスGを排出するための排気口64とを備える。
 ミストCVD法に用いる原料溶液Lとしては、ε-Ga系半導体膜が得られる溶液であれば、限定されるものではないが、例えば、Ga及び/又はGaと固溶体を形成する金属の有機金属錯体やハロゲン化物を溶媒に溶解させたものが挙げられる。有機金属錯体の例としては、アセチルアセトナート錯体が挙げられる。また、半導体層にドーパントを加える場合には、原料溶液にドーパント成分の溶液を加えてもよい。さらに、原料溶液には塩酸等の添加剤を加えてもよい。溶媒としては水やアルコール等を使用することができる。
 次に、得られた原料溶液Lを霧化又は液滴化してミストM又は液滴を発生させる。霧化又は液滴化する方法の好ましい例としては、超音波振動子46を用いて原料溶液Lを振動させる手法が挙げられる。その後、得られたミストM又は液滴を、キャリアガスGを用いて成膜室50に搬送する。キャリアガスGとしては特に限定されるものではないが、酸素、オゾン、窒素等の不活性ガス、及び水素等の還元ガスの一種又は二種以上を用いることができる。
 成膜室50には基板56が備えられている。成膜室50に搬送されたミストM又は液滴は、そこで熱分解及び化学反応されて、基板56上に半導体膜58を形成する。反応温度は原料溶液Lの種類に応じて異なるが、好ましくは300~800℃、より好ましくは400~700℃である。また、成膜室50内の雰囲気は、所望の半導体膜が得られる限り特に限定されるものではなく、典型的には、酸素ガス雰囲気、不活性ガス雰囲気、真空雰囲気、還元雰囲気、及び大気雰囲気のいずれかから選択される。
 このようにして得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を下地基板から剥離して膜単体の形態としてもよい。この場合、下地基板からの剥離を容易にするために、下地基板の表面(成膜面)に予め剥離層を設けたものを用いてもよい。このような剥離層は、下地基板表面にC注入層やH注入層を設けたものが挙げられる。また、半導体膜の成膜初期にCやHを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、下地基板上に成膜された半導体膜の表面(すなわち下地基板とは反対側の面)に下地基板とは異なる支持基板(実装基板)を接着及び接合し、その後、半導体膜から下地基板を剥離除去することも可能である。このような支持基板(実装基板)として、25~400℃での熱膨張率が6~13ppm/Kであるもの、例えばCu-Mo複合金属で構成される基板を用いることができる。また、半導体膜と支持基板(実装基板)を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。
 パワーデバイス等の半導体素子の製造においては、半導体膜上にドリフト層等の機能層が形成されることになる。ドリフト層等の機能層の形成についても、公知の手法が可能であり、好ましい例としては、ミストCVD法、HVPE法、MBE法、MOCVD法、及び水熱合成法が挙げられ、ミストCVD法又はHVPE法が特に好ましい。
 複合基板
 本発明の半導体膜は、下地基板として好ましくはGaN単結晶基板を用いて、その上にε-Ga系材料を成膜することにより製造することができる。すなわち、本発明によれば、GaN単結晶基板と、GaN単結晶基板上に形成された上述した半導体膜とから構成される2層構造を有する、複合基板が提供される。
 GaN単結晶基板は円形状であるのが好ましい。GaN単結晶基板の表面におけるオフ角分布が0.2°以下であるのが好ましく、より好ましくは0.1°以下である。オフ角分布は小さい方が良いため、その下限値は特に限定されず、理想的には0°であるが、典型的には0.01°以上である。GaN単結晶基板におけるオフ角分布及びオフ角は、上述した半導体膜におけるオフ角分布及びオフ角の求め方と同様にして求めることができる。すなわち、オフ角分布は、GaN単結晶基板の表面の中心点X並びに4つの外周点A、B、C及びDの各々におけるオフ角の最大値θmaxと最小値θminの差である。GaN単結晶基板のオフ角は、GaN単結晶基板の基板面の法線に対する、GaN単結晶基板の略法線方向に配向した結晶軸の傾斜角度として定義される。また、外周点A、B、C及びDは、i)外周点A及び外周点Cを結ぶ直線と、外周点B及び外周点Dを結ぶ直線とが中心点Xで直角に交わり、かつ、ii)外周点A、B、C及びDの半導体膜の外縁からの各最短距離が半導体膜の半径の1/5となるように定められる。GaN単結晶基板の表面において、中心点X並びに外周点A、B、C及びDにおけるオフ角の算術平均角が0.01~0.5°であるのが好ましく、より好ましくは0.02~0.45°である。GaN単結晶基板の「円形状」についても、上述した半導体膜の「円形状」と同様に、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。
 本発明を以下の例によってさらに具体的に説明する。
 例1
(1)ミストCVD法によるε-Ga系半導体膜の作製
(1a)下地基板の準備
 下地基板として、厚さ0.35mmで直径5.08cmの、表1に示されるオフ角及びオフ角分布を有する市販のGaN単結晶基板を準備した。GaN単結晶基板のオフ角及びオフ角分布の測定方法については後述するものとする。
(1b)原料溶液の作製
 塩酸に金属Gaを添加して室温で3週間撹拌することで、ガリウムイオン濃度が3mol/Lの塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が50mmol/Lとなるように水溶液を調整した。この水溶液に塩化スズ(II)を1.0mmol/Lとなるように加えた後、水酸化アンモニウムを添加してpHを4.0となるように調整し、原料溶液とした。
(1c)成膜準備
 図4に示される構成のミストCVD装置40を準備した。ミストCVD装置40の構成については前述したとおりである。ミストCVD装置40において、上記(1b)で得られた原料溶液Lをミスト発生室42内に収容した。基板56として直径50.8mm(2インチ)のc面GaN単結晶基板をステージ54にセットし、ノズル52の先端と基板56の間の距離を110mmとした。ヒータ62により、ステージ54の温度を所定温度(表1に示される成膜温度)にまで昇温させ、温度安定化のため30分保持した。流量調節弁(図示せず)を開いてキャリアガスGとしての窒素ガスを、ミスト発生室42を経て成膜室50内に供給し、成膜室50の雰囲気をキャリアガスGで十分置換した。その後、キャリアガスGの流量を2.0L/minに調節した。
(1d)成膜
 超音波振動子46によって原料溶液Lを霧化し、発生したミストMをキャリアガスGによって成膜室50内に導入した。ミストMを成膜室50内、特に基板56の表面で反応させることによって、基板56上に半導体膜58を形成した。成膜時間は表1に示されるとおりとした。こうして、基板56及びその上に形成された半導体膜58で構成される複合基板60を得た。
(2)評価
(2a)表面EDX
 得られた半導体膜表面に対してエネルギー分散型X線分析(EDX)による組成分析を行った結果、Ga及びOのみが検出された。このことから、得られた半導体膜はGa酸化物で構成されることが分かった。
(2b)表面EBSD
 電子線後方散乱回折装置(EBSD)(オックスフォード・インストゥルメンツ社製Nordlys Nano)を取り付けたSEM(日立ハイテクノロジーズ社製、SU-5000)にてGa酸化物膜表面の逆極点図方位マッピングを約25μm×20μmの視野で実施した。装置に付属したソフトウエア(Twist)を用いて、非特許文献2(F. Mezzadri, et al., "Crystal Structure and Ferroelectric Properties of ε-Ga2O3 Films Grown on (0001)-Sapphire," Inorg. Chem. 2016, 55, 12079-12084)に記載のε-Ga(六方晶)の空間群、単位格子パラメータ(辺及び角度)、原子位置の結晶情報をデータベース登録し、これを用いてEBSD測定を行った。
 このEBSD測定の諸条件は以下のとおりとした。
<EBSD測定条件>
・加速電圧:15kV
・スポット強度:70
・ワーキングディスタンス:22.5mm
・ステップサイズ:0.5μm
・試料傾斜角:70°
・測定プログラム:Aztec(version 3.3)
 得られた逆極点図方位マッピングから、Ga酸化物膜は、基板法線方向にc軸配向し、面内も配向した2軸配向の結晶構造を有することが分かった。これらの結果から、得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。
(2c)オフ角及びオフ角分布の測定
 GaN単結晶基板又は半導体膜における表面の中心点X、並びに外周点A、B、C及びDにおいて、GaN単結晶基板c軸方向又はε-Ga半導体膜c軸方向と、GaN単結晶基板面に垂直方向との角度差、すなわちオフ角を測定した。また、オフ角分布も測定した。オフ角測定は自動X線結晶方位測定装置(Rigaku製 FSAS III)を用いて、サンプリング幅0.01°、スキャン速度10°/minの条件にて、GaN(002)面又はε-Ga(004)面に対して行った。中心点X、並びに外周点A、B、C及びDにおいて得られたオフ角をそれぞれθ、θ、θ、θ、及びθとし、これらのオフ角の算術平均角をGaN単結晶基板又はε-Ga半導体膜の「オフ角(°)」、これらオフ角の最大値θmaxと最小値θminとの差をGaN単結晶基板又はε-Ga半導体膜の「オフ角分布(°)」とした。なお、本明細書でのオフ角は、GaN単結晶基板面に垂直な方向と、GaN単結晶基板のc軸方向又はε-Ga半導体膜のc軸方向の角度差のみを測定し、オフ角の倒れ方向については測定していない。結果を表1及び2に示す。
(2d)ε-Ga半導体膜のクラック数
 ε-Ga半導体膜におけるクラック数を、工業用顕微鏡(ニコン製ECLIPSE LV150N)を用いて求めた。接眼レンズを10倍、対物レンズを5倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを10倍に変更し、画像を取得した。このとき、長さ50μm以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの最短距離が500μm以下の場合は1つのクラックとみなした。最終的なクラック数は、半導体膜のサイズに関わらず、半導体膜の外周(すなわち基板の外周)から2mm以内の領域を除いた膜表面の全体を観察した場合におけるクラック数を計測し、半導体膜の単位面積20cm当たりのクラック数に換算して求めた。結果を表2に示す。得られた半導体膜はクラック数が少なくなった。
(2e)ε-Ga半導体膜の算術平均粗さRa
 ε-Ga半導体膜の表面粗さを測定した。具体的には、表面粗さ測定機(Zygo、NewView7300)を用いて、膜表面において140μm×100μmの領域の表面粗さRaをJIS B 0601(2001)に準拠して測定した。結果を表2に示す。
(2f)ε-Ga半導体膜の厚さ
 上記(1c)で得られた複合基板を樹脂埋めした後、マイクロカッターにて断面を作製し、クロスセクションポリッシャ(日本電子製IB-19500CP)で断面観察用試料を作製した。得られた断面の反射電子像を走査型電子顕微鏡(SEM)(日立ハイテクノロジーズ製、SU-5000)にて撮影した。このとき、コントラスト差により複合基板におけるGaN単結晶とε-Ga半導体膜とを容易に見分けることができる。この断面SEM像よりε-Ga半導体膜の厚さを測定した。結果を表2に示す。
 例2
 上記(1a)の下地基板の代わりに、表1に示されるオフ角及びオフ角分布を有する市販のGaN単結晶基板(例1よりオフ角が小さくオフ角分布がやや大きいもの)を用い、上記(1d)における成膜時間を表1に示されるように60分に変更した(成膜時間を長くした)こと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜はクラック数が(例1よりも多いものの)少なくなった。結果を表1及び2に示す。
 例3
 上記(1c)における成膜温度を表1に示されるように520℃に変更した(成膜温度を高くした)こと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例1よりも算術平均粗さRaが小さく、クラック数が少なくなった。結果を表1及び2に示す。
 例4
 上記(1a)の下地基板の代わりに、表1に示されるオフ角及びオフ角分布を有するGaN単結晶基板(例1よりオフ角が小さいもの)を用いたこと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例1よりもクラック数が少なくなった。結果を表1及び2に示す。
 例5
 上記(1d)における成膜時間を表1に示されるように120分に変更した(成膜時間を長くした)こと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例1よりも厚くなり、クラック数が(例1よりも多いものの)少なくなった。結果を表1及び2に示す。
 例6
 上記(1d)における成膜時間を表1に示されるように30分に変更した(成膜時間を短くした)こと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例1よりも算術平均粗さRaが小さく、厚さも低減し、クラックはほぼ無くなった。結果を表1及び2に示す。
 例7(比較)
 上記(1a)の下地基板の代わりに、表1に示されるオフ角及びオフ角分布を有する市販のGaN単結晶基板(例1よりオフ角が小さくオフ角分布が大きいもの)を用いたこと以外は、例1と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε-Gaで構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例1~6よりもクラック数がかなり多くなった。結果を表1及び2に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002

Claims (6)

  1.  ε-Ga、又はε-Ga系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、
     前記半導体膜の表面におけるオフ角分布が0.25°以下であり、前記オフ角分布は、前記半導体膜の表面の中心点X並びに4つの外周点A、B、C及びDの各々におけるオフ角の最大値θmaxと最小値θminの差であり、前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、前記外周点A、B、C及びDが、i)前記外周点A及び前記外周点Cを結ぶ直線と、前記外周点B及び前記外周点Dを結ぶ直線とが前記中心点Xで直角に交わり、かつ、ii)前記外周点A、B、C及びDの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の1/5となるように定められるものであり、
     前記半導体膜の外周から2mm以内の領域を除いた膜表面の全体を観察した場合に、単位面積20cm当たりの長さ50μm以上のクラックの数が20個以下である、ただし、あるクラックから別のクラックまでの最短距離が500μm以下の場合は1つのクラックとみなすものとする、半導体膜。
  2.  前記半導体膜の表面における算術平均粗さRaが0.1~50nmである、請求項1に記載の半導体膜。
  3.  前記中心点X並びに前記外周点A、B、C及びDにおけるオフ角の算術平均角が0.01~0.5°である、請求項1又は2に記載の半導体膜。
  4.  前記オフ角分布が0.15°以下である、請求項1又は2に記載の半導体膜。
  5.  前記半導体膜の厚さが200nm以上である、請求項1又は2に記載の半導体膜。
  6.  GaN単結晶基板と、前記GaN単結晶基板上に形成された請求項1又は2に記載の半導体膜とから構成される2層構造を有する、複合基板。
PCT/JP2022/023322 2021-08-20 2022-06-09 半導体膜及び複合基板 WO2023021815A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023542234A JPWO2023021815A1 (ja) 2021-08-20 2022-06-09

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-134685 2021-08-20
JP2021134685 2021-08-20

Publications (1)

Publication Number Publication Date
WO2023021815A1 true WO2023021815A1 (ja) 2023-02-23

Family

ID=85240443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/023322 WO2023021815A1 (ja) 2021-08-20 2022-06-09 半導体膜及び複合基板

Country Status (2)

Country Link
JP (1) JPWO2023021815A1 (ja)
WO (1) WO2023021815A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016037417A (ja) * 2014-08-07 2016-03-22 株式会社タムラ製作所 Ga2O3系単結晶基板
JP2017007871A (ja) * 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子
JP2019067907A (ja) * 2017-09-29 2019-04-25 株式会社Flosfia 積層構造体および半導体装置
CN110085658A (zh) * 2019-04-24 2019-08-02 中山大学 氧化镓半导体及其制备方法
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件
WO2021044489A1 (ja) * 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016037417A (ja) * 2014-08-07 2016-03-22 株式会社タムラ製作所 Ga2O3系単結晶基板
JP2017007871A (ja) * 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子
JP2019067907A (ja) * 2017-09-29 2019-04-25 株式会社Flosfia 積層構造体および半導体装置
CN110085658A (zh) * 2019-04-24 2019-08-02 中山大学 氧化镓半导体及其制备方法
WO2021044489A1 (ja) * 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LEONE STEFANO; FORNARI ROBERTO; BOSI MATTEO; MONTEDORO VINCENZO; KIRSTE LUTZ; DOERING PHILIPP; BENKHELIFA FOUAD; PRESCHER MARIO; M: "Epitaxial growth of GaN/Ga2O3 and Ga2O3/GaN heterostructures for novel high electron mobility transistors", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 534, 22 January 2020 (2020-01-22), AMSTERDAM, NL , XP086052690, ISSN: 0022-0248, DOI: 10.1016/j.jcrysgro.2020.125511 *
OSHIMA YUICHI; VÍLLORA ENCARNACIÓN G.; MATSUSHITA YOSHITAKA; YAMAMOTO SATOSHI; SHIMAMURA KIYOSHI : "Epitaxial growth of phase-pure ε-Ga2O3by halide vapor phase epi", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 118, no. 8, 28 August 2015 (2015-08-28), 2 Huntington Quadrangle, Melville, NY 11747, XP012199885, ISSN: 0021-8979, DOI: 10.1063/1.4929417 *

Also Published As

Publication number Publication date
JPWO2023021815A1 (ja) 2023-02-23

Similar Documents

Publication Publication Date Title
JP7289357B2 (ja) 半導体膜
JP2015070248A (ja) 酸化物薄膜及びその製造方法
JP6784871B1 (ja) 半導体膜
CN109423691B (zh) 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法
JP6885547B2 (ja) GaN結晶の製造方法
JP7014355B2 (ja) 積層構造体および半導体装置
JP2022009326A (ja) 結晶性酸化物膜
JP6945121B2 (ja) 結晶性半導体膜および半導体装置
TW202100827A (zh) GaN結晶及基板
US11942520B2 (en) Semiconductor film
WO2023021815A1 (ja) 半導体膜及び複合基板
WO2020194802A1 (ja) 下地基板及びその製造方法
JP7290740B2 (ja) α-Ga2O3系半導体膜
JP7221410B2 (ja) α-Ga2O3系半導体膜
WO2023026633A1 (ja) 半導体膜及び複合基板
WO2023021814A1 (ja) 積層体
WO2023047895A1 (ja) 成膜方法、成膜装置及び結晶性酸化物膜
EP4332279A1 (en) Multilayer structure, semiconductor device and method for producing multilayer structure
JP7439117B2 (ja) 下地基板及びその製造方法
WO2020195355A1 (ja) 下地基板
WO2020261356A1 (ja) 半導体膜
JP2023085571A (ja) 半導体膜
KR20240063901A (ko) 성막방법, 성막장치 및 결정성 산화물막
Muñoz‐Sanjosé et al. ZnO and Related Materials
JP6774593B2 (ja) 結晶性酸化物膜

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22858139

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023542234

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE