WO2021044489A1 - 半導体膜 - Google Patents

半導体膜 Download PDF

Info

Publication number
WO2021044489A1
WO2021044489A1 PCT/JP2019/034445 JP2019034445W WO2021044489A1 WO 2021044489 A1 WO2021044489 A1 WO 2021044489A1 JP 2019034445 W JP2019034445 W JP 2019034445W WO 2021044489 A1 WO2021044489 A1 WO 2021044489A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
substrate
film
angle
layer
Prior art date
Application number
PCT/JP2019/034445
Other languages
English (en)
French (fr)
Inventor
福井　宏史
守道 渡邊
吉川　潤
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to PCT/JP2019/034445 priority Critical patent/WO2021044489A1/ja
Priority to CN201980098054.7A priority patent/CN114269972A/zh
Priority to EP19944299.7A priority patent/EP4026933A4/en
Priority to JP2021543816A priority patent/JP7289357B2/ja
Publication of WO2021044489A1 publication Critical patent/WO2021044489A1/ja
Priority to US17/588,708 priority patent/US20220157946A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to an ⁇ -Ga 2 O 3 system semiconductor film.
  • gallium oxide (Ga 2 O 3 ) has been attracting attention as a material for semiconductors.
  • Gallium oxide is known to have five crystal forms of ⁇ , ⁇ , ⁇ , ⁇ and ⁇ .
  • ⁇ -Ga 2 O 3 which is a semi-stable phase has a band gap of 5.3 eV. It is very large and is expected as a material for power semiconductors.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2014-72533 describes a semiconductor having a base substrate having a corundum-type crystal structure, a semiconductor layer having a corundum-type crystal structure, and an insulating film having a corundum-type crystal structure.
  • the apparatus is disclosed, and an example in which an ⁇ -Ga 2 O 3 film is formed as a semiconductor layer on a sapphire substrate is described.
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2016-25256 contains an n-type semiconductor layer containing a crystalline oxide semiconductor having a corundum structure as a main component and an inorganic compound having a hexagonal crystal structure as a main component.
  • a semiconductor device including a p-type semiconductor layer and an electrode is disclosed.
  • Patent Document 2 on a c-plane sapphire substrate, the alpha-Ga 2 O 3 film having a corundum structure metastable phase as an n-type semiconductor layer, hexagonal as p-type semiconductor layer crystal structure It is disclosed that a diode is produced by forming an ⁇ -Rh 2 O 3 film having.
  • Patent Document 3 International Publication No. 2013/035843 discloses a MOSFET (also referred to as MISFET) using an ⁇ -Ga 2 O 3 system semiconductor, and has a power utilizing a high dielectric breakdown electric field. It is being considered for use as a device.
  • Patent Document 4 the Japanese Patent Publication No. 2019-16718, Schottky barrier diode using ⁇ -Ga 2 O 3 based semiconductor is disclosed.
  • Japanese Unexamined Patent Publication No. 2014-72533 Japanese Unexamined Patent Publication No. 2016-25256 International Publication No. 2013/035843 Japanese Unexamined Patent Publication No. 2019-16718
  • the power device as described above is manufactured by forming a functional layer (for example, a drift layer) and an electrode on an ⁇ -Ga 2 O 3 system wafer, forming an element, and cutting the wafer.
  • the ⁇ -Ga 2 O 3 system wafers are a) an ⁇ -Ga 2 O 3 system semiconductor film formed on a film-forming base substrate such as sapphire, and b) an ⁇ -Ga produced on a film-forming base substrate. 2 O 3 system that the semiconductor film is reproduced from the film formation base substrate for the other support substrate, c) and separating the alpha-Ga 2 O 3 based semiconductor film formed thicker ones were self, etc. in It is possible.
  • ⁇ -Ga 2 O 3 system wafer is ⁇ -Ga 2 O 3 based semiconductor film wafer composed of or ⁇ -Ga 2 O 3 based semiconductor film provided with, one such via the ⁇ -Ga 2 O 3 system wafer to elements of and cleavage from the semiconductor film can be manufactured a plurality of elements.
  • the plurality of elements thus obtained, there is a problem that few elements can obtain the dielectric breakdown characteristics as designed, that is, the yield of the product is lowered.
  • the present inventors have now been able to form a semiconductor film having a small off-angle in-plane distribution over a wide range from the central portion to the outer peripheral portion of the semiconductor film, thereby forming an ⁇ -Ga 2 O 3 system semiconductor.
  • an object of the present invention is to provide an ⁇ -Ga 2 O 3 system semiconductor film capable of significantly increasing the yield of a device.
  • a main phase crystals having alpha-Ga 2 O 3, or alpha-Ga 2 O corundum type crystal structure composed of three solid solution, a circular semiconductor film The relationship between the maximum value ⁇ max and the minimum value ⁇ min of the off-angle at each of the center point X and the four outer peripheral points A, B, C, and D of the surface of the semiconductor film is ⁇ max ⁇ min ⁇ 0.30 °.
  • the filling, The off angle is defined as the inclination angle of the crystal axis oriented in the substantially normal direction of the semiconductor film with respect to the normal of the film surface of the semiconductor film.
  • the outer peripheral points A, B, C and D are i) The straight line connecting the outer peripheral point A and the outer peripheral point C and the straight line connecting the outer peripheral point B and the outer peripheral point D intersect at a right angle at the center point X. And ii) Provided is a semiconductor film in which the shortest distances of the outer peripheral points A, B, C and D from the outer edge of the semiconductor film are set to be 1/5 of the radius of the semiconductor film.
  • a composite material including a circular support substrate and the semiconductor film formed on the support substrate is provided.
  • n - is a top view showing a state in which masking the semiconductor film with elongated sapphire substrate in preparation for formation of the layer. It is a schematic cross-sectional view which shows the layer structure of the Schottky barrier diode produced in Examples 1-7. It is a figure which shows typically the manufacturing process of the composite base substrate in Example 5.
  • the semiconductor film according to the present invention has a crystal having a corundum-type crystal structure as a main phase, and this corundum-type crystal structure is composed of an ⁇ -Ga 2 O 3 or an ⁇ -Ga 2 O 3 system solid solution.
  • the semiconductor film according to the present invention can be referred to as an ⁇ -Ga 2 O 3 system semiconductor film.
  • This semiconductor film has a circular shape and can therefore be used as a semiconductor wafer.
  • the maximum value ⁇ max and the minimum value ⁇ min of the off angles at the center point X of the surface of the semiconductor film and each of the four outer peripheral points A, B, C and D are ⁇ max ⁇ min ⁇ 0.30 °. Meet the relationship.
  • the off angle is defined as the inclination angle ⁇ of the crystal axis T oriented in the substantially normal direction of the semiconductor film 10 with respect to the normal line N of the film surface of the semiconductor film 10.
  • the outer peripheral points A, B, C and D are centered on i) a straight line connecting the outer peripheral points A and the outer peripheral point C and a straight line connecting the outer peripheral points B and the outer peripheral point D.
  • the shortest distances from the outer edges of the semiconductor films at the outer peripheral points A, B, C and D are determined to be 1/5 of the radius of the semiconductor film.
  • a semiconductor film in which the maximum value ⁇ max and the minimum value ⁇ min of the off angle satisfy the relationship of ⁇ max ⁇ min ⁇ 0.30 ° at five points sufficiently separated from each other is formed from the central portion to the outer peripheral portion. It can be said that the in-plane distribution of the off-angle is small over a wide range, and the yield of the device manufactured by using such a semiconductor film can be significantly increased.
  • the present inventors diligently investigated the cause of the low yield, and found that the off-angle distribution of the ⁇ -Ga 2 O3 wafer or semiconductor film had an in-plane distribution, and the functional layer formed on the ⁇ -Ga 2 O 3 wafer or semiconductor film had an in-plane distribution.
  • the dielectric breakdown electric field characteristics of (for example, the drift layer) vary and affect the yield of the device. Although the cause of this is unknown, since regions with different off-angles exist in the wafer or semiconductor film, regions with different off-angles may be inherited by the functional layer, and elements with different dielectric breakdown electric field characteristics may be formed. It is thought that there is no such thing. Regarding the influence of the in-plane distribution of the off-angle on the dielectric breakdown electric field characteristics, the following two possibilities can be considered as the estimation mechanism. 1) When the functional layer is formed, the amount of impurities such as dopants taken in and the activation state differ between regions having different off angles, which affects the resistivity and the dielectric breakdown electric field characteristics.
  • regions having different dielectric breakdown electric field characteristics can be formed.
  • the difference in off-angle is small, the difference in the amount of impurities taken in and the activated state becomes small.
  • Stress is concentrated at the boundary between regions with different off angles, and crystal defects such as dislocations and grain boundaries are likely to occur. Therefore, it is considered that dielectric breakdown is likely to occur in an element having an off-angle boundary inside. In this respect, if the difference in off-angle is small, the stress generated at the boundary becomes small, and crystal defects are unlikely to occur.
  • the maximum value ⁇ max and the minimum value ⁇ min of the off angles at the center point X of the surface and each of the four outer peripheral points A, B, C and D are ⁇ max ⁇ min. It satisfies the relationship of ⁇ 0.30 °. Since it can be said that this is a semiconductor film having a small off-angle range ( ⁇ max ⁇ min ), the variation in dielectric breakdown electric field characteristics in the functional layer due to the in-plane distribution of the off-angle is reduced based on the above-mentioned estimation mechanism. Therefore, it is considered that the yield of the device is significantly increased. Therefore, the identification of the functional layer becomes homogeneous, and it becomes possible to manufacture a power device with a high yield.
  • the off-angle range ( ⁇ max ⁇ min ) is 0.30 ° or less, preferably 0.20 ° or less. From the viewpoint of increasing the yield of the device, the smaller the in-plane distribution of the off-angle is, the better. Therefore, the lower limit of the off-angle range is not particularly limited and is ideally 0 °, but is typically 0. It is 0.01 ° or more.
  • the off-angle can be measured by a known method.
  • an automatic X-ray crystal orientation measuring device (FSAS III manufactured by Rigaku) can be used to measure the off-angle with a sampling width of 0.01 ° and a scanning speed of 10 ° / min.
  • the in-plane distribution of the off-angle is represented by the off-angle at a total of five points, the center point X on the surface of the semiconductor film and the four outer peripheral points A, B, C, and D. This is because when evaluating the in-plane distribution of the off-angle, it is time-consuming and impractical to evaluate the entire surface of the semiconductor film.
  • the semiconductor film of the present invention has a crystal having a corundum-type crystal structure as a main phase.
  • "having a crystal having a corundum-type crystal structure as a main phase” means that the crystal having a corundum-type crystal structure is 80% by weight or more, preferably 90% by weight or more, and more preferably 95% by weight of the semiconductor film. As described above, it means that it occupies 97% by weight or more, particularly preferably 99% by weight or more, and most preferably 100% by weight or more.
  • This corundum-type crystal structure is composed of ⁇ -Ga 2 O 3 or ⁇ -Ga 2 O 3 system solid solution.
  • ⁇ -Ga 2 O 3 belongs to a trigonal crystal group, has a corundum-type crystal structure, and its c-plane is three-fold symmetric.
  • the ⁇ -Ga 2 O 3 system solid solution is a solid solution of other components in ⁇ -Ga 2 O 3 , and the corundum type crystal structure is maintained.
  • the semiconductor film of the present invention contains ⁇ -Ga 2 O 3 , Cr 2 O 3 , Fe 2 O 3 , Ti 2 O 3 , V 2 O 3 , Ir 2 O 3 , Rh 2 O 3 , and In 2 O. It can be composed of an ⁇ -Ga 2 O 3 system solid solution in which one or more components selected from the group consisting of 3 and Al 2 O 3 are solid-dissolved.
  • the metal atoms of these components easily replace Ga atoms in the solid solution. Further, by dissolving these components in solid solution, it becomes possible to control the band gap, electrical characteristics, and / or lattice constant of the semiconductor film.
  • the solid solution amount of these components can be appropriately changed according to the desired characteristics.
  • the ⁇ -Ga 2 O 3 system solid solution may contain elements such as Si, Sn, Ge, N, and Mg as a dopant as other components.
  • ⁇ -Ga 2 O 3 system alignment direction substantially normal direction of the semiconductor film of the present invention is not particularly limited, but is preferably a c-axis orientation.
  • a typical ⁇ -Ga 2 O 3 system semiconductor film is composed of ⁇ -Ga 2 O 3 or a mixed crystal of ⁇ -Ga 2 O 3 and a different material, and is formed in the biaxial directions of the c-axis and the a-axis. It is oriented.
  • the ⁇ -Ga 2 O 3 system semiconductor film may be a single crystal or a mosaic crystal.
  • a mosaic crystal is a group of crystals that do not have clear grain boundaries but have slightly different orientations of the crystals on one or both of the c-axis and the a-axis.
  • the method for evaluating the biaxial orientation is not particularly limited, but for example, a known analysis method such as an EBSD (Electron Backscatter Diffraction Patterns) method or an X-ray pole figure can be used.
  • EBSD Electro Backscatter Diffraction Patterns
  • X-ray pole figure X-ray pole figure
  • the semiconductor film of the present invention has a circular shape, preferably has a diameter of 5.08 cm (2 inches) or more, and may have a diameter of 10.0 cm or more.
  • the upper limit of the size of the semiconductor film is not particularly limited, but is typically 30.0 cm or less in diameter, and more typically 20.0 cm or less in diameter.
  • the "circular shape" does not have to be a perfect circular shape, and may be a substantially circular shape that can be generally recognized as a circular shape. For example, a part of the circle may be cut out for the purpose of specifying the crystal orientation or for other purposes.
  • the outer edge shape of the semiconductor film considered when defining the center point X and the four outer peripheral points A, B, C, and D is a circular shape assumed when it is assumed that there is no notch. It may be decided based on.
  • the semiconductor film of the present invention is characterized in that the in-plane distribution of the off-angle is small, and the center point X and the outer peripheral points A, B, C and D are typical off-angles of the entire semiconductor film. It is only provided for convenience so that the value can be evaluated. Therefore, in order to uniquely determine the positions of the center point X and the outer peripheral points A, B, C, and D, the shape of the semiconductor film is specified as circular, but it is essential even if the shape of the semiconductor film is not circular.
  • the shape of the semiconductor film is square or rectangular (rectangular)
  • the off-angle distribution in the plane of the semiconductor film is small, it can be regarded as an equivalent of the semiconductor film of the present invention.
  • the maximum circle inscribed in the outer peripheral edge of the film when a square or rectangular semiconductor film is viewed from above is defined as a virtual circle, and the center point X of the virtual circle and the virtual circle
  • the positions of the outer peripheral points A, B, C and D may be determined from the diameter (similar to the case of the circular semiconductor film described above).
  • the off angle of the center point X is ⁇ X
  • the off-angle of the central portion of the semiconductor film is smaller than the arithmetic mean value of the off-angles of the four outer peripheral portions excluding the central portion.
  • the cause of the off-angle distribution in the ⁇ -Ga 2 O 3 system semiconductor film is unknown, but it is considered that it is formed for the following reasons.
  • the existence of regions having different off-angles means that there are regions having slightly different orientation directions on the surface of the semiconductor film.
  • the reason why the orientation of the ⁇ -Ga 2 O 3 system semiconductor film shifts is unknown, but it is considered that the cause is that the film formation state when the semiconductor film is formed on the underlying substrate is inhomogeneous. Specifically, when the film forming conditions such as the substrate temperature, the raw material, and the supply amount of the dopant become inhomogeneous in the plane of the film forming substrate, or when the surface state of the film forming substrate is different in the plane.
  • the growth behavior of the semiconductor film becomes inhomogeneous and the orientation of the semiconductor film shifts. For example, i) If the rate of temperature rise during film formation is too fast, a temperature distribution is likely to occur on the underlying substrate. ii) If the flow rates of the film-forming gas and the carrier gas are uneven in the plane of the film-forming substrate, the growth behavior tends to be inhomogeneous. iii) When a film-forming substrate with a large warp is used, the growth behavior may become inhomogeneous.
  • the substrate holder such as a susceptor and the base substrate partially come into contact with each other, and the substrate temperature tends to be uneven.
  • the warp causes stress on the surface of the base substrate for film formation, and the lattice constant becomes inhomogeneous. This is also considered to be one of the factors that cause the growth behavior to be inhomogeneous.
  • warpage is likely to occur during film formation. For example, when a base substrate for film formation, such as sapphire, which causes lattice mismatch with the ⁇ -Ga 2 O 3 system semiconductor film is used, warpage is likely to occur.
  • Examples of effective methods for suppressing warpage during film formation include application of appropriate film formation conditions, use of a thick substrate for film formation, application of a support that suppresses warpage, and ⁇ -Ga 2.
  • O 3 based application or the like of the semiconductor film is close to the lattice constant film forming the base substrate (e.g., Cr 2 O 3 single crystal and later complexed base substrate) and the like.
  • the heterogeneity of the growth behavior of the semiconductor film as described above tends to become more remarkable as the substrate size increases.
  • the effect increases as the substrate diameter becomes 5.08 cm (2 inches) or more, 10.0 cm (4 inches) or more, and 15.24 cm (6 inches) or more in diameter.
  • the semiconductor film of the present invention has a diameter of 5.08 cm (2 inches) or more, a diameter of 10.0 cm (4 inches) or more, or a diameter of 15.24 cm (6 inches) or more even if the size of the underlying substrate is large (for example, 5.08 cm (2 inches) or more in diameter). Since the in-plane distribution of the off-angle is small, more devices can be manufactured from one semiconductor film or wafer with a high yield.
  • ⁇ -Ga 2 O 3 and ⁇ -Ga 2 O 3 based semiconductor film formed on a substrate in lattice constant or the like different from the sapphire substrate by the film forming conditions aggregates of different domains crystal orientation negligible It may become (mosaic crystal).
  • the cause of this is not clear, but it can be mentioned that the film formation temperature is relatively low because ⁇ -Ga 2 O 3 is a metastable phase. Since the film formation temperature is low, it is difficult for the adsorbed components to migrate on the substrate surface, and step flow growth is difficult. Therefore, the growth mode of island-like growth (three-dimensional growth) tends to be dominant.
  • each of the island growth portion (domain) in some cases slightly crystal alignment direction is different. For this reason, the domains do not meet completely and tend to form mosaic crystals. It is also possible that an off-angle distribution may occur due to the accumulation of such microscopic differences in orientation. Therefore, it is preferable to suppress the mosaic property by appropriately controlling the film forming conditions such as the film forming temperature and the raw material supply rate. Further, it is considered that the application of a Cr 2 O 3 single crystal having a lattice constant close to that of an ⁇ -Ga 2 O 3 system semiconductor film or a composite base substrate described later is also effective.
  • the film thickness of the semiconductor film of the present invention may be appropriately adjusted from the viewpoint of cost and required characteristics. That is, if it is too thick, it takes time to form a film, so it is preferable that the film is not extremely thick from the viewpoint of cost. Further, when a device that requires a particularly high dielectric strength is manufactured, a thick film is preferable. On the other hand, when manufacturing a device that requires conductivity in the vertical direction (thickness direction), a thin film is preferable. As described above, the film thickness may be appropriately adjusted according to the desired characteristics, but is typically 0.1 to 50 ⁇ m, 0.2 to 20 ⁇ m, or 0.2 to 10 ⁇ m. By setting the thickness in such a range, it is possible to achieve both cost and semiconductor characteristics. When a self-supporting semiconductor film is required, a thick film may be used, for example, 50 ⁇ m or more, or 100 ⁇ m or more, and there is no particular upper limit unless there is a cost limitation.
  • the semiconductor film of the present invention can contain a Group 14 element as a dopant.
  • the Group 14 element is the Group 14 element according to the periodic table formulated by IUPAC (International Union of Pure and Applied Chemistry). Specifically, carbon (C), silicon (Si), and germanium (Ge). ), Tin (Sn) and lead (Pb).
  • the content of the dopant (Group 14 element) in the semiconductor film is preferably 1.0 ⁇ 10 16 to 1.0 ⁇ 10 21 / cm 3 , more preferably 1.0 ⁇ 10 17 to 1.0 ⁇ 10 19 /. It is cm 3. It is preferable that these dopants are uniformly distributed in the film and the dopant concentrations on the front surface and the back surface of the semiconductor film are about the same.
  • the semiconductor film of the present invention may be in the form of a self-supporting film of the film alone, or may be formed on a support substrate. In the latter case, the semiconductor film of the present invention may be formed on a circular support substrate.
  • the support substrate preferably has a diameter of 5.08 cm (2 inches) or more.
  • the size of the support substrate may be 10.0 cm or more, like the size of the semiconductor film, and the upper limit is not particularly limited, but is typically 30.0 cm or less in diameter, and more typically 20 in diameter. It is 0.0 cm or less.
  • the thickness of the support substrate is preferably 0.5 mm or more, more preferably 0.8 mm or more, still more preferably 1.4 mm or more.
  • the support substrate is less likely to warp during film formation, and it becomes easier to form a semiconductor film having a small in-plane distribution of off-angles.
  • the upper limit of the thickness of the support substrate is not particularly limited, but is typically 5.0 mm or less, and more typically 4.0 mm or less.
  • the support substrate preferably has a corundum structure and is oriented in two axes of the c-axis and the a-axis (biaxially oriented substrate).
  • a biaxially oriented substrate having a corundum structure as the support substrate, it is possible to serve as a seed crystal for heteroepitaxial growth of the semiconductor film.
  • the biaxially oriented substrate may be a polycrystal or a mosaic crystal (a set of crystals whose crystal orientations are slightly deviated), or may be a single crystal such as sapphire or Cr 2 O 3.
  • it may be composed of a single material or a solid solution of a plurality of materials.
  • the main components of the support substrate are ⁇ -Cr 2 O 3 , ⁇ -Fe 2 O 3 , ⁇ -Ti 2 O 3 , ⁇ -V 2 O 3 , ⁇ -Rh 2 O 3 , and ⁇ -Al 2 O 3.
  • a solid solution containing two or more selected from the group consisting of 3 is preferable.
  • sapphire ⁇ -Al 2 O 3 single crystal
  • ⁇ -Cr 2 is particularly preferable from the viewpoint of reducing crystal defects.
  • O 3 or a solid solution of ⁇ -Cr 2 O 3 and heterogeneous materials are especially preferred.
  • a material having a corundum type crystal structure having a-axis length and / or c-axis length larger than the sapphire can also be used as a seed crystal for the support substrate and heteroepitaxial growth.
  • the alignment layer is a material selected from the group consisting of ⁇ -Cr 2 O 3 , ⁇ -Fe 2 O 3 , ⁇ -Ti 2 O 3 , ⁇ -V 2 O 3 , and ⁇ -Rh 2 O 3, or ⁇ .
  • the semiconductor film formed on the film-forming substrate may be separated and reprinted on another support substrate.
  • the material of the other support substrate is not particularly limited, but a suitable material may be selected from the viewpoint of material physical characteristics.
  • a metal substrate such as Cu, a ceramic substrate such as SiC or AlN, or the like is preferable.
  • An example of such a support substrate is a substrate made of a Cu—Mo composite metal. The composite ratio of Cu and Mo can be appropriately selected in consideration of the matching of the coefficient of thermal expansion with the semiconductor film, the thermal conductivity, the conductivity and the like.
  • the semiconductor film of the present invention uses the above-mentioned support substrate (preferably a sapphire substrate or a composite base substrate) as a base substrate, and ⁇ -Ga on the support substrate (preferably on an alignment layer in the case of a composite base substrate). It can be prepared by depositing 2 O 3 based material.
  • Known methods are possible for forming the semiconductor layer, but preferred examples are the mist CVD method (mist chemical vapor deposition method), the HVPE method (halide vapor deposition method), and the MBE method (molecular beam epitaxy method). , MOCVD method (organic metal vapor deposition method), and hydrothermal synthesis method, and the mist CVD method or HVPE method is particularly preferable.
  • the thickness of the base substrate is preferably 0.5 mm or more, more preferably 0.8 mm or more, still more preferably 1.4 mm or more. With such a thickness, the underlying substrate is less likely to warp during film formation, and it becomes easier to form a semiconductor film having a small in-plane distribution of off-angles.
  • the upper limit of the thickness of the base substrate is not particularly limited, but is typically 5.0 mm or less, and more typically 4.0 mm or less.
  • the HVPE method (halide vapor deposition method) is a type of CVD and is a method applicable to film formation of compound semiconductors such as Ga 2 O 3 and GaN.
  • the Ga raw material and the halide are reacted to generate gallium halide gas, which is supplied onto the base substrate for film formation.
  • O 2 gas is supplied onto the film-forming base substrate, and the reaction between the gallium halide gas and the O 2 gas causes Ga 2 O 3 to grow on the film-forming base substrate. It is a method that enables high-speed and thick film growth and has a wide range of achievements in the industry, and examples of film formation of ⁇ -Ga 2 O 3 as well as ⁇ -Ga 2 O 3 have been reported.
  • FIG. 3 shows an example of a vapor phase deposition apparatus (HVPE apparatus) using the HVPE method.
  • the HVPE apparatus 20 includes a reactor 22, a susceptor 26 on which a film-forming substrate 24 is placed, an oxygen raw material supply source 30, a carrier gas supply source 28, a GeCl 4 supply source 32, and a Ga raw material supply source 34.
  • a heater 36 and a gas discharge unit 38 are provided. Any reactor that does not react with the raw material is applied to the reactor 22, for example, a quartz tube. Any heater capable of heating up to at least 700 ° C. (preferably 900 ° C. or higher) is applied to the heater 36, for example, a resistance heating type heater.
  • a metal Ga is placed inside the Ga raw material supply source 34, and a halogen gas or a hydrogen halide gas, for example, HCl is supplied.
  • the halogen gas or halogenated gas is preferably Cl 2 or HCl.
  • the supplied halogen gas or halogenated gas reacts with the metal Ga to generate gallium halide gas, which is supplied to the film-forming base substrate 24.
  • the gallium halide gas preferably contains GaCl and / or GaCl 3 .
  • the oxygen raw material supply source 30 can supply an oxygen source selected from the group consisting of O 2 , H 2 O and N 2 O, but O 2 is preferable. These oxygen raw material gases are supplied to the base substrate at the same time as the gallium halide gas.
  • the GeCl 4 supply source 32 supplies the GeCl 4 vapor generated by bubbling the GeCl 4 liquid into the reactor 22.
  • the Ga raw material and the oxygen raw material gas may be supplied together with a carrier gas such as N 2 or a rare
  • the gas discharge unit 38 may be connected to a vacuum pump such as a diffusion pump or a rotary pump, for example, and not only discharges unreacted gas in the reactor 22 but also controls the inside of the reactor 22 under reduced pressure. Good. This can suppress the gas phase reaction and improve the growth rate distribution.
  • a vacuum pump such as a diffusion pump or a rotary pump
  • ⁇ -Ga 2 O 3 is formed on the film-forming base substrate 24.
  • the film forming temperature is not particularly limited as long as ⁇ -Ga 2 O 3 is formed and voids are generated in the film, but for example, 250 ° C. to 900 ° C. is typical.
  • the partial pressure of the Ga raw material gas and the oxygen raw material gas is also not particularly limited.
  • the partial pressure of the Ga raw material gas may be in the range of 0.05 kPa or more and 10 kPa or less
  • the partial pressure of the oxygen raw material gas may be in the range of 0.25 kPa or more and 50 kPa or less.
  • a separate supply source (for example, GeCl 4 supply source 32 in FIG. 3) may be provided to supply the halides and the like, or the halide may be mixed and supplied from the Ga raw material supply source 34. Further, a material containing a Group 14 element, In, Al or the like may be placed in the same place as the metal Ga, reacted with a halogen gas or a hydrogen halide gas, and supplied as a halide. Similar to gallium halide, those halide gases supplied to the film-forming base substrate 24 react with the oxygen raw material gas to form oxides, which are incorporated into the ⁇ -Ga 2 O 3 system semiconductor film.
  • the raw material solution is atomized or dropletized to generate mist or droplets, and the mist or droplet is conveyed to a film forming chamber equipped with a substrate using a carrier gas, and the mist or droplet is transferred in the film forming chamber.
  • a film forming chamber equipped with a substrate using a carrier gas, and the mist or droplet is transferred in the film forming chamber.
  • FIG. 4 shows an example of a mist CVD apparatus.
  • mist generation chamber 42 forms a semiconductor film 58 through a mist generation chamber 42 that generates mist M from a carrier gas G and a raw material solution L, and a mist M that is sprayed onto a substrate 56 through thermal decomposition and a chemical reaction. It has a film forming chamber 50 to be formed.
  • the mist generation chamber 42 introduces the carrier gas introduction port 44 into which the carrier gas G is introduced, the ultrasonic vibrator 46 provided in the mist generation chamber 42, and the mist M generated in the mist generation chamber 42 in the film forming chamber 50. It is provided with a duct 48 for transporting to.
  • the raw material solution L is housed in the mist generation chamber 42.
  • the ultrasonic vibrator 46 is configured to apply ultrasonic vibration to the raw material solution L to generate mist M together with the carrier gas G.
  • the film forming chamber 50 is provided with a nozzle 52 for spraying the mist M introduced through the duct 48 onto the substrate 56, a stage 54 to which the substrate 56 is fixed, and the stage 54 and the substrate near the back surface of the stage 54.
  • a heater 62 for heating the 56 and an exhaust port 64 for discharging the carrier gas G are provided.
  • the raw material solution L used in the mist CVD method is not limited as long as it is a solution that can obtain an ⁇ -Ga 2 O 3 system semiconductor film, but is, for example, a metal that forms a solid solution with Ga and / or Ga. Examples thereof include those obtained by dissolving an organic metal complex or a halide in a solvent. Examples of organometallic complexes include acetylacetonate complexes.
  • a solution of the dopant component may be added to the raw material solution. Further, an additive such as hydrochloric acid may be added to the raw material solution. Water, alcohol, or the like can be used as the solvent.
  • the obtained raw material solution L is atomized or dropletized to generate mist M or droplets.
  • a preferred example of the method of atomizing or atomizing is a method of vibrating the raw material solution L using an ultrasonic vibrator 46.
  • the obtained mist M or droplets are conveyed to the film forming chamber 50 using the carrier gas G.
  • the carrier gas G is not particularly limited, but one or more of an inert gas such as oxygen, ozone and nitrogen, and a reducing gas such as hydrogen can be used.
  • the film forming chamber 50 is provided with a substrate 56.
  • the mist M or droplets conveyed to the film forming chamber 50 are thermally decomposed and chemically reacted there to form a semiconductor film 58 on the substrate 56.
  • the reaction temperature varies depending on the type of the raw material solution L, but is preferably 300 to 800 ° C, more preferably 400 to 700 ° C.
  • the atmosphere in the film forming chamber 50 is not particularly limited as long as a desired semiconductor film can be obtained, and typically, an oxygen gas atmosphere, an inert gas atmosphere, a vacuum atmosphere, a reducing atmosphere, and an air atmosphere. It is selected from one of.
  • the semiconductor film thus obtained can be formed as it is or divided into semiconductor elements.
  • the semiconductor film may be peeled off from the composite substrate to form a single film.
  • a peeling layer may be provided in advance on the alignment layer surface (deposition surface) of the composite base substrate.
  • Examples of such a release layer include those provided with a C injection layer and an H injection layer on the surface of the composite substrate. Further, C or H may be injected into the film at the initial stage of film formation of the semiconductor film, and a release layer may be provided on the semiconductor film side.
  • a support substrate (mounting substrate) different from the composite substrate is adhered and bonded to the surface of the semiconductor film formed on the composite substrate (that is, the surface opposite to the composite substrate), and then the semiconductor film is formed. It is also possible to peel off the composite substrate from the substrate.
  • a support substrate (mounting substrate) a substrate having a coefficient of thermal expansion at 25 to 400 ° C. of 6 to 13 ppm / K, for example, a substrate composed of a Cu—Mo composite metal can be used.
  • known methods such as brazing, soldering, and solid phase bonding can be mentioned.
  • an electrode such as an ohmic electrode or a Schottky electrode, or another layer such as an adhesive layer may be provided between the semiconductor film and the support substrate.
  • a functional layer such as a drift layer is formed on the semiconductor film.
  • a known method is also possible for forming a functional layer such as a drift layer, and preferred examples thereof include a mist CVD method, an HVPE method, an MBE method, a MOCVD method, and a hydrothermal synthesis method, and the mist CVD method or The HVPE method is particularly preferred.
  • a sapphire substrate is prepared, (b) a predetermined orientation precursor layer is prepared, and (c) the orientation precursor layer is heat-treated on the sapphire substrate. It can be preferably produced by converting at least a portion near the sapphire substrate into an alignment layer and, if desired, performing processing such as (d) grinding or polishing to expose the surface of the alignment layer.
  • This alignment precursor layer becomes an alignment layer by heat treatment, and is a material having a corundum-type crystal structure whose a-axis length and / or c-axis length is larger than sapphire, or a-axis length and / or c-axis by heat treatment described later.
  • the orientation precursor layer may contain trace components in addition to the material having a corundum-type crystal structure. According to such a manufacturing method, the growth of the alignment layer can be promoted by using the sapphire substrate as a seed crystal. That is, the high crystallinity and crystal orientation orientation peculiar to a single crystal of a sapphire substrate are inherited by the alignment layer.
  • a sapphire substrate is prepared.
  • the sapphire substrate used may have any orientation plane. That is, it may have a-plane, c-plane, r-plane, and m-plane, and may have a predetermined off-angle with respect to these planes.
  • c-plane sapphire since it is c-axis oriented with respect to the surface, an oriented layer oriented c-axis can be easily heteroepitaxially grown on the c-axis oriented layer.
  • a sapphire substrate to which a dopant has been added in order to adjust the electrical characteristics. Known dopants can be used as such dopants.
  • orientation precursor layer A material having a corundum-type crystal structure whose a-axis length and / or c-axis length is larger than sapphire, or a corundum-type crystal structure whose a-axis length and / or c-axis length is larger than sapphire by heat treatment.
  • An orientation precursor layer containing the material to be used is prepared.
  • the method for forming the orientation precursor layer is not particularly limited, and a known method can be adopted.
  • Examples of methods for forming the orientation precursor layer include AD (aerosol deposition) method, sol-gel method, hydrothermal method, sputtering method, thin-film deposition method, various CVD (chemical vapor deposition) methods, PLD method, and CVT (chemical vapor deposition) method. Gas phase transportation) method, sublimation method, etc. can be mentioned.
  • Examples of the CVD method include a thermal CVD method, a plasma CVD method, a mist CVD method, an MO (organic metal) CVD method, and the like.
  • a method may be used in which a molded product of the orientation precursor is prepared in advance and the molded product is placed on a sapphire substrate.
  • Such a molded product can be produced by molding the material of the orientation precursor by a method such as tape molding or press molding. Further, it is also possible to use a method in which a polycrystal prepared in advance by various CVD methods or sintering is used as the orientation precursor layer and placed on a sapphire substrate.
  • an aerosol deposition (AD) method various CVD methods, or a sputtering method is preferable.
  • AD aerosol deposition
  • various CVD methods various CVD methods
  • a sputtering method is preferable.
  • the sputtering method it is possible to form a film using a target made of the same material as the alignment precursor layer, but it is also possible to use a reactive sputtering method in which a metal target is used to form a film in an oxygen atmosphere. it can.
  • a method of placing the molded product prepared in advance on sapphire is also preferable as a simple method, but since the orientation precursor layer is not dense, a process of densification is required in the heat treatment step described later.
  • the method using a polycrystalline body prepared in advance as the orientation precursor layer requires two steps, a step of preparing the polycrystalline body and a step of heat treatment on the sapphire substrate. Further, in order to improve the adhesion between the polycrystal and the sapphire substrate, it is necessary to take measures such as keeping the surface of the polycrystal sufficiently smooth.
  • known conditions can be used for either method, a method of directly forming an orientation precursor layer using the AD method and a method of placing a prefabricated molded product on a sapphire substrate will be described below. ..
  • the AD method is a technology in which fine particles and fine particle raw materials are mixed with gas to form an aerosol, and this aerosol is jetted at high speed from a nozzle to collide with a substrate to form a film, which is said to be able to form a densified film at room temperature. It has characteristics.
  • FIG. 5 shows an example of a film forming apparatus (aerosol deposition (AD) apparatus) used in such an AD method.
  • the film forming apparatus 70 shown in FIG. 5 is configured as an apparatus used in the AD method of injecting raw material powder onto a substrate in an atmosphere of atmospheric pressure lower than atmospheric pressure.
  • the film forming apparatus 70 includes an aerosol generation unit 72 that generates an aerosol of a raw material powder containing a raw material component, and a film forming unit 80 that injects the raw material powder onto a sapphire substrate 71 to form a film containing the raw material component.
  • the aerosol generation unit 72 includes an aerosol generation chamber 73 that stores raw material powder and receives a carrier gas from a gas cylinder (not shown) to generate an aerosol, and a raw material supply pipe 74 that supplies the generated aerosol to the film forming unit 80. It is provided with an aerosol generation chamber 73 and a vibration exciter 75 that applies vibration to the aerosol in the aerosol at a frequency of 10 to 100 Hz.
  • the film forming section 80 includes a film forming chamber 82 that injects aerosols onto the sapphire substrate 71, a substrate holder 84 that is arranged inside the film forming chamber 82 and fixes the sapphire substrate 71, and the substrate holder 84 on the X-axis-Y-axis. It is equipped with an XY stage 83 that moves in a direction. Further, the film forming section 80 includes an injection nozzle 86 in which a slit 87 is formed at the tip thereof to inject aerosol into the sapphire substrate 71, and a vacuum pump 88 for reducing the pressure in the film forming chamber 82.
  • the AD method can control the film thickness, film quality, etc. depending on the film forming conditions.
  • the form of the AD film is easily affected by the collision rate of the raw material powder with the substrate, the particle size of the raw material powder, the aggregated state of the raw material powder in the aerosol, the injection amount per unit time, and the like.
  • the collision speed of the raw material powder with the substrate is affected by the differential pressure between the film forming chamber 82 and the injection nozzle 86, the opening area of the injection nozzle, and the like. If appropriate conditions are not used, the coating may become a green compact or form pores, so it is necessary to appropriately control these factors.
  • the raw material powder of the orientation precursor can be molded to prepare the molded product.
  • the orientation precursor layer is a press molded body.
  • the press-molded product can be produced by press-molding the raw material powder of the orientation precursor based on a known method.
  • the raw material powder is placed in a mold, preferably 100 to 400 kgf / cm 2 , more preferably 150. It may be produced by pressing at a pressure of about 300 kgf / cm 2.
  • the molding method is not particularly limited, and in addition to press molding, tape molding, casting molding, extrusion molding, doctor blade method, and any combination thereof can be used.
  • additives such as a binder, a plasticizer, a dispersant, and a dispersion medium are appropriately added to the raw material powder to form a slurry, and the slurry is passed through a narrow slit-shaped discharge port to form a sheet. It is preferable to discharge and mold.
  • the thickness of the molded product formed into a sheet is not limited, but is preferably 5 to 500 ⁇ m from the viewpoint of handling. Further, when a thick orientation precursor layer is required, a large number of these sheet molded products may be stacked and used as a desired thickness.
  • the portion near the sapphire substrate becomes an orientation layer by the subsequent heat treatment on the sapphire substrate.
  • the molded product may contain trace components such as a sintering aid in addition to the material having or bringing about a corundum-type crystal structure.
  • (C) Heat treatment of the alignment precursor layer on the sapphire substrate The sapphire substrate on which the alignment precursor layer is formed is heat-treated at a temperature of 1000 ° C. or higher. By this heat treatment, at least a portion of the alignment precursor layer near the sapphire substrate can be converted into a dense alignment layer. Further, this heat treatment enables heteroepitaxial growth of the oriented layer. That is, by forming the alignment layer with a material having a corundum-type crystal structure, heteroepitaxial growth occurs in which the material having a corundum-type crystal structure grows as a seed crystal using a sapphire substrate during heat treatment. At that time, the crystals are rearranged, and the crystals are arranged according to the crystal plane of the sapphire substrate.
  • the crystal axes of the sapphire substrate and the alignment layer can be aligned.
  • the sapphire substrate and the alignment layer can both be oriented in the c-axis with respect to the surface of the base substrate.
  • this heat treatment makes it possible to form an inclined composition region in a part of the alignment layer. That is, during the heat treatment, a reaction occurs at the interface between the sapphire substrate and the alignment precursor layer, and the Al component in the sapphire substrate diffuses into the alignment precursor layer and / or the component in the alignment precursor layer is in the sapphire substrate.
  • a gradient composition region composed of a solid solution containing ⁇ -Al 2 O 3 is formed.
  • the orientation precursor layer is in a non-oriented state at the time of its production, that is, it is an amorphous or non-oriented polycrystal, and it is preferable to cause crystal rearrangement using sapphire as a seed crystal during this heat treatment step. By doing so, it is possible to effectively reduce the crystal defects that reach the surface of the alignment layer. The reason for this is not clear, but it is thought that the crystal defects generated in the lower part of the alignment layer are likely to be annihilated.
  • the heat treatment is not particularly limited as long as a corundum-type crystal structure is obtained and heteroepitaxial growth using a sapphire substrate as a seed occurs, and the heat treatment can be carried out in a known heat treatment furnace such as a tube furnace or a hot plate. Further, in addition to these heat treatments under normal pressure (pressless), pressure heat treatments such as hot press and HIP, and combinations of normal pressure heat treatments and pressure heat treatments can also be used.
  • the heat treatment conditions can be appropriately selected depending on the material used for the alignment layer.
  • the heat treatment atmosphere can be selected from air, vacuum, nitrogen and an inert gas atmosphere.
  • the preferred heat treatment temperature also varies depending on the material used for the alignment layer, but is preferably 1000 to 2000 ° C, more preferably 1200 to 2000 ° C, for example.
  • the heat treatment temperature and holding time are related to the thickness of the alignment layer generated by heteroepitaxial growth and the thickness of the inclined composition region formed by diffusion with the sapphire substrate. It can be adjusted as appropriate depending on the size and the like. However, when a prefabricated molded product is used as an orientation precursor layer, it is necessary to sinter and densify it during heat treatment, and atmospheric firing at high temperature, hot pressing, HIP, or a combination thereof is preferable. ..
  • the surface pressure is preferably 50 kgf / cm 2 or more, more preferably 100 kgf / cm 2 or more, particularly preferably 200 kgf / cm 2 or more, the upper limit is not particularly limited.
  • the firing temperature is also not particularly limited as long as sintering, densification, and heteroepitaxial growth occur, but is preferably 1000 ° C. or higher, more preferably 1200 ° C. or higher, further preferably 1400 ° C. or higher, and particularly preferably 1600 ° C. or higher.
  • the firing atmosphere can also be selected from atmosphere, vacuum, nitrogen and an inert gas atmosphere.
  • the firing jig such as a mold, those made of graphite or alumina can be used.
  • an oriented precursor layer or a surface layer having poor or unoriented orientation may exist or remain.
  • the surface derived from the alignment precursor layer is subjected to processing such as grinding or polishing to expose the surface of the alignment layer.
  • processing such as grinding or polishing to expose the surface of the alignment layer.
  • a material having excellent orientation is exposed on the surface of the alignment layer, so that the semiconductor layer can be effectively epitaxially grown on the material.
  • the method for removing the orientation precursor layer and the surface layer is not particularly limited, and examples thereof include a method for grinding and polishing and a method for ion beam milling.
  • the surface of the alignment layer is preferably polished by lapping using abrasive grains or chemical mechanical polishing (CMP).
  • Example 1 Fabrication of ⁇ -Ga 2 O 3 system semiconductor film by HVPE method (1a) Preparation of base substrate As a base substrate, a c-plane sapphire substrate (off angle) with a thickness of 2.0 mm and a diameter of 15.24 cm (6 inches) 0 °) was prepared.
  • the HVPE apparatus 20 having the configuration shown in FIG. 3 was prepared.
  • the configuration of the HVPE device 20 is as described above.
  • Metal Ga was placed in the reactor 22 to supply hydrogen chloride gas (HCl).
  • HCl hydrogen chloride gas
  • the metal Ga and hydrogen chloride were reacted to generate a halide of Ga, which was supplied to the film-forming substrate 24.
  • the GeCl 4 liquid was bubbled (not shown), and the obtained vapor of GeCl 4 was supplied into the reactor 22.
  • O 2 gas as an oxygen raw material and N 2 gas as a carrier gas were introduced into the reactor 22.
  • the film formation by the HVPE method was carried out at a growth temperature of 530 ° C. for 20 minutes, and the film-forming substrate 24 and the semiconductor film formed on the substrate 24 were obtained as a composite material.
  • the Ga oxide film had a biaxially oriented corundum-type crystal structure oriented in the c-axis direction in the normal direction of the substrate and also oriented in the plane. From these results, it was confirmed that the obtained semiconductor film was an alignment film having a corundum-type crystal structure composed of ⁇ -Ga 2 O 3.
  • (2d) Device Yield As shown in FIG. 6, after masking by arranging a plurality of long sapphire substrates 90 having a width of 2 mm in a stripe shape at intervals of 8 mm on the semiconductor film 58 obtained in (1b) above. , The n - layer 106 was formed as shown in FIG. The n - layer 106 was formed in the same manner as in (1b) above, except that GeCl 4 was not supplied and the film formation time was set to 10 minutes. After the n - layer 106 was formed, the sapphire substrate 90 as masking was removed to expose the n + layer 104.
  • the composite material 60 was cut into a size of 10 mm square so that the exposed portion (width 2 mm) of the n + layer 104 was located at the end, and 148 samples were obtained.
  • a Ti electrode 108 (ohmic electrode) having a diameter of 60 ⁇ m was formed in the exposed region of the n + layer 104, while a Pt electrode 110 (Schottky electrode) was formed on the n ⁇ layer 106.
  • a horizontal Schottky barrier diode 100 as shown in FIG. 7 was produced.
  • a predetermined voltage was applied to each of the 148 devices produced, and the yield was calculated by regarding the product without dielectric breakdown as a non-defective product and the product with dielectric breakdown as a defective product. The results are shown in Table 1.
  • the Schottky barrier diode 100 is in the form of a horizontal device in order to evaluate the yield of the device, but the vertical device manufactured by removing the base substrate 56 is also the same as the horizontal device of this example. It shows a similar tendency.
  • Example 2 A semiconductor similar to Example 1 except that a c-plane sapphire substrate (off angle 0 °) having a thickness of 1.3 mm and a diameter of 15.24 cm (6 inches) was used instead of the base substrate of (1a) above.
  • the membrane was prepared and various evaluations were performed. The results were as shown in Table 1.
  • Example 3 A semiconductor similar to Example 1 except that a c-plane sapphire substrate (off angle 0 °) having a thickness of 0.7 mm and a diameter of 15.24 cm (6 inches) was used instead of the base substrate of (1a) above.
  • the membrane was prepared and various evaluations were performed. The results were as shown in Table 1.
  • Example 4 The same as in Example 1 except that a c-plane sapphire substrate (off angle 0.5 °) having a thickness of 2.0 mm and a diameter of 15.24 cm (6 inches) was used instead of the base substrate of (1a) above.
  • the semiconductor film was prepared and various evaluations were performed. The results were as shown in Table 1.
  • Example 5 Same as Example 1 except that a composite base substrate having a thickness of 1.35 mm and a diameter of 15.24 cm (6 inches) produced and evaluated as follows was used instead of the base substrate of (1a) above. Then, a semiconductor film was prepared and various evaluations were performed. The results were as shown in Table 1.
  • the AD film formation conditions were as follows. That is, the carrier gas was N 2, and a ceramic nozzle having a slit having a long side of 5 mm and a short side of 0.3 mm was used.
  • the scanning conditions of the nozzle are 0.5 mm / s, movement of 155 mm in the direction perpendicular to the long side of the slit and in the forward direction, movement of 5 mm in the direction of the long side of the slit, and vertical and return to the long side of the slit.
  • the arithmetic average roughness Ra of the surface of the alignment layer after processing is 0.1 nm, the amount of grinding and polishing is about 50 ⁇ m including the polycrystalline part and the alignment layer, and the thickness of the composite base substrate after polishing is 1.35 mm. became.
  • Cr, O and Al are detected in the range from the Cr oxide layer to a depth of 30 ⁇ m, and a Cr—Al oxide layer (gradient composition layer) having a depth of about 30 ⁇ m is detected between the Cr oxide layer and the sapphire substrate. ) was formed. It was observed that the ratio of Cr and Al was different in the Cr—Al oxide layer, the Al concentration was high on the sapphire substrate side, and the Al concentration was low on the side close to the Cr oxide layer.
  • the Cr oxide layer is a layer having a biaxially oriented corundum-type crystal structure that is oriented in the c-axis direction in the normal direction of the substrate and also in the in-plane direction. It was. From these, it was shown that an orientation layer made of ⁇ -Cr 2 O 3 was formed on the surface of the substrate. Based on the above results, the manufacturing process of the composite base substrate is schematically shown in FIGS. 8 (a) to 8 (d).
  • (D3) XRD XRD in-plane measurement of the substrate surface was performed using a multifunctional high-resolution X-ray diffraction (XRD) apparatus (D8 DISCOVER, manufactured by Bruker AXS Corporation). Specifically, after adjusting the Z-axis according to the height of the substrate surface, the (11-20) plane is adjusted with Chi, Phi, ⁇ and 2 ⁇ to set the shaft, and the conditions shown below are met. 2 ⁇ - ⁇ measurement was performed.
  • XRD X-ray diffraction
  • the a-axis length of the oriented layer was 4.961 ⁇ .
  • Example 6 Fabrication of ⁇ -Ga 2 O 3 series semiconductor film by mist CVD method (1a) Preparation of base substrate As a base substrate, a c-plane sapphire substrate with a thickness of 2.0 mm and a diameter of 15.24 cm (6 inches) (off). Angle 0 °) was prepared.
  • a mist CVD apparatus 40 having the configuration shown in FIG. 4 was prepared.
  • the configuration of the mist CVD apparatus 40 is as described above.
  • the raw material solution L obtained in (1b) above was housed in the mist generation chamber 42.
  • a c-plane sapphire substrate having a diameter of 15.24 cm (6 inches) was set on the stage 54 as the substrate 56, and the distance between the tip of the nozzle 52 and the substrate 56 was set to 120 mm.
  • the temperature of the stage 54 was raised to 550 ° C. by the heater 62 and held for 30 minutes for temperature stabilization.
  • the flow rate control valve (not shown) was opened to supply nitrogen gas as the carrier gas G into the film forming chamber 50 via the mist generation chamber 42, and the atmosphere of the film forming chamber 50 was sufficiently replaced with the carrier gas G. After that, the flow rate of the carrier gas G was adjusted to 2.0 L / min.
  • (2d) Device Yield As shown in FIG. 6, after masking by arranging a plurality of long sapphire substrates 90 having a width of 2 mm in a stripe shape at intervals of 8 mm on the semiconductor film 58 obtained in (1b) above. , The n - layer 106 was formed as shown in FIG. The n - layer 106 was formed in the same manner as in (1b) above, except that tin (II) chloride was not supplied and the film formation time was set to 45 minutes. After the n - layer 106 was formed, the sapphire substrate 90 as masking was removed to expose the n + layer 104.
  • the composite material 60 was cut into a size of 10 mm square so that the exposed portion (width 2 mm) of the n + layer 104 was located at the end, and 148 samples were obtained.
  • a Ti electrode 108 (ohmic electrode) having a diameter of 60 ⁇ m was formed in the exposed region of the n + layer 104, while a Pt electrode 110 (Schottky electrode) was formed on the n ⁇ layer 106.
  • a horizontal Schottky barrier diode 100 as shown in FIG. 7 was produced.
  • a predetermined voltage was applied to each of the 148 devices produced, and the yield was calculated by regarding the product without dielectric breakdown as a non-defective product and the product with dielectric breakdown as a defective product. The results are shown in Table 1.
  • Example 7 (comparison) A semiconductor similar to Example 1 except that a c-plane sapphire substrate (off angle 0 °) having a thickness of 0.4 mm and a diameter of 15.24 cm (6 inches) was used instead of the base substrate of (1a) above. The membrane was prepared and various evaluations were performed. The results were as shown in Table 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

デバイスの歩留まりを有意に高めることが可能なα－Ｇａ２Ｏ３系半導体膜が提供される。このα－Ｇａ２Ｏ３系半導体膜は、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する結晶を主相とする、円形状の半導体膜である。この半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎは、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たす。オフ角は、半導体膜の膜面の法線に対する、半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義される。外周点Ａ、Ｂ、Ｃ及びＤは、ｉ）外周点Ａ及び外周点Ｃを結ぶ直線と、外周点Ｂ及び外周点Ｄを結ぶ直線とが中心点Ｘで直角に交わり、かつ、ｉｉ）外周点Ａ、Ｂ、Ｃ及びＤの半導体膜の外縁からの各最短距離が半導体膜の半径の１／５となるように定められる。

Description

半導体膜
　本発明は、α－Ｇａ２Ｏ３系半導体膜に関する。
　近年、酸化ガリウム（Ｇａ２Ｏ３）が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの５つの結晶形を有することが知られているが、この中で、準安定相であるα－Ｇａ２Ｏ３はバンドギャップが５．３ｅＶと非常に大きく、パワー半導体用材料として期待を集めている。
　例えば、特許文献１（特開２０１４－７２５３３号公報）には、コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備えた半導体装置が開示されており、サファイア基板上に、半導体層としてα－Ｇａ２Ｏ３膜を形成した例が記載されている。また、特許文献２（特開２０１６－２５２５６号公報）には、コランダム構造を有する結晶性酸化物半導体を主成分として含むｎ型半導体層と、六方晶の結晶構造を有する無機化合物を主成分とするｐ型半導体層と、電極とを備えた半導体装置が開示されている。この特許文献２の実施例には、ｃ面サファイア基板上に、ｎ型半導体層として準安定相であるコランダム構造を有するα－Ｇａ２Ｏ３膜を、ｐ型半導体層として六方晶の結晶構造を有するα－Ｒｈ２Ｏ３膜を形成して、ダイオードを作製することが開示されている。
　また、特許文献３（国際公開第２０１３／０３５８４３号）には、α－Ｇａ２Ｏ３系半導体を用いたＭＯＳＦＥＴ（ＭＩＳＦＥＴとも称される）が開示されており、高い絶縁破壊電界を活かしたパワーデバイスとしての利用が検討されている。特許文献４（特開２０１９－１６７１８号公報）にはα－Ｇａ２Ｏ３系半導体を用いたショットキーバリアダイオードが開示されている。
特開２０１４－７２５３３号公報 特開２０１６－２５２５６号公報 国際公開第２０１３／０３５８４３号 特開２０１９－１６７１８号公報
　上述したようなパワーデバイスは、α－Ｇａ２Ｏ３系ウェハ上に機能層（例えばドリフト層）と電極を形成して素子化し、切断することにより作製される。α－Ｇａ２Ｏ３系ウェハは、ａ）サファイア等の成膜用下地基板上にα－Ｇａ２Ｏ３系半導体膜を形成したもの、ｂ）成膜用下地基板上に作製したα－Ｇａ２Ｏ３系半導体膜を成膜用下地基板から他の支持基板上に転載したもの、ｃ）厚肉に形成したα－Ｇａ２Ｏ３系半導体膜を剥離して自立化させたもの等でありうる。いずれにしても、α－Ｇａ２Ｏ３系ウェハは、α－Ｇａ２Ｏ３系半導体膜を備えた又はα－Ｇａ２Ｏ３系半導体膜で構成されるウェハであり、そのような１枚のα－Ｇａ２Ｏ３系ウェハないし半導体膜から素子化及び切断を経て複数の素子を作製することができる。しかしながら、こうして得られた複数の素子の中で、設計どおりの絶縁破壊特性が得られる素子が少ない、すなわち製品の歩留りが低下するという問題があった。
　本発明者らは、今般、半導体膜の中心部から外周部に至るまでの広範囲にわたって、オフ角の面内分布が小さい半導体膜を形成することができ、それによりα－Ｇａ２Ｏ３系半導体膜を用いて作製したデバイスの歩留まりを有意に高めることができるとの知見を得た。
　したがって、本発明の目的は、デバイスの歩留まりを有意に高めることが可能なα－Ｇａ２Ｏ３系半導体膜を提供することにある。
　本発明の一態様によれば、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する結晶を主相とする、円形状の半導体膜であって、
　前記半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎが、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たし、
　前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、
　前記外周点Ａ、Ｂ、Ｃ及びＤが、ｉ）前記外周点Ａ及び前記外周点Ｃを結ぶ直線と、前記外周点Ｂ及び前記外周点Ｄを結ぶ直線とが前記中心点Ｘで直角に交わり、かつ、ｉｉ）前記外周点Ａ、Ｂ、Ｃ及びＤの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の１／５となるように定められる、半導体膜が提供される。
　本発明の他の一態様によれば、円形状の支持基板と、前記支持基板上に形成された前記半導体膜とを備えた、複合材料が提供される。
本発明の半導体膜の表面におけるオフ角を説明するための図である。 本発明の半導体膜の表面における中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの位置を説明するための図である。 ＨＶＰＥ（ハライド気相成長法）装置の構成を示す模式断面図である。 ミストＣＶＤ（化学気相成長）装置の構成を示す模式断面図である。 エアロゾルデポジション（ＡＤ）装置の構成を示す模式断面図である。 例１～７のショットキーバリアダイオードの作製おいて、ｎ－層の形成に備えて半導体膜を長尺状サファイア基板でマスキングした状態を示す上面図である。 例１～７で作製したショットキーバリアダイオードの層構成を示す模式断面図である。 例５における複合下地基板の作製工程を模式的に示す図である。
　半導体膜
　本発明による半導体膜は、コランダム型結晶構造を有する結晶を主相とするものであり、このコランダム型結晶構造はα－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成される。したがって、本発明による半導体膜は、α－Ｇａ２Ｏ３系半導体膜と称することができる。この半導体膜は円形状であり、それ故半導体ウェハとして用いることができる。そして、半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎが、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たす。ここで本明細書において、オフ角は、図１に示されるように、半導体膜１０の膜面の法線Ｎに対する、半導体膜１０の略法線方向に配向した結晶軸Ｔの傾斜角度θとして定義される。また、外周点Ａ、Ｂ、Ｃ及びＤは、図２に示されるように、ｉ）外周点Ａ及び外周点Ｃを結ぶ直線と、外周点Ｂ及び外周点Ｄを結ぶ直線とが中心点Ｘで直角に交わり、かつ、ｉｉ）外周点Ａ、Ｂ、Ｃ及びＤの半導体膜の外縁からの各最短距離が半導体膜の半径の１／５となるように定められる。このように互いに十分に離れた５点においてオフ角の最大値θｍａｘと最小値θｍｉｎが、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たす半導体膜は、その中心部から外周部に至るまでの広範囲にわたってオフ角の面内分布が小さいものということができ、かかる半導体膜を用いて作製したデバイスの歩留まりを有意に高めることができる。
　前述したように、従来技術においては、１枚のα－Ｇａ２Ｏ３系ウェハないし半導体膜から素子化及び切断を経て複数の素子を作製した場合、得られた複数の素子の中で、設計どおりの絶縁破壊特性が得られる素子が少ない、すなわち製品の歩留りが低下するという問題があった。この点、本発明者らは、歩留りが低い原因について鋭意検討したところ、α－Ｇａ２Ｏ３系ウェハないし半導体膜のオフ角に面内分布があることで、その上に形成される機能層（例えばドリフト層）の絶縁破壊電界特性がバラツキを持ち、素子の歩留りに影響を与えることが分かった。この原因は不明ではあるが、ウェハないし半導体膜にオフ角が異なる領域が存在するため、機能層にもオフ角が異なる領域が引き継がれ、異なる絶縁破壊電界特性を有する素子が形成されるのではないかと考えられる。オフ角の面内分布による絶縁破壊電界特性への影響については、推定メカニズムとして以下の二つの可能性が考えられる。
１）機能層を成膜する場合、オフ角が異なる領域間ではドーパント等の不純物の取込み量や活性化状態が異なり、抵抗率や絶縁破壊電界特性に影響を及ぼす。このため、オフ角の面内分布を有するウェハないし半導体膜上に機能層を形成すると、絶縁破壊電界特性が異なる領域が形成され得る。この点、オフ角の差異が小さければ、不純物の取り込み量や活性化状態の差異が小さくなる。
２）オフ角が異なる領域間の境界には応力が集中し、転位や粒界等の結晶欠陥が生じやすい。このため、内部にオフ角の境界が存在する素子では絶縁破壊しやすくなると考えられる。この点、オフ角の差異が小さければ境界に生じる応力が小さくなり、結晶欠陥が生じにくい。
　この点、本発明の半導体膜は、その表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎが、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たすものである。これはオフ角レンジ（θｍａｘ－θｍｉｎ）が小さい半導体膜であるといえることから、上述した推定メカニズムに基づき、オフ角の面内分布に起因する機能層における絶縁破壊電界特性のバラツキが低減されて、デバイスの歩留まりが有意に高くなるものと考えられる。したがって、機能層の特定が均質となり、高い歩留りでパワーデバイスを製造することが可能になる。オフ角レンジ（θｍａｘ－θｍｉｎ）は０．３０°以下であり、好ましくは０．２０°以下である。デバイスの歩留まりを高める観点から、オフ角の面内分布は小さければ小さい方が良いため、オフ角レンジの下限値は特に限定されず、理想的には０°であるが、典型的には０．０１°以上である。
　オフ角の測定は公知の方法により行うことができる。例えば、自動Ｘ線結晶方位測定装置（Ｒｉｇａｋｕ製、ＦＳＡＳ　ＩＩＩ）を用いて、サンプリング幅０．０１°、スキャン速度１０°／ｍｉｎでオフ角の測定を実施することができる。なお、本発明においては、オフ角の面内分布を、半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの合計５点におけるオフ角を代表値として用いている。これは、オフ角の面内分布を評価する場合、半導体膜表面の全域の評価は時間がかかり現実的ではないためである。
　上述のとおり、本発明の半導体膜は、コランダム型結晶構造を有する結晶を主相とするものである。本明細書において「コランダム型結晶構造を有する結晶を主相とする」とは、コランダム型結晶構造を有する結晶が半導体膜の８０重量％以上、好ましくは９０重量％以上、より好ましくは９５重量％以上、さらに好ましくは９７重量％以上、特に好ましくは９９重量％以上、最も好ましくは１００重量％を占めていることを意味する。このコランダム型結晶構造はα－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成される。α－Ｇａ２Ｏ３は、三方晶系の結晶群に属し、コランダム型結晶構造をとり、そのｃ面は３回対称である。また、α－Ｇａ２Ｏ３系固溶体は、α－Ｇａ２Ｏ３に他の成分が固溶したものであり、コランダム型結晶構造が維持されている。例えば、本発明の半導体膜は、α－Ｇａ２Ｏ３に、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ｔｉ２Ｏ３、Ｖ２Ｏ３、Ｉｒ２Ｏ３、Ｒｈ２Ｏ３、Ｉｎ２Ｏ３及びＡｌ２Ｏ３からなる群から選択される１種以上の成分が固溶したα－Ｇａ２Ｏ３系固溶体で構成されるものとすることができる。これらの成分はいずれもコランダム型結晶構造を有し、かつ、互いに格子定数が比較的近い。したがって、これらの成分の金属原子は固溶体中で容易にＧａ原子を置換する。また、これらの成分を固溶させることで半導体膜のバンドギャップ、電気特性、及び／又は格子定数を制御することが可能となる。これらの成分の固溶量は所望の特性に合わせて適宜変更することができる。また、α－Ｇａ２Ｏ３系固溶体には、その他の成分として、Ｓｉ、Ｓｎ、Ｇｅ、Ｎ、Ｍｇ等の元素がドーパントとして含まれていてもよい。
　本発明のα－Ｇａ２Ｏ３系半導体膜の略法線方向の配向方位は特に限定されないが、ｃ軸配向であることが好ましい。もっとも、典型的なα－Ｇａ２Ｏ３系半導体膜は、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３と異種材料の混晶で構成され、ｃ軸及びａ軸の２軸方向に配向しているものである。２軸配向している限り、α－Ｇａ２Ｏ３系半導体膜は、単結晶であってもよいし、モザイク結晶であってもよい。モザイク結晶とは、明瞭な粒界は有しないが、結晶の配向方位がｃ軸及びａ軸の一方又は両方がわずかに異なる結晶の集まりになっているものをいう。２軸配向の評価方法は、特に限定されるものではないが、例えばＥＢＳＤ（Ｅｌｅｃｔｒｏｎ　Ｂａｃｋ　Ｓｃａｔｔｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎｓ）法やＸ線極点図等の公知の分析手法を用いることができる。例えば、ＥＢＳＤ法を用いる場合、２軸配向α－Ｇａ２Ｏ３膜の表面（膜面）、又は膜面と直交する断面の逆極点図マッピングを測定する。得られた逆極点図マッピングにおいて、（Ａ）膜面の略法線方向に特定方位に配向していること、かつ、（Ｂ）法線方向と直交する略膜面内方向に略法線方向の配向方位と直交する軸に配向していること、という２つの条件を満たすときに略法線方向と略膜面方向の２軸に配向していると定義できる。言い換えると、上記２つの条件を満たしている場合に、ｃ軸及びａ軸の２軸に配向していると判断する。例えば膜面の略法線方向がｃ軸に配向している場合、略膜面内方向がｃ軸と直交する特定方位（例えばａ軸）に配向していればよい。
　本発明の半導体膜は、円形状であり、好ましくは直径５．０８ｃｍ（２インチ）以上のサイズであり、直径１０．０ｃｍ以上であってもよい。半導体膜のサイズの上限値は特に限定されないが、典型的には直径３０．０ｃｍ以下、より典型的には直径２０．０ｃｍ以下である。なお、本明細書において、「円形状」とは、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。例えば、円形の一部が結晶方位の特定又はその他の目的のために切り欠かれた形状であってもよい。この場合、中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤを規定する際に考慮される半導体膜の外縁形状は、切り欠き部分が無いものと仮定した場合に想定される円形状に基づいて決定すればよい。ところで、本発明の半導体膜はオフ角の面内分布が小さいことを特徴としたものであり、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤは、半導体膜全体の代表的なオフ角の値を評価できるよう、便宜的に規定したものにすぎない。したがって、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤの位置を一義的に決定するため、半導体膜の形状を円形と指定したが、半導体膜の形状が円形でなくても本質的な意味は何ら変わらない。例えば、半導体膜の形状が正方形や矩形（長方形）であっても、半導体膜の面内のオフ角分布が小さいものであれば本発明の半導体膜の均等物とみなすことができる。このような形状の半導体膜においては、正方形や矩形の半導体膜を上面視したときに膜の外周縁に内接する最大の円を仮想円として規定し、その仮想円の中心点Ｘと仮想円の直径から（上述した円形状の半導体膜の場合と同様にして）外周点Ａ、Ｂ、Ｃ及びＤの位置を決定すればよい。こうして決定した中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角を評価することで、円形状の半導体膜と同様の評価を実施することができる。
　本発明の半導体膜は、中心点Ｘのオフ角をθＸとし、かつ、外周点Ａ、Ｂ、Ｃ及びＤのオフ角の算術平均角をθｏｕｔ（＝（θＡ＋θＢ＋θＣ＋θＤ）／４）とした場合に、θＸ＜θｏｕｔの関係を満たすことが好ましい。言い換えれば、半導体膜の中央部のオフ角は、中央部を除く４か所の外周部のオフ角の算術平均値より小さいことが望ましい。この場合、θＸとθｏｕｔの差を表すΔθ（＝θｏｕｔ－θＸ）が、０°≦Δθ≦０．２０°の関係を満たすことが好ましく、より好ましくは０°≦Δθ≦０．１０°であり、典型的には０．０１°≦Δθ≦０．１０°である。上記のような関係を満たすことで、α－Ｇａ２Ｏ３系半導体膜を用いて作製したデバイスの歩留まりをより効果的に高めることができる。
　ところで、α－Ｇａ２Ｏ３系半導体膜にオフ角の分布が生じる原因は不明であるが、以下のような理由で形成されるものと考えられる。まず、オフ角が異なる領域が存在するということは、半導体膜の表面において配向方位がわずかに異なる領域が存在することを意味する。α－Ｇａ２Ｏ３系半導体膜の配向方位がずれる理由は不明であるが、下地基板上に半導体膜を成膜する際の成膜状態が不均質であることが原因と考えられる。具体的には、基板温度、原料、ドーパントの供給量等の成膜条件が成膜用下地基板の面内で不均質となる場合や、成膜用下地基板の表面状態が面内で異なる場合において、半導体膜の成長挙動が不均質となり、配向方位がずれて成長すると考えられる。例えば、ｉ）成膜時の昇温速度が速すぎる場合は下地基板に温度分布が生じやすい。ｉｉ）成膜用下地基板の面内で成膜ガスやキャリアガスの流量にムラがあると、成長挙動が不均質となりやすい。ｉｉｉ）反りが大きな成膜用下地基板を使用した場合、成長挙動が不均質となる場合がある。
　上記ｉｉｉ）に関して、下地基板の反りが大きいとサセプタ等の基板保持体と下地基板とが部分的に接触することになり、基板温度にムラが生じやすい。また、反りによって成膜用下地基板表面に応力が生じ、格子定数が不均質となる。このことも、成長挙動が不均質となる要因の一つと考えられる。薄い下地基板を用いた場合にも、成膜中に反りを生じやすい。例えば、成膜用下地基板として、サファイア等の、α－Ｇａ２Ｏ３系半導体膜と格子不整合を生じるものを使用した場合、反りが生じやすい。成膜中の反りを抑制するための有効な手法の例としては、適切な成膜条件の適用、厚い成膜用下地基板の使用、反りを抑制するような支持体の適用、α－Ｇａ２Ｏ３系半導体膜と格子定数が近い成膜用下地基板（例えばＣｒ２Ｏ３単結晶や後述する複合下地基板）の適用等が挙げられる。
　上述したような半導体膜の成長挙動の不均質性は、基板サイズが大きくなるにつれて顕著となる傾向がある。例えば、基板直径が直径５．０８ｃｍ（２インチ）以上、直径１０．０ｃｍ（４インチ）以上、直径１５．２４ｃｍ（６インチ）以上となるにつれて影響が大きくなる。この点、本発明の半導体膜は下地基板のサイズが大きくても（例えば直径５．０８ｃｍ（２インチ）以上、直径１０．０ｃｍ（４インチ）以上又は直径１５．２４ｃｍ（６インチ）以上であっても）オフ角の面内分布が小さいことから、１枚の半導体膜ないしウェハからより多くのデバイスを高い歩留まりで作製することができる。
　ところで、α－Ｇａ２Ｏ３と格子定数が異なるサファイア基板等の基板上に成膜したα－Ｇａ２Ｏ３系半導体膜は、成膜条件によっては結晶方位がごくわずかに異なるドメインの集合体（モザイク結晶）となる場合がある。この原因は定かではないが、α－Ｇａ２Ｏ３が準安定相のため成膜温度が比較的低温であることが挙げられる。成膜温度が低温のため、吸着成分が基板表面でマイグレーションしづらく、ステップフロー成長しにくい。このため、島状成長（三次元成長）する成長モードが支配的となりやすい。特にα－Ｇａ２Ｏ３系半導体膜と成膜用下地基板の間の格子不整合が大きい場合、それぞれの島状成長部（ドメイン）はわずかに結晶配向方位が異なる場合がある。このため、各ドメインは完全には会合せず、モザイク結晶となりやすい。このような微視的な配向方位の相違の積み重ねによって、オフ角分布が生じる可能性も考えられる。このため、成膜温度や原料供給速度等の成膜条件の適切な制御によってモザイク性を抑制することが好ましい。また、α－Ｇａ２Ｏ３系半導体膜と格子定数が近いＣｒ２Ｏ３単結晶や後述する複合下地基板等の適用も有効であると考えられる。このように成膜条件や成膜用下地基板を適切に選択することで、α－Ｇａ２Ｏ３系半導体膜の配向方位のずれが小さくなり、結果としてオフ角の面内分布が小さいα－Ｇａ２Ｏ３系半導体膜を実現できる。
　本発明の半導体膜の膜厚は、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。また、特に高い絶縁耐圧が要求されるデバイスを作製する場合には、厚い膜とすることが好ましい。一方、縦方向（厚さ方向）の導電性が要求されるデバイスを作製する場合には、薄い膜とすることが好ましい。このように所望の特性に合わせて膜厚を適宜調整すればよいが、典型的には０．１～５０μｍ、又は０．２～２０μｍ、又は０．２～１０μｍである。このような範囲の厚さとすることで、コスト面や半導体特性の両立が可能となる。また、自立した半導体膜が必要な場合は厚い膜とすればよく、例えば５０μｍ以上、又は１００μｍ以上であり、コスト面の制限がない限り特に上限はない。
　本発明の半導体膜は、ドーパントとして１４族元素を含むことができる。ここで、１４族元素はＩＵＰＡＣ（国際純正・応用化学連合）が策定した周期律表による第１４族元素のことであり、具体的には、炭素（Ｃ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及び鉛（Ｐｂ）のいずれかの元素である。半導体膜におけるドーパント（１４族元素）の含有量は、好ましくは１．０×１０１６～１．０×１０２１／ｃｍ３、より好ましくは１．０×１０１７～１．０×１０１９／ｃｍ３である。これらのドーパントは膜中に均質に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。
　本発明の半導体膜は、膜単独の自立膜の形態であってもよいし、支持基板上に形成されたものであってもよい。後者の場合、本発明の半導体膜は、円形状の支持基板上に形成されたものであってもよい。支持基板は、直径５．０８ｃｍ（２インチ）以上のサイズであるのが好ましい。支持基板のサイズは、半導体膜のサイズと同様、１０．０ｃｍ以上のサイズであってもよく、上限値は特に限定されないが、典型的には直径３０．０ｃｍ以下、より典型的には直径２０．０ｃｍ以下である。支持基板の厚さは０．５ｍｍ以上であるのが好ましく、より好ましくは０．８ｍｍ以上、さらに好ましくは１．４ｍｍ以上である。このような厚さであると、成膜時に支持基板の反りが生じにくくなり、オフ角の面内分布が小さい半導体膜を形成しやすくなる。支持基板の厚さの上限は特に限定されないが、典型的には５．０ｍｍ以下、より典型的には４．０ｍｍ以下である。
　支持基板は、コランダム構造を有し、ｃ軸及びａ軸の二軸に配向した基板（二軸配向基板）が好ましい。支持基板にコランダム構造を有する二軸配向基板を用いることで、半導体膜がヘテロエピタキシャル成長するための種結晶を兼ねることが可能となる。二軸配向基板は、多結晶やモザイク結晶（結晶方位が若干ずれた結晶の集合）であってもよいし、サファイア、Ｃｒ２Ｏ３等の単結晶であってもよい。コランダム構造を有する限り、単一の材料で構成されるものでもよいし、複数の材料の固溶体であってもよい。支持基板の主成分は、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、α－Ｒｈ２Ｏ３、及びα－Ａｌ２Ｏ３からなる群から選択される材料、又はα－Ａｌ２Ｏ３、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される２種以上を含む固溶体が好ましい。中でも、熱伝導性に優れ、大面積かつ高品位の基板を商業的に入手しやすい点ではサファイア（α－Ａｌ２Ｏ３単結晶）が特に好ましく、結晶欠陥低減の観点からはα－Ｃｒ２Ｏ３、又はα－Ｃｒ２Ｏ３と異種材料との固溶体が特に好ましい。
　また、支持基板兼ヘテロエピタキシャル成長用の種結晶として、サファイア、Ｃｒ２Ｏ３等のコランダム単結晶上に、サファイアよりも大きいａ軸長及び／又はｃ軸長を有するコランダム型結晶構造を有する材料で構成された配向層を形成した複合下地基板も用いることができる。配向層は、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される材料、又はα－Ａｌ２Ｏ３、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される２種以上を含む固溶体を含む。
　また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Ｃｕ等の金属基板、ＳｉＣ、ＡｌＮ等のセラミックス基板等が好ましい。また、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである基板を用いるのも好ましい。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Ｃｕ－Ｍｏ複合金属で構成される基板が挙げられる。ＣｕとＭｏの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。
　半導体膜の製造方法
　本発明の半導体膜は、下地基板として上述した支持基板（好ましくはサファイア基板又は複合下地基板）を用いて、その上（複合下地基板の場合は配向層上）にα－Ｇａ２Ｏ３系材料を成膜することにより製造することができる。半導体層の形成手法は公知の手法が可能であるが、好ましい例としては、ミストＣＶＤ法（ミスト化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、ＭＯＣＶＤ法（有機金属気相成長法）、及び水熱合成法が挙げられ、ミストＣＶＤ法又はＨＶＰＥ法が特に好ましい。ミストＣＶＤ法やＨＶＰＥ法等の気相成長法の場合、下地基板の厚さは０．５ｍｍ以上であるのが好ましく、より好ましくは０．８ｍｍ以上、さらに好ましくは１．４ｍｍ以上である。このような厚さであると、成膜時に下地基板の反りが生じにくくなり、オフ角の面内分布が小さい半導体膜を形成しやすくなる。下地基板の厚さの上限は特に限定されないが、典型的には５．０ｍｍ以下、より典型的には４．０ｍｍ以下である。
　以下、特に好ましい成膜方法であるＨＶＰＥ法及びミストＣＶＤ法について説明する。
　ＨＶＰＥ法（ハライド気相成長法）はＣＶＤの一種であり、Ｇａ２Ｏ３やＧａＮ等の化合物半導体の成膜に適用可能な方法である。この方法では、Ｇａ原料とハロゲン化物を反応させてハロゲン化ガリウムガスを発生させ、成膜用下地基板上に供給する。同時にＯ２ガスを成膜用下地基板上に供給し、ハロゲン化ガリウムガスとＯ２ガスが反応することで成膜用下地基板上にＧａ２Ｏ３が成長する。高速及び厚膜成長が可能であり、工業的にも広く実績を有する方法であり、α－Ｇａ２Ｏ３だけでなくβ－Ｇａ２Ｏ３の成膜例が報告されている。
　図３にＨＶＰＥ法を用いた気相成長装置（ＨＶＰＥ装置）の一例を示す。ＨＶＰＥ装置２０は、リアクタ２２と、成膜用下地基板２４を載置するサセプタ２６と、酸素原料供給源３０と、キャリアガス供給源２８と、ＧｅＣｌ４供給源３２と、Ｇａ原料供給源３４と、ヒータ３６と、ガス排出部３８を備えている。リアクタ２２は、原料と反応しない任意のリアクタが適用され、例えば石英管である。ヒータ３６は少なくとも７００℃（好ましくは９００℃以上）まで加熱可能な任意のヒータが適用され、例えば抵抗加熱式のヒータである。
　Ｇａ原料供給源３４には内部に金属Ｇａが載置されており、ハロゲンガス又はハロゲン化水素ガス、例えばＨＣｌが供給される。ハロゲンガス又はハロゲン化ガスは好ましくはＣｌ２又はＨＣｌである。供給されたハロゲンガス又はハロゲン化ガスは金属Ｇａと反応し、ハロゲン化ガリウムガスが生じ、成膜用下地基板２４に供給される。ハロゲン化ガリウムガスは、好ましくはＧａＣｌ及び又はＧａＣｌ３を含む。酸素原料供給源３０は、Ｏ２、Ｈ２Ｏ及びＮ２Ｏからなる群から選択される酸素源が供給可能だが、Ｏ２が好ましい。これらの酸素原料ガスは、ハロゲン化ガリウムガスと同時に下地基板に供給される。ＧｅＣｌ４供給源３２は、ＧｅＣｌ４液体をバブリングして発生するＧｅＣｌ４蒸気をリアクタ２２内に供給する。なお、Ｇａ原料や酸素原料ガスはＮ２や希ガス等のキャリアガスととともに供給してもよい。
　ガス排出部３８は、例えば、拡散ポンプ、ロータリーポンプ等の真空ポンプに接続されていてもよく、リアクタ２２内の未反応のガスの排出だけでなく、リアクタ２２内を減圧下に制御してもよい。これにより、気相反応の抑制、及び成長速度分布が改善され得る。
　ヒータ３６を用いて所定の温度まで成膜用下地基板２４を加熱し、ハロゲン化ガリウムガスと酸素原料ガスを同時に供給することで、成膜用下地基板２４上にα－Ｇａ２Ｏ３が形成される。成膜温度はα－Ｇａ２Ｏ３が成膜され、膜中にボイドを生じる限り特に限定されないが、例えば２５０℃～９００℃が典型的である。Ｇａ原料ガスや酸素原料ガスの分圧も特に限定はされない。例えば、Ｇａ原料ガス（ハロゲン化ガリウムガス）の分圧は０．０５ｋＰａ以上１０ｋＰａ以下の範囲としてもよく、酸素原料ガスの分圧は０．２５ｋＰａ以上５０ｋＰａ以下の範囲としてもよい。
　ドーパントとして１４族元素を含有するα－Ｇａ２Ｏ３系半導体膜を成膜する場合や、ＩｎやＡｌの酸化物等を含むα－Ｇａ２Ｏ３との混晶膜を成膜する場合は、別途供給源（例えば図３ではＧｅＣｌ４供給源３２）を設けてそれらのハロゲン化物等を供給してもよいし、Ｇａ原料供給源３４からハロゲン化物を混合して供給してもよい。また、金属Ｇａと同じ箇所に１４族元素やＩｎ、Ａｌ等を含有する材料を載置し、ハロゲンガス又はハロゲン化水素ガスと反応させ、ハロゲン化物として供給してもよい。成膜用下地基板２４に供給されたそれらのハロゲン化物ガスは、ハロゲン化ガリウムと同様、酸素原料ガスと反応して酸化物となり、α－Ｇａ２Ｏ３系半導体膜中に取り込まれる。
　ミストＣＶＤ法は、原料溶液を霧化又は液滴化してミスト又は液滴を発生させ、キャリアガスを用いてミスト又は液滴を基板を備えた成膜室に搬送し、成膜室内でミスト又は液滴を熱分解及び化学反応させて基板上に膜を形成及び成長させる手法であり、真空プロセスを必要とせず、短時間で大量のサンプルを作製することができる。図４にミストＣＶＤ装置の一例を示す。図４に示されるミストＣＶＤ装置４０は、キャリアガスＧ及び原料溶液ＬからミストＭを発生させるミスト発生室４２と、ミストＭを基板５６に吹き付けて熱分解及び化学反応を経て半導体膜５８を形成する成膜室５０とを有する。ミスト発生室４２は、キャリアガスＧが導入されるキャリアガス導入口４４と、ミスト発生室４２内に設けられる超音波振動子４６と、ミスト発生室４２内で発生したミストＭを成膜室５０に搬送するダクト４８とを備えている。ミスト発生室４２内には原料溶液Ｌが収容される。超音波振動子４６は、原料溶液Ｌに超音波振動を与えてキャリアガスＧとともにミストＭを発生できるように構成される。成膜室５０は、ダクト４８を介して導入されるミストＭを基板５６に吹き付けるためのノズル５２と、基板５６が固定されるステージ５４と、ステージ５４の裏面近傍に設けられてステージ５４及び基板５６を加熱するためのヒータ６２と、キャリアガスＧを排出するための排気口６４とを備える。
　ミストＣＶＤ法に用いる原料溶液Ｌとしては、α－Ｇａ２Ｏ３系半導体膜が得られる溶液であれば、限定されるものではないが、例えば、Ｇａ及び／又はＧａと固溶体を形成する金属の有機金属錯体やハロゲン化物を溶媒に溶解させたものが挙げられる。有機金属錯体の例としては、アセチルアセトナート錯体が挙げられる。また、半導体層にドーパントを加える場合には、原料溶液にドーパント成分の溶液を加えてもよい。さらに、原料溶液には塩酸等の添加剤を加えてもよい。溶媒としては水やアルコール等を使用することができる。
　次に、得られた原料溶液Ｌを霧化又は液滴化してミストＭ又は液滴を発生させる。霧化又は液滴化する方法の好ましい例としては、超音波振動子４６を用いて原料溶液Ｌを振動させる手法が挙げられる。その後、得られたミストＭ又は液滴を、キャリアガスＧを用いて成膜室５０に搬送する。キャリアガスＧとしては特に限定されるものではないが、酸素、オゾン、窒素等の不活性ガス、及び水素等の還元ガスの一種又は二種以上を用いることができる。
　成膜室５０には基板５６が備えられている。成膜室５０に搬送されたミストＭ又は液滴は、そこで熱分解及び化学反応されて、基板５６上に半導体膜５８を形成する。反応温度は原料溶液Ｌの種類に応じて異なるが、好ましくは３００～８００℃、より好ましくは４００～７００℃である。また、成膜室５０内の雰囲気は、所望の半導体膜が得られる限り特に限定されるものではなく、典型的には、酸素ガス雰囲気、不活性ガス雰囲気、真空雰囲気、還元雰囲気、及び大気雰囲気のいずれかから選択される。
　このようにして得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を複合下地基板から剥離して膜単体の形態としてもよい。この場合、複合下地基板からの剥離を容易にするために、複合下地基板の配向層表面（成膜面）に予め剥離層を設けたものを用いてもよい。このような剥離層は、複合下地基板表面にＣ注入層やＨ注入層を設けたものが挙げられる。また、半導体膜の成膜初期にＣやＨを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、複合下地基板上に成膜された半導体膜の表面（すなわち複合下地基板とは反対側の面）に複合下地基板とは異なる支持基板（実装基板）を接着及び接合し、その後、半導体膜から複合下地基板を剥離除去することも可能である。このような支持基板（実装基板）として、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋであるもの、例えばＣｕ－Ｍｏ複合金属で構成される基板を用いることができる。また、半導体膜と支持基板（実装基板）を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。
　パワーデバイス等の半導体素子の製造においては、半導体膜上にドリフト層等の機能層が形成されることになる。ドリフト層等の機能層の形成についても、公知の手法が可能であり、好ましい例としては、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、及び水熱合成法が挙げられ、ミストＣＶＤ法又はＨＶＰＥ法が特に好ましい。
　複合下地基板の製造方法
　上述した複合下地基板は、（ａ）サファイア基板を準備し、（ｂ）所定の配向前駆体層を作製し、（ｃ）サファイア基板上で配向前駆体層を熱処理してその少なくともサファイア基板近くの部分を配向層に変換し、所望により（ｄ）研削や研磨等の加工を施して配向層の表面を露出させることにより好ましく製造することができる。この配向前駆体層は熱処理により配向層となるものであり、ａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造を有する材料、あるいは後述する熱処理によってａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造となる材料を含む。また、配向前駆体層はコランダム型結晶構造を有する材料の他に、微量成分を含んでいてもよい。このような製造方法によれば、サファイア基板を種結晶として配向層の成長を促すことができる。すなわち、サファイア基板の単結晶特有の高い結晶性と結晶配向方位が配向層に引き継がれる。
（ａ）サファイア基板の準備
　下地基板を作製するには、まず、サファイア基板を準備する。用いるサファイア基板は、いずれの方位面を有するものであってもよい。すなわち、ａ面、ｃ面、ｒ面、ｍ面を有するものであってもよく、これらの面に対して所定のオフ角を有するものであってもよい。例えばｃ面サファイアを用いた場合、表面に対してｃ軸配向しているため、その上に、容易にｃ軸配向させた配向層をヘテロエピタキシャル成長させることが可能となる。また、電気特性を調整するために、ドーパントを加えたサファイア基板を用いることも可能である。このようなドーパントとしては公知のものが使用可能である。
（ｂ）配向前駆体層の作製
　ａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造を有する材料、又は熱処理によってａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造となる材料を含む配向前駆体層を作製する。配向前駆体層を形成する方法は特に限定されず、公知の手法が採用可能である。配向前駆体層を形成する方法の例としては、ＡＤ（エアロゾルデポジション）法、ゾルゲル法、水熱法、スパッタリング法、蒸着法、各種ＣＶＤ（化学気相成長）法、ＰＬＤ法、ＣＶＴ（化学気相輸送）法、昇華法等が挙げられる。ＣＶＤ法の例としては、熱ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法等が挙げられる。あるいは、配向前駆体の成形体を予め作製し、この成形体をサファイア基板上に載置する手法であってもよい。このような成形体は、配向前駆体の材料を、テープ成形又はプレス成形等の手法で成形することで作製可能である。また、配向前駆体層として予め各種ＣＶＤ法や焼結等で作製した多結晶体を使用し、サファイア基板上に載置する方法も用いることができる。
　しかしながら、エアロゾルデポジション（ＡＤ）法、各種ＣＶＤ法、又はスパッタリング法が好ましい。これらの方法を用いることで緻密な配向前駆体層を比較的短時間で形成することが可能となり、サファイア基板を種結晶としたヘテロエピタキシャル成長を生じさせることが容易になる。特に、ＡＤ法は高真空のプロセスを必要とせず、成膜速度も相対的に速いため、製造コストの面でも好ましい。スパッタリング法を用いる場合は、配向前駆体層と同材料のターゲットを用いて成膜することも可能であるが、金属ターゲットを使用し、酸素雰囲気下で成膜する反応性スパッタ法も用いることができる。予め作製した成形体をサファイア上に載置する手法も簡易な手法として好ましいが、配向前駆体層が緻密ではないため、後述する熱処理工程において緻密化するプロセスを必要とする。配向前駆体層として予め作製した多結晶体を用いる手法では、多結晶体を作製する工程と、サファイア基板上で熱処理する工程の二つが必要となる。また、多結晶体とサファイア基板の密着性を高めるため、多結晶体の表面を十分に平滑にしておく等の工夫も必要である。いずれの手法も公知の条件を用いることができるが、ＡＤ法を用いて配向前駆体層を直接形成する手法と、予め作製した成形体をサファイア基板上に載置する手法について、以下に説明する。
　ＡＤ法は、微粒子や微粒子原料をガスと混合してエアロゾル化し、このエアロゾルをノズルから高速噴射して基板に衝突させ、被膜を形成する技術であり、常温で緻密化された被膜を形成できるという特徴を有している。このようなＡＤ法で用いられる成膜装置（エアロゾルデポジション（ＡＤ）装置）の一例を図５に示す。図５に示される成膜装置７０は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するＡＤ法に用いられる装置として構成されている。この成膜装置７０は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部７２と、原料粉末をサファイア基板７１に噴射して原料成分を含む膜を形成する成膜部８０とを備えている。エアロゾル生成部７２は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室７３と、生成したエアロゾルを成膜部８０へ供給する原料供給管７４と、エアロゾル生成室７３及びその中のエアロゾルに１０～１００Ｈｚの振動数で振動を付与する加振器７５とを備えている。成膜部８０は、サファイア基板７１にエアロゾルを噴射する成膜チャンバ８２と、成膜チャンバ８２の内部に配設されサファイア基板７１を固定する基板ホルダ８４と、基板ホルダ８４をＸ軸－Ｙ軸方向に移動するＸ－Ｙステージ８３とを備えている。また、成膜部８０は、先端にスリット８７が形成されエアロゾルをサファイア基板７１へ噴射する噴射ノズル８６と、成膜チャンバ８２を減圧する真空ポンプ８８とを備えている。
　ＡＤ法は、成膜条件によって膜厚や膜質等を制御できることが知られている。例えば、ＡＤ膜の形態は、原料粉末の基板への衝突速度、原料粉末の粒径、エアロゾル中の原料粉末の凝集状態、単位時間当たりの噴射量等に影響を受けやすい。原料粉末の基板への衝突速度は、成膜チャンバ８２と噴射ノズル８６内の差圧や、噴射ノズルの開口面積等に影響を受ける。適切な条件を用いない場合、被膜が圧粉体となったり気孔を生じたりする場合があるので、これらのファクターを適切に制御することが必要である。
　配向前駆体層を予め作製した成形体を用いる場合、配向前駆体の原料粉末を成形して成形体を作製することができる。例えば、プレス成形を用いる場合、配向前駆体層はプレス成形体である。プレス成形体は、配向前駆体の原料粉末を公知の手法に基づきプレス成形することで作製可能であり、例えば、原料粉末を金型に入れ、好ましくは１００～４００ｋｇｆ／ｃｍ２、より好ましくは１５０～３００ｋｇｆ／ｃｍ２の圧力でプレスすることにより作製すればよい。また、成形方法は特に限定されず、プレス成形の他、テープ成形、鋳込み成形、押出し成形、ドクターブレード法、及びこれらの任意の組合せを用いることができる。例えば、テープ成形を用いる場合、原料粉末にバインダー、可塑剤、分散剤、分散媒等の添加物を適宜加えてスラリー化し、このスラリーをスリット状の細い吐出口を通過させることにより、シート状に吐出及び成形するのが好ましい。シート状に成形した成形体の厚さに限定はないが、ハンドリングの観点では５～５００μｍであるのが好ましい。また、厚い配向前駆体層が必要な場合はこのシート成形体を多数枚積み重ねて、所望の厚さとして使用すればよい。
　これらの成形体はその後のサファイア基板上での熱処理によりサファイア基板近くの部分が配向層となるものである。上述したように、このような手法では後述する熱処理工程において成形体を焼結させ、緻密化する必要がある。このため、成形体はコランダム型結晶構造を有する又はもたらす材料の他に、焼結助剤等の微量成分を含んでいてもよい。
（ｃ）サファイア基板上配向前駆体層の熱処理
　配向前駆体層が形成されたサファイア基板を１０００℃以上の温度で熱処理する。この熱処理により、配向前駆体層の少なくともサファイア基板近くの部分を緻密な配向層に変換することが可能となる。また、この熱処理により、配向層をヘテロエピタキシャル成長させることが可能となる。すなわち、配向層をコランダム型結晶構造を有する材料で構成することで、熱処理時にコランダム型結晶構造を有する材料がサファイア基板を種結晶として結晶成長するヘテロエピタキシャル成長が生じる。その際、結晶の再配列が起こり、サファイア基板の結晶面に倣って結晶が配列する。この結果、サファイア基板と配向層の結晶軸を揃えることができる。例えば、ｃ面サファイア基板を用いると、サファイア基板と配向層が下地基板の表面に対していずれもｃ軸配向した態様とすることが可能となる。その上、この熱処理により、配向層の一部に傾斜組成領域を形成することが可能となる。すなわち、熱処理の際に、サファイア基板と配向前駆体層の界面で反応が生じ、サファイア基板中のＡｌ成分が配向前駆体層中に拡散する及び／又は配向前駆体層中の成分がサファイア基板中に拡散して、α－Ａｌ２Ｏ３を含む固溶体で構成される傾斜組成領域が形成される。
　なお、各種ＣＶＤ法、スパッタリング法、ＰＬＤ法、ＣＶＴ法、昇華法等の方法では、１０００℃以上の熱処理を経ることなくサファイア基板上にヘテロエピタキシャル成長を生じる場合があることが知られている。しかし、配向前駆体層はその作製時には配向していない状態、すなわち非晶質や無配向の多結晶であり、本熱処理工程時にサファイアを種結晶として結晶の再配列を生じさせることが好ましい。こうすることで、配向層表面に到達する結晶欠陥を効果的に低減することができる。この理由は定かではないが、配向層下部で生じた結晶欠陥が対消滅しやすいためではないかと考えている。
　熱処理は、コランダム型結晶構造が得られ、サファイア基板を種としたヘテロエピタキシャル成長が生じるかぎり特に限定されず、管状炉やホットプレート等、公知の熱処理炉で実施することができる。また、これらの常圧（プレスレス）での熱処理だけでなく、ホットプレスやＨＩＰ等の加圧熱処理や、常圧熱処理と加圧熱処理の組み合わせも用いることができる。熱処理条件は、配向層に用いる材料によって適宜選択することができる。例えば、熱処理の雰囲気は、大気、真空、窒素及び不活性ガス雰囲気から選択することができる。好ましい熱処理温度も配向層に用いる材料によって変わるが、例えば１０００～２０００℃が好ましく、１２００～２０００℃がさらに好ましい。熱処理温度や保持時間はヘテロエピタキシャル成長で生じる配向層の厚さやサファイア基板との拡散で形成される傾斜組成領域の厚さと関係しており、材料の種類、狙いとする配向層、傾斜組成領域の厚さ等によって適宜調整することができる。ただし、予め作製した成形体を配向前駆体層として用いる場合、熱処理中に焼結して緻密化させる必要があり、高温での常圧焼成、ホットプレス、ＨＩＰ、又はそれらの組み合わせが好適である。例えば、ホットプレスを用いる場合、面圧は５０ｋｇｆ／ｃｍ２以上が好ましく、より好ましくは１００ｋｇｆ／ｃｍ２以上、特に好ましくは２００ｋｇｆ／ｃｍ２以上であり、上限は特に限定されない。また、焼成温度も、焼結及び緻密化並びにヘテロエピタキシャル成長が生じる限り、特に限定されないが、１０００℃以上が好ましく、１２００℃以上がさらに好ましく、１４００℃以上がさらに好ましく、１６００℃以上が特に好ましい。焼成雰囲気も大気、真空、窒素及び不活性ガス雰囲気から選択することができる。モールド等の焼成冶具は黒鉛製やアルミナ製のもの等が利用できる。
（ｄ）配向層表面の露出
　熱処理によりサファイア基板近くに形成される配向層の上には、配向前駆体層又は配向性に劣る若しくは無配向の表面層が存在又は残留しうる。この場合、配向前駆体層に由来する側の面に研削や研磨等の加工を施して配向層の表面を露出させるのが好ましい。こうすることで配向層の表面に優れた配向性を有する材料が露出することになるため、その上に効果的に半導体層をエピタキシャル成長させることができる。配向前駆体層や表面層を除去する手法は特に限定されるものではないが、例えば、研削及び研磨する手法やイオンビームミリングする手法を挙げることができる。配向層の表面の研磨は、砥粒を用いたラップ加工や化学機械研磨（ＣＭＰ）により行われるのが好ましい。
　本発明を以下の例によってさらに具体的に説明する。
　例１
（１）ＨＶＰＥ法によるα－Ｇａ２Ｏ３系半導体膜の作製
（１ａ）下地基板の準備
　下地基板として、厚さ２．０ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を準備した。
（１ｂ）成膜
　図３に示される構成のＨＶＰＥ装置２０を準備した。ＨＶＰＥ装置２０の構成については前述したとおりである。金属Ｇａをリアクタ２２内に配置し、塩化水素ガス（ＨＣｌ）を供給した。これにより金属Ｇａと塩化水素を反応させてＧａのハロゲン化物を生成させて、成膜用下地基板２４へ供給した。また、ＧｅＣｌ４液体をバブリングし（図示せず）、得られたＧｅＣｌ４の蒸気をリアクタ２２内に供給した。同時に、酸素原料としてのＯ２ガス及びキャリアガスとしてＮ２ガスをリアクタ２２内に導入した。こうしてＨＶＰＥ法による成膜を５３０℃の成長温度で２０分間行い、成膜用下地基板２４及びその上に形成された半導体膜を複合材料として得た。
（２）評価
（２ａ）表面ＥＤＸ
　得られた半導体膜表面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による組成分析を行った結果、Ｇａ及びＯのみが検出された。このことから、得られた半導体膜はＧａ酸化物で構成されることが分かった。
（２ｂ）表面ＥＢＳＤ
　電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ　Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＧａ酸化物膜表面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ　３．３）
　得られた逆極点図方位マッピングから、Ｇａ酸化物膜は、基板法線方向にｃ軸配向し、面内も配向した二軸配向のコランダム型結晶構造を有することが分かった。これらの結果から、得られた半導体膜はα－Ｇａ２Ｏ３で構成されるコランダム型結晶構造の配向膜であることが確認された。
（２ｃ）オフ角測定
　図２に示される半導体膜の表面の中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて、コランダム型Ｇａ酸化物膜のオフ角を測定した。オフ角測定は自動Ｘ線結晶方位測定装置（Ｒｉｇａｋｕ製　ＦＳＡＳ　ＩＩＩ）を用いて、サンプリング幅０．０１°、スキャン速度１０°／ｍｉｎの条件にて行った。中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて得られたオフ角をそれぞれθＸ、θＡ、θＢ、θＣ、及びθＤとし、これらの値から、オフ角の最大値θｍａｘと最小値θｍｉｎとの差（オフ角レンジ）、θＡ、θＢ、θＣ及びθＤの算術平均角θｏｕｔ、並びにθＸとθｏｕｔとの差Δθ（＝θｏｕｔ－θＸ）を算出した。結果を表１に示す。
（２ｄ）デバイスの歩留まり
　図６に示されるように、上記（１ｂ）で得られた半導体膜５８に２ｍｍ幅の複数の長尺状サファイア基板９０を８ｍｍ間隔のストライプ状に配置してマスキングした後、図７に示されるようにｎ－層１０６を形成した。ｎ－層１０６の形成は、ＧｅＣｌ４の供給は行わなかったこと、及び成膜時間を１０分としたこと以外は上記（１ｂ）と同様にして行った。ｎ－層１０６の形成後、マスキングとしてのサファイア基板９０を取り外して、ｎ＋層１０４を露出させた。ｎ＋層１０４の露出部分（幅２ｍｍ）が端に位置するように複合材料６０を１０ｍｍ角のサイズに切り出して１４８個のサンプルを得た。ｎ＋層１０４の露出領域に直径６０μｍのサイズのＴｉ電極１０８（オーミック電極）を形成する一方、ｎ－層１０６上にＰｔ電極１１０（ショットキー電極）を形成した。こうして、図７に示されるような横型のショットキーバリアダイオード１００を作製した。作製した１４８個のデバイスのそれぞれに対して所定の電圧を印加し、絶縁破壊しなかったものを良品、絶縁破壊したものを不良品として歩留りを算出した。結果を表１に示す。
　なお、本例では、ショットキーバリアダイオード１００はデバイスの歩留まりを評価するために横型デバイスの形態としているが、下地基板５６を除去して作製する縦型のデバイスにおいても、本例の横型デバイスと同様の傾向を示す。
　例２
　上記（１ａ）の下地基板の代わりに、厚さ１．３ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を用いたこと以外は、例１と同様にして半導体膜の作製及び各種評価を行った。結果は、表１に示されるとおりであった。
　例３
　上記（１ａ）の下地基板の代わりに、厚さ０．７ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を用いたこと以外は、例１と同様にして半導体膜の作製及び各種評価を行った。結果は、表１に示されるとおりであった。
　例４
　上記（１ａ）の下地基板の代わりに、厚さ２．０ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０．５°）を用いたこと以外は、例１と同様にして半導体膜の作製及び各種評価を行った。結果は、表１に示されるとおりであった。
　例５
　上記（１ａ）の下地基板の代わりに、以下のようにして作製及び評価された厚さ１．３５ｍｍで直径１５．２４ｃｍ（６インチ）の複合下地基板を用いたこと以外は、例１と同様にして半導体膜の作製及び各種評価を行った。結果は、表１に示されるとおりであった。
（複合下地基板の作製）
（ａ）配向前駆体層の作製
　原料粉末としてＣｒ２Ｏ３粉末（ランクセス社製、カラーサームグリーン）を、種基板として厚さ１．３ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板を用いて、図５に示されるエアロゾルデポジション（ＡＤ）装置７０により種基板（サファイア基板）上にＣｒ２Ｏ３で構成されるＡＤ膜を形成した。エアロゾルデポジション（ＡＤ）装置７０の構成については前述したとおりである。
　ＡＤ成膜条件は以下のとおりとした。すなわち、キャリアガスはＮ２とし、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルを用いた。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に１５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に１５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを繰り返し、スリットの長辺方向に初期位置から１５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを５００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を６Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜（配向前駆体層）の厚さは約１００μｍであった。
（ｂ）配向前駆体層の熱処理
　ＡＤ膜（配向前駆体層）が形成されたサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１７００℃にて４時間アニールした。
（ｃ）研削及び研磨
　得られた基板をセラミックスの定盤に固定し、ＡＤ膜に由来する側の面を配向層が露出するまで、＃２０００までの番手の砥石を用いて研削した後、ダイヤモンド砥粒を用いたラップ加工により、板面をさらに平滑化した。このとき、ダイヤモンド砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつラップ加工を行うことで、板面の平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げを施し、サファイア基板上に配向層を備えた複合下地基板を得た。なお、基板のＡＤ膜に由来する側の面を「表面」とした。加工後の配向層表面の算術平均粗さＲａは０．１ｎｍ、研削及び研磨量は多結晶部と配向層を合わせて約５０μｍであり、研磨後の複合下地基板の厚さは１．３５ｍｍとなった。
（ｄ）配向層の評価
（ｄ１）断面ＥＤＸ
　エネルギー分散型Ｘ線分析（ＥＤＸ）により基板主面に直交する断面の組成分析を行った。その結果、複合下地基板の表面から深さ約２０μｍまでの範囲ではＣｒ及びＯのみが検出された。Ｃｒ及びＯの比率は深さ約２０μｍの範囲ではほぼ変化がなく、深さ約２０μｍに相当する厚さのＣｒ酸化物層が形成されていることが分かった。また、そのＣｒ酸化物層からさらに深さ３０μｍまでの範囲ではＣｒ、Ｏ及びＡｌが検出され、Ｃｒ酸化物層とサファイア基板の間に深さ約３０μｍのＣｒ－Ａｌ酸化物層（傾斜組成層）を形成していることが分かった。Ｃｒ－Ａｌ酸化物層内ではＣｒとＡｌの比率が異なり、サファイア基板側ではＡｌ濃度が高く、Ｃｒ酸化物層に近い側ではＡｌ濃度が低下している様子が認められた。
（ｄ２）表面ＥＢＳＤ
　電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ　Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＣｒ酸化物層で構成される基板表面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ　３．３）
　得られた逆極点図方位マッピングから、Ｃｒ酸化物層は下地基板法線方向にｃ軸配向するとともに、面内方向にも配向した二軸配向のコランダム型結晶構造を有する層であることが分かった。これらより、基板表面はα－Ｃｒ２Ｏ３からなる配向層が形成されていることが示された。以上の結果を踏まえて、複合下地基板の作製工程を模式的に示すと図８（ａ）～（ｄ）に示されるとおりとなる。
（ｄ３）ＸＲＤ
　多機能高分解能Ｘ線回折（ＸＲＤ）装置（ブルカー・エイエックスエス株式会社製、Ｄ８　ＤＩＳＣＯＶＥＲ）を用いて基板表面のＸＲＤインプレーン測定を行った。具体的には、基板表面の高さに合わせてＺ軸を調整した後、（１１－２０）面に対してＣｈｉ、Ｐｈｉ、ω及び２θを調整して軸立てを行い、以下に示す条件にて２θ－ω測定を行った。
＜ＸＲＤ測定条件＞
・管電圧：４０ｋＶ
・管電流：４０ｍＡ
・検出器：Ｔｒｉｐｐｌｅ　Ｇｅ（２２０）　Ａｎａｌｙｚｅｒ
・Ｇｅ（０２２）非対称反射モノクロメーターにて平行単色光化（半値幅２８秒）したＣｕＫα線
・ステップ幅：０．００１°
・スキャンスピード：１．０秒／ステップ
　その結果、配向層のａ軸長は４．９６１Åであることが分かった。
　例６
（１）ミストＣＶＤ法によるα－Ｇａ２Ｏ３系半導体膜の作製
（１ａ）下地基板の準備
　下地基板として、厚さ２．０ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を準備した。
（１ｂ）原料溶液の作製
　塩酸に金属Ｇａを添加して室温で３週間撹拌することで、ガリウムイオン濃度が３ｍｏｌ／Ｌの塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が６０ｍｍｏｌ／Ｌとなるように水溶液を調整した。この水溶液に塩化スズ（ＩＩ）を１．２ｍｍｏｌ／Ｌとなるように加えた後、水酸化アンモニウムを添加してｐＨを４．０となるように調整し、原料溶液とした。
（１ｃ）成膜準備
　図４に示される構成のミストＣＶＤ装置４０を準備した。ミストＣＶＤ装置４０の構成については前述したとおりである。ミストＣＶＤ装置４０において、上記（１ｂ）で得られた原料溶液Ｌをミスト発生室４２内に収容した。基板５６として直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板をステージ５４にセットし、ノズル５２の先端と基板５６の間の距離を１２０ｍｍとした。ヒータ６２により、ステージ５４の温度を５５０℃にまで昇温させ、温度安定化のため３０分保持した。流量調節弁（図示せず）を開いてキャリアガスＧとしての窒素ガスを、ミスト発生室４２を経て成膜室５０内に供給し、成膜室５０の雰囲気をキャリアガスＧで十分置換した。その後、キャリアガスＧの流量を２．０Ｌ／ｍｉｎに調節した。
（１ｃ）成膜
　超音波振動子４６によって原料溶液Ｌを霧化し、発生したミストＭをキャリアガスＧによって成膜室５０内に導入した。ミストＭを成膜室５０内、特に基板５６（具体的にはサファイア基板）の表面で反応させることによって、基板５６上に半導体膜５８を９０分にわたって形成した。こうして、基板５６及びその上に形成された半導体膜５８で構成される複合材料６０を得た。
（２）評価
（２ａ）表面ＥＤＸ
　得られた半導体膜５８の表面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による組成分析を行った結果、Ｇａ及びＯのみが検出された。このことから、半導体膜５８はＧａ酸化物で構成されることが分かった。
（２ｂ）表面ＥＢＳＤ
　例１（２ｂ）と同様にしてＧａ酸化物膜表面の逆極点図方位マッピングを実施した。得られた逆極点図方位マッピングから、Ｇａ酸化物膜は基板法線方向にｃ軸配向し、面内も配向した二軸配向のコランダム型結晶構造を有することが分かった。これらより、α－Ｇａ２Ｏ３からなる配向膜が形成されていることが示された。
（２ｃ）オフ角測定
　例１（２ｃ）と同様にしてオフ角の測定を行った。結果を表１に示す。
（２ｄ）デバイスの歩留まり
　図６に示されるように、上記（１ｂ）で得られた半導体膜５８に２ｍｍ幅の複数の長尺状サファイア基板９０を８ｍｍ間隔のストライプ状に配置してマスキングした後、図７に示されるようにｎ－層１０６を形成した。ｎ－層１０６の形成は、塩化スズ（ＩＩ）の供給は行わなかったこと、及び成膜時間を４５分としたこと以外は上記（１ｂ）と同様にして行った。ｎ－層１０６の形成後、マスキングとしてのサファイア基板９０を取り外して、ｎ＋層１０４を露出させた。ｎ＋層１０４の露出部分（幅２ｍｍ）が端に位置するように複合材料６０を１０ｍｍ角のサイズに切り出して１４８個のサンプルを得た。ｎ＋層１０４の露出領域に直径６０μｍのサイズのＴｉ電極１０８（オーミック電極）を形成する一方、ｎ－層１０６上にＰｔ電極１１０（ショットキー電極）を形成した。こうして、図７に示されるような横型のショットキーバリアダイオード１００を作製した。作製した１４８個のデバイスのそれぞれに対して所定の電圧を印加し、絶縁破壊しなかったものを良品、絶縁破壊したものを不良品として歩留りを算出した。結果を表１に示す。
　例７（比較）
　上記（１ａ）の下地基板の代わりに、厚さ０．４ｍｍで直径１５．２４ｃｍ（６インチ）のｃ面サファイア基板（オフ角０°）を用いたこと以外は、例１と同様にして半導体膜の作製及び各種評価を行った。結果は、表１に示されるとおりであった。
Figure JPOXMLDOC01-appb-T000001

Claims (7)

  1. 　α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する結晶を主相とする、円形状の半導体膜であって、
    　前記半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎが、θｍａｘ－θｍｉｎ≦０．３０°の関係を満たし、
    　前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、
    　前記外周点Ａ、Ｂ、Ｃ及びＤが、ｉ）前記外周点Ａ及び前記外周点Ｃを結ぶ直線と、前記外周点Ｂ及び前記外周点Ｄを結ぶ直線とが前記中心点Ｘで直角に交わり、かつ、ｉｉ）前記外周点Ａ、Ｂ、Ｃ及びＤの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の１／５となるように定められる、半導体膜。
  2. 　前記中心点Ｘのオフ角をθＸとし、かつ、前記外周点Ａ、Ｂ、Ｃ及びＤのオフ角の算術平均角をθｏｕｔとした場合に、θＸ＜θｏｕｔの関係を満たす、請求項１に記載の半導体膜。
  3. 　前記θＸと前記θｏｕｔの差を表すΔθが、０°≦Δθ≦０．２０°の関係を満たす、請求項２に記載の半導体膜。
  4. 　前記半導体膜が、直径５．０８ｃｍ（２インチ）以上である、請求項１～３のいずれか一項に記載の半導体膜。
  5. 　前記半導体膜が、円形状の支持基板上に形成された、請求項１～４のいずれか一項に記載の半導体膜。
  6. 　円形状の支持基板と、前記支持基板上に形成された請求項１～４のいずれか一項に記載の半導体膜とを備えた、複合材料。
  7. 　前記支持基板の厚さが０．５ｍｍ以上である、請求項６に記載の複合材料。
PCT/JP2019/034445 2019-09-02 2019-09-02 半導体膜 WO2021044489A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2019/034445 WO2021044489A1 (ja) 2019-09-02 2019-09-02 半導体膜
CN201980098054.7A CN114269972A (zh) 2019-09-02 2019-09-02 半导体膜
EP19944299.7A EP4026933A4 (en) 2019-09-02 2019-09-02 SEMICONDUCTOR FILM
JP2021543816A JP7289357B2 (ja) 2019-09-02 2019-09-02 半導体膜
US17/588,708 US20220157946A1 (en) 2019-09-02 2022-01-31 Semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/034445 WO2021044489A1 (ja) 2019-09-02 2019-09-02 半導体膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/588,708 Continuation US20220157946A1 (en) 2019-09-02 2022-01-31 Semiconductor film

Publications (1)

Publication Number Publication Date
WO2021044489A1 true WO2021044489A1 (ja) 2021-03-11

Family

ID=74852311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/034445 WO2021044489A1 (ja) 2019-09-02 2019-09-02 半導体膜

Country Status (5)

Country Link
US (1) US20220157946A1 (ja)
EP (1) EP4026933A4 (ja)
JP (1) JP7289357B2 (ja)
CN (1) CN114269972A (ja)
WO (1) WO2021044489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023021815A1 (ja) * 2021-08-20 2023-02-23 日本碍子株式会社 半導体膜及び複合基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694894B2 (en) * 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
TR202019031A2 (tr) * 2020-11-25 2021-02-22 Univ Yildiz Teknik Yüksek kalitede hetero epitaksiyel monoklinik galyum oksit kristali büyütme metodu
JP2022102689A (ja) * 2020-12-25 2022-07-07 株式会社デンソー 酸化膜を有する製品の製造方法
CN116864540A (zh) * 2023-09-04 2023-10-10 西安电子科技大学 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2005350315A (ja) * 2004-06-11 2005-12-22 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2009208991A (ja) * 2008-03-04 2009-09-17 Hitachi Cable Ltd 窒化物半導体基板の製造方法
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
JP2016037417A (ja) * 2014-08-07 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2017069424A (ja) * 2015-09-30 2017-04-06 株式会社Flosfia 結晶性半導体膜および半導体装置
WO2018084304A1 (ja) * 2016-11-07 2018-05-11 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2019016718A (ja) 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136437B2 (ja) * 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
JP2015196603A (ja) * 2014-03-31 2015-11-09 株式会社Flosfia 結晶性積層構造体、半導体装置
US10043664B2 (en) * 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP6478103B2 (ja) 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN110085658B (zh) 2019-04-24 2021-07-02 上海您惦半导体科技有限公司 氧化镓半导体及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2005350315A (ja) * 2004-06-11 2005-12-22 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2009208991A (ja) * 2008-03-04 2009-09-17 Hitachi Cable Ltd 窒化物半導体基板の製造方法
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
JP2016037417A (ja) * 2014-08-07 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2017069424A (ja) * 2015-09-30 2017-04-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
WO2018084304A1 (ja) * 2016-11-07 2018-05-11 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2019016718A (ja) 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4026933A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023021815A1 (ja) * 2021-08-20 2023-02-23 日本碍子株式会社 半導体膜及び複合基板

Also Published As

Publication number Publication date
JPWO2021044489A1 (ja) 2021-03-11
EP4026933A1 (en) 2022-07-13
EP4026933A4 (en) 2023-05-10
JP7289357B2 (ja) 2023-06-09
US20220157946A1 (en) 2022-05-19
CN114269972A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US20220157946A1 (en) Semiconductor film
JP6784871B1 (ja) 半導体膜
US11942520B2 (en) Semiconductor film
US20210408242A1 (en) Semiconductor film
US20210404090A1 (en) Ground substrate and method for producing same
WO2020195355A1 (ja) 下地基板
WO2020195497A1 (ja) 半導体膜
WO2020261356A1 (ja) 半導体膜
WO2020261574A1 (ja) 半導体膜
JP7439117B2 (ja) 下地基板及びその製造方法
JP7320070B2 (ja) 下地基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19944299

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2021543816

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019944299

Country of ref document: EP

Effective date: 20220404