CN116864540A - 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 - Google Patents
一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 Download PDFInfo
- Publication number
- CN116864540A CN116864540A CN202311130773.7A CN202311130773A CN116864540A CN 116864540 A CN116864540 A CN 116864540A CN 202311130773 A CN202311130773 A CN 202311130773A CN 116864540 A CN116864540 A CN 116864540A
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- oxide layer
- preparing
- original
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 216
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 141
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 137
- 229910000480 nickel oxide Inorganic materials 0.000 claims abstract description 78
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims abstract description 71
- 230000010354 integration Effects 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims description 103
- 238000005530 etching Methods 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 238000000137 annealing Methods 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 57
- 229910052751 metal Inorganic materials 0.000 description 57
- 239000007789 gas Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 8
- 238000005566 electron beam evaporation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000764238 Isis Species 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Abstract
本发明公开了一种基于异质衬底准垂直结构氧化镓二极管，包括：异质衬底、N+氧化镓层、阴极、N‑氧化镓层、P型氧化镍层和阳极。本发明为实现高热导率异质衬底支撑的氧化镓器件采用准垂直结构，极大地降低了器件热阻，提高散热能力，有效地提高了器件的使用可靠性。此外，本发明引入P型氧化镍形成异质PN结，解决了氧化镓P型掺杂难的问题。本发明还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，采用异质集成方法将高热导率异质衬底与氧化镓结合，实现热场、电场、结构力场等多物理场耦合，提供了缓解氧化镓基器件严重自热效应的改良方案，有利于发展适用于高电压高功率低热阻的氧化镓基电力电子器件。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于异质衬底准垂直结构氧化镓二极管及其制备方法。
背景技术
超宽禁带半导体材料因其高功率、高电压、高效率、耐高温、高电压条件下的抗辐照等特性成为了半导体器件的研究热点。其中，氧化镓材料相较于其它超宽禁带半导体具有标准器件制备工艺、掺杂可控的外延生长技术等优势。但氧化镓的热导率极低，是Si的六分之一、GaN的十分之一、SiC的二十分之一。同时，氧化镓材料缺少P型掺杂难题极大地制约了其在功率以及射频应用方面的发展。为了进一步完善氧化镓电力电子以及射频器件类型，异质PN结二极管的探索成为了实现氧化镓双极型器件的捷径，其中氧化镍/氧化镓异质PN结二极管受到了广泛关注。
半导体器件可分为水平结构器件、准垂直结构和垂直结构器件。水平结构器件要实现大电流必须牺牲器件面积，导致其成本增加。此外水平结构器件易受表面态影响，器件可靠性低。垂直结构器件由于电流垂直流动，其器件电学特性优异，目前是氧化镓功率器件的主要研究对象。但氧化镓材料单晶生长工艺并不成熟，衬底生长晶圆尺寸面积较小，并且获取渠道少，因此垂直结构器件的应用受到极大地阻碍。更重要的是，同质衬底的氧化镓器件因其自身材料热导率低，器件在高压工作时极易在体内积累大量热量，导致器件局部温升直至烧毁失效。氧化镓的自热效应对器件可靠性提出了巨大地挑战，极大地制约了氧化镓器件在功率方面的应用。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于异质衬底准垂直结构氧化镓二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例的第一方面提供一种基于异质衬底准垂直结构氧化镓二极管，包括：异质衬底、N+氧化镓层、阴极、N-氧化镓层、P型氧化镍层和阳极；
所述N+氧化镓层位于所述异质衬底上；
所述阴极位于所述N+氧化镓层上的一侧；
所述N-氧化镓层、所述P型氧化镍层和所述阳极自下而上设置于所述N+氧化镓层上的另一侧。
在本发明的一个实施例中，所述异质衬底的材料为蓝宝石、Si、SiC、GaN、AlN或金刚石。
在本发明的一个实施例中，所述N+氧化镓层的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子；
所述N-氧化镓层的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子。
在本发明的一个实施例中，所述P型氧化镍层的厚度为20-400nm，掺杂载流子浓度为。
本发明实施例的第二方面提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，应用于制备本发明实施例第一方面提供的二极管，包括以下步骤：
采用第一异质集成工艺在异质衬底上制备N+氧化镓层和原始N-氧化镓层；
采用第二异质集成工艺在600-900℃下，在所述原始N-氧化镓层上制备原始P型氧化镍层；
采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层和所述原始P型氧化镍层至所述N+氧化镓层，以形成N-氧化镓层和P型氧化镍层；
在所述N-氧化镓层和所述P型氧化镍层一侧的N+氧化镓层上制备阴极；
在所述P型氧化镍层上制备阳极。
在本发明的一个实施例中，所述第一异质集成工艺，包括：异质键合工艺或外延生长工艺；
所述第二异质集成工艺，包括：异质键合工艺、氢化物气相外延工艺、金属-有机化合物化学气相沉积工艺或雾化化学气相沉积工艺。
在本发明的一个实施例中，在所述N-氧化镓层和所述P型氧化镍层一侧的N+氧化镓层上制备阴极时的退火温度为400-550℃，退火时间为1-3min；
所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层和所述原始P型氧化镍层至所述N+氧化镓层的工艺条件为：
所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W；
所述采用ICP干法刻蚀工艺刻蚀部分所述原始P型氧化镍层时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为SF6和Ar的混合气体；反应室气体流速比例为：SF6:Ar＝15-45sccm:5-20sccm；ICP刻蚀功率为200-800W；RF刻蚀功率为100-400W。
本发明实施例的第三方面提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，应用于制备本发明实施例第一方面提供的二极管，包括以下步骤：
采用第一异质集成工艺在异质衬底上依次制备N+氧化镓层和原始N-氧化镓层；
采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层至所述N+氧化镓层，以形成N-氧化镓层；
在所述N-氧化镓层一侧的N+氧化镓层上制备阴极；
采用光刻图形化工艺和第三异质集成工艺在所述N-氧化镓层上制备P型氧化镍层；
在所述P型氧化镍层上制备阳极。
在本发明的一个实施例中，所述第一异质集成工艺，包括：异质键合工艺或外延生长工艺；
所述第三异质集成工艺，包括：磁控溅射工艺。
在本发明的一个实施例中，所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W；
在所述N-氧化镓层(400)一侧的N+氧化镓层(200)上制备阴极(300)时的退火温度为400-550℃，退火时间为1-3min。
本发明的有益效果：
本发明采用高热导率的异质衬底通过异质集成方法实现氧化镓准垂直结构异质结PN二极管器件，与现有水平结构氧化镓器件相比，极大地减小了芯片面积，更易实现高电压和高电流密度；与现有的同质衬底全垂直结构氧化镓器件相比，降低了器件热阻，提高了器件的散热能力，有效地提高了器件的使用可靠性。此外，本发明采用氧化镍作为P型材料，引入空穴注入，解决了氧化镓P型掺杂缺失的难题。
另外，本发明提供的基于异质衬底准垂直结构氧化镍/氧化镓异质PN结二极管及其制备方法具有低成本、易实现、易重复的优点，兼顾了制备工艺与成本的平衡，具备强大的应用潜力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的结构示意图；
图2为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的流程示意图；
图3为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤31的示意图；
图4为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤32的示意图；
图5为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤33的示意图；
图6为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤34的示意图；
图7为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤35的示意图；
图8为本发明实施例提供的一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤36的示意图；
图9为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的流程示意图；
图10为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤61的示意图；
图11为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤62的示意图；
图12为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤63的示意图；
图13为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤64的示意图；
图14为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤65的示意图；
图15为本发明实施例提供的另一种基于异质衬底准垂直结构氧化镓二极管的制备方法的步骤66的示意图。
附图标记说明：
100-异质衬底；101-蓝宝石衬底；200-N+氧化镓层；300-阴极；400-N-氧化镓层；401-原始N-氧化镓层；500-P型氧化镍层；501-原始P型氧化镍层；600-阳极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
如图1所示，本发明实施例第一方面提供一种基于异质衬底准垂直结构氧化镓二极管，包括：异质衬底100、N+氧化镓层200、阴极300、N-氧化镓层400、P型氧化镍层500和阳极600。
N+氧化镓层200位于异质衬底100上；阴极300位于N+氧化镓层200上的一侧；N-氧化镓层400、P型氧化镍层500和阳极600自下而上设置于N+氧化镓层200上的另一侧。
本实施例中，阴极300、N-氧化镓层400均在N+氧化镓层200的上表面，且分别位于两侧，两者相距有一定距离。P型氧化镍层500位于N-氧化镓层400的上表面，阳极600在P型氧化镍层500上表面。
其中，N+为N型重掺杂，N-为N型轻掺杂。
进一步地，异质衬底100的材料为蓝宝石、Si、SiC、GaN、AlN或金刚石。
进一步地，N+氧化镓层200的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子。
N-氧化镓层400的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子。
进一步地，P型氧化镍层500的厚度为20-400nm，掺杂载流子浓度为，产生空穴的原因为镍空位或掺杂Li离子。
进一步地，阴极300包括由下至上的Au金属层和Ti金属层(Ti/Au)，且Ti金属层的厚度为20-80nm，Au金属层的厚度为50-400nm。阳极600包括由下至上的Au金属层和Ni金属层(Ni/Au)，且Ni金属层的厚度为40-80nm，Au金属层的厚度为100-400nm。
优选地，N+氧化镓层200的掺杂载流子浓度为，掺杂离子为Si离子；N-氧化镓层400的掺杂载流子浓度为/>，掺杂离子为Sn离子。P型氧化镍层500的厚度为100nm，掺杂载流子浓度为/>。阴极300的Ti金属层的厚度为20nm，Au金属层的厚度为100nm。阳极600的Ni金属层的厚度为50nm，Au金属层的厚度为100nm。
需要说明的是，氧化镓的浅受主杂质能级不存在，因此空穴本身是自陷的。氧化镓缺乏有效的P型掺杂来实现PN同质结终端来缓解电场集中效应。因此，目前氧化镓功率器件实现双极输运需通过异质材料的异质集成器件。
本实施例采用氧化镍材料作为P型材料与N型氧化镓异质集成PN结二极管，器件正向导通时P型氧化镍层500可以提高大量空穴注入，实现空间电荷区的电导调制作用从而降低串联电阻；器件由于异质PN结势垒的存在，相较于SBD反向漏电低，反向耐压高。同时，本实施例为实现高热导率异质衬底支撑的氧化镓器件采用准垂直结构，从器件结构方面极大地降低了器件热阻，提高了器件的散热能力，有效地提高了器件的使用可靠性；同时保证导通电流垂直流动，因此器件更易实现高电压和高电流密度。
实施例二
如图2所示，本发明实施例还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，应用于制备实施例一中的二极管，包括以下步骤：
步骤21，采用第一异质集成工艺在异质衬底100上制备N+氧化镓层200和原始N-氧化镓层401。
其中，第一异质集成工艺，包括：异质键合工艺或外延生长工艺。外延生长工艺，包括：氢化物气相外延工艺(HVPE)、金属-有机化合物化学气相沉积工艺(MOCVD)、雾化化学气相沉积工艺(Mist-CVD)中的任意一种。
步骤22，采用第二异质集成工艺在600-900℃下，在原始N-氧化镓层401上制备原始P型氧化镍层501。其中，第二异质集成工艺，包括：异质键合工艺、氢化物气相外延工艺、金属-有机化合物化学气相沉积工艺或雾化化学气相沉积工艺。第二异质集成工艺的工作温度为600-900℃，均高于高温退火的温度。
步骤23，采用ICP干法刻蚀工艺刻蚀部分原始N-氧化镓层401和原始P型氧化镍层501至N+氧化镓层200，以形成N-氧化镓层400和P型氧化镍层500。
具体地，采用ICP干法刻蚀工艺刻蚀部分原始N-氧化镓层401时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W。
采用ICP干法刻蚀工艺刻蚀部分原始P型氧化镍层501时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为SF6和Ar的混合气体；反应室气体流速比例为：SF6:Ar＝15-45sccm:5-20sccm；ICP刻蚀功率为200-800W；RF刻蚀功率为100-400W。
步骤24，在N-氧化镓层400和P型氧化镍层500一侧的N+氧化镓层200上淀积金属，并退火形成阴极300。阴极金属在在氮气氛围下进行退火，其退火温度为400-550℃，退火时间为1-3min。
步骤25，在P型氧化镍层500上淀积金属制备阳极600，制备完成得到如图1结构的二极管。
实施例三
本发明实施例还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，制作基于蓝宝石衬底101，掺杂浓度的N+氧化镓层200，掺杂载流子浓度为的N-氧化镓层400，掺杂载流子浓度为/>、厚度为100nm的P型氧化镍层500的准垂直结构氧化镍/氧化镓异质PN结二极管，包括以下步骤：
步骤31，蓝宝石衬底101清洗：
对蓝宝石衬底101进行标准化清洗工艺(依次丙酮-异丙醇-去离子水清洗)，如图3所示。
步骤32，雾化化学气相沉积氧化镓层：
在高温下(750℃-1000℃)，采用雾化化学气相沉积(Mist-CVD)方法在蓝宝石衬底101上生长厚度为10μm、掺杂载流子浓度为的N+氧化镓层200，然后通过改变前驱体溶液组分调控掺杂浓度，继续生长厚度为6μm、掺杂载流子浓度为/>的原始N-氧化镓层401，如图4所示。
步骤33，雾化化学气相沉积氧化镍层
在高温700℃采用雾化化学气相沉积(Mist-CVD)方法，在原始N-氧化镓层401上生长厚度为100nm掺杂载流子浓度为的原始P型氧化镍层501，如图5所示。
步骤34，ICP刻蚀：
首先，利用光刻工艺在原始P型氧化镍层501上制备光刻胶掩模图形，然后采用ICP干法刻蚀原始P型氧化镍层501，刻蚀完成形成P型氧化镍层500。其中，采用ICP干法刻蚀原始P型氧化镍层501时的工艺参数如下：反应室压强为10mTorr；反应室气体为SF6、Ar；反应室气体流速比例为SF6:Ar＝15sccm:5sccm；ICP刻蚀功率设置600W；RF刻蚀功率设置100W。
然后，调整ICP刻蚀参数继续刻蚀原始N-氧化镓层401，直至露出N+氧化镓层200，以形成N-氧化镓层400和P型氧化镍层500，如图6所示。采用ICP干法刻蚀原始N-氧化镓层401的工艺条件如下：反应室压强为10mTorr；反应室气体为BCl3、Ar；反应室气体流速比例为BCl3:Ar＝35sccm:10sccm；ICP刻蚀功率设置800W；RF刻蚀功率设置80W。
步骤35，制备阴极300，如图7所示：
首先利用光刻工艺在露出的N+氧化镓层200上制备阴极金属图形，然后采用电子束蒸发方法淀积金属Ti/Au，且第一层Ti的厚度为20nm，第二层Au金属的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉，留下阴极金属图案。最后在快速退火炉中氮气氛围下，对阴极金属退火形成欧姆接触，退火温度为475℃，退火时间为60s。
步骤36，制备阳极600，如图8所示：
首先利用光刻工艺在P型氧化镍层500制备阳极金属图形，在P型氧化镍层500上采用电子束蒸发方法淀积金属Ni/Au，且第一层金属Ni的厚度为50nm，第二层金属Au的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉留下形成阳极600。
实施例四
本发明实施例还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，制作基于SiC衬底，掺杂浓度的N+氧化镓层200，掺杂载流子浓度为的N-氧化镓层400，掺杂载流子浓度为/>、厚度为100nm的P型氧化镍层500的准垂直结构氧化镍/氧化镓异质PN结二极管，包括以下步骤：
步骤41，异质衬底100清洗：
对异质衬底100进行有机超声清洗(依次丙酮-异丙醇-去离子水清洗)，超声功率100W。异质衬底100为SiC衬底。
步骤42，异质集成氧化镓层：
预先制备氧化镓晶圆，氧化镓晶圆包括厚度600μm、掺杂载流子浓度为的重掺杂氧化镓层和厚度6μm、掺杂载流子浓度为/>的原始N-氧化镓层401。然后利用离子切割技术先将600μm厚的重掺杂氧化镓层切割成12μm薄片，形成N+氧化镓层200。之后在超真空环境下将SiC衬底与切割后的氧化镓晶圆进行高温退火键合。
步骤43，雾化化学气相沉积氧化镍层
在高温700℃下，采用雾化化学气相沉积(Mist-CVD)方法，在原始N-氧化镓层401上生长厚度为100nm掺杂载流子浓度为的原始P型氧化镍层501。
步骤44，ICP刻蚀：
首先利用光刻工艺在原始P型氧化镍层501上制备光刻胶掩模图形，然后采用ICP干法刻蚀原始P型氧化镍层501，刻蚀完成形成P型氧化镍层500。其中，采用ICP干法刻蚀原始P型氧化镍层501时的工艺参数如下：反应室压强为10mTorr；反应室气体为SF6、Ar；反应室气体流速比例为SF6:Ar＝15sccm:5sccm；ICP刻蚀功率设置600W；RF刻蚀功率设置100W。
然后，调整ICP刻蚀参数继续刻蚀原始N-氧化镓层401，直至露出N+氧化镓层200，以形成N-氧化镓层400和P型氧化镍层500。采用ICP干法刻蚀原始N-氧化镓层401的工艺条件如下：反应室压强为10mTorr；反应室气体为BCl3、Ar；反应室气体流速比例为BCl3:Ar＝35sccm:10sccm；ICP刻蚀功率设置800W；RF刻蚀功率设置80W。
步骤45，制备阴极300：
首先利用光刻工艺在露出的N+氧化镓层200上制备阴极金属图形，然后采用电子束蒸发方法淀积金属Ti/Au，且第一层Ti的厚度为20nm，第二层Au金属的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉留下阴极金属图案。最后在快速退火炉中氮气氛围下，对阴极金属退火形成欧姆接触，退火温度为475℃，退火时间为60s。
步骤46，制备阳极600：
首先利用光刻工艺在P型氧化镍层500制备阳极金属图形，在P型氧化镍层500上采用电子束蒸发方法淀积金属Ni/Au，且第一层金属Ni的厚度为50nm，第二层金属Au的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉留下形成阳极600，制备完成，得到如图1结构的二极管。
实施例五
如图9所示，本发明实施例还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，应用于制备实施例一的二极管，包括以下步骤：
步骤51，采用第一异质集成工艺在异质衬底100上依次制备N+氧化镓层200和原始N-氧化镓层401。
其中，第一异质集成工艺，包括：异质键合工艺或外延生长工艺。外延生长工艺，包括：氢化物气相外延工艺(HVPE)、金属-有机化合物化学气相沉积工艺(MOCVD)、雾化化学气相沉积工艺(Mist-CVD)中的任意一种。
步骤52，采用ICP干法刻蚀工艺刻蚀部分原始N-氧化镓层401至N+氧化镓层200，以形成N-氧化镓层400。
具体地，采用ICP干法刻蚀工艺刻蚀部分原始N-氧化镓层401时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W。
步骤53，在N-氧化镓层400一侧的N+氧化镓层200上淀积金属，并退火形成阴极300。阴极金属在氮气氛围下进行退火，其退火温度为400-550℃，退火时间为1-3min。
步骤54，采用光刻图形化工艺和第三异质集成工艺在N-氧化镓层400上制备P型氧化镍层500。第三异质集成工艺为磁控溅射工艺。该第三异质集成工艺的工作温度为室温至400℃，低于高温退火的温度。
步骤55，在P型氧化镍层500上淀积金属制备阳极600，制备完成得到如图1结构的二极管。
实施例六
本发明实施例还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，制作基于蓝宝石衬底101，掺杂浓度的N+氧化镓层200，掺杂载流子浓度为的原始N-氧化镓层401，掺杂载流子浓度为/>、厚度为100nm的P型氧化镍层500的准垂直结构氧化镍/氧化镓异质PN结二极管，包括以下步骤：
步骤61，蓝宝石衬底101清洗：
对蓝宝石衬底101进行标准化清洗工艺(依次丙酮-异丙醇-去离子水清洗)，如图10所示。
步骤62，雾化化学气相沉积氧化镓层：
在高温下(750℃-1000℃)，采用雾化化学气相沉积(Mist-CVD)方法在蓝宝石衬底101上生长厚度为10μm、掺杂载流子浓度为的N+氧化镓层200，然后通过改变前驱体溶液组分调控掺杂浓度，继续生长厚度为6μm掺杂载流子浓度为/>的原始N-氧化镓层401，如图11所示。
步骤63，ICP刻蚀：
首先利用光刻工艺在原始N-氧化镓层401上制备光刻胶掩模图形，采用ICP刻蚀原始N-氧化镓层401，直至露出N+氧化镓层200，以形成N-氧化镓层400，如图12所示。采用ICP干法刻蚀原始N-氧化镓层401的工艺条件如下：反应室压强为10mTorr；反应室气体为BCl3、Ar；反应室气体流速比例为BCl3:Ar＝35sccm:10sccm；ICP刻蚀功率设置800W；RF刻蚀功率设置80W。
步骤64，制备阴极300，如图13所示：
首先利用光刻工艺在露出的N+氧化镓层200上制备阴极金属图形，然后采用电子束蒸发方法淀积金属Ti/Au，且第一层Ti的厚度为20nm，第二层Au金属的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉留下阴极金属图案。最后在快速退火炉中氮气氛围下，对阴极金属退火形成欧姆接触，退火温度为475℃，退火时间为60s。
步骤65，磁控溅射氧化镍层：
室温条件下采用磁控溅射方法，在N-氧化镓层400上生长厚度为100nm掺杂载流子浓度为的P型氧化镍层500，如图14所示。
步骤66，制备阳极600，如图15所示：
首先利用光刻工艺在P型氧化镍层500制备阳极金属图形，在P型氧化镍层500上采用电子束蒸发方法淀积金属Ni/Au，且第一层金属Ni的厚度为50nm，第二层金属Au的厚度为100nm。再通过金属剥离技术将图案以外的金属去掉留下形成阳极600。
本发明采用异质集成的方式实现将热导率更高的异质衬底100与氧化镓器件的热场、电场、结构力场等多物理场耦合，提供了一种以氧化镓材料为基的多材料体系改良方案。此外，引入P型氧化镍与N型氧化镓进行异质集成，解决了氧化镓自身P型掺杂难的问题，从而实现了器件载流子双极输运，有利于发展适用于高电压、高功率、低热阻的氧化镓基电力电子器件。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于异质衬底准垂直结构氧化镓二极管，其特征在于，包括：异质衬底(100)、N+氧化镓层(200)、阴极(300)、N-氧化镓层(400)、P型氧化镍层(500)和阳极(600)；
所述N+氧化镓层(200)位于所述异质衬底(100)上；
所述阴极(300)位于所述N+氧化镓层(200)上的一侧；
所述N-氧化镓层(400)、所述P型氧化镍层(500)和所述阳极(600)自下而上设置于所述N+氧化镓层(200)上的另一侧。
2.根据权利要求1所述的一种基于异质衬底准垂直结构氧化镓二极管，其特征在于，所述异质衬底(100)的材料为蓝宝石、Si、SiC、GaN、AlN或金刚石。
3.根据权利要求1所述的一种基于异质衬底准垂直结构氧化镓二极管，其特征在于，所述N+氧化镓层(200)的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子；
所述N-氧化镓层(400)的掺杂载流子浓度为，掺杂离子种类为Si离子或Sn离子。
4.根据权利要求1所述的一种基于异质衬底准垂直结构氧化镓二极管，其特征在于，所述P型氧化镍层(500)的厚度为20-400nm，掺杂载流子浓度为。
5.一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，应用于制备如权利要求1-4任一项所述的二极管，包括以下步骤：
采用第一异质集成工艺在异质衬底(100)上制备N+氧化镓层(200)和原始N-氧化镓层(401)；
采用第二异质集成工艺在600-900℃下，在所述原始N-氧化镓层(401)上制备原始P型氧化镍层(501)；
采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层(401)和所述原始P型氧化镍层(501)至所述N+氧化镓层(200)，以形成N-氧化镓层(400)和P型氧化镍层(500)；
在所述N-氧化镓层(400)和所述P型氧化镍层(500)一侧的N+氧化镓层(200)上制备阴极(300)；
在所述P型氧化镍层(500)上制备阳极(600)。
6.根据权利要求5所述的一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，所述第一异质集成工艺，包括：异质键合工艺或外延生长工艺；
所述第二异质集成工艺，包括：异质键合工艺、氢化物气相外延工艺、金属-有机化合物化学气相沉积工艺或雾化化学气相沉积工艺。
7.根据权利要求5所述的一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，
在所述N-氧化镓层(400)和所述P型氧化镍层(500)一侧的N+氧化镓层(200)上制备阴极(300)时的退火温度为400-550℃，退火时间为1-3min；
所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层(401)和所述原始P型氧化镍层(501)至所述N+氧化镓层(200)的工艺条件为：
所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层(401)时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W；
所述采用ICP干法刻蚀工艺刻蚀部分所述原始P型氧化镍层(501)时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为SF6和Ar的混合气体；反应室气体流速比例为：SF6:Ar＝15-45sccm:5-20sccm；ICP刻蚀功率为200-800W；RF刻蚀功率为100-400W。
8.一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，应用于制备如权利要求1-4任一项所述的二极管，包括以下步骤：
采用第一异质集成工艺在异质衬底(100)上依次制备N+氧化镓层(200)和原始N-氧化镓层(401)；
采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层(401)至所述N+氧化镓层(200)，以形成N-氧化镓层(400)；
在所述N-氧化镓层(400)一侧的N+氧化镓层(200)上制备阴极(300)；
采用光刻图形化工艺和第三异质集成工艺在所述N-氧化镓层(400)上制备P型氧化镍层(500)；
在所述P型氧化镍层(500)上制备阳极(600)。
9.根据权利要求8所述的一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，所述第一异质集成工艺，包括：异质键合工艺或外延生长工艺；
所述第三异质集成工艺，包括：磁控溅射工艺。
10.根据权利要求8所述的一种基于异质衬底准垂直结构氧化镓二极管的制备方法，其特征在于，所述采用ICP干法刻蚀工艺刻蚀部分所述原始N-氧化镓层(401)时的工艺条件为：
反应室压强为5-15mTorr；反应室气体为BCl3和Ar的混合气体；反应室气体流速比例为：BCl3:Ar＝15-45sccm:0-20sccm；ICP刻蚀功率为300-1000W；RF刻蚀功率为20-200W；
在所述N-氧化镓层(400)一侧的N+氧化镓层(200)上制备阴极(300)时的退火温度为400-550℃，退火时间为1-3min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311130773.7A CN116864540A (zh) | 2023-09-04 | 2023-09-04 | 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311130773.7A CN116864540A (zh) | 2023-09-04 | 2023-09-04 | 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116864540A true CN116864540A (zh) | 2023-10-10 |
Family
ID=88222032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311130773.7A Pending CN116864540A (zh) | 2023-09-04 | 2023-09-04 | 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116864540A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019012836A (ja) * | 2018-09-05 | 2019-01-24 | 株式会社タムラ製作所 | 半導体素子 |
| CN109671612A (zh) * | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种氧化镓半导体结构及其制备方法 |
| CN111033758A (zh) * | 2017-08-10 | 2020-04-17 | 株式会社田村制作所 | 二极管 |
| CN111063742A (zh) * | 2019-12-13 | 2020-04-24 | 中国科学技术大学 | 基于氧化镓的pn结结构及其制备方法 |
| CN111223782A (zh) * | 2019-11-26 | 2020-06-02 | 中国科学院上海微系统与信息技术研究所 | 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法 |
| US20220157946A1 (en) * | 2019-09-02 | 2022-05-19 | Ngk Insulators, Ltd. | Semiconductor film |
-
2023
- 2023-09-04 CN CN202311130773.7A patent/CN116864540A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111033758A (zh) * | 2017-08-10 | 2020-04-17 | 株式会社田村制作所 | 二极管 |
| JP2019012836A (ja) * | 2018-09-05 | 2019-01-24 | 株式会社タムラ製作所 | 半導体素子 |
| CN109671612A (zh) * | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种氧化镓半导体结构及其制备方法 |
| US20220157946A1 (en) * | 2019-09-02 | 2022-05-19 | Ngk Insulators, Ltd. | Semiconductor film |
| CN111223782A (zh) * | 2019-11-26 | 2020-06-02 | 中国科学院上海微系统与信息技术研究所 | 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法 |
| CN111063742A (zh) * | 2019-12-13 | 2020-04-24 | 中国科学技术大学 | 基于氧化镓的pn结结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920857B (zh) | 一种肖特基二极管及其制备方法 | |
| CN101478006B (zh) | 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| JP2008004779A (ja) | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN114420743B (zh) | 反向阻断高迁移率晶体管 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN109786484A (zh) | 一种双异质结和复合钝化层的impatt二极管及其制作方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN111384171A (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN116666428A (zh) | 一种氮化镓肖特基二极管及其制备方法 | |
| CN116314349A (zh) | 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺 | |
| CN116864540A (zh) | 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法 | |
| CN115458596A (zh) | 基于Fin-JFET栅结构HEMT及其制作方法 | |
| CN112054056B (zh) | 具有栅极静电防护结构的高电子迁移率晶体管及制作方法 | |
| CN114823851A (zh) | 氮化镓反向导通晶体管 | |
| CN110504327A (zh) | 基于纳米阵列的弹道输运肖特基二极管及其制作方法 | |
| CN205911315U (zh) | 混合阳极电极结构的GaN基肖特基二极管 | |
| CN117059674B (zh) | 一种复合终端结构的氧化镓肖特基二极管及其制备方法 | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| CN111863936B (zh) | 一种氮化镓基结势垒肖特基二极管及其制备方法 | |
| CN114121945B (zh) | 复合调制功率开关器件 | |
| CN112820644B (zh) | 一种高阻断电压的氮化镓pn二极管及制备方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |