CN111063742A - 基于氧化镓的pn结结构及其制备方法 - Google Patents

基于氧化镓的pn结结构及其制备方法 Download PDF

Info

Publication number
CN111063742A
CN111063742A CN201911283538.7A CN201911283538A CN111063742A CN 111063742 A CN111063742 A CN 111063742A CN 201911283538 A CN201911283538 A CN 201911283538A CN 111063742 A CN111063742 A CN 111063742A
Authority
CN
China
Prior art keywords
layer
oxide
type
electrode
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911283538.7A
Other languages
English (en)
Other versions
CN111063742B (zh
Inventor
龙世兵
郝伟兵
徐光伟
刘琦
赵晓龙
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Zhongke Microelectronics Innovation Center Co ltd
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201911283538.7A priority Critical patent/CN111063742B/zh
Publication of CN111063742A publication Critical patent/CN111063742A/zh
Application granted granted Critical
Publication of CN111063742B publication Critical patent/CN111063742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于氧化镓的PN结结构,自上而下依次包括:第一电极层、p型层、n型层和衬底层,p型层和n型层相接触形成PN结;第一电极层为氧化物电极,p型层为p型氧化物层,n型层为n型氧化镓基层。本发明公开的PN结结构极大降低了PN结的反向漏电流,提高器件的击穿电压,以提升PN结的性能;同时,采用氧化物电极分别与p型氧化物半导体、N型氧化物半导体形成欧姆接触,进一步降低全氧化物PN结的开启电压和导通电阻。此外,采用全氧化物(电极与半导体材料均是氧化物)的PN结结构能够避免与非氧化物材料在接触界面处的氧化反应,有效降低界面态密度,从而更好地调节界面缺陷问题,提高器件性能的同时可易于实现大规模的工业制造。

Description

基于氧化镓的PN结结构及其制备方法
技术领域
本发明涉及功率半导体器件技术领域,尤其涉及一种基于氧化镓的PN结结构及其制备方法。
背景技术
现有的功率半导体材料主要是硅,氮化镓和碳化硅,例如功率二极管。但是由于材料自身特性的限制,人们已经无法满足于现有材料的器件,亟待一种更高功率器件的出现。
氧化镓(Ga2O3)是目前非常火热的一种新型半导体材料,拥有超宽禁带宽度(4.8eV),禁带宽度超过SiC和GaN等传统宽禁半导体材料;同时,具有较大的击穿场强(8MV/cm),热稳定性和化学稳定性非常好;而且,氧化镓禁带宽度及击穿场强仅次于金刚石,而价格低于金刚石,在大功率和光学器件中是金刚石的优良替代材料。另外,氧化镓功率器件在与GaN和SiC相同耐压情况下,导通电阻更低、功耗更小、更耐高温、能够极大地节约上述高压器件工作时的电能损失。同时氧化镓的制备手段也是丰富多样的,如导模法、HVPE、MBE、MOCVD、PLD等,为器件的设计方案提供了有力支持。
现有的氧化镓二极管主要为肖特基势垒二极管,但由于氧化镓材料的p型掺杂难以实现,无法得到经典的PN结结构,极大的限制了氧化镓材料的多样性。另一方面,为解决上述问题,现有技术中使用p型Si、p型GaN、p型SiC等与n型Ga2O3形成的PN异质结结构,其晶格匹配较差,界面缺陷较多,器件性能差。且GaN、SiC作为宽禁带半导体其P型掺杂并不成熟,不能很好的提高上述PN结结构的整体功率性能和稳定性能。
发明内容
(一)要解决的技术问题
为解决现有技术中在n型氧化镓材料中实现的PN结结构晶格匹配较差、界面缺陷较多,器件性能差的问题,本发明公开了一种基于氧化镓的PN结结构及其制备方法。
(二)技术方案
本发明的一个方面公开了一种基于氧化镓的PN结结构,自上而下依次包括:第一电极层、p型层、n型层和衬底层,p型层和n型层相接触形成PN结;第一电极层为氧化物电极,p型层为p型氧化物层,n型层为n型氧化镓基层。
可选地,第一电极层的面积尺寸小于PN结的面积尺寸。
可选地,p型氧化物层为氧化镍NiO、氧化亚锡SnO或氧化亚铜Cu2O。
可选地,还包括位于n型层下的衬底层,其中,衬底层包括基板和形成在基板和n型层之间的第二电极层,PN结的面积尺寸小于第二电极层的面积尺寸,第二电极层为氧化物电极。
可选地,PN结结构还包括位于n型层上表面、与p型层间在水平方向上隔一定距离设置的第二电极层,第二电极层为氧化物电极。
可选地,氧化物电极为铂氧化物、铟锡氧化物、铝掺杂锌氧化物或钌氧化物RuOx
本发明的另一个方面公开了一种制备方法,用于制备上述的基于氧化镓的PN结结构,制备方法包括:在衬底层上自下而上依次形成n型层、p型层和第一电极层;p型层和n型层相接触形成PN结;第一电极层为氧化物电极,p型层为p型氧化物层,n型层为n型氧化镓基层。
可选地,通过射频溅射法、金属有机化学气相沉积法MOCVD或脉冲激光沉积法PLD在衬底层上形成n型层;通过溶胶凝胶法、磁控溅射法或脉冲激光沉积法PLD形成p型层。
可选地,在衬底层上形成n型层之前,制备方法还包括:在衬底层的基板上形成衬底层的第二电极层,第二电极层的面积尺寸大于PN结的面积尺寸。
可选地,在p型层上形成第一电极层之前,制备方法还包括:在n型层的上表面、与p型层在水平方向上间隔一定距离形成第二电极层。
(三)有益效果
本发明的一个方面公开了一种基于宽禁带半导体材料氧化镓的全氧化物PN异质结结构,P型氧化物半导体(即p型层)与N型氧化物半导体(n型层)构成异质结,充分利用氧化镓材料本身极宽的禁带宽度、高的理论击穿场强等特点,极大降低了PN结的反向漏电流,提高器件的击穿电压,以提升PN结的性能;同时,采用氧化物电极分别与p型氧化物半导体、N型氧化物半导体形成欧姆接触,有效降低界面的缺陷问题,降低器件的泄漏电流,进一步降低全氧化物PN结的开启电压和导通电阻。此外,采用全氧化物(电极与半导体材料均是氧化物)的PN结结构能够避免与非氧化物材料在接触界面处的氧化反应,有效降低界面态密度,从而更好地调节界面缺陷问题,提高器件性能的同时可易于实现大规模的工业制造。
本发明的另一个方面公开了上述的基于氧化镓的PN结结构的制备方法,该方法可以通过统一采用同一薄膜形成方法(例如磁控溅射法)对多层PN结结构进行生长,制造工艺简单;另外氧化物电极与n型层和p型层可以形成欧姆接触;而且,在制备过程中的高温退火能够进一步提高界面质量,降低接触电阻,侧面说明电极热稳定型好。因此,上述制备方法简化了基于氧化镓的PN结结构的制备流程,降低了器件制造工艺难度,且提升了PN结结构的整体性能。
附图说明
图1是本发明实施例1中垂直结构半导体器件的结构组成示意图;
图2是本发明实施例2中水平结构半导体器件的结构组成示意图;
图3是本发明一实施例中基于氧化镓的PN结结构的制备方法流程示意图;
图4是本发明对应实施例1的垂直结构半导体器件的制备方法流程示意图;
图5(a)—图5(d)是本发明对应实施例1的制备方法流程中垂直结构半导体器件的阶段流程结构示意图;
图6是本发明对应实施例2的水平结构半导体器件的制备方法流程示意图;
图7(a)—图7(d)是本发明对应实施例2的制备方法流程中水平结构半导体器件的阶段流程结构示意图;。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
实施例1:垂直结构半导体器件
本发明的一个方面公开了一种基于氧化镓的PN结结构,如图1所示,该PN结结构自上而下依次包括:第一电极层110、p型层120、n型层130和衬底层140,p型层120和n型层130相接触形成PN结;PN结是两种不同导电类型的半导体(一般为p型和n型)所形成的界面区域,由于电子空穴的扩散、漂移机制形成势垒区,具有很好的整流效应。具有PN结的氧化镓基半导体可以制备成为各类半导体光电器件,例如各种二极管、晶体管、光探测器等,极大地丰富了氧化镓基半导体器件的多样性。第一电极层110为氧化物电极,p型层120为p型氧化物层,n型层130为n型氧化镓基层,既实现了基于采用全氧化物实现的氧化镓基PN结器件,采用全氧化物的PN结结构能够避免与非氧化物材料在界面处的氧化反应,从而更好地调节界面缺陷问题,提高器件性能的同时实现更方便的器件制造,例如氧化物P型半导体材料能够避免非氧化物半导体与氧化镓在异质结中发生的界面氧化反应。
作为本发明一实施例,如图1所示,第一电极层110的面积尺寸小于PN结的面积尺寸。面积尺寸可以是该器件俯视角度下对应结构层的面积大小。PN结的面积尺寸以其组成结构中的n型层130面积尺寸或p型层120面积尺寸中最大的值为准。而且,该面积尺寸不仅仅是对面积的限定,也包括对长宽的大小限制,即第一电极层110长宽尺寸均相应小于PN结的长宽尺寸。以防止电极层的有效面积尺寸过大造成与PN结之间更多的界面缺陷,导致接触电阻更大,影响结构器件的整体性能,另一方面也可以防止制备过程中电极层与其他非PN结结构的接触。
作为本发明一实施例,如图1所示,衬底层140包括基板142和形成在基板142和n型层130之间的第二电极层141,PN结的面积尺寸小于第二电极层141的面积尺寸,第二电极层141为氧化物电极。因此,实现了本发明基于氧化镓基的PN结结构自上而下依次为第一电极层110、p型层120、n型层130、第二电极层141、基板142的PN结结构。其中第二电极层141可以是具有透明性能的氧化物电极,可选ITO氧化铟锡等;另外,第二电极层141的面积尺寸大于所述PN结的面积尺寸,即其长宽尺寸均可以大于PN结的长宽尺寸,且其尺寸值要大于n型层和p型层中长宽尺寸最大的一个,因此,相当于PN结及PN结上表面的第一电极层作为整体的结构仅仅位于第二电极层上表面的部分区域上,为第二电极层的引出留出了空间。因此,电流在n型氧化镓基层中是上下垂直走向的,即本实施例1中垂直结构的PN结结构。
作为本发明一实施例,氧化物电极为铂氧化物、铟锡氧化物、铝掺杂锌氧化物、钌氧化物RuOx、AZO或GZO等以及其他能与NiO或者氧化镓形成良好欧姆接触的金属氧化物电极。作为本发明实施例的一个优选,第一电极层110可选铂氧化物电极层,例如氧化铂,PtO氧化物电极与p型层的氧化物材料(例如NiO)的接触能够更好地改善金属与p型层接触的界面问题,降低接触电阻;以及第二电极层120可选氧化铟锡电极层,例如衬底层140可以直接选为ITO透明导电玻璃,与n型层的氧化镓材料形成良好的欧姆接触和高温稳定性;ITO作为一种透明导电氧化物电极,由In2O3和SnO2组成,Sn+4的存在能够有效提高氧化镓接触界面的电子浓度,同时若对其进行高温退火合金化形成一层较窄带隙的中间半导体层,有利于电子的传输,从而形成良好的欧姆接触。
作为本发明一实施例,p型氧化物层为氧化镍NiO、氧化亚锡SnO或氧化亚铜Cu2O等以及其他具有P型半导体性质的氧化物材料。即p型层120可选氧化镍NiO等作为主要的p型区形成材料,例如氧化镍是具有3.7eV禁带宽度的P型氧化物半导体,能与N型氧化物半导体形成较好的异质结结构,可以作为本实施例中p型层120的优选。
本发明的另一个方面公开了一种制备方法,用于制备上述实施例1中的基于氧化镓的PN结结构,制备方法包括:在衬底层上自下而上依次形成n型层、p型层和第一电极层;换言之,如图3所示,即:
S310:在衬底层上形成n型层;
S320:在n型层上形成p型层,p型层和n型层相接触形成PN结;
S330:在p型层上形成第一电极层。
p型层和n型层相接触形成PN结;第一电极层为氧化物电极,p型层为p型氧化物层,n型层为n型氧化镓基层。
作为本发明一实施例,通过射频溅射法、金属有机化学气相沉积法MOCVD或脉冲激光沉积法PLD在衬底层上形成n型层;通过溶胶凝胶法、磁控溅射法或脉冲激光沉积法PLD形成p型层。
作为本发明一实施例,在衬底层上形成n型层之前,制备方法还包括:在衬底层的基板上形成衬底层的第二电极层,第二电极层的面积尺寸大于PN结的面积尺寸。即该实施例1中所对应的基于氧化镓的PN结结构制备方法,如图4所示,对应于图3中步骤S310分为步骤S311和步骤S312两个子步骤:
S311:在衬底层的衬底上形成衬底层的第二电极层;
S312:在衬底层的第二电极层上形成n型层;
S320:在n型层上形成p型层,p型层和n型层相接触形成PN结;
S330:在p型层上形成第一电极层。
为更加清楚的对用于制备上述实施例1中的基于氧化镓的PN结结构制备方法进行描述,以下结合图4、以及图5(a)至图5(d),对本发明作更进一步的解释:
其中以下实施例1所对应的制备方法中,第二电极层141为氧化铟锡薄膜层,基板142为石英玻璃,n型层130为Ga2O3薄膜层,p型层120为NiO薄膜层,第一电极层110为铂氧化物(以PtO进行标识)层,因此,构成了一全氧化物半导体材料的PN结结构。
S311:在衬底层140的衬底142上形成衬底层140的第二电极层141;
在石英玻璃142上制备氧化铟锡薄膜层141形成衬底层140,首先对石英玻璃142进行清洗,分别在丙酮、无水乙醇、去离子水中超声清洗15分钟,并用氮气吹干,以去除材料表面吸附的杂质。之后采用射频磁控溅射氧化铟锡导电氧化物薄膜形成氧化铟锡薄膜层141,靶材为(In2O3:SnO2=90:10wt%)ITO氧化物陶瓷靶,氧气和氩气比例约为1:99,溅射压强1.5Pa,衬底温度200℃,厚度约为100nm左右。图5(a)为溅射后衬底层140示意图。
S312:在衬底层140的第二电极层141上形成n型层130;
在上述衬底层140的氧化铟锡薄膜层141上利用光刻和剥离工艺实现图形化磁控溅射生长n型Ga2O3薄膜层130。溅射靶材为Ga2O3靶,纯氩气,溅射压强约为3mtorr,衬底温度300℃,溅射薄膜厚度为300nm。之后在氩气中900℃退火30s,能有效调节氧化铟锡薄膜层141与n型Ga2O3薄膜层130的界面,同时提高氧化铟锡薄膜层141的导电能力,极大提高了欧姆接触。图5(b)为淀积了n型Ga2O3薄膜层130之后的器件结构。
S320:在n型层130上形成p型层120,p型层120和n型层130相接触形成PN结;
图形化磁控溅射p型NiO薄膜层120。溅射靶材为Ni靶,通入氧气与氩气的混合体,氧气比例约为10%左右,以调节NiO薄膜层120的载流子浓度,衬底温度300℃以保证良好的结晶质量,薄膜厚度约200nm左右。图5(c)为淀积NiO薄膜层120后的器件结构图。
S330:在p型层120上形成第一电极层110。
图形化磁控溅射PtO层110。溅射靶材Pt靶,衬底温度常温,通入氧气与氩气的混合体,氧气比例约为5%左右,以修复PtO层110中Pt与NiO薄膜层120接触界面的缺陷问题,提高欧姆接触。图5(d)为本发明实施例1中垂直器件最终结构图,等同于图1。
实施例2:水平结构半导体器件
本发明的一个方面公开了一种基于氧化镓的PN结结构,如图2所示,该PN结结构自上而下依次包括:第一电极层210、p型层220、n型层230和衬底层240,p型层220和n型层230相接触形成PN结;第一电极层210为氧化物电极,p型层220为p型氧化物层,n型层230为n型氧化镓基层,既实现了基于采用全氧化物实现的氧化镓基PN结器件。
作为本发明一实施例,如图2所示,第一电极层210的面积尺寸小于PN结的面积尺寸。以防止电极层的有效面积尺寸过大造成与PN结之间更多的界面缺陷,导致接触电阻更大,影响结构器件的整体性能,另一方面也可以防止制备过程中电极层与其他非PN结结构的接触。面积尺寸的具体解释可参照实施例1。
作为本发明一实施例,如图2所示,PN结结构还包括位于n型层230上表面、与p型层220间在水平方向上隔一定距离设置的第二电极层250,第二电极层250为氧化物电极。换言之,在n型层230的表面上具有形成p型层220的区域,也有与p型层220不相接触、间隔特定距离的以形成第二电极层250的另一区域,因此第二电极层250相当于沿水平方向上设同p型层220一起设置在n型层230上,与实施例1中第二电极层141设置在n型层130和衬底142之间相比,进一步节省了该PN结结构的器件空间。另外,基于上述结构关系,第二电极层250的面积尺寸小于n型层230的面积尺寸,即其长宽尺寸均可以小于n型层230的长宽尺寸。此时衬底层240区别于实施例1中对应衬底层140,衬底层240此时可以仅仅起到基板的作用,例如蓝宝石衬底或高阻硅衬底等,不再与衬底层140一样同时包括基板142和第二电极层141,即不再同时起到基板作用和电极引出作用。因此,电流在n型氧化镓基层中是沿水平方向的,即本实施例2中水平结构的PN结结构。
作为本发明一实施例,氧化物电极为铂氧化物、铟锡氧化物、铝掺杂锌氧化物或钌氧化物RuOx。作为本发明实施例的一个优选,第一电极层210可选铂氧化物电极层,例如氧化铂;以及第二电极层250可选氧化铟锡电极层以在n型层230之间形成良好的欧姆接触。
作为本发明一实施例,p型氧化物层为氧化镍NiO、氧化亚锡SnO或氧化亚铜Cu2O。即p型层220可选氧化镍NiO等作为主要的p型区形成材料。
本发明的另一个方面公开了一种制备方法,用于制备上述实施例2中的基于氧化镓的PN结结构,制备方法包括:在衬底层上自下而上依次形成n型层、p型层和第一电极层;换言之,如图3所示,即:
S310:在衬底层上形成n型层;
S320:在n型层上形成p型层,p型层和n型层相接触形成PN结;
S330:在p型层上形成第一电极层。
p型层和n型层相接触形成PN结;第一电极层为氧化物电极,p型层为p型氧化物层,n型层为n型氧化镓基层。
作为本发明一实施例,通过射频溅射法、金属有机化学气相沉积法MOCVD或脉冲激光沉积法PLD在衬底层上形成n型层;通过溶胶凝胶法、磁控溅射法或脉冲激光沉积法PLD形成p型层。
作为本发明一实施例,在p型层上形成第一电极层之前,制备方法还包括:在n型层的上表面、与p型层在水平方向上间隔一定距离形成第二电极层。即该实施例2中所对应的基于氧化镓的PN结结构制备方法,如图6所示,对应于图3中步骤S320和步骤S330之间增加一步骤S330':
S310:在衬底层上形成n型层;
S320:在n型层上形成p型层,p型层和n型层相接触形成PN结;
S330':在n型层的上表面、与p型层在水平方向上间隔一定距离形成第二电极层;
S330:在p型层上形成第一电极层。
为更加清楚的对用于制备上述实施例1中的基于氧化镓的PN结结构制备方法进行描述,以下结合图6、以及图7(a)至图7(d),对本发明作更进一步的解释:
其中以下实施例1所对应的制备方法中,第二电极层250为氧化铟锡薄膜层,衬底层240为蓝宝石衬底,n型层230为Ga2O3薄膜层,p型层220为NiO薄膜层,第一电极层210为铂氧化物(以PtO进行标识)层,因此,构成了一全氧化物半导体材料的PN结结构。
S310:在衬底层240上形成n型层230;
在蓝宝石衬底240上制备氧化镓薄膜。首先将蓝宝石衬底240分别在异丙醇、丙酮、去离子水中超声清洗15min,最后加热烘干。之后采用射频溅射生长n型Ga2O3薄膜层230。溅射靶材为Ga2O3靶,纯氩气,溅射压强约为3mtorr,衬底温度300℃,溅射薄膜厚度为300nm。图7(a)为淀积了n型Ga2O3薄膜层230之后的器件结构。
S320:在n型层230上形成p型层220,p型层220和n型层230相接触形成PN结;
图形化磁控溅射p型NiO薄膜层220。溅射靶材为Ni靶,通入氧气与氩气的混合体,氧气比例约为10%左右,以调节NiO薄膜层220的载流子浓度,衬底温度300℃以保证良好的结晶质量,薄膜厚度约200nm左右。图7(b)为淀积NiO薄膜层220后的器件结构图。
S330':在n型层230的上表面、与p型层220在水平方向上间隔一定距离形成第二电极层250;
利用光刻和剥离工艺实现图形化磁控溅射生长氧化铟锡薄膜层250。靶材为(In2O3:SnO2=90:10wt%)ITO氧化物陶瓷靶,氧气和氩气比例约为1:99,溅射压强1.5Pa,衬底温度200℃,厚度约为100nm左右。图7(c)为溅射氧化铟锡薄膜层250后衬底示意图。
S330:在p型层220上形成第一电极层210。
图形化磁控溅射铂氧化物(PtO)层210。溅射靶材Pt靶,衬底温度常温,通入氧气与氩气的混合体,氧气比例约为5%左右,以修复铂氧化物(PtO)层210中Pt与NiO薄膜层220接触界面的缺陷问题,提高欧姆接触。图7(d)为本发明实施例2中垂直器件最终结构图,等同于图2。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于氧化镓的PN结结构,其特征在于,自上而下依次包括:第一电极层、p型层、n型层,
所述p型层和n型层相接触形成所述PN结;
所述第一电极层为氧化物电极,所述p型层为p型氧化物层,所述n型层为n型氧化镓基层。
2.根据权利要求1所述的基于氧化镓的PN结结构,其特征在于,所述第一电极层的面积尺寸小于所述PN结的面积尺寸。
3.根据权利要求1所述的基于氧化镓的PN结结构,其特征在于,
所述p型氧化物层为氧化镍NiO、氧化亚锡SnO或氧化亚铜Cu2O。
4.根据权利要求1所述的基于氧化镓的PN结结构,其特征在于,还包括:
位于所述n型层下的衬底层;
其中,所述衬底层包括基板和形成在所述基板和所述n型层之间的第二电极层,所述PN结的面积尺寸小于所述第二电极层的面积尺寸,所述第二电极层为氧化物电极。
5.根据权利要求1所述的基于氧化镓的PN结结构,其特征在于,
所述PN结结构还包括位于所述n型层上表面、与所述p型层间在水平方向上隔一定距离设置的第二电极层,所述第二电极层为氧化物电极。
6.根据权利要求1,4或5中任一项所述的基于氧化镓的PN结结构,其特征在于,
所述氧化物电极为铂氧化物、铟锡氧化物、铝掺杂锌氧化物或钌氧化物RuOx
7.一种制备方法,用于制备根据权利要求1-6中任一项所述的基于氧化镓的PN结结构,其特征在于,所述制备方法包括:
在衬底层上自下而上依次形成n型层、p型层和第一电极层;
所述p型层和n型层相接触形成所述PN结;
所述第一电极层为氧化物电极,所述p型层为p型氧化物层,所述n型层为n型氧化镓基层。
8.根据权利要求7所述的制备方法,其特征在于,
通过射频溅射法、金属有机化学气相沉积法MOCVD或脉冲激光沉积法PLD在所述衬底层上形成所述n型层;
通过溶胶凝胶法、磁控溅射法或脉冲激光沉积法PLD形成所述p型层。
9.根据权利要求7所述的制备方法,其特征在于,在所述衬底层上形成所述n型层之前,所述制备方法还包括:
在所述衬底层的基板上形成所述衬底层的第二电极层,所述第二电极层的面积尺寸大于所述PN结的面积尺寸。
10.根据权利要求7所述的制备方法,其特征在于,在所述p型层上形成所述第一电极层之前,所述制备方法还包括:
在所述n型层的上表面、与所述p型层在水平方向上间隔一定距离形成第二电极层。
CN201911283538.7A 2019-12-13 2019-12-13 基于氧化镓的pn结结构及其制备方法 Active CN111063742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911283538.7A CN111063742B (zh) 2019-12-13 2019-12-13 基于氧化镓的pn结结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911283538.7A CN111063742B (zh) 2019-12-13 2019-12-13 基于氧化镓的pn结结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111063742A true CN111063742A (zh) 2020-04-24
CN111063742B CN111063742B (zh) 2022-08-19

Family

ID=70301540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911283538.7A Active CN111063742B (zh) 2019-12-13 2019-12-13 基于氧化镓的pn结结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111063742B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864540A (zh) * 2023-09-04 2023-10-10 西安电子科技大学 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法
CN116936613A (zh) * 2023-09-18 2023-10-24 西安电子科技大学 基于蓝宝石衬底外延的准垂直器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409987A (zh) * 2016-12-08 2017-02-15 西安电子科技大学 基于Ir2O3/Ga2O3的深紫外APD探测二极管及其制作方法
CN108231910A (zh) * 2018-02-09 2018-06-29 沈阳工程学院 一种柔性基片衬底的异质结构薄膜及其制备方法
CN108369964A (zh) * 2015-12-25 2018-08-03 出光兴产株式会社 层叠体
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
CN110085681A (zh) * 2019-05-20 2019-08-02 中山大学 一种氧化镓基异质pn结二极管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369964A (zh) * 2015-12-25 2018-08-03 出光兴产株式会社 层叠体
CN106409987A (zh) * 2016-12-08 2017-02-15 西安电子科技大学 基于Ir2O3/Ga2O3的深紫外APD探测二极管及其制作方法
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
CN108231910A (zh) * 2018-02-09 2018-06-29 沈阳工程学院 一种柔性基片衬底的异质结构薄膜及其制备方法
CN110085681A (zh) * 2019-05-20 2019-08-02 中山大学 一种氧化镓基异质pn结二极管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864540A (zh) * 2023-09-04 2023-10-10 西安电子科技大学 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法
CN116936613A (zh) * 2023-09-18 2023-10-24 西安电子科技大学 基于蓝宝石衬底外延的准垂直器件及其制备方法
CN116936613B (zh) * 2023-09-18 2024-05-14 西安电子科技大学 基于蓝宝石衬底外延的准垂直器件及其制备方法

Also Published As

Publication number Publication date
CN111063742B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
CN105474397B (zh) 氧化物半导体基板及肖特基势垒二极管
CN111063742B (zh) 基于氧化镓的pn结结构及其制备方法
JP6106790B2 (ja) ヘテロ接合型太陽電池の製造方法
CN104051589B (zh) 一种横向氧化锌纳米棒阵列发光二极管
WO2020067235A1 (ja) 酸化物積層体及びその製造方法
JP2011086770A (ja) 光電変換素子及びその製造方法
CN105023980A (zh) 一种具有P型AlInGaN接触层的LED及其制备方法
KR20150003181A (ko) 실리콘 태양광발전을 위한 정공 차단 실리콘/티탄 산화물 헤테로접합
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN105552149A (zh) 基于自支撑GaN衬底的高In组分InGaN/GaN量子阱结构太阳能电池及其制法
CN112234117A (zh) 基于n-GaN/p-GaSe/石墨烯异质结的自驱动超宽光谱光电探测器及制备方法
KR20130068448A (ko) 발광다이오드
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
CN107731971B (zh) 一种基于光子晶体的垂直结构led芯片及其制备方法
CN115084234A (zh) 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法
CN114744028A (zh) 一种低成本、可控倾角斜台面氧化镍/氧化镓异质结功率二极管的制备方法
CN114530487A (zh) 带边缘终端的金刚石肖特基二极管的制备方法
CN112382671A (zh) 一种基于纳米结构的结势垒肖特基二极管及其制备方法
JP3260001B2 (ja) 半導体素子
KR20110107934A (ko) 탄소나노튜브/ZnO 투명태양전지 및 그 제조방법
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法
WO2022030114A1 (ja) 半導体積層体、半導体素子および半導体素子の製造方法
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN111223918A (zh) P型半导体低阻欧姆接触结构及其制备方法
CN114899263B (zh) 一种InGaN/GaN超晶格结构太阳能电池外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211227

Address after: 230000 China (Anhui) pilot Free Trade Zone, Hefei, Anhui Province a1205-a1208, future center, Institute of advanced technology, University of science and technology of China, No. 5089, Wangjiang West Road, high tech Zone, Hefei

Applicant after: Hefei Zhongke microelectronics Innovation Center Co.,Ltd.

Address before: 230026 Jinzhai Road, Baohe District, Hefei, Anhui Province, No. 96

Applicant before: University of Science and Technology of China

GR01 Patent grant
GR01 Patent grant