KR20130068448A - 발광다이오드 - Google Patents

Abstract

본 발명에 따른 발광 다이오드는 기판, 기판 위에 위치하는 n형 반도체층, n형 반도체층 위에 위치하는 활성층, 활성층 위에 위치하는 p형 반도체층, p형 반도체 층 위에 위치하는 전류 확산 층, 전류 확산층 위에 위치하는 투명 전극, 투명 전극 위에 위치하는 p형 전극, 그리고 n형 반도체층 위에 위치하는 n형 전극을 포함하고, 투명 전극은 그래핀으로 이루어진다.

Description

발광다이오드{LIGHT EMITTING DIODE}

본 발명은 발광다이오드에 관한 것으로, 특히 그래핀 투명 전극층을 포함하는 고휘도 발광 다이오드에 관한 것이다.

III-V족 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있다.

이 중 GaN은 III-V족 질화물 반도체 중에서도 우수한 물리적, 화학적 특성으로 인해서 발광 다이오드(light emitting diode: LED) 또는 레이저 다이오드(laser diode: LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.

GaN을 포함하는 반도체 물질의 성장을 위한 기판, 기판 위에 순차적으로 적층된 n형 질화물 반도체, 화성층 및 p형 질화물 반도체층을 포함하며, n형 및 p형 질화물 반도체층 위에 각각 형성된 전극을 포함한다.

이때, p형 질화물 반도체층 위에는 전류 주입 면적을 증가시키고 오믹 콘택을 형성하기 위해서 ITO(indium tin oxide) 등과 같은 물질로 투명 전극(transparent electrode)을 형성한 후 전극을 형성한다.

그러나 ITO와 같은 투명 전극의 경우 발광 다이오드의 파장이 UV 대역(300 ~ 400 nm)인 경우 투과 효율이 40% 이하로 현저하게 떨어지고, 가시광 영역(450 ~ 750 nm)에서도 그린 영역(500 ~ 550nm)의 경우 역시 투과 효율이 좋지 않은 문제점이 있다.　

따라서 본 발명은 기존의 산화물 반도체 투명 전극보다 자외선 영역에서 적외선 영역까지 전 영역에 걸쳐서 투과 효율이 향상된 발광다이오드를 제공하는 것이다.

상기한 과제를 달성하기 위한 본 발명에 따른 발광 다이오드는 기판, 기판 위에 위치하는 n형 반도체층, n형 반도체층 위에 위치하는 활성층, 활성층 위에 위치하는 p형 반도체층, p형 반도체층 위에 위치하는 투명 전극, 투명 전극 위에 위치하는 p형 전극, 그리고 n형 반도체층 위에 위치하는 n형 전극을 포함하고, 투명 전극은 그래핀으로 이루어진다.

본 발명에서와 같이 그래핀으로 투명 전극을 형성하면 자외선 영역에서 적외선 영역까지 모든 영역에서 투과 효율이 향상된 발광 다이오드를 제공할 수 있다.

그리고 산화막을 형성함으로써 그래핀층에 도전형 불순물이 도핑된 효과를 얻을 수 있으므로 전류 특성이 향상된 투명 전극을 형성할 수 있다.

도 1은 본 발명의 한 실시예에 따른 발광다이오드의 단면도이다.
도 2는 본 발명의 한 실시예에 따른 발광 다이오드의 평면도이다.
도 3은 도 2의 III-III선을 따라 잘라 도시한 단면도이다.
도 4a 및 도 4b는 본 발명의 한 실시예에 따른 발광 다이오드의 밴드갭과 파장의 상관관계를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 한 실시예에 따른 발광 다이오드의 파장에 따른 광투과율 변화를 나타낸다.
도 6 및 도 7은 본 발명의 한 실시예에 따라서 발광 다이오드를 제조하는 방법을 순서대로 도시한 단면도이다.
도 8a 부터 8f는 본 발명의 한 실시예에 따라서 그래핀을 제조하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드의 단면도이다.
도 10a 및 도 10b는 도 9의 발광 다이오드의 전류 확산층의 평면도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이하 도면을 참고하여 본 발명의 한 실시예에 따른 발광다이오드에 대해서 구체적으로 설명한다.

도 1은 본 발명의 한 실시예에 따른 발광다이오드의 사시도이고, 도 2는 본 발명의 한 실시예에 따른 발광 다이오드의 평면도이고, 도 3은 도 2의 III-III선을 따라 잘라 도시한 단면도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 발광다이오드는 기판(100), 기판 위에 형성되어 있는 버퍼층(102), 버퍼층 위에 위치하는 n형 반도체층(104), n형 반도체층(104) 위에 위치하는 활성층(106), 활성층(106) 위에 위치하는 p형 반도체층(108), p형 반도체층(108) 위에 위치하는 투명 전극(110)을 포함하고, 투명 전극(30) 위에 위치하는 산화물층(112), 산화물층(112) 위에 위치하는 p형 전극(114)과 n형 반도체층(104) 위에 위치하는 n형 전극(116)을 포함한다.

기판(100)은 질화갈륨 반도체의 성장이 용이한 사파이어 기판일 수 있다.

버퍼층(102)은 도전형 불순물이 도핑되지 않은(undoped) 질화 갈륨으로 이루어지며, 기판(100)과 반도체층의 격자 상수 및 열 팽창 계수의 차이를 극복하기 위해 형성한다.

n형 반도체층(104), 활성층(106) 및 p 반도체층(108)은 In_xAl_yGa_(1-x-y)N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질일 수 있다. n형 반도체층은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있고, p형 반도체층은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다.

그리고 활성층은 다중 양자 우물(multi quantum well: MQW) 구조의 GaN/InGaN층으로 이루어질 수 있다.

투명 전극(110)은 그래핀으로 이루어지며, 투명 전극(110)의 면저항은 100Ω/㎠이하이고, 80%이상의 광투과율을 가진다. 그리고 이때 캐리어 농도는 1×10¹⁹cm^-3일 수 있다.

산화물층(112)은 SiO₂, Y₂O₃, HfO₂, Ta₂O₅, Al₂O₃, CeO₂ 및 TiO₂ 중 적어도 하나를 포함하여 이루어질 수 있다.

이때, 투명 전극(110)과 산화물층(112)의 두께 합은 100nm 내지 500nm의 두께로 형성하는 것이 바람직하다.

p형 전극(114) 및 n형 전극(116)은 니켈(Ni), 금(Au), 크롬(Cr) 또는 이들의 합금을 이용하여 단층 또는 복수층으로 형성할 수 있다.

이처럼 본 발명의 한 실시예에서는 그래핀으로 이루어지는 투명 전극(110)과 산화물층(112)을 형성함으로써 발광 다이오드의 투과율이 전 파장 대역에 걸쳐 80%이상을 나타낸다. 또한, 산화물층으로 인해서 투명 전극의 도핑 효과를 얻을 수 있으므로 투명 전극의 전도도가 향상되어 면저항이 100Ω/㎠이하로 낮아질 수 있다. 따라서 활성층으로 유입되는 전류 확산도 증가하는 효과를 가져온다.

도 4a 및 도 4b는 본 발명의 한 실시예에 따른 발광 다이오드의 밴드갭과 파장의 상관관계를 나타낸 도면이고, 도 5a 및 도 5b는 본 발명의 한 실시예에 따른 발광 다이오드의 파장에 따른 광투과율 변화를 나타낸다.

도 4a를 참조하면, 밴드갭이 4eV보다 낮은 TiO₂를 제외하고, SiO₂, Y₂O₃, HfO₂, Ta₂O₅, Al₂O₃, CeO₂ 은 도 4b에서와 같이 자외선에서 그린 파장 영역에서 발고아 파장을 가지는 질화물 반도체의 밴드갭 영역인 2.8eV 내지 4.3eV보다 큰 값을 가지는 것을 알 수 있다. 따라서 본 발명에서와 같은 산화물층을 형성하면 질화물 반도체를 포함하는 발광 다이오드의 빛을 모두 통과시킬 수 있다.

따라서 도 5a에서와 같이 산화물층의 두께를 100nm이상으로 형성할 경우 자외선 영역에서 적외선 영역인 350nm 내지 1,000nm에서의 광투과율이 85%이상으로 높게 나타난다.

그리고 도 5b에서와 같이 산화물층의 두께를 50nm근처로 얇게 형성할 경우 파장에 따른 투과효율의 변화가 심해서 자외선 영역과 적외선 영역의 투과 효율이 떨어진다. 그리고 500nm이상의 두께로 형성할 경우 면저항이 커져서 활성층으로 유입되는 전류의 양이 저하된다. 따라서 산화물층은 100nm 내지 500nm의 두께 범위로 형성한다.

그럼 이상의 발광 다이오드를 제조하는 방법에 대해서 도 6 내지 8e와 기 설명한 도 3을 참조하여 구체적으로 설명한다.

도 6 및 도 7은 본 발명의 한 실시예에 따라서 발광 다이오드를 제조하는 방법을 순서대로 도시한 단면도이고, 도 8a부터 8f는 본 발명의 한 실시예에 따라서 그래핀을 제조하는 방법을 설명하기 위한 도면이다.

먼저, 도 6에 도시한 바와 같이 기판(100) 위에 버퍼층(102), n형 반도체층(104), 활성층(106) 및 p형 반도체층(108)을 차례로 형성한다.

n형 반도체층(104) 및 p형 반도체층(108)과 활성층(106)은 유기 금속 화학 기상 증착(metal organic chemical vapor depositon: MOCVD), 액상 에피택셜(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔에피텍셜법(molecular beam epitaxy) 등의 공정을 통해 형성될 수 있다.

다음, p형 반도체층(108) 위에 그래핀으로 이루어지는 투명 전극(110)을 형성한다.

투명 전극(110)을 형성하는 방법은 도 6a 내지 도 6e를 참조하여 설명한다.

먼저, 도 8a에서와 같이 산화규소막이 형성된 SOI(silicon on insulator) 기판을 준비한다.

그런 다음, 도 8b에서와 같이 기판 위에 전자 빔 조사 장치를 사용하여 니켈(Ni), 구리(Cu) 및 백금(Pt) 등과 같이 탄소를 잘 흡착하는 전이 금속으로 이루어지는 촉매층을 형성한다. 이때, 촉매층은 200nm 내지 500nm의 두께 범위로 형성한다.

그런 다음, 도 8c에서와 같이 촉매층이 형성된 기판을 열처리하여 탄소층을 형성한다.

이때, 열처리는 열 기상 증착 장치(thermal chemical vapor deposition, T-CVD)나 급속 승온 기상 증착 장치(apid thermal chemical vapor deposition, RT-CVD)에 넣어서 1,000℃ 이상의 고온을 유지시키고, 증착 장치 내에 CH₄, H₂, Ar의 혼합가스를 주입하여 진행한다.

그런 다음, 도 8d에서와 같이 급속 냉각으로 촉매층과 결합한 탄소를 분리시킴으로써 촉매층 표면에 그래핀을 성장시킨다.

그럼 다음, 도 8e에서와 같이 식각액으로 촉매층을 선택적으로 제거함으로써 그래핀을 기판으로부터 분리한다. 이때, 그래핀은 식각액 내에 부유된 상태이다.

그런 다음, 도 6및 8f에서와 같이 p형 반도체층(108)이 형성된 기판(100)을 그래핀이 부유된 식각액에 담가 p형 반도체층(108) 위에 그래핀으로 이루어지는 투명 전극(110)을 형성한다.

이후 투명 전극(110) 위에 스퍼터링으로 100~500nm 사이의 두께를 가지는 산화물층을 형성한다. 이때, 스퍼터링은 Ar가스 분위기에서 진행하며, 스퍼트 압력은 5mTorr, 투입 전력은 90W~150W, 증착 온도는 상온에서 진행한다. 이때, 산화물층(112)은 SiO₂, Y₂O₃, HfO₂, Ta₂O₅, Al₂O₃, CeO₂ 및 TiO₂ 중 적어도 하나를 포함하여 이루어질 수 있다.

그런 다음, 산소 분위기에서 300℃ 내지 500℃의 온도로 30분 내지 120분 동안 열처리를 실시한다.

이처럼 열처리를 실시하면 전자 농도가 상대적으로 높은 투명 전극(110)의 전자가 산화물층(112)으로 이동하여 산소이온(O^{2 -})을 형성함으로써 그래핀으로 이루어지는 투명 전극(110)에 정공(hole)을 도핑한 효과가 유도된다. 따라서 정공 도핑 효과로 인해서 투명 전극(110)의 전도도가 향상된다.

다시, 도 7에 도시한 바와 같이, 투명 전극(110) 위에 메사 식각으로 p형 반도체층(108)을 노출하는 접촉 구멍을 형성하고, n형 반도체층(104)의 상부를 제거하여 n형 반도체층(104)을 노출한다.

그런 다음 도 3에 도시한 바와 같이, 노출된 p형 반도체층(108) 및 n형 반도체층(104) 위에 각각 p형 전극(114) 및 n형 전극(116)을 형성한다. 이때, p형 전극(114)과 n형 전극(116)은 니켈 또는 구리를 전자빔 증착기로 증착한 후 리프트 오프 공정으로 형성한다.

이후, 급속 가열로를 600℃로 유지한 후 진공 상태에서 30초 내지 90초 동안 열처리하여 p형 오믹 접촉을 위한 오믹 접촉층(도시하지 않음)을 형성한다.

도 9는 본 발명의 다른 실시예에 따른 발광 다이오드의 단면도이고, 도 10a 및 도 10b는 도 9의 발광 다이오드의 전류 확산층의 평면도이다.

도 9의 층간 구조는 대부분 도 3과 동일하므로 다른 부분에 대해서만 구체적으로 설명한다.

도 9의 발광 다이오드는 기판(100), 기판 위에 형성되어 있는 버퍼층(102), 버퍼층 위에 위치하는 n형 반도체층(104), n형 반도체층(104) 위에 위치하는 활성층(106), 활성층(106) 위에 위치하는 p형 반도체층(108), p형 반도체층(108) 위에 위치하는 투명 전극(110)을 포함하고, 투명 전극(110) 위에 위치하는 p형 전극(114)과 n형 반도체층(104) 위에 위치하는 n형 전극(116)을 포함한다.

그리고 p형 반도체층(108)과 투명 전극(110) 사이에는 전류 확산층(120)이 형성되어 있다. 전류 확산층(120)은 도 10a 내지 도 10b에서와 같이 p형 반도체층(108)을 노출하는 접촉 구멍(H)을 포함한다. P형 전극(114)은 접촉 구멍(H)을 통해서 p형 반도체층(108)과 접촉한다. 접촉 구멍(H)은 사각형 또는 원형일 수 있다.

본 발명의 한 실시예에서 복수의 접촉 구멍(H)을 도시하여 복수의 접촉 구멍(H)과 하나의 p형 전극(114)이 접촉할 수 있다. 그러나 각각의 접촉 구멍(H)과 하나의 p형 전극(114)이 연결될 수 있다.

한편, p형 반도체층(108)의 일함수는 ~5.6eV이고 투명 전극(110)의 일함수는 ~4.5eV를 가지므로 p형 반도체층(108)과 투명 전극(110) 사이에는 포텐션 장벽(potential barrier)이 존재한다.

따라서 일함수가 차이가 거의 없는 도전성 산화물질로 전류 확산층을 형성함으로써 전류 특성을 향상시킬 수 있다. 이때, 전류 확산층의 일함수는 ~4.5eV로 투명 전극(110)과 포텐션 장벽이 거의 없는 산화 인듐 주석(indium tin oxide, ITO)으로 형성할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100: 기판 102: 버퍼층
104: n형 반도체층 106: 활성층
108: p형 반도체층 110: 투명 전극
112: 산화물층 114: p형 전극
116: n형 전극 120: 전류 확산층

Claims (1)

1. 기판,
   상기 기판 위에 위치하는 n형 반도체층,
   상기 n형 반도체층 위에 위치하는 활성층,
   상기 활성층 위에 위치하는 p형 반도체층,
   상기 p형 반도체 층 위에 위치하는 전류 확산 층,
   상기 전류 확산 층 위에 위치하는 투명 전극,
   상기 투명 전극 위에 위치하는 p형 전극, 그리고
   상기 n형 반도체층 위에 위치하는 n형 전극
   을 포함하고,
   상기 투명 전극은 그래핀으로 이루어지는 발광 다이오드.
   
   
   

Images