WO2005060013A1 - 半導体発光素子およびその製法 - Google Patents

半導体発光素子およびその製法 Download PDF

Info

Publication number
WO2005060013A1
WO2005060013A1 PCT/JP2004/018810 JP2004018810W WO2005060013A1 WO 2005060013 A1 WO2005060013 A1 WO 2005060013A1 JP 2004018810 W JP2004018810 W JP 2004018810W WO 2005060013 A1 WO2005060013 A1 WO 2005060013A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
light
upper electrode
conductive layer
Prior art date
Application number
PCT/JP2004/018810
Other languages
English (en)
French (fr)
Other versions
WO2005060013A8 (ja
Inventor
Norikazu Ito
Masayuki Sonobe
Daisuke Nakagawa
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to US10/583,092 priority Critical patent/US20070108519A1/en
Priority to EP04807169A priority patent/EP1696494A1/en
Publication of WO2005060013A1 publication Critical patent/WO2005060013A1/ja
Publication of WO2005060013A8 publication Critical patent/WO2005060013A8/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Definitions

  • the present invention relates to a semiconductor light emitting device using a gallium nitride compound semiconductor. More specifically, the upper electrode is formed with good adhesion on the surface of the gallium nitride-based compound semiconductor, which is difficult to make ohmic contact between the upper electrode made of metal and the surface of the semiconductor laminate, and the current
  • the present invention relates to a semiconductor light emitting device having a structure in which the light is spread over the entire chip and light can not be taken out to the surface side, and unnecessary light emission can be prevented without flowing a current below the upper electrode, and a method of manufacturing the same.
  • a conventional semiconductor light emitting device using a gallium nitride compound semiconductor has a structure as shown in FIG. 5, for example. That is, on the sapphire substrate 21, a buffer layer 22 made of, for example, GaN, an n-type layer made of GaN (contact layer and cladding layer) 23, and a material that determines an emission wavelength whose band gap is smaller than that of the cladding layer
  • an active layer (light-emitting layer) 24 composed of an InGaN-based (which means that the ratio of In to Ga can be varied, the same applies hereinafter) compound semiconductor and a p-type layer (cladding layer) composed of p-type GaN 25) is sequentially epitaxially grown, and an upper electrode (p-side electrode) 28 is provided on the surface thereof via a light-transmitting conductive layer made of, for example, ZnO.
  • a lower electrode (n-side electrode) 29 is provided on the n-type layer 23 in which a part of the stacked semiconductor laminated portion is removed by etching and is exposed.
  • the upper electrode 28 is, for example, a laminated structure of Ti and Au
  • the lower electrode 29 is alloyed by heat-treating (annealing) each layer of Ti_A and a force for directly forming a Ti_Al alloy. It is composed of a Ti_Al alloy layer, and both are formed of a metal layer.
  • n-type layer 23 and the p-type layer 25 are provided at least on the active layer 24 side in order to improve the effect of confining carriers.
  • a compound semiconductor may be used in some cases.
  • gallium nitride-based compound semiconductors it is necessary to perform activation treatment, which makes it difficult to increase the carrier concentration in the p-type layer. Therefore, in general, a p-type layer is often provided on the surface side of the semiconductor laminated portion.
  • the light-transmitting conductive layer 27 where the upper electrode 28 is provided is removed so that the light-transmitting conductive layer 27 directly adheres to the P-type layer 25, that is, the light-transmitting conductive layer 27 and the p-type layer
  • the upper electrode 28 is made of a material that is more excellent in adhesion between the upper electrode 28 and the p-type layer 25 than the adhesion with the p-type layer 25 (for example, see Patent Document 1).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 7-94782
  • an insulating layer is inserted under the upper electrode, or a layer of a different conductivity type is provided.
  • a device that does not allow current to flow is used.
  • gallium nitride-based compound semiconductors are damaged by plasma during the formation of the insulating film and during the dry etching of the insulating film, so that the ohmic contact of parts other than the upper electrode forming area is deteriorated. No measures can be taken.
  • the present invention has been made in view of such circumstances, and in a light-emitting element made of a gallium nitride-based compound semiconductor, the external quantum efficiency is improved by suppressing light emission below the upper electrode. It is another object of the present invention to provide a semiconductor light emitting device using a gallium nitride compound that maintains good adhesion between an upper electrode and a semiconductor layer.
  • Another object of the present invention is to provide a gallium nitride-based compound semiconductor that forms a current blocking means that makes it difficult for a current to partially flow only under the upper electrode, while affecting other portions. It is an object of the present invention to provide a method for manufacturing a semiconductor light emitting device that can improve external quantum efficiency without giving it.
  • a semiconductor light emitting device includes a semiconductor laminated portion in which an n-type layer and a p-type layer of a gallium nitride-based compound semiconductor layer are laminated so as to form a light-emitting portion; A light-transmitting conductive layer to be provided; and an upper electrode provided so as to be in contact with the surface of the semiconductor laminated portion where a part of the light-transmitting conductive layer is removed and exposed and the light-transmitting conductive layer. Then, current blocking means is applied to the surface of the semiconductor laminated portion exposed by removing a part of the light-transmitting conductive layer, thereby improving the adhesion between the upper electrode and the surface of the semiconductor laminated portion. It is formed in a structure in which a current to the lower side of the upper electrode is blocked while ensuring.
  • the gallium nitride-based compound semiconductor is a compound of Ga of a group III element and N of a group V element or part or all of Ga of a group III element is a group III element such as Al or In. Element and / or a chip in which part of N of group V element is replaced with another group V element such as P or As Compound compound.
  • the upper electrode refers to an electrode provided to be connected to a semiconductor layer above a semiconductor layer stacked over a substrate.
  • the current blocking means may be a concave portion formed on the surface of the semiconductor laminated portion exposed by removing the light-transmitting conductive layer, or may be a concave portion formed by removing the light-transmitting conductive layer. It may be an oxygen-containing layer formed on the surface of the semiconductor laminated portion.
  • a semiconductor laminated portion is formed by laminating a gallium nitride-based compound semiconductor layer including an n-type layer and a p-type layer on a substrate surface to form a light emitting portion. Then, a light-transmitting conductive layer is formed on the surface of the semiconductor laminated portion, a part of the light-transmitting conductive layer where the upper electrode is formed is removed by etching to expose the surface of the semiconductor laminated portion, and the etching is performed.
  • the partially exposed surface of the semiconductor laminated portion is exposed to an oxygen plasma atmosphere to make the surface a current blocking region, and the surface of the semiconductor laminated portion and the opening of the transparent conductive layer are defined as the current blocking region.
  • the upper electrode is formed so as to be in close contact with the vicinity.
  • a concave portion is formed on the exposed surface of the semiconductor laminated portion by dry etching, and the exposed surface in the concave portion and the concave portion are formed.
  • An upper electrode is formed so as to be in close contact with the vicinity of the opening of the translucent conductive layer.
  • a light-transmitting conductive layer is formed on a surface of a semiconductor laminated portion formed of a gallium nitride-based compound semiconductor and laminated so as to form a light emitting portion, and a portion where an upper electrode is formed is formed.
  • the current blocking means is formed on the surface of the semiconductor laminated portion exposed by removing the light-transmitting conductive layer, and the upper electrode is provided so as to be in close contact with the exposed surface of the semiconductor laminated portion. It can almost completely block the flow of current to the lower side of the upper electrode while maintaining the adhesion to the upper electrode. be able to. As a result, useless light emission is prevented, the emitted light can be efficiently extracted to the outside, and the external quantum efficiency can be greatly improved.
  • the production method of the present invention after the light-transmitting conductive layer is formed on the surface of the semiconductor laminated portion, Since the light-transmitting conductive layer where the upper electrode is to be formed is removed to expose the semiconductor laminated portion and is exposed to an oxygen plasma atmosphere, oxygen due to oxygen plasma is taken into the surface of the gallium nitride-based compound semiconductor layer ( Oxidized) to form a current blocking region where current flow is extremely difficult.
  • the place where the upper electrode is not formed without removing the light-transmitting conductive layer is covered with the light-transmitting conductive layer, and the light-transmitting conductive layer is not affected at all by exposure to oxygen plasma. Does not affect the current from the light-transmitting conductive layer.
  • the current blocking means is applied only to the location where the upper electrode is formed in a state where the area other than the upper electrode formation area is covered with the light-transmitting conductive layer. Has no effect.
  • the surface of the semiconductor laminated portion exposed by dry etching instead of merely exposing to the above-described oxygen plasma, the surface of the semiconductor laminated portion is roughened by Ar ions or the like in the dry etching, and the current is also substantially blocked. can do. Also in this case, the surface of the semiconductor lamination portion other than the upper electrode formation location is covered with the light-transmitting conductive layer, and the light-transmitting conductive layer made of Ni_Au, Zn, or the like is hardly etched by the GaN-based compound. On the other hand, the current blocking means can be applied only to the lower side of the upper electrode without any influence on the semiconductor laminated portion.
  • FIG. 1A and FIG. 1B are plan explanatory views of a perspective view and a cross section of a semiconductor light emitting device according to the present invention.
  • FIG. 2 is an explanatory sectional view showing another example of the current blocking means of the semiconductor light emitting device of FIG. 1.
  • FIGS. 3A to 3C are diagrams showing a state where characteristics of voltage (V) ′ and current (I) when dry etching the GaN layer surface are reduced.
  • FIG. 4A to FIG. 4D are diagrams showing the steps of manufacturing the semiconductor light emitting device of FIG. 1.
  • FIG. 5 is an explanatory sectional view showing an example of a conventional semiconductor light emitting device. Explanation of reference numerals
  • an n-type layer 3 and a p-type layer 5 of a gallium nitride-based compound semiconductor form a light emitting portion, as shown in FIG.
  • the semiconductor laminated portion 6 is formed, and the light-transmitting conductive layer 7 is provided on the surface of the semiconductor laminated portion 6.
  • An upper electrode (electrode pad) 8 is provided so that a part of the light-transmitting conductive layer 7 is removed and the surface of the semiconductor laminated portion 6 and the light-transmitting conductive layer 7 are exposed.
  • the current blocking means 10 (10a) is provided on the surface of the semiconductor laminated portion 6 exposed from the opening 7a, so that the upper electrode 8 It is formed in a structure in which a current to the lower side of the upper electrode 8 is largely blocked while ensuring adhesion to the surface of the semiconductor laminated portion 6.
  • the current blocking means 10 may be a concave portion 10a formed on the surface of the semiconductor laminated portion 6 exposed by removing the light-transmitting conductive layer 7, or as shown in FIG. It may be an oxygen-containing layer 10b formed on the surface of the semiconductor laminated portion 6 exposed by removing the conductive conductive layer 7.
  • the present inventors have found that when the surface of a p-type gallium nitride-based compound semiconductor layer is dry-etched or exposed to an oxygen plasma atmosphere, a current flows between metal films formed on the surface. We found a phenomenon that would be difficult to perform and verified it. That is, as shown in FIG.3A, a case where a pair of electrodes 12 and 13 are formed directly on the surface of the p-type GaN layer 11 by a p-type GaN layer such as Zn ⁇ and a layer conductive layer which can easily form an ohmic contact. 3B, as shown in FIG.
  • the surface of the p-type GaN layer 11 was etched by a depth of several tens of nm by dry etching to form the concave portion 1 la, and between the pair of electrodes 12 and 13.
  • the voltage V was applied to, and the change in current with respect to the change in voltage was examined.
  • A has a linear voltage-current characteristic, and the current increases as the voltage increases.
  • the electrodes 12 and 13 are formed after dry etching is performed on the surface of the p-type GaN layer 11, the voltage-current characteristics of B are as low as about 35V, and almost no current flows at voltage. It has been found that the characteristics become nonlinear.
  • the etchant is diluted hydrochloric acid or the like, and the surface of the GaN layer 11 is hardly damaged. As a result, almost ohmic contact is obtained as shown in A of Fig. 3C. That is, the difference in electrical contact between the electrodes 12, 13 and the p-type GaN layer 11 appears in FIG. 3C.
  • the present invention utilizes this phenomenon and exposes the light-transmitting conductive layer by partially removing it.
  • the upper electrode (electrode pad) was formed so as to be in direct contact with the surface of the semiconductor laminated portion, and the current blocking means 10 serving as the above-mentioned non-uniform contact was formed on the surface of the semiconductor laminated portion in a portion in contact with the upper electrode. Things.
  • a method of forming an insulator layer or a conductive type layer different from the surrounding conductive type at a place where current is to be blocked is called a gallium nitride-based compound semiconductor, particularly a p-type gallium nitride.
  • the conductivity of the surface of the P-type semiconductor layer etc. other than the place where the current is to be blocked is reduced, and even if the light-transmitting conductive layer is formed on the surface, There is a problem that an ohmic contact with the semiconductor layer cannot be obtained.
  • the current blocking means of the present invention after forming the light-transmitting conductive layer, the light-transmitting conductive layer is removed only at the upper electrode formation location where the current is to be blocked, exposing the surface of the semiconductor laminated portion, and In this state, the current blocking means is formed on the surface, so that the upper electrode and the surface of the semiconductor laminated portion form a non-ohmic contact, the current is blocked only on the lower side of the upper electrode, and the other portions are very low. Good ohmic contact is obtained.
  • the light-transmitting conductive layer 7 at the location where the upper electrode 8 is formed is removed to form an opening 7a, and the surface of the semiconductor laminated portion 6 exposed by the opening 7a is dried.
  • a recess 10a formed by etching is formed as the current blocking means 10. That is, dry etching with Ar ions and C1 gas is performed on the entire surface including the light-transmitting conductive layer 7, so that the light-transmitting conductive layer 7 and the semiconductor laminated portion 6 below the opening are not affected at all. Only the surface of the semiconductor laminated portion 6 exposed from the portion 7a is etched by about 10 to 50 nm to form a concave portion 10a.
  • the upper electrode (electrode pad) 8 is, for example, a Ti layer having a thickness of about 0.01-0.05 ⁇ and a Ti layer having a thickness of about 0.2 lxm so as to cover the upper part of the light-transmitting conductive layer 7 inside the recess 10a and around the opening 7a. It is formed by a laminated structure with an Au layer. As shown in B of FIG. 3C, the surface of the concave portion 10a has a very low ohmic characteristic from the electrode material, and almost no current flows.
  • this current blocking means 10 forms a layer (oxide layer) containing oxygen by exposing it to an oxygen plasma atmosphere even if the recess 10a is not formed by dry etching. Can also be obtained.
  • An example is shown in FIG. In FIG. 2, 10b shows an oxide layer formed as a result of exposing the surface of the semiconductor laminated portion 6 to oxygen plasma.
  • the light-transmitting conductive layer 7 at the location where the upper electrode 8 is to be formed is opened to expose a part of the semiconductor lamination portion 6, and, for example, a plasma power source is formed in an oxygen ( ⁇ ) gas atmosphere.
  • an oxide layer 10 b is formed on the exposed surface of the semiconductor laminated portion 6, and functions as the current blocking means 10.
  • the formation of the other upper electrodes 8 and the like are the same as in the example shown in FIG.
  • the portion other than the structure in which the upper electrode 8 is provided directly is formed in the same manner as the structure of the conventional gallium nitride compound semiconductor light emitting device.
  • a sapphire (AlO single crystal) substrate having a C plane as a main surface is used as the substrate 1.
  • the force is not limited to this, and the other surface is a main surface.
  • the substrate 1 may be a sapphire substrate.
  • the substrate 1 may be an insulating substrate, a semiconductor substrate such as silicon carbide (SiC), GaN, GaAs, or Si can also be used.
  • SiC silicon carbide
  • GaN GaN
  • GaAs GaAs
  • Si silicon carbide
  • a part of the semiconductor lamination portion 6 is removed by etching to form a lower conductive layer (FIG. 1).
  • the n-type layer 3 needs to be exposed.
  • the semiconductor laminated portion 6 includes a buffer layer 2, an n-type layer 3, an active layer 4, and a p-type layer 5.
  • the buffer layer 2 is provided when the lattice constant between the substrate and the semiconductor layer to be laminated is largely different, or when it is difficult to laminate the gallium-based compound semiconductor layer directly on the substrate 1 with good crystallinity. It is unnecessary if there is no such problem.
  • the laminated portion forming the light-emitting layer has a double hetero-junction structure in which the active layer 4 is sandwiched between the n-type layer 3 and the p-type layer 5.
  • the semiconductor layer forming this light emitting layer is formed at a high temperature of about 700 to 1000 ° C.
  • the p-type layer is often formed on the upper surface side to activate the p-type layer, but the p-type layer may be a lower layer and the n-type layer may be an upper layer.
  • the n-type layer 3 and the p-type layer 5 are each shown as a single layer.
  • the active layer is made of a thin GaN layer with a high concentration. In many cases, it is composed of an AlGaN-based compound having a band gap larger than 4, and a multilayer structure may be provided to provide another function. In addition, since layers having different lattice constants are stacked, a superlattice structure can be employed. However, it may be formed of a single layer satisfying these functions. The thickness of each layer is also formed according to the purpose.
  • the n-type layer 3 is formed to have a total thickness of about 3 10 zm
  • the p-type layer 5 is formed to have a total thickness of about 0.1--: m.
  • Se, Si, Ge, Te, etc. are used for forming the n-type layer 3
  • gallium nitride-based compound semiconductors are used for forming the p-type layer 5 using Mg, Zn, etc. as dopants. It is obtained by doing.
  • the p-type layer 5 is preferably subjected to an activation treatment because Mg or the like of the p-type dopant is difficult to function as a dopant by being combined with hydrogen (H).
  • This activation treatment is performed by, for example, a heat treatment at 600 800 ° C. for about 10 minutes and 1 hour in an N atmosphere.
  • the method is not limited to such heat treatment, and may be performed by a method such as electron beam irradiation.
  • a protective film can be formed on the surface of the p-type layer, or the activation treatment can be performed without the protective film.
  • a material having a band gap energy corresponding to the wavelength of light to be emitted is selected.
  • a material having a band gap energy corresponding to the wavelength of light to be emitted is selected.
  • blue light having a wavelength of 460 to 470 nm In GaN
  • the active layer 4 is formed undoped, but may be p-type or n-type.
  • the light-transmitting conductive layer 7 is formed, for example, by laminating and alloying Ni and Au to a thickness of about 2-100 nm, or a chip such as a ZnO layer or an ITO layer while transmitting light. It is formed of a material that is conductive so that current can be easily diffused over the entire surface and that easily obtains ohmic contact with the p-type layer 5. Since the Zn ⁇ layer and the IT ⁇ layer are translucent even when thick, they are formed to a thickness of, for example, about 0 • 3-2 zm. In the example shown in FIG. 1, the ZnO layer is formed as the light-transmitting conductive layer 7 with a thickness of about 0.3 ⁇ m.
  • the upper electrode 8 is formed as a p-side electrode because the upper surface side of the semiconductor laminated portion 6 is the p-type layer 5, and is formed, for example, of TiZAu, Pd / Au or Ni / Au
  • the overall structure is about 0.2 lxm and the lower electrode 9 (n-side electrode) Is an alloy layer of, for example, Ti-A or Ti-Au, and is formed to a thickness of about 0.2-1 ⁇ as a whole.
  • the substrate 1 is set in, for example, an MOCVD (metal-organic chemical vapor deposition) apparatus, and component gases of a growing semiconductor layer, for example, trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) , Ammonia gas (NH), n-type MOCVD (metal-organic chemical vapor deposition) apparatus, and component gases of a growing semiconductor layer, for example, trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) , Ammonia gas (NH), n-type
  • MOCVD metal-organic chemical vapor deposition
  • the required gas, dimethylzinc (DMZn) or bisethylcyclopentagenenylmagnesium, is introduced together with the carrier gas H or N, and is shown in Figure 4A.
  • a buffer layer 2 made of GaN is deposited at about 400 to 600 ° C. to a thickness of about 0.01 to 0.03 ⁇ m.
  • an n-type layer consisting of an n-type GaN-based layer with a thickness of 2 10 xm and an n-type AlGaN-based layer with a thickness of 0.1 0.8 xm 3, an active layer 4 of 0.01-0.1 111-thick 0 & 1 ⁇ -based layer, and 0.05—
  • a p-type AlGaN-based layer having a thickness of 0.4 / im and a p-type layer 5 having a p-type GaN-based layer having a thickness of 0.05-0.5 / im are sequentially and epitaxially grown to form a semiconductor laminated portion 6.
  • a ZnO layer is formed to a thickness of about 0.4-1 / m by a vacuum deposition method or a sputtering method, and the light-transmitting conductive layer 7 is formed.
  • the semiconductor laminated portion 6 in a part of the chip is etched by reactive ion etching with chlorine gas to expose a part of the n-type layer 3.
  • the semiconductor laminated portion 6 near the boundary portion to be divided into each chip may be etched, but the boundary portion need not be etched.
  • a resist film is provided on the surface, an opening is formed only at a position where the upper electrode (P-side electrode) is to be formed, and a part of the light-transmitting conductive layer 7 exposed through the opening of the resist film by an etching solution such as dilute hydrochloric acid. Then, an opening 7a is formed in the light-transmitting conductive layer 7 as shown in FIG. 4B. Then, the gas with Ar and C1 gas
  • a recess 10a is formed on the surface of the semiconductor laminated portion 6 exposed from the opening 7a by performing the lie etching.
  • the depth of the recess 10a is about several tens nm.
  • the Ti film is reduced to about 0.1 ⁇ m by, for example, a lift-off method
  • the upper electrode 8 is formed by depositing an Au film of about 0.4 ⁇ m each by vacuum evaporation or the like, and alloyed by sintering the Ti film of about 0.1 ⁇ m and the A1 film of about 0.3 ⁇ m in the same manner.
  • An external electrode (n-side electrode) 9 is formed.
  • the upper electrode 8 and the lower electrode 9 are electrode pads that are connected to lead terminals and the like by wire bonding or the like. Then, by forming the chip, the light emitting element chip shown in FIG. 1 is obtained.
  • the dry etching is not performed, and the semiconductor light emitting device is directly placed in an oxygen plasma atmosphere. After only 30 minutes of exposure, the subsequent steps may be performed in exactly the same manner as the above-described manufacturing steps.
  • the upper electrode is provided in close contact with the surface of the semiconductor laminated portion exposed by removing a part of the light transmitting conductive layer, and is also provided in close contact with the light transmitting conductive layer.
  • the current blocking means is formed at the contact portion between the upper electrode and the surface of the semiconductor laminated portion, the upper electrode and the semiconductor laminated portion are strongly fixed and electrically non-ohmic. It becomes.
  • a voltage is applied between the upper electrode 8 and the lower electrode 9
  • almost no current flows below the upper electrode 8 and the surrounding semiconductor laminated portion passes through the light-transmitting conductive layer 7.
  • the present invention can be used as a light source in a wide range of fields, such as a backlight for a liquid crystal display device, various light emitting elements such as white and blue, and a lighting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

 チッ化ガリウム系化合物半導体層のn形層(3)とp形層(5)とが発光部を形成するように積層されて半導体積層部(6)が形成され、その半導体積層部の表面に透光性導電層(7)が設けられている。この透光性導電層の一部が除去され、露出する半導体積層部の表面および透光性導電層と接触するように上部電極(8)が設けられている。透光性導電層の開口部(7a)から露出する半導体積層部の表面に電流阻止手段(10)が施されていることにより、上部電極と半導体積層部の表面との密着性を確保しながら上部電極の下側への電流が大幅に阻止される構造に形成されている。その結果、上部電極の下側での発光を抑制することにより外部量子効率を向上させると共に、上部電極と半導体層との密着性を向上させたチッ化ガリウム系化合物を用いた半導体発光素子が得られる。

Description

明 細 書
半導体発光素子およびその製法
技術分野
[0001] 本発明は、チッ化ガリウム系化合物半導体を用いた半導体発光素子に関する。さら に詳しくは、金属からなる上部電極と半導体積層部表面とのォーミックコンタクトを採 り難いチッ化ガリウム系化合物半導体力 なる半導体積層部表面に上部電極が密着 性よく形成されると共に、電流がチップ全体に広がり、かつ、光を表面側に取り出すこ とができない上部電極の下側には電流を流さないで無駄な発光を阻止することがで きる構造の半導体発光素子およびその製法に関する。
背景技術
[0002] 従来のチッ化ガリウム系化合物半導体を用いた半導体発光素子は、たとえば図 5に 示されるような構造に形成されている。すなわち、すなわち、サファイア基板 21上に、 たとえば GaNからなるバッファ層 22、 GaNからなる n形層(コンタクト層およびクラッド 層) 23と、バンドギャップがクラッド層のそれよりも小さぐ発光波長を定める材料、たと えば InGaN系(Inと Gaとの比率が種々変り得ることを意味する、以下同じ)化合物半 導体からなる活性層(発光層) 24と、 p形の GaNからなる p形層(クラッド層) 25とが順 次ェピタキシャル成長され、その表面に、たとえば ZnOなどからなる透光性導電層を 介して、上部電極 (p側電極) 28が設けられている。そして、積層された半導体積層 部の一部がエッチングにより除去されて露出する n形層 23に下部電極 (n側電極) 29 が設けられることにより形成されている。上部電極 28は、たとえば Tiおよび Auの積層 構造、下部電極 29は、 Ti_Al合金を直接成膜する力 \ Tiと A1をそれぞれ積層して熱 処理 (ァニール処理)をすることにより、合金化された Ti_Al合金層からなり、共に金 属層で形成されている。
[0003] なお、 n形層 23および p形層 25は、キャリアの閉込め効果を向上させるため、少なく とも活性層 24側に、 AlGaN系(A1と Gaの混晶比率が種々変化し得ることを意味する 、以下同じ)化合物半導体が用いられることもある。また、チッ化ガリウム系化合物半 導体では、 p形層のキャリア濃度を大きくすることが難しぐ活性化処理を行う必要性 から、一般には半導体積層部の表面側に p形層が設けられることが多い。
[0004] この構造で、 p側電極 28と n側電極 29との間に電圧が印加されると、透光性導電層 27を経て p形層 25、活性層 24および n形層 23を介して電流が流れ、活性層 24で電 子と正孔との再結合により発光する。しかし、チッ化ガリウム系化合物半導体層、とく にその P形層は、キャリア濃度を充分に高くすることができず、電流をチップの全体に 拡散し難い。そのため、図 5に示されるように、 p形層の表面に透光性導電層 27が設 けられ、光を透過させながら、電流をチップの全体に拡散し得るように形成されている 。そして、この透光性導電層 27の表面に、上部電極(電極パッド) 28が形成されてい る。
[0005] この構造では、透光性導電層 27と p形層 25との密着性および上部電極 28と透光 性導電層 27との密着性が劣るため、上部電極 28上にワイヤボンディングなどをする と透光性導電層 27と p形層 25との間に浮きが生じたり、上部電極 28の部分が透光性 導電層 27の表面側または裏面側で剥離したりするという問題がある。このような問題 を解決するため、たとえば上部電極 28を設ける部分の透光性導電層 27を除去して、 直接 P形層 25と密着するように、すなわち透光性導電層 27と p形層 25との密着性より 、上部電極 28と p形層 25との密着性が優れるような材料により上部電極 28を設ける 構造が提案されている (たとえば特許文献 1参照)。
特許文献 1:特開平 7 - 94782号公報
発明の開示
発明が解決しょうとする課題
[0006] 前述のように、透光性導電層の表面に上部電極が形成されると、ワイヤボンディン グ時などに透光導電層の浮きや剥離という問題があると共に、上部電極の下側にも 均等に電流が流れ、活性層で発光して上方に進む光は上部電極を透過することが できず、吸収されたり反射を繰り返して無駄になり、発光した光を有効に利用すること ができないという問題がある。一方、透光性導電層の一部に開口部を形成し、その開 口部に上部電極を形成しても、上部電極と p形層とのォーミックコンタクト性が劣ると はいえども、上部電極から直接 p形層に電流が流れ、上部電極の下側でも発光し、 上方に向かった光は上部電極で遮られ、無駄になるという問題がある。この傾向は、 ワイヤボンディングなどにより透光性導電層と P形層との密着性が低下すると相対的 に上部電極から P形層に流れる電流が増え、より顕著になる。
[0007] 一方、 AlGaAs系化合物半導体や InGaAlP系化合物半導体の場合には、上部電 極の下側に絶縁層を入れたり、異なる導電形層を設けたりして上部電極の下側にで きるだけ電流を流さない工夫はなされている。しかし、チッ化ガリウム系化合物半導体 では、絶縁膜成膜時および絶縁膜のドライエッチング時のプラズマによるダメージの ため、上部電極形成場所以外の部分のォーミック接触性が悪化してしまレ、、同様の 対策を施すことができない。
[0008] 本発明は、このような状況に鑑みてなされたもので、チッ化ガリウム系化合物半導体 からなる発光素子において、上部電極の下側での発光を抑制することにより外部量 子効率を向上させると共に、上部電極と半導体層との密着性を良好に維持するチッ 化ガリウム系化合物を用いた半導体発光素子を提供することを目的とする。
[0009] 本発明の他の目的は、チッ化ガリウム系化合物半導体において、上部電極の下側 のみに部分的に電流が流れ難くなる電流阻止手段を形成しながら、他の部分には影 響をあたえないで、外部量子効率を向上させることができる半導体発光素子の製法 を提供することにある。
課題を解決するための手段
[0010] 本発明による半導体発光素子は、チッ化ガリウム系化合物半導体層の n形層と p形 層とが発光部を形成するように積層された半導体積層部と、該半導体積層部の表面 に設けられる透光性導電層と、該透光性導電層の一部が除去され、露出する前記半 導体積層部の表面および前記透光性導電層と接触するように設けられる上部電極と を有し、前記透光性導電層の一部が除去されることにより露出する前記半導体積層 部表面に電流阻止手段が施されることにより、前記上部電極と前記半導体積層部表 面との密着性を確保しながら該上部電極の下側への電流が阻止される構造に形成 されている。
[0011] ここにチッ化ガリウム系化合物半導体とは、 III族元素の Gaと V族元素の Nとの化合 物または III族元素の Gaの一部または全部が Al、 Inなどの他の III族元素と置換したも の、および/または V族元素の Nの一部が P、 Asなどの他の V族元素と置換したチッ 化物化合物を意味する。また、上部電極とは、基板上に積層される半導体層のより上 部の半導体層に接続して設けられる電極を意味する。
[0012] 前記電流阻止手段は、前記透光性導電層の除去により露出する前記半導体積層 部の表面に形成される凹部であってもよいし、前記透光性導電層の除去により露出 する前記半導体積層部の表面に形成される酸素含有層であってもよい。
[0013] 本発明による半導体発光素子の製法は、基板表面に n形層および p形層を含み発 光部を形成するようにチッ化ガリウム系化合物半導体層を積層することにより半導体 積層部を形成し、該半導体積層部表面に透光性導電層を形成し、該透光性導電層 の上部電極形成場所の一部をエッチングにより除去して前記半導体積層部の表面 を露出させ、該ェツチングにより一部露出した前記半導体積層部の表面を酸素ブラ ズマ雰囲気に晒すことにより該表面を電流阻止領域とし、該電流阻止領域とした前 記半導体積層部の表面および前記透光性導電層の開口部近傍に密着するように上 部電極を形成することを特徴とする。
[0014] 本発明による製法の他の形態は、前記酸素プラズマ雰囲気に晒すことに代えて、ド ライエッチングにより、前記露出した半導体積層部の表面に凹部を形成し、該凹部内 の露出面および前記透光性導電層の開口部近傍に密着するように上部電極を形成 することを特徴とする。
発明の効果
[0015] 本発明によれば、チッ化ガリウム系化合物半導体からなり発光部を形成するように 積層された半導体積層部の表面に透光性導電層が形成され、上部電極が形成され る部分の透光性導電層が除去されて露出する半導体積層部表面に電流阻止手段 が形成され、その露出した半導体積層部表面に密着するように上部電極が設けられ ているため、上部電極と半導体積層部との密着性を確保しながら、上部電極の下側 への電流の流れを殆ど阻止することができ、発光しても表面側に取り出すことができ ない上部電極の下側での発光を阻止することができる。その結果、無駄な発光を阻 止して、発光した光を効率的に外部に取り出すことができ、外部量子効率を大幅に 向上させることができる。
[0016] また、本発明の製法によれば、透光性導電層を半導体積層部表面に形成した後に 、上部電極を形成する場所の透光性導電層を除去して半導体積層部を露出させ、 酸素プラズマ雰囲気に晒しているため、酸素プラズマによる酸素がチッ化ガリウム系 化合物半導体層表面に取り込まれ (酸化され)、非常に電流の流れ難い電流阻止領 域が形成される。一方、透光性導電層が除去されていない上部電極の形成されない 場所は、透光性導電層で被覆されており、透光性導電層は酸素プラズマに晒されて も何ら影響を受けないため、透光性導電層からの電流に何らの影響を及ぼさない。 すなわち、従来の GaAs系半導体発光素子で行われるように、電流を部分的に阻止 するため、半導体層の導電形を部分的に変えたり、部分的に絶縁層を形成したりす ると、部分的に絶縁膜などによるマスクを形成する必要があり、その成膜時やドライエ ツチングによる除去時などにより、電流を阻止する領域以外のォーミックコンタクト性 を悪化させてしまうが、本発明の製法によれば、上部電極形成部以外の部分は透光 性導電層により被覆された状態で、上部電極の形成場所のみに電流阻止手段を施 しているため、上部電極形成場所以外の部分には何ら影響を及ぼすことがない。
[0017] 上記酸素プラズマに晒すだけではなぐドライエッチングにより露出した半導体積層 部表面をエッチングすることにより、ドライエッチングの Arイオンなどにより半導体積 層部の表面が荒らされ、同様に電流を大幅に阻止することができる。この場合も、上 部電極形成場所以外の半導体積層部表面は透光性導電層により被覆されており、 Ni_Au、 Zn〇などからなる透光性導電層は GaN系化合物よりエッチングされにくレヽ ため、半導体積層部には何ら影響を受けることなぐ上部電極の下側のみに電流阻 止手段を施すことができる。
図面の簡単な説明
[0018] [図 1]図 1Aおよび 1Bは、本発明による半導体発光素子の斜視および断面の平面説 明図である。
[図 2]図 2は、図 1の半導体発光素子の電流阻止手段の他の例を示す断面説明図で ある。
[図 3]図 3A— 3Cは、 GaN層表面をドライエッチングしたときの電圧 (V) '電流(I)特 性が低下する様子を示す図である。
[図 4]図 4A— 4Dは、図 1の半導体発光素子の製造工程を示す図である。 [図 5]図 5は、従来の半導体発光素子の一例を示す断面説明図である。 符号の説明
3 n形層
4 活性層
5 P形層
6 半導体積層部
7 透光性導電層
8 上部電極
9 下部電極
10 電流阻止手段
10a 凹部
発明を実施するための最良の形態
[0020] つぎに、本発明の半導体発光素子およびその製法について、図面を参照しながら 説明をする。本発明による半導体発光素子は、その一実施形態の斜視および断面 の説明図が図 1に示されるように、チッ化ガリウム系化合物半導体の n形層 3と p形層 5とが発光部を形成するように積層されて半導体積層部 6が形成され、その半導体積 層部 6の表面に透光性導電層 7が設けられている。この透光性導電層 7の一部が除 去され、露出する半導体積層部 6の表面および透光性導電層 7と接触するように上 部電極(電極パッド) 8が設けられている。本発明では、透光性導電層 7の一部が除 去され、開口部 7aから露出する半導体積層部 6の表面に電流阻止手段 10 (10a)が 施されていることにより、上部電極 8と半導体積層部 6の表面との密着性を確保しなが ら上部電極 8の下側への電流が大幅に阻止される構造に形成されている。
[0021] 電流阻止手段 10としては、透光性導電層 7の除去により露出する半導体積層部 6 の表面に形成される凹部 10aであってもよいし、図 2に示されるように、透光性導電層 7の除去により露出する半導体積層部 6の表面に形成される酸素含有層 10bであつ てもよい。
[0022] 本発明者らは、 p形チッ化ガリウム系化合物半導体層表面をドライエッチングしたり 、酸素プラズマ雰囲気に晒したりすると、その表面に形成した金属膜間の電流が流 れ難くなる現象を見出し、その検証を行った。すなわち、図 3Aに示されるように、 p形 GaN層 11の表面に直接 Zn〇のような p形 GaN層とォーミックコンタクトを採りやすレヽ 導電層により一対の電極 12、 13を形成した場合と、図 3Bに示されるように、 p形 GaN 層 11の表面をドライエッチングにより数十 nmの深さエッチングして凹部 1 laを形成し た場合との両方で、一対の電極 12、 13間に電圧 Vを印加して電圧の変化に対する 電流の変化を調べた。その結果、図 3Cに示されるように、 p形 GaN層 11表面にエツ チングを施すことなく電極 12、 13を形成した場合 Aは電圧電流特性がリニアで、電 圧の増加と共に電流が増加するのに対して、 p形 GaN層 11の表面にドライエツチン グを施した後に電極 12、 13を形成した場合 Bの電圧電流特性は、 3 5V程度まで の低レ、電圧では殆ど電流が流れず、非線形の特性になることを見出した。
[0023] なお、一対の電極 12、 13にするために ZnOなどの導電層をパターユングする必要 があるが、そのエッチング液は希塩酸などであり、 GaN層 11表面は殆どダメージがな ぐ影響を受けないため、図 3Cの Aのように殆どォーミックコンタクトが得られている。 すなわち、電極 12、 13と p形 GaN層 11との間の電気的接触の差が図 3Cに現れてい る。
[0024] この原因は、ドライエッチングの際の Arイオンなどによる衝撃により、 p形 GaN層 11 の結晶構造がダメージを受け、キャリアの移動が抑制されるものと考えられる。これは 、p形のチッ化ガリウム系化合物半導体層のキャリア濃度を上げ難いという性質とも絡 んで、より顕著に現れるもので、 GaAs系(AlGaAs系や InGaAlP系)化合物半導体 などでは見られないチッ化ガリウム系化合物半導体層に特有の現象と考えられる。こ の電極と p形 GaN層との電気的接触性は、イオン衝撃によるドライエッチングではなく 、p形 GaN層 11の表面を酸素プラズマ雰囲気中に晒すだけでも同様の現象が見ら れた。すなわち、 p形 GaN層 11の表面を酸素プラズマ雰囲気中に 30分間晒した後 に、図 3Bと同様に Zn〇層により一対の電極を形成して、その一対の電極間に同様に 電圧を印加した結果、図 3Cの Bと同様の結果になった。これは、ドライエッチングのよ うにイオン衝撃を受けるものではなレ、が、雰囲気の酸素が GaN層に採り込まれ、酸素 と化合する Gaが現れ、キャリアの移動を抑制するものと考えられる。
[0025] 本発明は、この現象を利用し、透光性導電層を一部除去することにより露出した、 半導体積層部表面に直接接触するように上部電極 (電極パッド)を形成すると共に、 その上部電極と接触する部分の半導体積層部表面に前述の非才一ミックコンタクトと なる電流阻止手段 10を形成したものである。すなわち、従来の GaAs系化合物で行 われるように、電流を阻止したい場所に絶縁物層や周囲の導電形と異なる導電形層 を形成する方法をチッ化ガリウム系化合物半導体、とくに p形チッ化ガリウム系化合物 半導体層に適用しょうとすると、電流を阻止したい場所以外の P形半導体層などの表 面の導電性を低下させ、表面に透光性導電層を形成しても透光性導電層と半導体 層とのォーミックコンタクトが得られないという問題がある。しかし、本発明の電流阻止 手段によれば、透光性導電層を形成した後に電流を阻止したい上部電極形成場所 のみの透光性導電層を除去して半導体積層部の表面を露出させ、そのままの状態 でその表面に電流阻止手段が形成されているため、上部電極と半導体積層部表面 とが非ォーミックコンタクトとなり、上部電極の下側のみの電流が阻止され、他の部分 は非常に良好なォーミックコンタクトが得られる。
[0026] 図 1に示される例は、上部電極 8の形成場所における透光性導電層 7が除去されて 開口部 7aが形成され、その開口部 7aにより露出した半導体積層部 6の表面にドライ エッチングによる凹部 10aが電流阻止手段 10として形成されている。すなわち、透光 性導電層 7も含めた全面に Arイオンと C1ガスとによるドライエッチングが施されること により、透光性導電層 7およびその下部の半導体積層部 6には何ら影響がなぐ開口 部 7aから露出した半導体積層部 6の表面のみが 10— 50nm程度エッチングされて 凹部 10aが形成される。そして、この凹部 10a内および開口部 7a周囲の透光性導電 層 7上部にかかるように、上部電極(電極パッド) 8が、たとえば 0.01— 0.05 μ ΐη程度 厚の Ti層と 0.2 l x m程度厚の Au層との積層構造により形成されている。この凹部 10aの表面は、前述の図 3Cの Bに示されるように、電極材料とは非常にォーミック特 性が低下し、殆ど電流が流れなくなる。
[0027] この電流阻止手段 10は、前述のように、ドライエッチングによる凹部 10aの形成でな くても、酸素プラズマ雰囲気に晒すことにより、酸素が採り込まれた層(酸化物層)を 形成することによつても得られる。その例が図 2に示されている。図 2において、 10b が酸素プラズマ中に半導体積層部 6の表面を晒した結果生じた酸化物層を示してお り、前述と同様に、上部電極 8の形成場所における透光性導電層 7を開口して半導 体積層部 6の一部を露出させ、たとえば酸素(〇)ガスの雰囲気中で、プラズマ電源
2
のパワーを 200W— 400Wにして 5— 30分程度放置することにより、半導体積層部 6 の露出面の表面部に酸化物層 10bが形成され、電流阻止手段 10として機能する。 他の上部電極 8の形成などは前述の図 1に示される例と同じである。
[0028] この電流阻止手段 10を介して上部電極 8が直接半導体積層部 6の表面に設けられ る構造以外の部分は、従来のチッ化ガリウム系化合物半導体発光素子の構造と同様 に形成することができる。図 1に示される例では、基板 1として、 C面を主面とするサフ アイァ (Al O単結晶)基板が用いられる力 これに限定されず、他の面を主面とする
2 3
サファイア基板であってもよい。また、基板 1は、絶縁性基板でもよいが、炭化ケィ素( SiC)、 GaN、 GaAs、 Siなどの半導体基板を用いることもできる。基板 1として絶縁性 基板が用いられる場合には、基板の裏面から電極を取り出すことができないため、後 述するように半導体積層部 6の一部をエッチング除去して下層の導電形層(図 1の例 では n形層 3)を露出させる必要がある。
[0029] 半導体積層部 6は、図 1に示される例では、ノ ッファ層 2、 n形層 3、活性層 4、 p形層 5とからなっている。バッファ層 2は、基板と積層する半導体層との格子定数が大きく 異なるとか、基板 1上に直接チツイ匕ガリウム系化合物半導体層を結晶性よく積層し難 い状態のときに設けられるもので、そのような問題がなければ不要である。たとえば A1 Ga In N (0≤x≤l、 0≤y≤l、 0≤x + y≤l、たとえば x= l、 y = 0)などの組成 y Ι -y
で、 400— 600°C程度の低温で形成される。そして、発光層を形成する積層部は、図 1に示される例では、活性層 4を n形層 3と p形層 5とで挟持するダブルへテロ接合構 造としている力 このような構造には限定されず、ホモまたはシングルヘテロの pn接 合で構成したものでもよい。この発光層を形成する半導体層は、 700 1000°C程度 の高温で形成される。また、一般には p形層の活性化のため p形層が上面側に形成さ れる場合が多いが、 p形層が下層で n形層が上層でも構わない。
[0030] n形層 3および p形層 5は、図 1に示される例では、それぞれ単層の例が示されてい るが、一般的には、たとえば電極形成部には、コンタクト層としてキャリア濃度を大きく しゃすい GaN層で形成し、活性層側にはキャリアを閉じ込めやすくするため、活性層 4よりもバンドギャップの大きい AlGaN系化合物で構成する場合が多ぐさらに他の 機能をもたすために多層にすることもできる。また、格子定数の異なる層を積層する ため、超格子構造にすることもできる。しかし、これらの機能を満たす単層で形成され てもよレ、。また、各層の厚さもそれぞれ目的に応じて形成されるが、たとえば n形層 3 としては、全体で 3 10 z m程度に、 p形層 5としては、全体で 0.1—: m程度に形 成される。なお、 n形層 3にするには、一般には Se、 Si、 Ge、 Teなどを、また、 p形層 5 にするには、 Mg、 Znなどをドーパントとしてチッ化ガリウム系化合物半導体にドーピ ングすることにより得られる。
[0031] この p形層 5は、 p形ドーパントの Mgなどが水素(H)と化合してドーパントとしての機 能を果し難いため、活性化処理が行われることが好ましい。この活性化処理は、たと えば N雰囲気中で、 600 800°C、 10分一 1時間程度の熱処理により行われるが、
2
このような熱処理に限られるものではなぐ電子線照射などの方法で行ってもよい。こ の活性化処理の際に、 p形層表面には保護膜を形成して行うこともできるし、保護膜 なしで行うこともできる。
[0032] 活性層 4は、発光させる光の波長に応じたバンドギャップエネルギーを有する材料 が選択され、たとえば波長が 460— 470nmの青色発光をさせる場合、 In Ga N
0.15 0.85 力 なるバルタ構造のもの、または InGaNからなるゥエル層と GaNからなるバリア層と の単一もしくは多重の量子井戸構造に形成され、全体で 0.01— 0.2 / m程度に形成 される。活性層 4はノンドープで形成されるが、 p形もしくは n形でも構わない。
[0033] 透光性導電層 7は、たとえば Niと Auを積層して合金化し 2— lOOnm程度の厚さに 形成されたものや、 ZnO層、または ITO層などの光を透過しながら、チップの全面に 電流を拡散しやすいように導電性で、かつ、 p形層 5とのォーミックコンタクトを得やす い材料により形成される。 Zn〇層や IT〇層は、厚くても透光性があるため、たとえば 0 • 3— 2 z m程度の厚さに形成される。図 1に示される例では、 ZnO層が 0.3 x m程度 の厚さで透光性導電層 7として形成されている。
[0034] 上部電極 8は、図 1に示される例では半導体積層部 6の上面側が p形層 5であるた め、 p側電極として形成されており、たとえば TiZAu、 Pd/Auまたは Ni/Auなどの 積層構造で、全体として 0.2 l x m程度の厚さに形成され、下部電極 9 (n側電極) は、たとえば Ti-Aほたは Ti-Auなどの合金層で、全体として 0.2— 1 μ ΐη程度の厚さ に形成される。
[0035] つぎに、図 1に示される半導体発光素子の製法について、図 4を参照しながら説明 をする。まず、基板 1を、たとえば MOCVD (有機金属化学気相成長)装置内にセッ ティングし、成長する半導体層の成分ガス、たとえばトリメチルガリウム (TMG)、トリメ チルアルミニウム(TMA)、トリメチルインジウム(TMI)、アンモニアガス(NH )、 n形
3 ドーパントガスとしての H Se、 SiH、 GeH、 TeHのいずれか、また、 p形ドーパント
2 4 4 4
ガスとしてのジメチル亜鉛(DMZn)もしくはビスェチルシクロペンタジェニルマグネシ ゥムのうちの必要なガスをキャリアガスの Hまたは Nと共に導入し、図 4Aに示される
2 2
ように、たとえば GaNからなるバッファ層 2を 400 600°C程度で 0.01— 0.03 μ m程 度堆積する。ついで、 2 10 x m厚の n形 GaN系層と 0.1 0.8 x m厚の n形 AlGa N系層からなる n形層 3、 0.01—0.1 111厚の 0&1^系からなる活性層4、および 0.0 5— 0.4 /i m厚の p形 AlGaN系層と 0.05— 0.5 /i m厚の p形 GaN系層力 なる p形層 5とをそれぞれ順次ェピタキシャル成長することにより、半導体積層部 6を形成する。
[0036] その後、 N雰囲気中で、 600— 800°C、 30分程度の熱処理を行って p形層 5の活
2
性化処理を行う。ついで、真空蒸着法またはスパッタ法などにより、 ZnO層を 0.4— 1 / m程度成膜し、透光性導電層 7を形成する。そして、下部電極 (n側電極) 9を形成 するため、塩素ガスによる反応性イオンエッチングにより、チップの一部における半導 体積層部 6をエッチングして n形層 3の一部を露出させる。この際、図 1Aに示されるよ うに、各チップに分割する境界部の近傍の半導体積層部 6もエッチングする場合もあ るが、境界部のエッチングはしなくてもよい。その後、表面にレジスト膜を設けて、上 部電極 (P側電極)を形成する場所のみ開口し、希塩酸などのエッチング液により、レ ジスト膜の開口により露出する透光性導電層 7の一部を除去して、図 4Bに示されるよ うに、透光性導電層 7に開口部 7aを形成する。そして、そのまま Arと C1ガスによるド
2
ライエッチングを行うことにより、図 4Cに示されるように、開口部 7aから露出する半導 体積層部 6表面に凹部 10aを形成する。この凹部 10aの深さは、数十 nm程度である
[0037] その後、図 4Dに示されるように、たとえばリフトオフ法により Ti膜を 0.1 μ m程度と、 Au膜を 0.4 μ m程度それぞれ真空蒸着などにより成膜して上部電極 8を、同様に Ti 膜を 0.1 μ m程度と A1膜を 0.3 β m程度成膜してシンターすることにより合金化して下 部電極 (n側電極) 9を形成する。この上部電極 8および下部電極 9は、ワイヤボンディ ングなどによりリード端子などと接続する電極パッドである。そして、チップ化すること により、図 1に示される発光素子チップが得られる。
[0038] 図 2の構造の半導体発光素子を製造するには、前述の透光性導電層 7に開口部 7 aを形成した後に、ドライエッチングを行わないで、そのまま酸素プラズマ雰囲気中に 10— 30分程度晒すだけで、後の工程は前述の製造工程と全く同様に行えばよい。
[0039] 本発明の半導体発光素子によれば、上部電極が透光性導電層の一部が除去され て露出する半導体積層部表面に密着すると共に、透光性導電層にも密着して設けら れ、かつ、上部電極と半導体積層部表面との接触部に電流阻止手段が形成されて いるため、上部電極と半導体積層部とは強力に固着されながら、電気的には非ォー ミックコンタクトとなる。その結果、上部電極 8と下部電極 9との間に電圧が印加される と、上部電極 8の下側には殆ど電流が流れないで、透光性導電層 7を経て周囲の半 導体積層部に電流が流れる。そのため、上部電極 8の下側の活性層では殆ど発光 作用が起らない。すなわち、上部電極の下側で発光して、真上に向かう光は上部電 極が金属膜で光を透過させないため無駄になってしまうが、本発明によれば、上部 電極の下側での発光は殆ど起らない。その結果、発光する光は有効に取り出しやす ぐ外部に取り出し難い光は発光そのものを抑制しているため、無駄な電流を使うこと がなぐ外部量子効率を大幅に向上させることができる。
産業上の利用可能性
[0040] 本発明は、液晶表示装置などのバックライト、白色や青色系などの各種発光素子、 照明装置など、幅広い分野で光源として用いることができる。

Claims

請求の範囲
[1] チッ化ガリウム系化合物半導体層の n形層と p形層とが発光部を形成するように積 層された半導体積層部と、該半導体積層部の表面に設けられる透光性導電層と、該 透光性導電層の一部が除去され、露出する前記半導体積層部の表面および前記透 光性導電層と接触するように設けられる上部電極とを有し、前記透光性導電層の一 部が除去されることにより露出する前記半導体積層部表面に電流阻止手段が施され ることにより、前記上部電極と前記半導体積層部表面との密着性を確保しながら該上 部電極の下側への電流が阻止される構造である半導体発光素子。
[2] 前記電流阻止手段が、前記透光性導電層の除去により露出する前記半導体積層 部の表面に形成される凹部である請求項 1記載の半導体発光素子。
[3] 前記電流阻止手段が、前記透光性導電層の除去により露出する前記半導体積層 部の表面に形成される酸素含有層である請求項 1記載の半導体発光素子。
[4] 前記凹部が 10— 50nmの深さに形成されてなる請求項 3記載の半導体発光素子。
[5] 基板表面に n形層および p形層を含み発光部を形成するようにチッ化ガリウム系化 合物半導体層を積層することにより半導体積層部を形成し、該半導体積層部表面に 透光性導電層を形成し、該透光性導電層の上部電極形成場所の一部をエッチング により除去して前記半導体積層部の表面を露出させ、該ェツチングにより一部露出し た前記半導体積層部の表面を酸素プラズマ雰囲気に晒すことにより該表面を電流阻 止領域とし、該電流阻止領域とした前記半導体積層部の表面および前記透光性導 電層の開口部近傍に密着するように上部電極を形成することを特徴とする半導体発 光素子の製法。
[6] 請求項 5記載の製法において、前記酸素プラズマ雰囲気に晒すことに代えて、ドラ ィエッチングにより、前記露出した半導体積層部の表面に凹部を形成し、該凹部内 の露出面および前記透光性導電層の開口部近傍に密着するように上部電極を形成 することを特徴とする半導体発光素子の製法。
[7] 前記酸素プラズマによる処理をプラズマ電源のパワーが 200W— 400Wで 5— 30 分行う請求項 5記載の半導体発光素子の製法。
PCT/JP2004/018810 2003-12-18 2004-12-16 半導体発光素子およびその製法 WO2005060013A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/583,092 US20070108519A1 (en) 2003-12-18 2004-12-16 Semiconductor light emitting device and method for manufacturing the same
EP04807169A EP1696494A1 (en) 2003-12-18 2004-12-16 Semiconductor light-emitting device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003420923A JP3767863B2 (ja) 2003-12-18 2003-12-18 半導体発光素子およびその製法
JP2003-420923 2003-12-18

Publications (2)

Publication Number Publication Date
WO2005060013A1 true WO2005060013A1 (ja) 2005-06-30
WO2005060013A8 WO2005060013A8 (ja) 2005-10-06

Family

ID=34697265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018810 WO2005060013A1 (ja) 2003-12-18 2004-12-16 半導体発光素子およびその製法

Country Status (7)

Country Link
US (1) US20070108519A1 (ja)
EP (1) EP1696494A1 (ja)
JP (1) JP3767863B2 (ja)
KR (1) KR20060115751A (ja)
CN (1) CN1894807A (ja)
TW (1) TW200527720A (ja)
WO (1) WO2005060013A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4861437B2 (ja) * 2006-01-09 2012-01-25 ソウル オプト デバイス カンパニー リミテッド Ito層を有する発光ダイオード及びその製造方法
JP5178360B2 (ja) * 2007-09-14 2013-04-10 シャープ株式会社 窒化物半導体発光素子
CN101990714B (zh) * 2008-04-30 2012-11-28 Lg伊诺特有限公司 发光器件和用于制造发光器件的方法
US8723160B2 (en) * 2010-07-28 2014-05-13 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having peripheral electrode frame and method of fabrication
KR101782081B1 (ko) * 2010-08-30 2017-09-26 엘지이노텍 주식회사 발광 소자
CN101980382B (zh) * 2010-10-15 2012-03-28 深圳市瑞丰光电子股份有限公司 一种led芯片的制造方法、led芯片及led
JP2012142444A (ja) * 2010-12-28 2012-07-26 Sharp Corp 発光デバイス、透明導電膜の形成方法、発光デバイスの製造方法および電気機器
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
KR101896676B1 (ko) * 2011-12-08 2018-09-07 엘지이노텍 주식회사 발광소자 및 발광 소자 패키지
CN102800777B (zh) * 2012-05-29 2015-02-18 中山大学 一种ZnO-TCL半导体发光器件及其制造方法
KR20160027730A (ko) * 2014-09-02 2016-03-10 서울바이오시스 주식회사 발광 다이오드
TWM542252U (zh) * 2015-10-16 2017-05-21 首爾偉傲世有限公司 小型發光二極體晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794782A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH10173224A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 化合物半導体発光素子及びその製造方法
JPH1117220A (ja) * 1997-04-18 1999-01-22 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JPH11135834A (ja) * 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
JP2004186544A (ja) * 2002-12-05 2004-07-02 Hitachi Cable Ltd 半導体発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286699B1 (ko) * 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US5977566A (en) * 1996-06-05 1999-11-02 Kabushiki Kaisha Toshiba Compound semiconductor light emitter
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
KR100542870B1 (ko) * 1998-01-21 2006-01-20 로무 가부시키가이샤 반도체 발광소자 및 그 제조방법
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794782A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH10173224A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 化合物半導体発光素子及びその製造方法
JPH1117220A (ja) * 1997-04-18 1999-01-22 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JPH11135834A (ja) * 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
JP2004186544A (ja) * 2002-12-05 2004-07-02 Hitachi Cable Ltd 半導体発光素子

Also Published As

Publication number Publication date
WO2005060013A8 (ja) 2005-10-06
EP1696494A1 (en) 2006-08-30
CN1894807A (zh) 2007-01-10
TW200527720A (en) 2005-08-16
JP3767863B2 (ja) 2006-04-19
US20070108519A1 (en) 2007-05-17
KR20060115751A (ko) 2006-11-09
JP2005183592A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
US7807521B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4438422B2 (ja) 半導体発光素子
JP2012124523A (ja) GaN系化合物半導体発光素子及びその製造方法
WO2005088735A1 (ja) Ga2O3系半導体素子
WO2005029588A1 (ja) 窒化物系半導体素子及びその製造方法
JPH10173222A (ja) 半導体発光素子の製法
US20110233603A1 (en) Semiconductor light-emitting device
JP3767863B2 (ja) 半導体発光素子およびその製法
JP2008171997A (ja) GaN系半導体発光素子
JP2006245165A (ja) 半導体発光素子
KR100755649B1 (ko) GaN계 반도체 발광소자 및 그 제조방법
KR101219290B1 (ko) 발광 다이오드 제조방법
JP5221166B2 (ja) ZnO系半導体素子とその製造方法及び光半導体素子
KR20130125871A (ko) 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
JP6323782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3776538B2 (ja) 半導体発光素子およびその製法
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP5379703B2 (ja) 紫外半導体発光素子
JP2000332288A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
KR100737821B1 (ko) 발광 소자 및 그 제조방법
JP4635458B2 (ja) 半導体発光素子
US6897494B1 (en) GaN light emitting diode with conductive outer layer
KR20110132159A (ko) 반도체 발광소자 및 그 제조방법
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP3592300B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480037613.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WR Later publication of a revised version of an international search report
WWE Wipo information: entry into national phase

Ref document number: 2004807169

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007108519

Country of ref document: US

Ref document number: 10583092

Country of ref document: US

Ref document number: 1020067011823

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 2004807169

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067011823

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10583092

Country of ref document: US