KR101309767B1 - 질화물 반도체 발광 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 N형 반도체층과 P형 반도체층 사이에 활성층을 갖는 질화물 반도체 발광 소자의 제조방법에 있어서, N형 반도체층과 P형 반도체층 사이에 활성층이 구비되는 발광 구조체를 형성하는 단계와, N형 반도체층의 노출된 영역에 Ti층을 증착하는 단계와, Ti층에 Si를 이온주입하는 단계와, Ti층에 Si가 이온주입된 상태에서 열처리를 수행하여 C49상 Ti 실리사이드층을 형성하는 단계와, Ti층중 상기 C49상 Ti 실리사이드층이 형성되지 않은 영역을 제거하는 단계와, C49상 Ti 실리사이드층을 열처리하여 C54상 Ti 실리사이드층을 형성하는 단계와, C54상 Ti 실리사이드층위에 적어도 하나의 금속층을 증착하는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법을 제공한다.

본 발명에 의하면, 발광소자에서 N형 질화물 반도체층위에 비저항이 낮은 C54상 Ti 실리사이드층을 형성한 다음 Au를 적층하여 N형 오믹성 투명 전극을 형성함으로써 비접촉저항을 낮추고 이를 통해서 외부에서 공급되는 캐리어가 소자 내부로의 균일한 전류 퍼짐(current spreading)이 가능하며, 광효율을 개선하여 발광 소자 내부에서 발생되어 나오는 광자(photon)가 외부로 잘 빠져나갈 수 있게 한다.

Ti, Au, 투명 전극, 오믹, 질화갈륨, 사파이어,

Description

질화물 반도체 발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE OF A NITRIDE COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면도.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 제조 공정을 설명하기 위한 공정 순서도.

도 3 내지 도 9는 도 2의 제조 공정에 따른 공정 단면도.

<도면의 주요부분에 대한 부호의 설명>

100 : 사파이어 기판 200 : 버퍼층

300 : Undoped GaN층 400 : N형 GaN층

500 : 활성층 600 : P형 GaN층

700 : P형 오믹성 투명 전극 800 : N형 전극

810 : C54상 Ti 실리사이드층 820 : Au

900a,900b : 전극패드

본 발명은 발광소자 및 그 제조방법에 관한 것으로서, 상세하게는 발광효율을 향상시킬 수 있는 오믹성 투명 전극을 가지는 질화물 반도체 발광 소자 및 그 제조방법에 관한 것이다.

각종 발광 소자를 제작하는데 이용되는 III-V족 화합물 반도체는 고속 및 고온 전자제품들, 광 방출기 및 광 검출기 등의 응용제품들에서 우수한 성능을 제공한다. 특히, 질화갈륨계 화합물 반도체에 포함되어 있는 갈륨 나이트라이드(GaN)는 청색 레이저 및 청색 파장의 스펙트럼을 방출하는 발광 다이오드에 요구되는 밴드갭을 가지고 있어, 이에 대한 연구가 많이 진행되어 왔으며, 그 사용이 증가하고 있다. 또한, 알루미늄 나이트라이드(AlN), 인디움 나이트라이드(InN) 및 갈륨 나이트라이드(GaN)의 얼로이(alloy)는 가시영역 전범위에 걸친 스펙트럼을 제공한다.

질화물계 화합물 반도체 예를 들면 질화갈륨(GaN) 반도체를 이용한 발광다이오드 또는 레이저 다이오드와 같은 발광소자를 구현하기 위해서는 반도체와 N형 및 P형 전극간의 오믹접촉 구조가 매우 중요하다.

이러한 질화물계 발광소자 중, 발광다이오드는 탑-에미트형 발광다이오드(top-emitting light emitting diodes; TLEDS)와 플립칩 발광다이오드(flip-chip light emitting diodes: FCLEDS)로 분류된다.

종래의 경우 N형 전극을 형성할 때 N형 질화갈륨의 노출된 영역에 Au의 확산을 방지하기 위해 Ti 또는 Cr을 약 200 ∼ 1000Å의 두께로 증착한 후 전극 재료로 Au를 약 3000Å ∼ 20000Å의 두께로 증착하고 활성화를 위해 RTA(Rapid Thermal Annealing)로 약 400 ∼ 600℃의 열처리를 수행하여 오믹성 투명 전극을 형성하였다.

그러나, Ti 또는 Cr은 전극 재료인 Au보다 비저항이 높고 열처리 후 저항의 변화는 거의 없으며 계면에 확산으로 Au가 질화갈륨으로 확산하는 것을 방지하는데 안정적인 배리어(Barrier) 역할을 하지 못한다. 따라서, 중간에 다시 Ni이나 Pd를 사용하는 추가 확산 방지층을 증착해서 사용하기도 한다.

또한, Ti 또는 Cr은 Au 또는 질화갈륨과 같이 안정한 고용체나 특정한 상(phase)을 형성하지 않음에 따라 저항이 상승하고 구동 전압이 증가하게 되어 신뢰성에도 나쁜 영향을 미쳐 저전압 및 고신뢰성이 요구되는 제품에는 적용이 어려운 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 N형 반도체층과 P형 반도체층 사이에 활성층을 갖는 질화물 반도체 발광 소자에서 N형 반도체층위에 형성되는 N형 전극이 N형 반도체층과의 접합에서 좋은 오믹 특성을 가지게 하는데 있다.

이러한 기술적 과제를 달성하기 위해 본 발명의 일측면에 의하면, N형 반도체층과 P형 반도체층 사이에 활성층을 갖는 질화물 반도체 발광 소자의 제조방법에 있어서, 상기 N형 반도체층과 P형 반도체층 사이에 활성층이 구비되는 발광 구 조체를 형성하는 단계와, 상기 N형 반도체층의 노출된 영역에 Ti층을 증착하는 단계와, 상기 Ti층에 Si를 이온주입하는 단계와, 상기 Ti층에 Si가 이온주입된 상태에서 열처리를 수행하여 C49상 Ti 실리사이드층을 형성하는 단계와, 상기 Ti층중 상기 C49상 Ti 실리사이드층이 형성되지 않은 영역을 제거하는 단계와, 상기 C49상 Ti 실리사이드층을 열처리하여 C54상 Ti 실리사이드층을 형성하는 단계와, 상기 C54상 Ti 실리사이드층위에 적어도 하나의 금속층을 증착하는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법을 제공한다.

바람직하게 상기 C49상 Ti 실리사이드 형성 단계는, 500℃ ∼ 800℃에서 1분 ∼ 30분동안 열처리할 수 있다.

바람직하게 상기 C54상 Ti 실리사이드 형성 단계는, 500℃ ∼ 1000℃에서 1분 ∼ 30분동안 열처리할 수 있다.

바람직하게 상기 금속층을 증착한 후 400℃ ∼ 800℃에서 1분 ∼ 30분동안 열처리하는 단계를 더 포함할 수 있다.

본 발명의 다른 측면에 의하면, N형 반도체층과 P형 반도체층 사이에 활성층을 갖는 질화물 반도체 발광 소자에 있어서, 상기 N형 반도체층의 노출된 영역에 형성된 C54상 Ti 실리사이드층과, 상기 C54상 Ti 실리사이드층위에 증착된 적어도 하나의 금속층을 포함하는 질화물 반도체 발광소자를 제공한다.

바람직하게 상기 C54상 Ti 실리사이드층은, 상기 N형 반도체층의 노출된 영역에 Ti층이 증착된 후 Si가 이온 주입된 상태에서 열처리가 수행되어 C49상 Ti 실리사이드층으로 형성되고, 상기 Ti층중 상기 C49상 Ti 실리사이드층이 형성되지 않 은 영역이 제거된 후 열처리가 수행되어 C54상 Ti 실리사이드층으로 형성될 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.

다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면도이다.

도 1을 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 다이오드는 기판(100), 버퍼층(200), Undoped GaN층(300), N형 GaN층(400), 활성층(500), P형 GaN층(600), Ni/Au으로 이루어지는 P형 오믹성 투명 전극(700), N형 전극(800), 전극패드(900a,900b)를 포함한다.

기판(100)은 사파이어 기판으로 이루어진다. 기판(100)은 사파이어 기판이외에도 스피넬(spinel) 기판, Si 기판, 포러스 Si 기판, SiC 기판, ZnO 기판, GaAs 기판, GaN 기판 등 다른 종류의 기판이 사용될 수 있다.

버퍼층(200), Undoped GaN층(300), N형 GaN층(400), 활성층(500), P형 GaN층(600)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 동일한 공정챔버에서 연속 적으로 형성될 수 있다.

버퍼층(200)은 기판(100)과 Undoped GaN층(300)간의 격자 불일치를 완화하기 위해 개재된다. 예를 들어 버퍼층(200)은 Al_xGa_{1 - x}N(0≤x≤1)로 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE), 금속 유기 화학 기상 성장법(metalorganic chemical vapor phase epitaxy, MOCVPE) 등을 사용하여 형성할 수 있다.

버퍼층(200)을 형성할 경우, Al 및 Ga의 소오스 가스로 트리메틸알루미늄(trimethyl aluminum; TMAl, Al(CH₃)₃)과 트리메틸갈륨(trimethyl galium; TMG, Ga(CH₃)₃)을 사용하고, 반응가스로 암모니아(NH₃)를 사용한다. 이들 소오스 가스 및 반응가스를 반응 챔버 내에 유입시키고, 400~1200℃에서 버퍼층(200)을 형성할 수 있다.

Undoped GaN 층(300)은 버퍼층(200)위에 N형 GaN층(400)을 성장시키기 위하여 성장된다.

N형 GaN층(400)은 GaN에 실리콘(Si)을 도우핑하여 형성할 수 있다.

활성층(500)은 전자 및 정공이 재결합되는 영역으로서, InGaN/GaN을 포함하여 이루어진다. 활성층(500)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. 활성층(500)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 양자우물층과 장벽층은 일반식 Al_xIn_yGa_{1 -x- y}N (0≤x,y,x+y≤ 1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

P형 GaN층(600)은 GaN에 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

P형 오믹성 투명 전극(700)은 P형 GaN층(600)위에 형성된다. P형 오믹성 투명 전극(700)은 판상 형태로서 활성층(500)에서 방출되는 빛을 외부로 투과시킨다.

P형 오믹성 투명 전극(700)은 Ni/Au와 같은 투명물질로 형성될 수 있다.

P형 오믹성 투명 전극(700)은 전극패드(900a)를 통해 입력되는 전류를 골고루 분산시켜 발광효율을 높이는 역할도 수행한다.

N형 전극(800)은 N형 GaN층(400)위에 형성되며, C54상 Ti 실리사이드(810)와 Au 금속층(820)으로 이루어진다.

전극 패드(900a,900b)는 P형 오믹성 투명 전극(700) 및 N형 전극(800)위에 형성된다. 전극패드(900a, 900b)는 와이어(wire)에 의해 리드(lead)(미도시)와 연결되어 외부전원으로부터 전원을 공급받는다.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 제조 공정을 설명하기 위한 공정 순서도이고, 도 3 내지 도 9는 그 제조 공정에 따른 공정 단면도이다.

도 2 및 도 3을 참조하면 사파이어 기판(100)을 준비한다(S1).

기판(100)위에 버퍼층(200)을 형성한다(S2).

버퍼층(200)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE), 금속 유기 화학 기상 성장 법(metalorganic chemical vapor phase epitaxy, MOCVPE) 등을 사용하여 형성할 수 있다.

버퍼층(200)은 400 내지 1200℃에서 압력이 약 10 torr 내지 약 780 torr인 상태에서 상술한 결정 성장 방법 중 어느 하나를 이용하여 성장될 수 있다.

버퍼층(200)이 형성된 이후에 버퍼층(200)위에 1㎛ 두께의 Undoped GaN 층(300)과 2㎛ 두께의 N형 GaN층(400)과, 활성층(500)과 0.15㎛ 두께의 P형 GaN층(600)을 1000℃에서 차례대로 성장시킨다(S3)

Undoped GaN층(300), N형 GaN층(400), 활성층(500), P형 GaN층(600)은 금속 유기 화학 기상 증착법(MOCVD), 수소화물 기상 성장법(HVPE) 또는 분자선 성장법(MBE) 등을 사용하여 형성할 수 있다. 또한, 동일한 공정 챔버에서 연속적으로 형성될 수 있다.

P형 GaN층(600)이 형성된 후 P형 GaN층(600)위에 Ni/Au로 이루어진 P형 오믹성 투명 전극(700)을 형성한다(S4).

P형 오믹성 투명 전극(700)을 형성하는 공정의 일예를 들면, P형 GaN층(600)이 형성된 후 P형 GaN층(600)위에 MOCVD(Metal Organic Chemical Vapor Deposition) 또는 PALE(Pused Atomic Layer Epitaxy)법을 통해 Ni금속층을 증착하여 형성한다. Ni금속층의 증착 두께는 예를 들면, 10㎚일 수 있다.

P형 GaN층(600)위에 Ni금속층이 형성되면, Ni금속층에 MOCVD(Metal Organic Chemical Vapor Deposition) 또는 PALE(Pused Atomic Layer Epitaxy)법을 통해 Au금속층을 증착하여 형성한다. Au금속층의 증착 두께는 예를 들면, 10㎚일 수 있다.

P형 GaN층(600)위에 Ni 금속층 및 Au 금속층이 형성되면 Ni 금속층 및 Au 금속층에 대하여 산소 함유 기체를 이용하여 산소 플라즈마 처리를 수행한다.

Ni 금속층 및 Au 금속층에 대하여 산소 플라즈마 처리가 완료되면 Ni 금속층 및 Au 금속층에 대한 어닐링 처리를 수행한다.

도 2 및 도 4를 참조하면 Ni/Au로 이루어진 P형 오믹성 투명 전극(700)이 형성된 후, 사진 및 식각 공정을 사용하여 P형 오믹성 투명 전극(700), P형 GaN층(600) 및 활성층(500)을 패터닝 또는 식각하여 N형 GaN층(400)의 일부 영역이 노출되도록 한다(S5).

도 2 및 도 5를 참조하면, 노출된 N형 GaN층(400)위에 Ti층(810)을 증착한다(S6). Ti층(810)을 증착하는 방법으로는 진공 증착기를 이용하여 진공 증착을 수행할 수 있다. 이때, 증착되는 Ti층의 두께는 100 ∼ 1000Å일 수 있다.

도 2 및 도 6을 참조하면, 노출된 N형 GaN층(400)위에 Ti층(810)이 증착된 다음 PR(Photo Resister)를 현상한 후 이온주입기를 이용하여 Si를 이온 형태로 주입한다(S7).

이때, 이온 주입되는 Si의 양과 가속도 에너지는 Ti층(810)의 두께에 따라 조절이 가능하다.

도 2 및 도 7을 참조하면, Ti층(810)에 Si가 이온주입된 상태에서 열처리를 수행하여 C49상 Ti 실리사이드층을 형성한다(S8). 이때, 열처리는 RTA(Rapid Thermal Annealing)의 종류에 따라 500℃ ∼ 800℃의 온도에서 1분 ∼ 30분사이에 조절이 가능하다.

C49상 Ti 실리사이드의 형성을 위한 열처리를 수행한 후 C49상 Ti 실리사이드가 형성된 Ti층(810)중에서 C49상 Ti 실리사이드층이 형성되지 않은 Ti 층이 잔존하는 영역을 제거한다(S9).

Ti층(810)중에서 C49상 Ti 실리사이드층이 형성되지 않은 영역을 제거하기 위해서는 Ti 에천트를 사용하여 약 10초에서 1분정도 습식 식각을 수행한다.

도 2 및 도 8을 참조하면, 습식 식각을 수행한 후에 C49상 Ti 실리사이드층(810)을 열처리하여 C54상 Ti 실리사이드층을 형성한다(S10).

이때, 열처리는 RTA(Rapid Thermal Annealing)의 종류에 따라 500℃ ∼ 1000℃의 온도에서 1분 ∼ 30분사이에 조절이 가능하다.

도 2 및 도 9를 참조하면, C54상 Ti 실리사이드층위에 Au를 증착하고 열처리하여 전극을 형성한다(S11). 이때, 열처리는 C54상 Ti 실리사이드층위에 Au를 증착한 후 RTA(Rapid Thermal Annealing)의 종류에 따라 400℃ ∼ 800℃의 온도에서 1분 ∼ 30분사이에 조절이 가능하며, 선택적으로 이루어질 수 있다.

P형 오믹 투명 전극(700)에 전극패드(900a)를 형성하고 N형 전극(800)에 전극패드(900b)를 형성하면(S12) 도 1에 도시된 발광 다이오드가 완성된다. 여기에서 전극 패드들(900a,900b)은 리프트 오프(lift off)법을 사용하여 형성될 수 있다.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

예를 들어, 본 발명의 일 실시예에서는 발광소자의 제작을 위해 N형 반도체층 및 P형 반도체층으로 III-V족 화합물 반도체중에서 질화갈륨(GaN)를 이용하는 것에 대하여 설명하였다.

그러나, 발광소자를 제작하기 위한 N형 및 P형 반도체층으로 질화갈륨(GaN)외에도 질화알루미늄(AlN), 질화인디움(InN) 및 이들의 얼로이(alloy)와 같은 다양한 질화물 화합물 반도체(Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)를 사용할 수 있다. 이외에도 GaP 및 GaAs의 III-V족 화합물 반도체를 사용할 수 도 있다.

또한, 본 발명의 실시예에서는 C54상 Ti 실리사이드층위에 금속층으로 Au를 증착하는 것에 대하여 설명하였지만, Au외에도 Al, Ag, TiN, W, Ni 등 다양한 금속을 사용할 수 있다. 아울러, 실시예에서는 하나의 금속층을 증착하는 것으로 설명하였지만 하나 이상의 금속층을 증착할 수 도 있다.

본 발명에 의하면, 발광소자에서 N형 질화물 반도체층위에 비저항이 낮은 C54상 Ti 실리사이드층을 형성한 다음 Au를 적층하여 N형 오믹성 투명 전극을 형성함으로써 비접촉저항을 낮추고 이를 통해서 외부에서 공급되는 캐리어가 소자 내부로의 균일한 전류 퍼짐(current spreading)이 가능하며, 또한 광효율을 개선하여 발광 소자 내부에서 발생되어 나오는 광자(photon)가 외부로 잘 빠져나갈 수 있게 한다.

따라서, C54상 Ti 실리사이드/Au로 형성되는 N형 오믹성 투명 전극을 이용한 탑에미트형 발광다이오드층을 제작할 경우 대용량 및 고휘도 발광소자를 구현하는 데 필요한 광 이용효율을 좀더 향상시킬 수 있다.

Claims (12)

1. N형 반도체층과 P형 반도체층 사이에 활성층을 갖는 질화물 반도체 발광 소자의 제조방법에 있어서,

   상기 N형 반도체층과 P형 반도체층 사이에 활성층이 구비되는 발광 구조체를 형성하는 단계와,

   상기 P형 반도체층 및 활성층 일부 영역을 식각하여 상기 N형 반도체층의 일부 영역을 노출시키는 단계와,

   상기 N형 반도체층의 노출된 영역에 Ti층을 증착하는 단계와,

   적어도 일부의 상기 Ti층으로부터 C49상 Ti 실리사이드층을 형성하는 단계와,

   상기 C49상 Ti 실리사이드층으로부터 C54상 Ti 실리사이드층을 형성하는 단계와,

   상기 C54상 Ti 실리사이드층위에 적어도 하나의 금속층을 증착하는 단계를 포함하고,

   상기 C49상 Ti 실리사이드 형성 단계는,

   상기 Ti층에 Si를 이온주입하는 단계와, 이온주입된 Ti층에 열처리를 수행하는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.
2. 청구항 1에 있어서, 상기 Ti층을 증착하는 단계는, 진공 증착기를 사용하여 100~1000Å 두께의 Ti층을 증착하는 질화물 반도체 발광소자의 제조 방법.
3. 삭제
4. 청구항 1에 있어서, 상기 C49상 Ti 실리사이드 형성 단계는,

   500℃ ∼ 800℃에서 1분 ∼ 30분동안 열처리하는 질화물 반도체 발광소자의 제조 방법.
5. 청구항 1에 있어서, 상기 C54상 Ti 실리사이드 형성 단계는,

   500℃ ∼ 1000℃에서 1분 ∼ 30분동안 열처리하는 질화물 반도체 발광소자의 제조 방법.
6. 청구항 1에 있어서, 상기 C49상 Ti 실리사이드 형성 단계 후, 상기 C49상 Ti 실리사이드로 형성되지 않은 일부의 상기 Ti층을 제거하는 단계를 더 포함하는 질화물 반도체 발광소자의 제조 방법.
7. 청구항 6에 있어서, 상기 C49상 Ti 실리사이드층이 형성되지 않은 영역을 제거하는 단계는,

   Ti 에천트로 10초 ~ 1분동안 습식 식각하는 질화물 반도체 발광소자의 제조 방법.
8. 청구항 1에 있어서, 상기 금속층을 증착한 후 400℃ ∼ 800℃에서 1분 ∼ 30분동안 열처리하는 단계를 더 포함하는 질화물 반도체 발광소자의 제조 방법.
9. 청구항 1에 있어서, 상기 금속층은 Au, Al, TiN, W, Ni 중 적어도 하나를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
10. 삭제
11. 삭제
12. 삭제

Images