JP3776538B2

JP3776538B2 - 半導体発光素子およびその製法

Info

Publication number: JP3776538B2
Application number: JP34294296A
Authority: JP
Inventors: 毅筒井; 俊次中田; 幸男尺田; 雅之園部; 範和伊藤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 2006-05-17
Anticipated expiration: 2016-12-24
Also published as: JPH10190056A

Description

【０００１】
【発明の属する技術分野】
本発明は基板上に、チッ化ガリウム系化合物半導体層が積層される半導体発光素子およびその製法に関する。さらに詳しくは、ｐ形層全体に電流を拡散して発光効率を向上させると共に、電極との接触抵抗を小さくして順方向電圧を低くすることができる半導体発光素子およびその製法に関する。
【０００２】
【従来の技術】
従来、たとえば青色系の光を発光する半導体発光素子は、図４に示されるような構造になっている。すなわち、サファイア基板２１上にたとえばＧａＮからなる低温バッファ層２２と、高温でＧａＮがエピタキシャル成長されたｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とからなり、その表面にｐ側（上部）電極２８が設けられ、積層された半導体層の一部がエッチングされて露出したｎ形層２３の表面にｎ側（下部）電極２９が設けられることにより形成されている。なお、ｎ形層２３およびｐ形層２５はキャリアの閉じ込め効果を向上させるため、活性層２３側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層が用いられることがある。
【０００３】
この種の半導体発光素子は、通常表面側を発光面として使用されることが多く、表面を電極で覆うと光が透過せず外部発光効率が低下する。そのため、ｐ側電極２８はワイヤボンディングのために必要最小限の大きさに形成される。一方、ｐ側電極２８とｎ側電極２９との間に電圧が印加されると、積層された半導体を介して電流が流れ、活性層２４の電流通路の部分が発光領域となる。したがって、電流通路が幅広く形成される方が好ましく、ｐ形層５の全面に電流が拡がるように、ｐ形層２５の表面にＮｉとＡｕの合金層からなる電流拡散層（図示せず）が設けられる場合がある。この場合も、あまり厚くなると光を通さなくなるため５〜１０ｎｍ程度と薄く形成される。
【０００４】
【発明が解決しようとする課題】
前述のように、ｐ形層の表面には、Ｎｉ-Ａｕ合金層からなる電流拡散層が設けられる場合が多いが、これらの金属は真空蒸着やスパッタリングなどにより設けられるため、電流拡散層を設ける際、半導体層を積層したウェハをＭＯＣＶＤ装置から空気中に取り出さなければならない。一方、ｐ形層にするためＧａＮやＡｌＧａＮ系化合物半導体に通常ドーピングされるＭｇは、ドーピングされる際に、または半導体層の積層後に空気中に晒されることにより、Ｏ（酸素原子）やＨ（水素原子）などと化合しやすく、これらの元素と化合しているとドーパントとして作用しない。そのため、とくに半導体層を積層後金属層を蒸着するために、ＭＯＣＶＤ装置から空気中に取り出されると、ｐ形のチッ化ガリウム系化合物半導体層とその表面に設けられる金属層との間のオーミックコンタクト特性が低下し、順方向電圧が高くなるという問題がある。
【０００５】
本発明はこのような問題を解決するためになされたもので、チッ化ガリウム系化合物半導体からなるｐ形層とｐ側電極との間の電気的接触を改良し、接触抵抗を下げることにより順方向電圧の低い半導体発光素子およびその半導体発光素子を得るための製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体発光素子は、基板と、該基板上にチッ化ガリウム系化合物半導体からなるｎ形層とｐ形層とが積層されることにより発光層を形成する半導体積層部と、前記ｐ形層に電流拡散層を介して設けられるｐ側電極とからなり、前記電流拡散層の少なくとも前記ｐ形層側にＩｎ、ＧａおよびＺｎからなる群の少なくとも１種の金属のドロップレット層からなる低抵抗層を有するものである。この構造にすることにより、Ｉｎ、ＧａおよびＺｎなどの金属をＭＯＣＶＤ（有機金属化学気相成長）装置により半導体層の積層に続いて成膜することができるため、半導体層の表面を酸化させるなどの不純物層を介在させることなく金属からなる低抵抗層を形成することができる。
【０００７】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。また、ドロップレットとは、有機金属化合物から金属が粒状に析出して隙間を有しながら形成される層をいう。
【０００９】
前記電流拡散層の表面側に少なくともＮｉを含む金属層が設けられることにより、一層電流拡散の効果が向上する。この場合、ドロップレットや金属薄膜などの低抵抗層と半導体層とはＭＯＣＶＤ装置で連続的に成膜されるため、酸化物などの不純物が介在することがなく、また低抵抗層はその大部分が金属であるため、その層とＮｉを含む金属層とは密着よく成膜される。
【００１０】
本発明の半導体発光素子の製法は、（ａ）基板上に発光層を形成するｎ形層およびｐ形層を含むチッ化ガリウム系化合物半導体層を積層し、
（ｂ）該半導体層を積層する装置で引き続き前記ｐ形層上に、金属のドロップレットもしくは薄膜からなる低抵抗層または前記ｐ形層の不純物濃度より高濃度の金属を含有する金属高濃度半導体層を形成し、
（ｃ）前記金属の低抵抗層または金属高濃度半導体層上にｐ側電極を形成する
ことを特徴とする。
【００１１】
前記（ｂ）工程の後に、表面に保護膜を形成してからｐ形層のアニール処理を行うことにより、表面のＩｎやＺｎなどの蒸発を防止すると共に、ｐ形層中にこれらの金属が拡散してオーミック特性が向上するため好ましい。
【００１２】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子およびその製法について説明をする。図１の（ａ）には、たとえば青色系の発光に適したチッ化ガリウム系化合物半導体層がサファイア基板上に積層される本発明の半導体発光素子の一実施形態の断面説明図が示され、そのｐ形層５の表面にドロップレットによる低抵抗層が形成された状態の部分拡大模式図が（ｂ）に示されている。
【００１３】
本発明の半導体発光素子は、図１（ａ）に示されるように、たとえばサファイア（Ａｌ₂Ｏ₃単結晶）などからなる基板１の表面に発光領域を形成する半導体層２〜５が積層されて半導体積層部を形成し、その表面にＩｎ、Ｚｎ、Ｇａなどのドロップレット層からなる低抵抗層７ａおよびＮｉとＡｕの合金などからなる金属層７ｂからなる電流拡散層７を介して上部電極（ｐ側電極）８が形成されている。また、積層された半導体層３〜５の一部が除去されて露出したｎ形層３にｎ側電極（下部電極）９が形成されている。なお、図１に示される例では、低抵抗層７ａ上に、ＮｉとＡｕの合金などからなる金属層７ｂがさらに設けられて、電流拡散の効果を一層大きくしているが、この金属層７ｂは必ずしも必須のもではない。
【００１４】
基板１上に積層される半導体層は、たとえばＧａＮからなる低温バッファ層２が０.０１〜０.２μｍ程度堆積され、ついでｎ形のＧａＮからなるｎ形層（クラッド層）３が１〜５μｍ程度堆積されている。さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体からなる発光層４が０.００５〜０.３μｍ程度形成され、さらにｐ形のＡｌＧａＮ系化合物半導体層５ａおよびＧａＮ層５ｂからなるｐ形層（クラッド層）５が全体で０.５〜１μｍ程度それぞれ順次積層されている。
【００１５】
なお、ｐ形層５はＡｌＧａＮ系化合物半導体層５ａとＧａＮ層５ｂとの複層になっているが、キャリアの閉じ込め効果の点からＡｌを含む層が設けられることが好ましいためで、ＧａＮ層だけでもよい。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を設けて複層にしてもよく、またこれらを他のチッ化ガリウム系化合物半導体層で形成することもできる。
【００１６】
図１に示される例の半導体発光素子では、電流拡散層７がＩｎ、Ｚｎ、Ｇａなどのドロップレット層７１（図１（ｂ）参照）からなる低抵抗層７ａとＮｉおよびＡｕの合金である金属層７ｂ（図１（ｂ）には図示されていない）とからなっている。このドロップレット層７１は、図１（ｂ）に模式図が示されるように、Ｉｎ、Ｚｎ、Ｇａなどの金属が膜にならないで粒状の層に形成される。したがって、このドロップレット層７１の厚さは５０ｎｍ程度に形成される。このＩｎ、Ｚｎ、Ｇａなどのドロップレット層７１を形成するには、これらの金属を、たとえばトリメチルインジウム（以下、ＴＭＩｎという）、ジメチル亜鉛（以下、ＤＭＺｎという）、トリメチルガリウム（以下、ＴＭＧという）などの有機金属化合物として半導体層をエピタキシャル成長させるＭＯＣＶＤ装置内にキャリアガスと共に導入し、２００〜６００℃程度の析出温度にすることにより、析出させることができる。したがって、ｐ形層５の成長に引き続きドロップレット層７１を形成することができる。
【００１７】
本発明の半導体発光素子によれば、電流拡散層７が低抵抗層７ａと金属層７ｂとからなっており、低抵抗層７ａがＩｎ、Ｚｎ、Ｇａなどのドロップレット層７１からなっているため、これらの金属を有機金属化合物としてＭＯＣＶＤ装置内で半導体層と連続して形成することができる。そのため、低抵抗層７ａとｐ形層５との間に酸化膜などの絶縁膜が形成されることがなく、ｐ形層５と低抵抗層７ａとの間の接触抵抗が小さくなる。一方、この低抵抗層７ａであるドロップレット層７１は、粒状で連結して設けられるため、その間に隙間があり、発光層で発光した光を透過させながら、金属粒の連結部を介して電流が流れる。そのため、電流を拡散させながら発光層で発光した光を透過させる電流拡散層となり、しかも半導体層と小さな接触抵抗により接続される。低抵抗層７ａとしてドロップレット層にすることにより、光の取出し効率を向上させることができる。
【００１８】
以上のように、低抵抗層７ａにより電流拡散作用をするため、電流拡散層としては低抵抗層７ａだけでもよいが、さらにこの表面に従来のようにＮｉとＡｕの薄い合金層が設けられることにより、光を透過させながら電流拡散層の厚さを厚くすることができ、充分に電流を拡散させることができる。この場合、ＮｉおよびＡｕはＭＯＣＶＤ装置から取り出されて真空蒸着装置またはスパッタリング装置により成膜されるが、本発明ではｐ形層５の表面に低抵抗層７ａが設けられているため、空気中に取り出されてもその酸化が生じ難く、しかも金属層同士の接触であるため、小さな接触抵抗により積層される。したがって、低抵抗層７ａと金属層７ｂとの間も低抵抗で接続される。
【００１９】
本発明の低抵抗層７ａは、上述のように、ｐ形層５との間に不純物を介在させることなく成膜され、しかも発光層で発光する光を透過させながら電流を拡散できる層であればよい。したがって、前述のようなドロップレット層７１でなくても、有機金属化合物とすることができる金属を同様の方法で析出させて、図２（ａ）に示されるようなＩｎ、Ｚｎ、Ｇａまたはこれらの複合の薄膜７２からなる低抵抗層７ａにしても１〜１０ｎｍ程度以下であれば光を透過し、ドロップレット層７１と同様に機能する。低抵抗層７ａとしてこのような薄膜７２にすることにより、駆動電圧をより一層低下させることができる。
【００２０】
この低抵抗層７ａは同様の観点から、図２（ｂ）に示されるように、たとえばｐ形のＧａＮ層を成膜しながら、ＩｎもしくはＺｎまたはこれらの両方が高濃度に含まれるように導入することにより、ｐ形層５より高濃度に金属を含有する金属高濃度半導体層７３としても、前述の各例と同様に、ｐ形層５と連続してＭＯＣＶＤ装置により成膜される低抵抗層７ａになる。含有する金属は、前述の金属のほかに、Ｍｇを高濃度に含有させてもよい。この場合、Ｍｇの濃度が濃くなると、半導体層の結晶性が低下するが、クラッド層としては働かない半導体層の表面なので問題はない。低抵抗層７ａとしてこのような金属高濃度半導体層７３にする場合は、前述のドロップレットや薄膜の金属のみの層よりは抵抗が大きいため、この表面に前述の金属層７ｂを設けることが好ましいが、光の取出し効率が増加する。
【００２１】
つぎに、図１に示される半導体発光素子の製法について説明をする。
【００２２】
有機金属化学気相成長法（ＭＯＣＶＤ法）により、キャリアガスのＨ₂と共にＴＭＧ、アンモニア（以下、ＮＨ₃という）などの反応ガスおよびｎ形とする場合のドーパントガスとしてのＳｉＨ₄などを供給して、まず、たとえばサファイアからなる基板１上に、たとえば４００〜６００℃程度の低温で、ＧａＮ層からなる低温バッファ層２を０.０１〜０.２μｍ程度程度、同じ組成のｎ形層（クラッド層）３を６００〜１２００℃程度で１〜５μｍ程度結晶成長する。さらにドーパントガスを止めて、反応ガスとしてＴＭＩｎを追加し、ＩｎＧａＮ系化合物半導体からなる活性層４を０.００５〜０.３μｍ程度成膜する。
【００２３】
ついで、反応ガスのＴＭＩｎをトリメチルアルミニウム（以下、ＴＭＡという）に変更し、ドーパントガスとしてシクロペンタジエニルマグネシウム（以下、Ｃｐ₂Ｍｇという）を導入して、ｐ形のＡｌＧａＮ系化合物半導体層５ａを０.１〜０.５μｍ程度、さらに再度反応ガスのＴＭＡを止めてｐ形のＧａＮ層５ｂを０.１〜０.５μｍ程度それぞれ積層し、ｐ形層５を形成する。
【００２４】
その後、反応ガスをたとえばＴＭＩｎのみにして温度を２００〜６００℃程度に下げることにより、Ｉｎのドロップレット層７１が５０ｎｍ程度の厚さに析出する。ついで、半導体層およびドロップレット層が積層されたウェハをＭＯＣＶＤ装置から取り出し、真空蒸着装置に入れて、図３に部分拡大説明図が示されるように、Ｎｉ層７５およびＡｕ層７６をそれぞれたとえば５ｎｍ程度づつ蒸着する。さらにその表面にＳｉＯ₂またはＳｉＮ（チッ化ケイ素）などからなる保護層７９を０.１〜０.２μｍ程度堆積し、ｐ形ドーパントの活性化のため、７００〜１０００℃程度で１０〜４０分程度のアニールを行う。このアニールの際に、Ｎｉ層７５およびＡｕ層７６は合金化し、透明になり膜厚も薄くなる。さらに、ｐ形層５の表面に設けられたＩｎなどもｐ形層５内に浸透し、一層低抵抗化に寄与する。すなわち、保護層７９が設けられることにより、Ｉｎなどの低抵抗層の金属の蒸発を防止し、むしろ半導体層の中へ拡散させる効果がある。
【００２５】
ついで、下部電極を形成するためｎ形層３が露出するように、積層された半導体層の一部を塩素ガスなどによる反応性イオンエッチングによりエッチングをする。この露出したｎ形層３の表面にｎ側電極９の金属のＴｉおよびＡｌをそれぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜し、さらにｐ側電極のために図示しないＳｉＮなどの保護膜の一部を除去して露出した金属層７ｂ上にＴｉとＡｕをそれぞれ真空蒸着し、３００〜５００℃程度で５〜４０分程度シンターすることにより、上部電極８および下部電極９を形成する。その結果、図１に示される半導体発光素子が得られる。これらの電極はリフトオフ法などにより形成される。
【００２６】
低抵抗層７ａとして、Ｚｎのドロップレットを形成するには、反応ガスとしてＤＭＺｎを導入して同様に析出させればよく、Ｇａのドロップレットを形成するには、反応ガスとしてＴＭＧを導入して同様に析出させればよい。また、Ｉｎ、Ｚｎ、Ｇａなどの薄膜７２を形成するには、前述と同じ反応ガスを前述の場合よりも大きな流量で導入し、析出させることにより、析出金属粒が重なり合って薄膜として形成される。さらに、金属高濃度半導体層７３を形成する場合には、たとえばＮＨ₃、ＴＭＧの半導体の成長ガスおよびドーバントガスのＣｐ₂Ｍｇと共に、ＴＭＩｎやＤＭＺｎなどの反応ガスを導入すればよい。また、Ｍｇを高濃度にドーピングした半導体層にするには、ドーバントガスのＣｐ₂Ｍｇの流量を大きくすればよい。
【００２７】
前述の各例では、ダブルヘテロ接合構造の例であったが、チッ化ガリウム系化合物半導体からなるｐｎ接合構造でも同様である。
【００２８】
【発明の効果】
本発明によれば、ｐ形層上に形成される電流拡散層が、ｐ形層との間に不純物を介在させることなく設けられるため、ｐ形層とｐ側電極との間の接触抵抗を小さくすることができる。その結果、チッ化ガリウム系化合物半導体のｐ形層と電極との間のオーミック特性が向上し、順方向電圧の低い半導体発光素子が得られる。
【００２９】
また、本発明の製法によれば、ｐ形層と接触する低抵抗層が半導体層を積層する装置と同じ装置で形成されるため、簡単にしかも不純物層を介在させることなく低抵抗層を形成することができる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面説明図である。
【図２】本発明の半導体発光素子の他の形態のｐ形層上に設けられる低抵抗層部分の拡大説明図である。
【図３】ｐ形層のアニールを行う場合のｐ形層上に積層される膜の例を示す図である。
【図４】従来の半導体発光素子の一例の斜視説明図である。
【符号の説明】
１基板
３ｎ形層
４活性層
５ｐ形層
７電流拡散層
７ａ低抵抗層
７ｂ金属層

Claims

基板と、該基板上にチッ化ガリウム系化合物半導体からなるｎ形層とｐ形層とが積層されることにより発光層を形成する半導体積層部と、前記ｐ形層に電流拡散層を介して設けられるｐ側電極とからなり、前記電流拡散層の少なくとも前記ｐ形層側にＩｎ、ＧａおよびＺｎからなる群の少なくとも１種の金属のドロップレット層からなる低抵抗層を有する半導体発光素子。
前記電流拡散層の表面側に少なくともＮｉを含む金属層を有する請求項１記載の半導体発光素子。
（ａ）基板上に発光層を形成するｎ形層およびｐ形層を含むチッ化ガリウム系化合物半導体層を積層し、
（ｂ）該半導体層を積層する装置で引き続き前記ｐ形層上に金属のドロップレットまたは薄膜層を形成し、
（ｃ）該金属のドロップレットまたは薄膜層の上部にｐ側電極を形成する
ことを特徴とする半導体発光素子の製法。
前記（ｂ）の工程の後に、Ｎｉを含む金属層を蒸着またはスパッタリングにより成膜する請求項３記載の製法。
前記ｐ側電極を形成する前に、表面に保護膜を形成してからｐ形層のアニール処理を行う請求項３または４記載の製法。