JP2007220973A - 半導体発光素子及びその製造方法、並びにランプ - Google Patents
半導体発光素子及びその製造方法、並びにランプ Download PDFInfo
- Publication number
- JP2007220973A JP2007220973A JP2006041087A JP2006041087A JP2007220973A JP 2007220973 A JP2007220973 A JP 2007220973A JP 2006041087 A JP2006041087 A JP 2006041087A JP 2006041087 A JP2006041087 A JP 2006041087A JP 2007220973 A JP2007220973 A JP 2007220973A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor light
- titanium oxide
- conductive film
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
【解決手段】n型半導体層12、発光層13、p型半導体層14、酸化チタン系導電膜層15がこの順で積層された発光素子であって、酸化チタン系導電膜層15表面の少なくとも一部に無秩序な凹凸面が形成された構成としている。
【選択図】図1
Description
外部量子効率は、内部量子効率と光取り出し効率を掛け合わせたものとして表される。内部量子効率とは、素子に注入した電流のエネルギーのうち、光に変換される割合である。一方。光取り出し効率とは、半導体結晶内部で発生した光のうち、外部に取り出すことができる割合である。
しかしながら、ITOの屈折率は1.9とGaN系化合物半導体の2.6に比べて小さいので、ITOとGaN系化合物半導体の界面で全反射が生じてしまい、充分に光を取り出すことができないという問題がある。
導電性を有する酸化チタンを透明電極に使用し、GaN系化合物半導体の表面には凹凸を形成せず、酸化チタンの表面に凹凸を形成することにより、発光素子の光取り出し効率を容易に向上させることができる。
また、マスクパターニング方法によって形成された凹凸パターンは干渉効果を生じるため、ある特定の発光波長が強調されてしまうという問題があった。
即ち、本発明は以下に関する。
[2] 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.01μm〜3μmの範囲であることを特徴とする[1]に記載の半導体発光素子。
[3] 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.05μm〜1.5μmの範囲であることを特徴とする[1]に記載の半導体発光素子。
[4] 前記凸部中心間距離の平均値に対する各凸部中心間距離の標準偏差が10%〜80%の範囲であることを特徴とする[2]又は[3]に記載の半導体発光素子。
[5] 前記酸化チタン系導電膜が、Tiと、Ta、Nb、V、Mo、W、Sbの群から選択される少なくとも1種類以上の元素とを含む酸化物であることを特徴とする[1]〜[4]の何れか1項に記載の半導体発光素子。
[6] 前記半導体発光素子が窒化物系半導体発光素子であることを特徴とする[1]〜[5]の何れか1項に記載の半導体発光素子。
[7] 前記窒化物系半導体発光素子がGaN系半導体発光素子であることを特徴とする[6]に記載の半導体発光素子。
(1)基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜層とを、この順序で積層する工程。
(2)酸化チタン系導電膜層表面上に金属微粒子からなるマスクを形成する工程。
(3)該マスク上から酸化チタン系導電膜表面をエッチングする工程。
[9] 前記工程(2)が、前記酸化チタン系導電膜層表面に金属薄膜を形成する工程および該金属薄膜形成後の熱処理工程からなることを特徴とする[8]に記載の半導体発光素子の製造方法。
[10] 前記工程(3)は、前記酸化チタン系導電膜層表面の少なくとも一部に、ドライエッチングによって凹凸面を形成することを特徴とする[8]又は[9]に記載の半導体発光素子の製造方法。
[11] 前記工程(3)は、前記酸化チタン系導電膜層表面の少なくとも一部に、ウェットエッチングによって凹凸面を形成することを特徴とする[8]又は[9]に記載の半導体発光素子の製造方法。
[12] 前記マスクをなす金属微粒子が、Ni、もしくはNi合金であることを特徴とする[8]〜[11]の何れか1項に記載の半導体発光素子の製造方法。
[13] 前記マスクをなす金属微粒子が、100℃〜450℃の温度範囲に融点をもつ低融点金属、もしくは低融点合金であることを特徴とする[8]〜[12]の何れか1項に記載の半導体発光素子の製造方法。
[14] 前記マスクをなす金属微粒子が、Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、Inの群から選択される低融点金属か、又は、これらの金属の内の少なくとも1種以上を含有した低融点合金であることを特徴とする[8]〜[13]の何れか1項に記載の半導体発光素子の製造方法。
[16] 上記[8]〜[14]の何れか1項に記載の製造方法によって得られる半導体発光素子を備えたことを特徴とするランプ。
また、本発明の半導体発光素子を用いてランプ形状に加工する場合には、ランプに用いられる樹脂の特性に応じて集光性を高めることができるため、発光出力の高いランプを得ることができる。
また、本発明の半導体発光素子の製造方法において、凹凸面を形成する粗面加工処理は、特に下記(1)〜(3)に示すような効果を奏する。
(1)一定範囲のバラつきをもった凹凸面を形成することにより、干渉効果を抑え、波長ムラの少ない半導体発光素子を作製することが出来る。
(2)金属微粒子マスクを用いて凹凸面を形成するため、高度なマスクパターニング工程等が不要であり、簡便且つ安価に粗面化微細加工領域を形成することが可能である。
(3)酸化チタン系導電膜層表面に凹凸面を形成するため、半導体層にダメージを与えることなく半導体発光素子を製造することが可能である。
但し、本発明は以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
図1は本発明の半導体発光素子の断面を模式的に示した図である。
図1において、符号11は基板、12はn型半導体層、13は発光層、14はp型半導体層、15は酸化チタン系導電膜、16は光触媒反応防止層、17は正極、18は負極である。
本実施形態の半導体発光素子1は、透明電極として酸化チタン系導電膜層15が用いられており、図1に示すように、該酸化チタン系導電膜層15表面の少なくとも一部に無秩序な凹凸面が形成されて概略構成されている。
また、本発明の光触媒反応防止層は、酸化チタン系導電膜15の直上か、あるいは、酸化チタン系導電膜15との間に他の透明膜(図示略)などを挟んだ上に、酸化チタン系導電膜15を覆うように形成される。
以下、本実施形態の半導体発光素子1について詳述する。
基板11としては、サファイア単結晶(Al2O3;A面、C面、M面、R面)、スピネル単結晶(MgAl2O4)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB2等のホウ化物単結晶、等の基板材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶及びSiC単結晶が特に好ましい。
なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
上述の基板11上には、通常、図示略のバッファ層を介して、窒化物系化合物半導体からなるn型半導体層12、発光層13およびp型半導体層14が積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要である場合がある。
MOCVD法では、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物を利用できる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)を用いる。
下地層はAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。下地層の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。膜厚を1μm以上とすることにより、結晶性の良好なAlXGa1―XN層が得られやすくなる。
また、nクラッド層のn型ドープ濃度は1×1017〜1×1020/cm3の範囲が好ましく、より好ましくは1×1018〜1×1019/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
発光層13の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば1〜10nmの範囲であり、より好ましくは2〜6nmの範囲である。膜厚が上記範囲であると、発光出力の点で好ましい。
また、発光層は、上記のような単一量子井戸(SQW)構造の他、上記Ga1−sInsNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlcGa1−cN(0≦c<0.3かつb>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
pクラッド層としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層13へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層13へのキャリアの閉じ込めの点で好ましい。
pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
pクラッド層のp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
また、p型ドーパントを1×1018〜1×1021/cm3の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cm3の範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
pコンタクト層の膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。膜厚がこの範囲であると、発光出力の点で好ましい。
本発明の酸化チタン系導電膜層は、図1に示す例(符号15参照)のように、p型半導体層14の直上、あるいはp型半導体層14上に金属層等を介して形成される。
また、本発明の酸化チタン系導電膜層は、図1及び図2に示す例(符号15、25参照)のように、表面の少なくとも一部に無秩序な凹凸面が形成されてなる。
この場合の酸化チタン系導電膜層の組成としては、Ti1−xAxO2(A=Ta、Nb、V、Mo、W、Sb)とされたものを用いることが好ましい。また、この組成において、Xは1〜20at%の範囲とすることが好ましい。X=1at%未満であると、添加効果が小さく、良好な導電性が得られない。また、X=20at%を超えると、300〜550nmの波長における透過率が低下するため、発光素子の出力を低下させてしまう。さらに好ましくは、X=2〜10at%の範囲である。
また、それぞれの単体金属酸化物を、別々の蒸着源として成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、TiO2とTa2O5をそれぞれ別々の蒸着源で成膜し、任意のTi1−xTaxO2組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、プラズマ等を用いて反応性成膜をすることも可能である。例えば、TiとTaを別々の蒸着源で蒸発させ、プラズマでTiとTaを酸素ガスと反応させてTi1−xTaxO2組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やイオンアシストを用いても良い。
また、それぞれの単体金属酸化物を別々のターゲットとして成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、TiO2とTa2O5を、それぞれ別々のターゲットで成膜し、任意のTi1−xTaxO2組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、反応性スパッタリング成膜をすることも可能である。例えば、TiとTaを別々のターゲットで放電させ、プラズマ中でTiとTaを酸素ガスと反応させてTi1−xTaxO2組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やバイアスを用いても良い。
本発明の光触媒反応防止層は、図1に示す例(符号16参照)のように、酸化チタン系導電膜15の直上か、あるいは、酸化チタン系導電膜15との間に他の透明膜等を介して形成される。また、図1に示す光触媒反応防止層16の表面は、下層の酸化チタン系導電膜15の表面の一部に無秩序な凹凸形状が形成されているのに伴い、その一部が凹凸面とされている。
光触媒反応防止層16は、側面からの光触媒作用を防止するため、酸化チタン系導電膜15の側面を覆うように形成されていることが好ましい。
さらに、図2に示す半導体発光素子2のように、光触媒反応防止層26が、n型半導体層22、発光層23、p型半導体層24の側面、及びp型半導体層24の上面外周部を覆うようにすれば、光触媒反応防止層26とp型半導体層24界面からの水分等の浸入による光触媒作用を防止できるのでさらに好ましい。また、正極27と酸化チタン系導電膜25との接合部からの、正極27側面への光触媒作用を防止するため、図示例のように、光触媒反応防止層26が正極27上面の外周部を覆うように形成されていることが好ましい。
例えば、光触媒反応防止層にSiO2(屈折率1.5)、Al2O3(屈折率1.6)を用いる場合、透明膜として、CeO2(屈折率2.2)、HfO2(屈折率1.9)、MgO(屈折率1.7)、ITO(屈折率1.9)、Nb2O5(屈折率2.3)、Ta2O5(屈折率2.2)、Y2O3(屈折率1.9)、ZnO(屈折率2.1)、ZrO2(屈折率2.1)等を使用することができる。
本発明の光触媒反応防止層は、300〜550nmの範囲の波長において、80%以上の透過率を有する透光性物質からなることが好ましい。
また、光触媒反応防止層には、絶縁性透明膜、あるいは導電性透明膜の何れも用いることができる。
また、CVDでAl2O3を成膜する場合は、TMA(トリメチルアルミニウム)、DMA(ジメチルアルミニウム)、アルコキシ化合物(イソプロポキシジメチルアルミニウム、sec−ブトキシジメチルアルミニウム、イソプロポキシジエチルアルミニウム、tert−ブトキシジメチルアルミニウム)などを原料として用いることができる。
さらに、導電性透明膜を用いた場合、図3に示す半導体発光素子3のように、光触媒反応防止層36とp型半導体34との導通部分が、光触媒反応防止層36をなす導電性透明膜の接触部分だけ増加するので、駆動電圧(Vf)の低減に有利である。
光触媒反応防止層の膜厚は、特に限定されるものではないが、10nm〜10μm(10000nm)の範囲であることが好ましい。光触媒反応防止層の膜厚が10nm未満であると、薄すぎて水分などの浸入を防ぐことができない。また、光触媒反応防止層の膜厚の上限は、特に限定されないが、生産性の点から10μmが上限と考えられる。
但し、上述のような光触媒作用を弱める元素の添加量は、酸化チタン系導電膜の導電性と透過性を著しく損なうことの無い範囲とする必要がある。
正極17は、酸化チタン系導電膜15上に設けられるボンディングパッドであり、図1に示す例では、光触媒反応防止層16によって側面及び上面の周辺部が覆われている。
正極17の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極17の厚さは、100〜10μmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極17の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から3μm以下とすることが好ましい。
このため、負極18を形成する際は、発光層13およびp型半導体層14の一部を除去してn型半導体層12のnコンタクト層を露出させ、この上に負極18を形成する。
負極18の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
酸化チタン系導電膜層の表面に無秩序な凹凸形状(図2の凸部25aを参照)を形成する方法としては、フォトリソグラフィー法やナノインプリント法を用いることも可能であるが、例えば、以下に示す(1)〜(3)の工程を含んだ方法が、低コストに凹凸を形成できる方法の1つとして挙げられる。
(1) 基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜層とを、この順序で積層する工程。
(2) 酸化チタン系導電膜層上に金属微粒子からなるマスクを形成する工程。
(3) 該マスク上から酸化チタン系導電膜層をエッチングする工程。
上記方法では、酸化チタン系導電膜層上への凹凸面の形成を、酸化チタン系導電膜層表面の凹凸面加工領域に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜層をエッチングすることによって、無秩序な凹凸形成を行なうことができる。
本例では、金属微粒子マスクの形状によって、酸化チタン系導電膜層上の凹凸形状が規定されるため、金属微粒子マスクの形状を制御する事で酸化チタン系導電膜層上の凹凸形状を制御することができる。特に、金属微粒子マスクの膜厚は、酸化チタン系導電膜層上の凹凸形状に大きく影響を及ぼす。
金属微粒子マスクを形成する際に、酸化チタン系導電膜層表面上に形成する熱処理工程前の金属薄膜の膜厚は、0.005μm〜1μmの範囲であることが好ましい。
マスク材料やランプ化するときの封入樹脂材により、上記膜厚の最適値は異なるが、0.005μm未満だとマスクとして機能せず、酸化チタン系導電膜層上に、光取り出しに効果的な凹凸を形成することが出来ない。また、上記膜厚が1μm以上だと、凝集効果が小さくなり、上記と同様、酸化チタン系導電膜層上に光取り出しに効果的な凹凸を形成することが出来なくなる。
凸部のピーク間距離で規定する酸化チタン系導電膜層上の凸部中心間距離の平均値は、0.01μm〜3μmの範囲であることが好ましい。
凸部中心間距離の平均値が0.01μm未満だと、凝集しすぎて光取り出し効率が低下してしまう。また、凸部中心間距離の平均値が3μmを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部中心間距離の平均値の、より好ましい範囲は、0.05μm〜1.5μmであり、この範囲であれば、光取り出し効率が効果的に向上する。
上記標準偏差が10%以下だと、干渉効果が増大し、波長ムラが発生する可能性が高くなる。また、上記標準偏差が80%以上だと、凹凸パターンの密度が低下し、光取り出し効率向上の効果が低下してしまう。
凸部底面の直径の平均値が0.01μm未満だと、小さすぎて光取り出し効率に寄与しない。また、凸部底面の直径の平均値が3μmを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部底面の直径の平均値の、より好ましい範囲は、0.02〜2μmである。
凸部高さの平均値が0.1μmだと、高さが充分ではなく、光取り出し効率の向上には寄与しない。また、凸部高さの平均値が2.0μmを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凸部の大きさは、(凸部底面の直径)<(凸部高さ)であることがより好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
本発明では、酸化チタン系導電膜層上の凹凸加工領域の形成は、当該領域のp酸化チタン系導電膜層表面に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜層をドライエッチングすることによって行なうことができる。
AuSn合金は、Sn組成比が10質量%〜35質量%程度の範囲であれば、190〜420℃程度の温度で共晶化する事が知られており、また、この範囲の温度を上回ると、一般的に合金層が凝集形態を取ることも知られている。
金属薄膜の厚さは、50Å以上1000Å以下であることが好ましい。
また、金属薄膜の厚み制御が上記範囲内で均一に可能であれば、スパッタリング装置等を用いてもなんら問題は無い。
熱処理後の金属微粒子マスクの形状は、熱処理雰囲気中の酸素濃度により変化する。使用する材料に応じて酸素濃度を制御することにより、光取り出し効率向上に適した形状の凹凸パターンを酸化チタン系導電膜上に形成することができる、金属微粒子マスクを得ることが出来る。また、使用する金属微粒子材料によっては、酸素を全く含まない雰囲気で熱処理を行うことが良いものもある。
ウェットエッチングを行なう場合、エッチング液として、フッ酸、リン酸、硫酸、塩酸、フッ酸/硝酸混合液、フッ酸/過酸化水素水混合液、フッ酸/フッ化アンモニウム混合液、珪フッ化水素酸等を用いることができるが、フッ酸、フッ酸/硝酸混合液、フッ酸/過酸化水素水混合液、フッ酸/フッ化アンモニウム混合液、珪フッ化水素酸(H2SiF6)を用いることがより好ましい。
酸化チタン系導電膜上に凹凸形状を形成した場合、その上に成膜する膜のステップカバレッジが問題となる。例えば、凹凸の斜面が急過ぎたり、アスペクト比が大き過ぎたり、また、凹凸の大きさが小さ過ぎる場合、酸化チタン系導電膜上に成膜する膜が凹凸に沿って成膜されず、空隙が生じてしまうことがある。空隙が生じると、その箇所の屈折率は1となるので、光取り出し効率の低下を招いてしまう。
具体的には、図4(b)に示すような斜面型の凸部、図4(c)に示すような曲面型の凸部等が好ましい例として挙げられる。斜面型の凸部の場合、基板法線に対して5度以上傾いていることが、ステップカバレッジが向上するので好ましい。但し、基板法線に対する傾きが大きすぎるとアスペクト比が取りにくくなるので、60度以下の角度とすることが好ましい。
本発明の発光素子は、当業者周知の方法を用いてなんら制限無くLEDランプとして構成することができる。
図3は、本発明のランプの一例を模式的に示した断面図であり、このランプ5は、図2に示す本発明のフェイスアップ型の窒化物系半導体からなる半導体発光素子2が砲弾型に実装されたものである。図3において、符号51、52はフレームを示し、符号53、54はワイヤー、符号55はモールドを示している。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
図2に、本実験例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図を示すとともに、図5に、その平面模式図を示す。
サファイアからなる基板21上に、AlNからなるバッファ層を介して、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ8μmのアンドープGaNからなる下地層、厚さ2μmのGeドープn型GaNコンタクト層及び厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層22、厚さ16nmのSiドープGaN障壁層及び厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層23、さらに厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層24からなり、各層をこの順で積層して形成した。光取り出し面は半導体側とした。
この構造において、n型GaNコンタクト層のキャリア濃度は1×1019cm−3であり、GaN障壁層のSiドープ量は1×1017cm−3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm−3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm−3であった。
そして、この窒化ガリウム系化合物半導体層に、負極を形成する領域のn型GaNコンタクト層を反応性イオンエッチング法により露出させた。この際、まず、レジストをp型半導体層の全面に一様に塗布した後、公知のリソグラフィー技術を用いて、負極形成領域からレジストを除去した。そして、真空蒸着装置内にセットして、圧力4×10−4Pa以下で、Ni及びTiをエレクトロンビーム法により膜厚がそれぞれ約50nm及び300nmとなるように積層した。その後、リフトオフ技術により、負極形成領域以外の金属膜をレジストとともに除去した。
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、p型AlGaNコンタクト層(p型半導体層24)表面の正極を形成する領域にのみ、厚さ1nmのNiコンタクトメタル層、厚さ1μmのTi0.95Nb0.05O2からなる酸化チタン系導電膜層25を形成した。
酸化チタン系導電膜層の形成は、まず、窒化ガリウム系化合物半導体層を積層した基板を真空スパッタ装置内に入れ、p型AlGaNコンタクト層上にTi0.95Nb0.05O2を積層することによって形成した。
そして、真空スパッタ装置から窒化ガリウム系化合物半導体層を積層した基板を取り出した後、透明化のための熱処理を施した。
次に、公知のフォトリソグラフィー技術を用いて、酸化チタン系導電膜層表面以外の部分にレジスト膜を形成した後、蒸着装置内に入れ、Au/Snを15nm積層した。
次に、窒素雰囲気中において、250℃の温度で熱処理を行い、上記Au/Snの薄膜を粒状に凝集させ、金属微粒子からなるマスクを形成した。金属微粒子の直径は0.2〜1.5μmの範囲であり、2×106個/mm2という高密度の金属微粒子層(マスク)が形成された。
次に、酸化チタン系導電膜層表面を露出させるように、レジスト膜によってパターニングを行った後、一般的なドライエッチングを施した。
ここで、凹凸パターンを加工する領域には、上述の金属微粒子マスクが形成されているので、ドライエッチングにより、金属微粒子の形に添った形状で選択的にエッチングされ、酸化チタン系導電膜層表面を、曲面を持った凹凸パターン形状に加工する事ができた。この凸部は、平面視円形であり、下端寸法の平均値は約0.7μm(直径)、高さTの平均値は約1.0μmであった。また凸部間距離の平均値は0.8μmで、この値に対する標準偏差は50%であった。
次に、正極(ボンディングパッド)27および負極(ボンディングパッド)28を、以下のような手順で形成した。
まず、通常、リフトオフと呼ばれる周知の手順に則って処理し、さらに、同様の積層方法により、酸化チタン系導電膜上の一部にAuからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層し、5層構造の正極27を形成した。ここで、Au/Ti/Al/Ti/Auからなる各層の厚さは、それぞれ、50/20/10/100/500nmとした。
次に、負極ボンディングパッドを、上述した反応性イオンエッチング法により露出したn型GaNコンタクト層上に、以下の手順により形成した。
まず、レジストを、n型GaNコンタクト層の露出した領域全面に一様に塗布した後、公知のリソグラフィー技術を用いて、露出したn型GaNコンタクト層上の負極形成部分からレジストを除去した。そして、通常用いられる真空蒸着法により、半導体側から順に、Tiが100nm、Auが200nmの厚さとされた負極28を形成した。その後、レジストを公知の方法により除去した。
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、正極、負極の中心部を除いて、Al2O3からなる光触媒反応防止層をCVD法により500nm形成した。光触媒反応防止層は正極側面、負極側面、および、発光層、n型半導体側面を覆うように成膜した。
このようにして、光触媒反応防止層まで形成したウエーハを、基板11裏面を研削・研磨することにより、基板11の板厚を80μmまで薄くして、レーザスクライバを用いて半導体積層側から罫書き線を入れた後、押し割って、350μm角のチップに切断し、実験例1の半導体発光素子とした。
上述のようにして得られたチップについて、プローブ針による通電を行い、20mAの印加電流における順方向電圧を測定し、駆動電圧(Vf)を調べ、下記表1に示した。
また、得られたチップをTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を計測し、下記表1に示した。
また、得られたチップの発光面の発光分布を調べた。その結果、正極上の全面で発光しているのが確認できた。
上述のチップをTO−18缶パッケージに実装した状態として、配光性を測定した。配光性測定には、オプトサイエンス社製のLED−1100を用いた。
まず、チップの上方に設置したディテクタを、チップの一つの辺に平行でチップと同じ距離を保つ軌道に沿って動かし、発光強度を測定した。次に、その辺と直交する辺に平行でチップと同じ距離を保つ軌道に沿ってディテクタを動かし、発光強度を測定した。
ディテクタとチップ中心を結んだ線が基板面となす角度に対する発光強度の分布は、何れの辺に沿って測定した場合も差がなかった。
また、酸化チタン系導電膜層表面に凸部からなる凹凸パターンを形成しなかった点以外は、実験例1と同様にして、実験例11の半導体発光素子を作製した。
表1に示すように、酸化チタン系導電膜層表面に無秩序な凹凸面が形成された実験例1〜10の半導体発光素子は、凸部中心間の平均距離が何れも0.05〜1.5μmの範囲内であり、また、凸部中心間の平均距離に対する標準偏差が10〜80%の範囲内となっている。
また、実験例1〜10に示す半導体発光素子は、何れも発光出力(Po)が12.4mW以上であり、駆動電圧(Vf)が全て3.3Vとなっている。
また、実験例12に示す半導体発光素子では、凸部間の平均距離が1.7μmと疎らであり、発光出力が9.5mWとなっている。
また、実験例13の半導体発光素子では、凸部間の平均距離が0.8μmであり、この平均距離に対する標準偏差が85%とバラツキがあり、発光出力が9.1mWとなっている。
また、実験例14の半導体発光素子では、凸部間の平均距離が0.01μmであり、凸部の平均下端寸法は0.01μmであった。実験例14の半導体発光素子の発光出力は、9.4mWとなっている。
Claims (16)
- n型半導体層、発光層、p型半導体層、酸化チタン系導電膜層がこの順で積層された半導体発光素子であって、
前記酸化チタン系導電膜層表面の少なくとも一部に無秩序な凹凸面が形成されてなることを特徴とする半導体発光素子。 - 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.01μm〜3μmの範囲であることを特徴とする請求項1に記載の半導体発光素子。
- 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.05μm〜1.5μmの範囲であることを特徴とする請求項1に記載の半導体発光素子。
- 前記凸部中心間距離の平均値に対する各凸部中心間距離の標準偏差が10%〜80%の範囲であることを特徴とする請求項2又は3に記載の半導体発光素子。
- 前記酸化チタン系導電膜が、Tiと、Ta、Nb、V、Mo、W、Sbの群から選択される少なくとも1種類以上の元素とを含む酸化物であることを特徴とする請求項1〜4の何れか1項に記載の半導体発光素子。
- 前記半導体発光素子が窒化物系半導体発光素子であることを特徴とする請求項1〜5の何れか1項に記載の半導体発光素子。
- 前記窒化物系半導体発光素子がGaN系半導体発光素子であることを特徴とする請求項6に記載の半導体発光素子。
- 下記(1)〜(3)の工程を含んでなることを特徴とする半導体発光素子の製造方法。
(1)基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜とを、この順序で積層する工程。
(2)酸化チタン系導電膜表面上に金属微粒子からなるマスクを形成する工程。
(3)該マスク上から酸化チタン系導電膜表面をエッチングする工程。 - 前記工程(2)が、前記酸化チタン系導電膜表面に金属薄膜を形成する工程および該金属薄膜形成後の熱処理工程からなることを特徴とする請求項8に記載の半導体発光素子の製造方法。
- 前記工程(3)は、前記酸化チタン系導電膜表面の少なくとも一部に、ドライエッチングによって凹凸面を形成することを特徴とする請求項8又は9に記載の半導体発光素子の製造方法。
- 前記工程(3)は、前記酸化チタン系導電膜表面の少なくとも一部に、ウェットエッチングによって凹凸面を形成することを特徴とする請求項8又は9に記載の半導体発光素子の製造方法。
- 前記マスクをなす金属微粒子が、Ni、もしくはNi合金であることを特徴とする請求項8〜11の何れか1項に記載の半導体発光素子の製造方法。
- 前記マスクをなす金属微粒子が、100℃〜450℃の温度範囲に融点をもつ低融点金属、もしくは低融点合金であることを特徴とする請求項8〜12の何れか1項に記載の半導体発光素子の製造方法。
- 前記マスクをなす金属微粒子が、Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、Inの群から選択される低融点金属か、又は、これらの金属の内の少なくとも1種以上を含有した低融点合金であることを特徴とする請求項8〜13の何れか1項に記載の半導体発光素子の製造方法。
- 請求項1〜7の何れか1項に記載の半導体発光素子を備えたことを特徴とするランプ。
- 請求項8〜14の何れか1項に記載の製造方法によって得られる半導体発光素子を備えたことを特徴とするランプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041087A JP2007220973A (ja) | 2006-02-17 | 2006-02-17 | 半導体発光素子及びその製造方法、並びにランプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041087A JP2007220973A (ja) | 2006-02-17 | 2006-02-17 | 半導体発光素子及びその製造方法、並びにランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220973A true JP2007220973A (ja) | 2007-08-30 |
Family
ID=38497903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006041087A Pending JP2007220973A (ja) | 2006-02-17 | 2006-02-17 | 半導体発光素子及びその製造方法、並びにランプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220973A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062198A (ja) * | 2008-09-01 | 2010-03-18 | Toyoda Gosei Co Ltd | TiO2からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法。 |
JP2011009502A (ja) * | 2009-06-26 | 2011-01-13 | Showa Denko Kk | 発光素子、その製造方法、ランプ、電子機器及び機械装置 |
JP2011049453A (ja) * | 2009-08-28 | 2011-03-10 | Sharp Corp | 窒化物半導体発光素子 |
JP2011066047A (ja) * | 2009-09-15 | 2011-03-31 | Sharp Corp | 窒化物半導体発光素子 |
JP2013140983A (ja) * | 2012-01-03 | 2013-07-18 | Lg Innotek Co Ltd | 発光素子 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1031434A (ja) * | 1996-02-29 | 1998-02-03 | Toshiba Lighting & Technol Corp | 発光ダイオード、表示ユニットおよび表示装置 |
JPH10190056A (ja) * | 1996-12-24 | 1998-07-21 | Rohm Co Ltd | 半導体発光素子およびその製法 |
JP2000196152A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2002075476A (ja) * | 2000-08-31 | 2002-03-15 | Tdk Corp | 光電変換膜、光電変換用電極、および光電変換素子 |
JP2002353499A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Cable Ltd | 半導体発光素子 |
JP2004055692A (ja) * | 2002-07-17 | 2004-02-19 | Mitsui Chemicals Inc | 半導体光学装置、半導体レーザモジュール及び光ファイバ増幅器 |
JP2005011737A (ja) * | 2003-06-20 | 2005-01-13 | Nippon Sheet Glass Co Ltd | 透明導電性基板およびその製造方法ならびに光電変換素子 |
JP2005072339A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 光源装置とその製造方法、並びに投射型表示装置 |
JP2005197687A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子 |
JP2005259820A (ja) * | 2004-03-09 | 2005-09-22 | Sharp Corp | Iii−v族化合物半導体発光素子とその製造方法 |
JP2005277295A (ja) * | 2004-03-26 | 2005-10-06 | Mitsubishi Electric Corp | 太陽電池用基板の粗面化方法 |
-
2006
- 2006-02-17 JP JP2006041087A patent/JP2007220973A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1031434A (ja) * | 1996-02-29 | 1998-02-03 | Toshiba Lighting & Technol Corp | 発光ダイオード、表示ユニットおよび表示装置 |
JPH10190056A (ja) * | 1996-12-24 | 1998-07-21 | Rohm Co Ltd | 半導体発光素子およびその製法 |
JP2000196152A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2002075476A (ja) * | 2000-08-31 | 2002-03-15 | Tdk Corp | 光電変換膜、光電変換用電極、および光電変換素子 |
JP2002353499A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Cable Ltd | 半導体発光素子 |
JP2004055692A (ja) * | 2002-07-17 | 2004-02-19 | Mitsui Chemicals Inc | 半導体光学装置、半導体レーザモジュール及び光ファイバ増幅器 |
JP2005011737A (ja) * | 2003-06-20 | 2005-01-13 | Nippon Sheet Glass Co Ltd | 透明導電性基板およびその製造方法ならびに光電変換素子 |
JP2005072339A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 光源装置とその製造方法、並びに投射型表示装置 |
JP2005197687A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子 |
JP2005259820A (ja) * | 2004-03-09 | 2005-09-22 | Sharp Corp | Iii−v族化合物半導体発光素子とその製造方法 |
JP2005277295A (ja) * | 2004-03-26 | 2005-10-06 | Mitsubishi Electric Corp | 太陽電池用基板の粗面化方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062198A (ja) * | 2008-09-01 | 2010-03-18 | Toyoda Gosei Co Ltd | TiO2からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法。 |
JP2011009502A (ja) * | 2009-06-26 | 2011-01-13 | Showa Denko Kk | 発光素子、その製造方法、ランプ、電子機器及び機械装置 |
JP2011049453A (ja) * | 2009-08-28 | 2011-03-10 | Sharp Corp | 窒化物半導体発光素子 |
JP2011066047A (ja) * | 2009-09-15 | 2011-03-31 | Sharp Corp | 窒化物半導体発光素子 |
JP2013140983A (ja) * | 2012-01-03 | 2013-07-18 | Lg Innotek Co Ltd | 発光素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232968B2 (ja) | 発光素子及びその製造方法、並びにランプ | |
JP2007220972A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
JP4637781B2 (ja) | GaN系半導体発光素子の製造方法 | |
JP4959203B2 (ja) | 発光素子及びその製造方法、並びにランプ | |
JP5232969B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
JP4986445B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
TWI423475B (zh) | 發光裝置、其製造方法、燈、電子機器及機械裝置 | |
EP1922769B1 (en) | Production method of gallium nitride-based compound semiconductor light-emitting device | |
JP5232972B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
US7947995B2 (en) | Gallium nitride-based compound semiconductor light emitting device | |
JP2007165613A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
JP4959184B2 (ja) | 窒化物系半導体発光素子の製造方法 | |
US7982232B2 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
JP2007220973A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
JP2010287761A (ja) | 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器 | |
JP2007103891A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
US8124992B2 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
JP2010206230A (ja) | GaN系半導体発光素子の製造方法およびランプ | |
JP2011222599A (ja) | 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置 | |
JP2007299934A (ja) | 窒化物系半導体発光素子及びその製造方法、並びにランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |