JP2007220973A - 半導体発光素子及びその製造方法、並びにランプ - Google Patents

半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP2007220973A
JP2007220973A JP2006041087A JP2006041087A JP2007220973A JP 2007220973 A JP2007220973 A JP 2007220973A JP 2006041087 A JP2006041087 A JP 2006041087A JP 2006041087 A JP2006041087 A JP 2006041087A JP 2007220973 A JP2007220973 A JP 2007220973A
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
titanium oxide
conductive film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006041087A
Other languages
English (en)
Inventor
Hiroshi Osawa
弘 大澤
Nagahiro Fukunaga
修大 福永
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006041087A priority Critical patent/JP2007220973A/ja
Publication of JP2007220973A publication Critical patent/JP2007220973A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

【課題】光取り出し効率に優れ、且つ波長ムラの少ない半導体発光素子及びその製造方法、並びにランプを提供する。
【解決手段】n型半導体層12、発光層13、p型半導体層14、酸化チタン系導電膜層15がこの順で積層された発光素子であって、酸化チタン系導電膜層15表面の少なくとも一部に無秩序な凹凸面が形成された構成としている。
【選択図】図1

Description

本発明は半導体発光素子に関し、特に、光取り出し効率に優れた半導体発光素子及びその製造方法、並びにランプに関する。
近年、短波長光発光素子用の半導体材料として窒化物系半導体であるGaN系化合物半導体材料が注目を集めている。GaN系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やIII−V族化合物を基板として、この基板上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。
一般的なGaN系化合物半導体発光素子の構造として、サファイア単結晶基板を用いた場合、n型半導体層、発光層、p型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、図1に示すような、p型半導体層上に形成された正極とn型半導体層上に形成された負極が同一面上に存在する構造となる。このようなGaN系化合物半導体発光素子には、透明電極を正極に使用してp型半導体側から光を取り出すフェイスアップ方式、Agなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の2種類がある。
p型半導体上に透明電極を設ける場合、従来はNi/Au等からなる金属透明電極が使用されていたが、発光素子の光取り出し効率を向上させるため、近年ではITO等の透光性導電酸化膜が産業レベルで実用化され、積極的に用いられるようになっている。
このような発光素子の出力を向上させるための指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。
外部量子効率は、内部量子効率と光取り出し効率を掛け合わせたものとして表される。内部量子効率とは、素子に注入した電流のエネルギーのうち、光に変換される割合である。一方。光取り出し効率とは、半導体結晶内部で発生した光のうち、外部に取り出すことができる割合である。
光取り出し効率を向上させるためには、主として2通りの方法がある。一つは、光取り出し面に形成される電極、保護膜などによる発光波長の吸収を低減させる方法が挙げられる。もう一つは、化合物半導体、電極、保護膜等、屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法が挙げられる。
ここで、Ni/Au等の金属透明電極が、ITO等の透光性導電酸化膜に置き替わった理由の一つとして、透光性導電酸化膜を用いることによって発光波長の吸収を低減させることができたことが挙げられる。
屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法としては、光取り出し面に凹凸加工を施す技術が挙げられ、凹凸加工を施す方法として、化合物半導体そのものに凹凸加工を施した発光素子が提案されている(例えば、特許文献1)。
しかしながら、特許文献1に記載の発光素子では、半導体材料に加工を施すために半導体層に負荷を掛け、ダメージを残してしまう。このため、光取り出し効率は向上するものの、内部量子効率が低下していまい、発光強度を増加させることができないという問題がある。
特許文献1に記載の発光素子のように、透光性導電酸化膜に凹凸を施すことで、発光素子の光取り出し効率を向上させることができる。この場合、透光性導電酸化膜は、本来の電流拡散層としての役割に加え、光取り出し層としての役割も担うことになる。
しかしながら、ITOの屈折率は1.9とGaN系化合物半導体の2.6に比べて小さいので、ITOとGaN系化合物半導体の界面で全反射が生じてしまい、充分に光を取り出すことができないという問題がある。
酸化チタンは、波長によっても異なるが、屈折率が2.6(波長450nm)とGaN系化合物半導体とほぼ同じ屈折率を有している。酸化チタンは絶縁体であるが、近年、Nbなどを添加することにより、導電体化することが明らかとなっている(非特許文献1を参照)。
導電性を有する酸化チタンを透明電極に使用し、GaN系化合物半導体の表面には凹凸を形成せず、酸化チタンの表面に凹凸を形成することにより、発光素子の光取り出し効率を容易に向上させることができる。
特許第2836687号公報 アメリカン・インスティテュート・オブ・フィジックス(American institute of Physics)「ア・トランスペアレント・メタル:Nb−ドープ・アナテーゼ TiO2(A Transparent metal:Nb−Doped anatase TiO2)」、アプライド・フィジックス・レター{Applied Physics Letter 86,252101(2005)},(アメリカ合衆国),2005年6月20日,p252101−252103
しかしながら、半導体層表面に、凹凸パターン等の粗面加工を施す場合、微細なマスクパターニング方法等が要求されることから、工程上、煩雑な手順を踏む必要があり、製造効率が低下する虞がある。
また、マスクパターニング方法によって形成された凹凸パターンは干渉効果を生じるため、ある特定の発光波長が強調されてしまうという問題があった。
本発明は上記課題に鑑みてなされたものであり、光取り出し効率に優れ、且つ波長ムラの少ない半導体発光素子及びその製造方法、並びにランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
[1] n型半導体層、発光層、p型半導体層、酸化チタン系導電膜層がこの順で積層された半導体発光素子であって、前記酸化チタン系導電膜層表面の少なくとも一部に無秩序な凹凸面が形成されてなることを特徴とする半導体発光素子。
[2] 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.01μm〜3μmの範囲であることを特徴とする[1]に記載の半導体発光素子。
[3] 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.05μm〜1.5μmの範囲であることを特徴とする[1]に記載の半導体発光素子。
[4] 前記凸部中心間距離の平均値に対する各凸部中心間距離の標準偏差が10%〜80%の範囲であることを特徴とする[2]又は[3]に記載の半導体発光素子。
[5] 前記酸化チタン系導電膜が、Tiと、Ta、Nb、V、Mo、W、Sbの群から選択される少なくとも1種類以上の元素とを含む酸化物であることを特徴とする[1]〜[4]の何れか1項に記載の半導体発光素子。
[6] 前記半導体発光素子が窒化物系半導体発光素子であることを特徴とする[1]〜[5]の何れか1項に記載の半導体発光素子。
[7] 前記窒化物系半導体発光素子がGaN系半導体発光素子であることを特徴とする[6]に記載の半導体発光素子。
[8] 下記(1)〜(3)の工程を含んでなることを特徴とする半導体発光素子の製造方法。
(1)基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜層とを、この順序で積層する工程。
(2)酸化チタン系導電膜層表面上に金属微粒子からなるマスクを形成する工程。
(3)該マスク上から酸化チタン系導電膜表面をエッチングする工程。
[9] 前記工程(2)が、前記酸化チタン系導電膜層表面に金属薄膜を形成する工程および該金属薄膜形成後の熱処理工程からなることを特徴とする[8]に記載の半導体発光素子の製造方法。
[10] 前記工程(3)は、前記酸化チタン系導電膜層表面の少なくとも一部に、ドライエッチングによって凹凸面を形成することを特徴とする[8]又は[9]に記載の半導体発光素子の製造方法。
[11] 前記工程(3)は、前記酸化チタン系導電膜層表面の少なくとも一部に、ウェットエッチングによって凹凸面を形成することを特徴とする[8]又は[9]に記載の半導体発光素子の製造方法。
[12] 前記マスクをなす金属微粒子が、Ni、もしくはNi合金であることを特徴とする[8]〜[11]の何れか1項に記載の半導体発光素子の製造方法。
[13] 前記マスクをなす金属微粒子が、100℃〜450℃の温度範囲に融点をもつ低融点金属、もしくは低融点合金であることを特徴とする[8]〜[12]の何れか1項に記載の半導体発光素子の製造方法。
[14] 前記マスクをなす金属微粒子が、Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、Inの群から選択される低融点金属か、又は、これらの金属の内の少なくとも1種以上を含有した低融点合金であることを特徴とする[8]〜[13]の何れか1項に記載の半導体発光素子の製造方法。
[15] 上記[1]〜[7]の何れか1項に記載の半導体発光素子を備えたことを特徴とするランプ。
[16] 上記[8]〜[14]の何れか1項に記載の製造方法によって得られる半導体発光素子を備えたことを特徴とするランプ。
本発明の半導体発光素子によれば、酸化チタン系導電膜層表面の少なくとも一部に無秩序な凹凸面が形成されてなる構成とされていることにより、光取り出し効率に優れ、且つ波長ムラの少ない半導体発光素子が得られる。
また、本発明の半導体発光素子を用いてランプ形状に加工する場合には、ランプに用いられる樹脂の特性に応じて集光性を高めることができるため、発光出力の高いランプを得ることができる。
また、本発明の半導体発光素子の製造方法において、凹凸面を形成する粗面加工処理は、特に下記(1)〜(3)に示すような効果を奏する。
(1)一定範囲のバラつきをもった凹凸面を形成することにより、干渉効果を抑え、波長ムラの少ない半導体発光素子を作製することが出来る。
(2)金属微粒子マスクを用いて凹凸面を形成するため、高度なマスクパターニング工程等が不要であり、簡便且つ安価に粗面化微細加工領域を形成することが可能である。
(3)酸化チタン系導電膜層表面に凹凸面を形成するため、半導体層にダメージを与えることなく半導体発光素子を製造することが可能である。
以下に、本発明の半導体発光素子及びそれを用いたランプの一実施形態について、図1〜5を適宜参照しながら説明する。
但し、本発明は以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
[半導体発光素子の全体構成]
図1は本発明の半導体発光素子の断面を模式的に示した図である。
図1において、符号11は基板、12はn型半導体層、13は発光層、14はp型半導体層、15は酸化チタン系導電膜、16は光触媒反応防止層、17は正極、18は負極である。
本実施形態の半導体発光素子1は、透明電極として酸化チタン系導電膜層15が用いられており、図1に示すように、該酸化チタン系導電膜層15表面の少なくとも一部に無秩序な凹凸面が形成されて概略構成されている。
本発明の酸化チタン系導電膜は、図1に示す例のように、p型半導体層14の直上、あるいはp型半導体層14上に図示略の金属層等を介して形成される。
また、本発明の光触媒反応防止層は、酸化チタン系導電膜15の直上か、あるいは、酸化チタン系導電膜15との間に他の透明膜(図示略)などを挟んだ上に、酸化チタン系導電膜15を覆うように形成される。
以下、本実施形態の半導体発光素子1について詳述する。
(基板)
基板11としては、サファイア単結晶(Al;A面、C面、M面、R面)、スピネル単結晶(MgAl)、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB等のホウ化物単結晶、等の基板材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶及びSiC単結晶が特に好ましい。
なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
(窒化物系化合物半導体)
上述の基板11上には、通常、図示略のバッファ層を介して、窒化物系化合物半導体からなるn型半導体層12、発光層13およびp型半導体層14が積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要である場合がある。
窒化物系化合物半導体としては、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化物系化合物半導体が多数知られており、本発明においても、それら周知の窒化物系化合物半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化物系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、As及びBなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
窒化物系化合物半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。
MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。
n型半導体層12は、通常、下地層、nコンタクト層およびnクラッド層から構成される。nコンタクト層は下地層および/またはnクラッド層を兼ねることができる。
下地層はAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。下地層の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。膜厚を1μm以上とすることにより、結晶性の良好なAlGa1―XN層が得られやすくなる。
下地層には、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)の方が、良好な結晶性を維持する点から好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
下地層を成長させる際の成長温度は、800〜1200℃が好ましく、1000〜1200℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の良い下地層が得られる。また、MOCVD成長炉内の圧力は15〜40kPaに調整することが好ましい。
nコンタクト層としては、下地層と同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。
nコンタクト層を構成する窒化物系化合物半導体は、下地層と同一組成であることが好ましく、これらの合計の膜厚を1〜20μm、好ましくは2〜15μm、さらに好ましくは3〜12μmの範囲に設定することが好ましい。nコンタクト層と下地層との合計の膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
nコンタクト層と発光層13との間には、nクラッド層を設けることが好ましい。nクラッド層を設けることにより、nコンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることできる。nクラッド層はAlGaN、GaN、GaInN等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmの範囲であり、より好ましくは0.005〜0.1μmの範囲である。
また、nクラッド層のn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
n型半導体層12上に積層される発光層13としては、窒化物系化合物半導体、好ましくはGa1−sInN(0<s<0.4)の窒化物系化合物半導体からなる発光層が通常用いられる。
発光層13の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば1〜10nmの範囲であり、より好ましくは2〜6nmの範囲である。膜厚が上記範囲であると、発光出力の点で好ましい。
また、発光層は、上記のような単一量子井戸(SQW)構造の他、上記Ga1−sInNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3かつb>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
AlGa1−cN障璧層の成長温度は700℃以上が好ましく、800〜1100℃の温度で成長させると結晶性が良好になるため、より好ましい。また、GaInN井戸層は600〜900℃、好ましくは700〜900℃の温度で成長させる。すなわちMQWの結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。
p型半導体層14は、通常、pクラッド層およびpコンタクト層から構成される。しかし、pコンタクト層がpクラッド層を兼ねてもよい。
pクラッド層としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層13へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層13へのキャリアの閉じ込めの点で好ましい。
pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
pクラッド層のp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
pコンタクト層としては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化物系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
pコンタクト層の膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。膜厚がこの範囲であると、発光出力の点で好ましい。
なお、発光素子にはGaN系半導体が用いられることが一般的であるが、この他に、ZnO、Ga等からなる半導体発光素子を用いることも可能である。
(酸化チタン系導電膜層)
本発明の酸化チタン系導電膜層は、図1に示す例(符号15参照)のように、p型半導体層14の直上、あるいはp型半導体層14上に金属層等を介して形成される。
また、本発明の酸化チタン系導電膜層は、図1及び図2に示す例(符号15、25参照)のように、表面の少なくとも一部に無秩序な凹凸面が形成されてなる。
酸化チタン系導電膜層15とp型半導体層14との間に金属層を配した場合には、発光素子の駆動電圧(Vf)を低減させることができるが、透過率が減少して出力を低下させてしまう。従って、発光素子の用途などに応じて駆動電圧(Vf)と出力のバランスを取り、酸化チタン系導電膜層15とp型半導体層14との間に金属層などを配するかどうか適宜判断される。ここで用いられる金属層としては、NiやNi酸化物、Pt,Pd,Ru,Rh,Re、Os等からなるものを用いることが好ましい。
酸化チタン系導電膜層には、Tiと、Ta、Nb、V、Mo、W、Sbから選択される少なくとも1種類の元素とを含む酸化物を用いることができる。
この場合の酸化チタン系導電膜層の組成としては、Ti1−x(A=Ta、Nb、V、Mo、W、Sb)とされたものを用いることが好ましい。また、この組成において、Xは1〜20at%の範囲とすることが好ましい。X=1at%未満であると、添加効果が小さく、良好な導電性が得られない。また、X=20at%を超えると、300〜550nmの波長における透過率が低下するため、発光素子の出力を低下させてしまう。さらに好ましくは、X=2〜10at%の範囲である。
酸化チタン系導電膜層にTi1−xを用いる場合、酸素組成によっても導電性が変化する。好ましくは、酸素欠損状態である方が、導電性が向上する。酸素欠損状態の作り方としては、金属を用いた酸素との反応性蒸着、あるいは反応性スパッタで酸素量を調整する方法や、酸素欠損状態にある金属酸化物タブレットまたはターゲットを用いる方法、及び、酸化チタン系導電膜層成膜後にNやHなどの還元性雰囲気でアニールを行う方法等、様々な方法を用いることができる。
酸化チタン系導電膜層の成膜には、蒸着法、スパッタ法、PLD法、CVD法など何れの方法も用いることができる。
蒸着法を用いる場合、Ti1−x(A=Ta、Nb、V、Mo、W、Sb)のタブレットを用いて、抵抗加熱やEB加熱等の何れの方法を用いても成膜することができる。
また、それぞれの単体金属酸化物を、別々の蒸着源として成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、TiOとTaをそれぞれ別々の蒸着源で成膜し、任意のTi1−xTa組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、プラズマ等を用いて反応性成膜をすることも可能である。例えば、TiとTaを別々の蒸着源で蒸発させ、プラズマでTiとTaを酸素ガスと反応させてTi1−xTa組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やイオンアシストを用いても良い。
スパッタ法を用いる場合、Ti1−x(A=Ta、Nb、V、Mo、W、Sb)のターゲットを用いて、RF、DC等の何れの方法を用いても成膜することができる。
また、それぞれの単体金属酸化物を別々のターゲットとして成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、TiOとTaを、それぞれ別々のターゲットで成膜し、任意のTi1−xTa組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、反応性スパッタリング成膜をすることも可能である。例えば、TiとTaを別々のターゲットで放電させ、プラズマ中でTiとTaを酸素ガスと反応させてTi1−xTa組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やバイアスを用いても良い。
酸化チタン系導電膜層の結晶構造は特に限定されないが、アナターゼ型である方が、導電性が良好であるので好ましい。しかしながら、アナターゼ型は光触媒反応性が最も高い結晶構造であるので、光触媒反応防止層には、より緻密な膜であることが必要とされる。
酸化チタン系導電膜層の膜厚は、特に限定されるものではないが、10nm〜10μm(10000nm)の範囲であることが好ましい。酸化チタン系導電膜層の膜厚が10nm未満であると、薄すぎて充分な導電性が得られない。また、酸化チタン系導電膜層の膜厚の上限は特に限定されないが、生産性の点から10μmが上限と考えられる。
(光触媒反応防止層)
本発明の光触媒反応防止層は、図1に示す例(符号16参照)のように、酸化チタン系導電膜15の直上か、あるいは、酸化チタン系導電膜15との間に他の透明膜等を介して形成される。また、図1に示す光触媒反応防止層16の表面は、下層の酸化チタン系導電膜15の表面の一部に無秩序な凹凸形状が形成されているのに伴い、その一部が凹凸面とされている。
一般的に良く知られるように、酸化チタンには光触媒作用があり、水や有機物を分解する特性を有している。光触媒作用は、空気浄化、水浄化、防汚、及び抗菌等の有用な効果を発揮するものとして広く産業に用いられているが、樹脂等の有機物によって封入され、ランプを構成する発光素子においては、封入された樹脂が分解されてしまい、発光素子に対して悪影響を及ぼしてしまうという問題がある。
光触媒は、無添加の酸化チタンでは380nm以下の波長で、窒素やタングステンが添加された酸化チタンでは500nmの波長まで、光触媒作用があることが知られている。また、光触媒作用が発現するには数十μW/cm以上の光量が必要であることが知られている。従って、300〜550nmの発光波長を有する発光素子において酸化チタンを用いた場合、極めて光触媒作用が発現しやすい状況になる。さらに、GaN系発光素子において酸化チタンを用いた場合には、300μm角の素子から10mW程度の発光強度が得られることから明らかなように、1W/cmと極めて高い光量下での使用となる。
なお、発光波長が550nmの発光素子の場合、ピーク波長が550nmとなるが、多くの発光素子は一定幅の波長分布を有しているので、ピーク波長が550nmの発光素子でも500nmの波長を有していることが多い。また、ピーク波長がいくつか存在している発光素子の場合は、そのうちの何れかのピーク波長が300〜550nmの範囲に存在していると、酸化チタンの光触媒作用が発現しやすい状況となり、上述のような封入樹脂の分解等の問題が生じる虞がある。
本発明では、上述のような光触媒作用を防止するため、光触媒反応防止層16が備えられている。
光触媒反応防止層16は、側面からの光触媒作用を防止するため、酸化チタン系導電膜15の側面を覆うように形成されていることが好ましい。
さらに、図2に示す半導体発光素子2のように、光触媒反応防止層26が、n型半導体層22、発光層23、p型半導体層24の側面、及びp型半導体層24の上面外周部を覆うようにすれば、光触媒反応防止層26とp型半導体層24界面からの水分等の浸入による光触媒作用を防止できるのでさらに好ましい。また、正極27と酸化チタン系導電膜25との接合部からの、正極27側面への光触媒作用を防止するため、図示例のように、光触媒反応防止層26が正極27上面の外周部を覆うように形成されていることが好ましい。
なお、酸化チタン系導電膜と光触媒反応防止層の間には、上述したように、他の透明膜等を配した構成としても良い。特に、酸化チタン系導電膜の屈折率(屈折率2.6)と、光触媒反応防止層の屈折率の間の数値の屈折率を有する透明膜を配することが、光取り出し効率を向上させる点で好ましい。
例えば、光触媒反応防止層にSiO(屈折率1.5)、Al(屈折率1.6)を用いる場合、透明膜として、CeO(屈折率2.2)、HfO(屈折率1.9)、MgO(屈折率1.7)、ITO(屈折率1.9)、Nb(屈折率2.3)、Ta(屈折率2.2)、Y(屈折率1.9)、ZnO(屈折率2.1)、ZrO(屈折率2.1)等を使用することができる。
本発明の光触媒反応防止層は、光触媒作用を防止する役割に加え、光を透過させる性質も合わせて有する。
本発明の光触媒反応防止層は、300〜550nmの範囲の波長において、80%以上の透過率を有する透光性物質からなることが好ましい。
また、光触媒反応防止層には、絶縁性透明膜、あるいは導電性透明膜の何れも用いることができる。
光触媒反応防止層として用いる絶縁性透明膜には、絶縁性を有するとともに、300〜550nmの範囲の波長において、80%以上の透過率を有していれば、どのような物質でも使用可能であるが、酸化シリコン(例えば、SiO)、酸化アルミニウム(例えば、Al)、酸化ハフニウム(例えば、HfO)、酸化ニオブ(例えば、Nb)、酸化タンタル(例えば、Ta)、窒化シリコン(例えば、Si)、窒化アルミニウム(例えば、AlN)等を用いることが好ましい。さらにSiO、Alを用いることが、CVD成膜で緻密な膜が容易に作製できることから好ましい。CVD法でAlを成膜することにより、高温高湿下での信頼性がより向上するので、さらに好ましい。
CVDでSiOを成膜する場合は、TEOS(テトラエトキシシラン)、TMS(トリメトキシシラン)、SiHなどを原料として用いることができる。
また、CVDでAlを成膜する場合は、TMA(トリメチルアルミニウム)、DMA(ジメチルアルミニウム)、アルコキシ化合物(イソプロポキシジメチルアルミニウム、sec−ブトキシジメチルアルミニウム、イソプロポキシジエチルアルミニウム、tert−ブトキシジメチルアルミニウム)などを原料として用いることができる。
光触媒反応防止層として用いる導電性透明膜には、導電性を有するとともに、300〜550nmの範囲の波長において80%以上の透過率を有していれば、どのような物質でも使用可能であるが、ITO(In−SnO)、AZO(ZnO−Al),IZO(In−ZnO),GZO(ZnO−Ga)等を用いることが好ましい。
さらに、導電性透明膜を用いた場合、図3に示す半導体発光素子3のように、光触媒反応防止層36とp型半導体34との導通部分が、光触媒反応防止層36をなす導電性透明膜の接触部分だけ増加するので、駆動電圧(Vf)の低減に有利である。
ITO、及びIZOの屈折率は1.9、AZO、及びGZOの屈折率は2.1であるので、上述したように光取り出し効率の向上に有利である。さらに、酸化チタン系導電膜の表面に凹凸が形成されていれば、酸化チタン系導電膜と導電性透明膜との界面の全反射が低減するので、より一層、光取り出し効率が向上する。
また、光触媒反応防止層に導電性透明膜を用いた場合、発光層、n型半導体層まで覆うことは出来ないので、さらに、導電性透明膜上に絶縁性透明膜を、発光層、n型半導体層を覆うように形成しても良い。
また、光触媒反応防止層は緻密な膜であることが必要である。上記酸化シリコン膜を作製するためには、SOG(スピン・オン・グラス)等の液体塗布材料を用いる方法が用いられるが、この方法だと緻密な膜が作りにくいことと、アニールしても膜中に水分が残留してしまうことなどから、本発明の光触媒反応防止層には適さない。
光触媒反応防止層の成膜には、スパッタやCVDなどの緻密な膜ができる成膜方法を用いることができる。特に、CVDを用いた方が、より緻密な膜ができるので好ましい。
光触媒反応防止層の膜厚は、特に限定されるものではないが、10nm〜10μm(10000nm)の範囲であることが好ましい。光触媒反応防止層の膜厚が10nm未満であると、薄すぎて水分などの浸入を防ぐことができない。また、光触媒反応防止層の膜厚の上限は、特に限定されないが、生産性の点から10μmが上限と考えられる。
また、酸化チタン系導電膜の光触媒作用は、酸化チタン系導電膜に、鉄、アルミニウム、マグネシウム、ジルコニウム等添加することでも弱めることができるので、これらの元素を添加した上で、上述の光触媒反応防止層を設けた構成としても良い。
但し、上述のような光触媒作用を弱める元素の添加量は、酸化チタン系導電膜の導電性と透過性を著しく損なうことの無い範囲とする必要がある。
(正極及び負極)
正極17は、酸化チタン系導電膜15上に設けられるボンディングパッドであり、図1に示す例では、光触媒反応防止層16によって側面及び上面の周辺部が覆われている。
正極17の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極17の厚さは、100〜10μmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極17の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から3μm以下とすることが好ましい。
負極18は、図1に示す例のように、基板11上に、n型半導体層12、発光層13およびp型半導体層14が順次積層された窒化ガリウム系化合物半導体の前記n型半導体層12に接するように形成されるボンディングパッドである。
このため、負極18を形成する際は、発光層13およびp型半導体層14の一部を除去してn型半導体層12のnコンタクト層を露出させ、この上に負極18を形成する。
負極18の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
[酸化チタン系導電膜層の表面に無秩序な凹凸を形成する方法]
酸化チタン系導電膜層の表面に無秩序な凹凸形状(図2の凸部25aを参照)を形成する方法としては、フォトリソグラフィー法やナノインプリント法を用いることも可能であるが、例えば、以下に示す(1)〜(3)の工程を含んだ方法が、低コストに凹凸を形成できる方法の1つとして挙げられる。
(1) 基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜層とを、この順序で積層する工程。
(2) 酸化チタン系導電膜層上に金属微粒子からなるマスクを形成する工程。
(3) 該マスク上から酸化チタン系導電膜層をエッチングする工程。
上記方法では、酸化チタン系導電膜層上への凹凸面の形成を、酸化チタン系導電膜層表面の凹凸面加工領域に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜層をエッチングすることによって、無秩序な凹凸形成を行なうことができる。
まず、上記金属微粒子マスクの形状に関して説明する。
本例では、金属微粒子マスクの形状によって、酸化チタン系導電膜層上の凹凸形状が規定されるため、金属微粒子マスクの形状を制御する事で酸化チタン系導電膜層上の凹凸形状を制御することができる。特に、金属微粒子マスクの膜厚は、酸化チタン系導電膜層上の凹凸形状に大きく影響を及ぼす。
本実施形態では、上記工程(2)を、酸化チタン系導電膜層表面に金属薄膜を形成する工程、及び該金属薄膜形成後の熱処理工程から構成することができる。
金属微粒子マスクを形成する際に、酸化チタン系導電膜層表面上に形成する熱処理工程前の金属薄膜の膜厚は、0.005μm〜1μmの範囲であることが好ましい。
マスク材料やランプ化するときの封入樹脂材により、上記膜厚の最適値は異なるが、0.005μm未満だとマスクとして機能せず、酸化チタン系導電膜層上に、光取り出しに効果的な凹凸を形成することが出来ない。また、上記膜厚が1μm以上だと、凝集効果が小さくなり、上記と同様、酸化チタン系導電膜層上に光取り出しに効果的な凹凸を形成することが出来なくなる。
金属微粒子マスクの微粒子の密度は、1×10個/mm〜1×10個/mmの範囲であることが好ましい。この範囲であれば、光取り出し効率が効果的に向上する凹凸を酸化チタン系導電膜層上に形成することができ、より好ましくは1×10個/mm〜1×10個/mmの範囲である。
次に、エッチングによって酸化チタン系導電膜層上に形成される凹凸形状に関して説明する。
凸部のピーク間距離で規定する酸化チタン系導電膜層上の凸部中心間距離の平均値は、0.01μm〜3μmの範囲であることが好ましい。
凸部中心間距離の平均値が0.01μm未満だと、凝集しすぎて光取り出し効率が低下してしまう。また、凸部中心間距離の平均値が3μmを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部中心間距離の平均値の、より好ましい範囲は、0.05μm〜1.5μmであり、この範囲であれば、光取り出し効率が効果的に向上する。
凸部中心間距離の平均値に対する標準偏差は、10%〜80%の範囲であることが好ましい。より好ましくは20%〜60%の範囲である。
上記標準偏差が10%以下だと、干渉効果が増大し、波長ムラが発生する可能性が高くなる。また、上記標準偏差が80%以上だと、凹凸パターンの密度が低下し、光取り出し効率向上の効果が低下してしまう。
酸化チタン系導電膜層上の凸部底面の直径の平均値は、0.01〜3μmの範囲であることが好ましい。この範囲であれば、光取り出し効率が効果的に向上する。
凸部底面の直径の平均値が0.01μm未満だと、小さすぎて光取り出し効率に寄与しない。また、凸部底面の直径の平均値が3μmを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部底面の直径の平均値の、より好ましい範囲は、0.02〜2μmである。
酸化チタン系導電膜層上の凸部高さの平均値は、0.1μm〜2.0μmの範囲であることが好ましい。
凸部高さの平均値が0.1μmだと、高さが充分ではなく、光取り出し効率の向上には寄与しない。また、凸部高さの平均値が2.0μmを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凸部の大きさは、(凸部底面の直径)<(凸部高さ)であることがより好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
次に、上記特定形状の、酸化チタン系導電膜層上の凹凸加工領域の形成方法について説明する。
本発明では、酸化チタン系導電膜層上の凹凸加工領域の形成は、当該領域のp酸化チタン系導電膜層表面に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜層をドライエッチングすることによって行なうことができる。
金属微粒子マスクに使用する金属微粒子の材料としては、凝集性が良好で且つ球面形状の微粒子であるものが好ましい。このような金属としては、例えば、Ni、Ni合金等が挙げられる。また、凝集性とともにプロセスの効率化に適した金属微粒子材料として、Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、Inの金属の内、少なくとも一種以上を含有し、100℃〜450℃の間に融点をもつ低融点金属、もしくは低融点合金が挙げられる。これらの金属材料の中でも、AuSn合金、AuGe合金、AuSnNi合金およびAuGeNi合金を用いることが好ましく、中でもAuSn合金を用いるのが最も好ましい。
AuSn合金は、Sn組成比が10質量%〜35質量%程度の範囲であれば、190〜420℃程度の温度で共晶化する事が知られており、また、この範囲の温度を上回ると、一般的に合金層が凝集形態を取ることも知られている。
金属微粒子マスクを作製するためには、一般的に知られる真空蒸着装置を用いて、まず、金属の薄膜を形成する。
金属薄膜の厚さは、50Å以上1000Å以下であることが好ましい。
また、金属薄膜の厚み制御が上記範囲内で均一に可能であれば、スパッタリング装置等を用いてもなんら問題は無い。
金属微粒子からなるマスクを得る為には、使用する金属によって異なるが、形成した金属薄膜に対して、一般に100〜600℃の温度範囲で1分以上の熱処理を行う。
熱処理後の金属微粒子マスクの形状は、熱処理雰囲気中の酸素濃度により変化する。使用する材料に応じて酸素濃度を制御することにより、光取り出し効率向上に適した形状の凹凸パターンを酸化チタン系導電膜上に形成することができる、金属微粒子マスクを得ることが出来る。また、使用する金属微粒子材料によっては、酸素を全く含まない雰囲気で熱処理を行うことが良いものもある。
金属微粒子マスクを形成した後、該マスク上から酸化チタン系導電膜をドライエッチングすることによって、上記特定形状の凹凸面を形成することができる。ドライエッチングにおいては、一般的なリアクティブイオンエッチング(RIE)型のドライエッチングを用いることができる。ガス種においては、何ら制限なく用いることが出来るが、好ましくは塩素を含むガスを用いてエッチングすることである。なお、熱による金属凝集形状(金属微粒子形状)の変化を防ぐ為、基板温度は100℃以下に保つことが望ましい。
また、酸化チタン導電膜層上に凹凸形状を形成する方法としては、ウェットエッチングを用いることもできる。この場合、上記金属薄膜は形成しても良いし、しなくとも良い。
ウェットエッチングを行なう場合、エッチング液として、フッ酸、リン酸、硫酸、塩酸、フッ酸/硝酸混合液、フッ酸/過酸化水素水混合液、フッ酸/フッ化アンモニウム混合液、珪フッ化水素酸等を用いることができるが、フッ酸、フッ酸/硝酸混合液、フッ酸/過酸化水素水混合液、フッ酸/フッ化アンモニウム混合液、珪フッ化水素酸(HSiF)を用いることがより好ましい。
[ステップカバレッジ]
酸化チタン系導電膜上に凹凸形状を形成した場合、その上に成膜する膜のステップカバレッジが問題となる。例えば、凹凸の斜面が急過ぎたり、アスペクト比が大き過ぎたり、また、凹凸の大きさが小さ過ぎる場合、酸化チタン系導電膜上に成膜する膜が凹凸に沿って成膜されず、空隙が生じてしまうことがある。空隙が生じると、その箇所の屈折率は1となるので、光取り出し効率の低下を招いてしまう。
ステップカバレッジが向上する成膜方法としては、CVD法やスパッタ法が適している。スパッタ法によって成膜する場合、成膜面にバイアスを掛けるスパッタ電源に、高周波電源(13MHz以上、さらに好ましくは60MHz±10MHz)を用いる方法等を用いることが、より好ましい。
凹凸の形状に関しては、図4(a)に示すような矩形型の凸部では、良好なステップカバレッジが得られない。良好なステップカバレッジを得るためには、凸部の下端寸法が上端寸法より大きいことが好ましい。さらに好ましくは、下端から上端に行くにしたがって徐々に寸法が小さくなってゆく形状である。
具体的には、図4(b)に示すような斜面型の凸部、図4(c)に示すような曲面型の凸部等が好ましい例として挙げられる。斜面型の凸部の場合、基板法線に対して5度以上傾いていることが、ステップカバレッジが向上するので好ましい。但し、基板法線に対する傾きが大きすぎるとアスペクト比が取りにくくなるので、60度以下の角度とすることが好ましい。
[ランプの構成]
本発明の発光素子は、当業者周知の方法を用いてなんら制限無くLEDランプとして構成することができる。
図3は、本発明のランプの一例を模式的に示した断面図であり、このランプ5は、図2に示す本発明のフェイスアップ型の窒化物系半導体からなる半導体発光素子2が砲弾型に実装されたものである。図3において、符号51、52はフレームを示し、符号53、54はワイヤー、符号55はモールドを示している。
ランプ5は、図2に示す本発明の半導体発光素子2を用いて、従来公知の方法により製造することができる。具体的には、例えば、2本のフレーム51、52の内の一方(図3ではフレーム51)に半導体発光素子2を樹脂等で接着し、該半導体発光素子2の正極及び負極(図2に示す符号27、28参照)を、金等の材質からなるワイヤー53、54でそれぞれフレーム51、52に接合した後、透明な樹脂からなるモールド55で半導体発光素子2の周辺をモールドすることにより、図3に示す砲弾型のランプを作成することができる。
なお、本発明のランプは上記の構成には限定されず、例えば、本発明の半導体発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
本発明の発光素子は、信頼性が高く、光取り出し効率に優れていることから、発光特性に優れたランプを実現することが可能となる。
次に、本発明の発光素子及びそれを用いたランプを実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実験例1]
図2に、本実験例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図を示すとともに、図5に、その平面模式図を示す。
(窒化ガリウム系化合物半導体発光素子の作製)
サファイアからなる基板21上に、AlNからなるバッファ層を介して、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ8μmのアンドープGaNからなる下地層、厚さ2μmのGeドープn型GaNコンタクト層及び厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層22、厚さ16nmのSiドープGaN障壁層及び厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層23、さらに厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層24からなり、各層をこの順で積層して形成した。光取り出し面は半導体側とした。
この構造において、n型GaNコンタクト層のキャリア濃度は1×1019cm−3であり、GaN障壁層のSiドープ量は1×1017cm−3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm−3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm−3であった。
また、窒化ガリウム系化合物半導体層の積層(図2の符号22、23、24、25)は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
そして、この窒化ガリウム系化合物半導体層に、負極を形成する領域のn型GaNコンタクト層を反応性イオンエッチング法により露出させた。この際、まず、レジストをp型半導体層の全面に一様に塗布した後、公知のリソグラフィー技術を用いて、負極形成領域からレジストを除去した。そして、真空蒸着装置内にセットして、圧力4×10−4Pa以下で、Ni及びTiをエレクトロンビーム法により膜厚がそれぞれ約50nm及び300nmとなるように積層した。その後、リフトオフ技術により、負極形成領域以外の金属膜をレジストとともに除去した。
次いで、反応性イオンエッチング装置のエッチング室内の電極上に半導体積層基板を載置し、エッチング室を10−4Paに減圧した後、エッチングガスとしてClを供給してn型GaNコンタクト層が露出するまでエッチングした。エッチング後、反応性イオンエッチング装置より取り出し、上記エッチングマスクを硝酸およびフッ酸により除去した。
(酸化チタン系導電膜の形成)
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、p型AlGaNコンタクト層(p型半導体層24)表面の正極を形成する領域にのみ、厚さ1nmのNiコンタクトメタル層、厚さ1μmのTi0.95Nb0.05からなる酸化チタン系導電膜層25を形成した。
酸化チタン系導電膜層の形成は、まず、窒化ガリウム系化合物半導体層を積層した基板を真空スパッタ装置内に入れ、p型AlGaNコンタクト層上にTi0.95Nb0.05を積層することによって形成した。
そして、真空スパッタ装置から窒化ガリウム系化合物半導体層を積層した基板を取り出した後、透明化のための熱処理を施した。
(凹凸パターンの形成)
次に、公知のフォトリソグラフィー技術を用いて、酸化チタン系導電膜層表面以外の部分にレジスト膜を形成した後、蒸着装置内に入れ、Au/Snを15nm積層した。
次に、窒素雰囲気中において、250℃の温度で熱処理を行い、上記Au/Snの薄膜を粒状に凝集させ、金属微粒子からなるマスクを形成した。金属微粒子の直径は0.2〜1.5μmの範囲であり、2×10個/mmという高密度の金属微粒子層(マスク)が形成された。
次に、酸化チタン系導電膜層表面を露出させるように、レジスト膜によってパターニングを行った後、一般的なドライエッチングを施した。
ここで、凹凸パターンを加工する領域には、上述の金属微粒子マスクが形成されているので、ドライエッチングにより、金属微粒子の形に添った形状で選択的にエッチングされ、酸化チタン系導電膜層表面を、曲面を持った凹凸パターン形状に加工する事ができた。この凸部は、平面視円形であり、下端寸法の平均値は約0.7μm(直径)、高さTの平均値は約1.0μmであった。また凸部間距離の平均値は0.8μmで、この値に対する標準偏差は50%であった。
(ボンディングパッドの形成)
次に、正極(ボンディングパッド)27および負極(ボンディングパッド)28を、以下のような手順で形成した。
まず、通常、リフトオフと呼ばれる周知の手順に則って処理し、さらに、同様の積層方法により、酸化チタン系導電膜上の一部にAuからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層し、5層構造の正極27を形成した。ここで、Au/Ti/Al/Ti/Auからなる各層の厚さは、それぞれ、50/20/10/100/500nmとした。
次に、負極ボンディングパッドを、上述した反応性イオンエッチング法により露出したn型GaNコンタクト層上に、以下の手順により形成した。
まず、レジストを、n型GaNコンタクト層の露出した領域全面に一様に塗布した後、公知のリソグラフィー技術を用いて、露出したn型GaNコンタクト層上の負極形成部分からレジストを除去した。そして、通常用いられる真空蒸着法により、半導体側から順に、Tiが100nm、Auが200nmの厚さとされた負極28を形成した。その後、レジストを公知の方法により除去した。
(光触媒反応防止層の形成)
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、正極、負極の中心部を除いて、Alからなる光触媒反応防止層をCVD法により500nm形成した。光触媒反応防止層は正極側面、負極側面、および、発光層、n型半導体側面を覆うように成膜した。
(素子の分割)
このようにして、光触媒反応防止層まで形成したウエーハを、基板11裏面を研削・研磨することにより、基板11の板厚を80μmまで薄くして、レーザスクライバを用いて半導体積層側から罫書き線を入れた後、押し割って、350μm角のチップに切断し、実験例1の半導体発光素子とした。
(駆動電圧(Vf)及び発光出力(Po)の測定)
上述のようにして得られたチップについて、プローブ針による通電を行い、20mAの印加電流における順方向電圧を測定し、駆動電圧(Vf)を調べ、下記表1に示した。
また、得られたチップをTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を計測し、下記表1に示した。
また、得られたチップの発光面の発光分布を調べた。その結果、正極上の全面で発光しているのが確認できた。
(配光性の測定)
上述のチップをTO−18缶パッケージに実装した状態として、配光性を測定した。配光性測定には、オプトサイエンス社製のLED−1100を用いた。
まず、チップの上方に設置したディテクタを、チップの一つの辺に平行でチップと同じ距離を保つ軌道に沿って動かし、発光強度を測定した。次に、その辺と直交する辺に平行でチップと同じ距離を保つ軌道に沿ってディテクタを動かし、発光強度を測定した。
ディテクタとチップ中心を結んだ線が基板面となす角度に対する発光強度の分布は、何れの辺に沿って測定した場合も差がなかった。
また、金属微粒子マスクの成膜条件を下記表1に示す条件とし、酸化チタン系導電膜層表面に形成される凸部の中心間平均距離、下端寸法幅、及び標準偏差が下記表1に示す値となるように凹凸パターンを形成した点以外は、実験例1と同様にして、実験例2〜10及び実験例12〜14の半導体発光素子を作製し、同様の評価を行なった。
また、酸化チタン系導電膜層表面に凸部からなる凹凸パターンを形成しなかった点以外は、実験例1と同様にして、実験例11の半導体発光素子を作製した。
各実験例の作製条件及び素子特性の一覧を表1に示す。
Figure 2007220973
(評価結果)
表1に示すように、酸化チタン系導電膜層表面に無秩序な凹凸面が形成された実験例1〜10の半導体発光素子は、凸部中心間の平均距離が何れも0.05〜1.5μmの範囲内であり、また、凸部中心間の平均距離に対する標準偏差が10〜80%の範囲内となっている。
また、実験例1〜10に示す半導体発光素子は、何れも発光出力(Po)が12.4mW以上であり、駆動電圧(Vf)が全て3.3Vとなっている。
なお、実験例2の半導体発光素子では、金属微粒子マスクの材料としてNiを用いており、金属微粒子マスクの融点が1455℃と非常に高く、マスク形成の際の熱処理温度も600℃と高くなっているが、凸部平均距離に対する標準偏差は55%となっている。
また、酸化チタン導電膜層上に凹凸パターンを形成していない実験例11の半導体発光素子では、発光出力が9.3mWとなっている。
また、実験例12に示す半導体発光素子では、凸部間の平均距離が1.7μmと疎らであり、発光出力が9.5mWとなっている。
また、実験例13の半導体発光素子では、凸部間の平均距離が0.8μmであり、この平均距離に対する標準偏差が85%とバラツキがあり、発光出力が9.1mWとなっている。
また、実験例14の半導体発光素子では、凸部間の平均距離が0.01μmであり、凸部の平均下端寸法は0.01μmであった。実験例14の半導体発光素子の発光出力は、9.4mWとなっている。
以上の結果により、本発明の半導体発光素子が光取り出し効率に優れ、高い素子特性を有していることが明らかである。
本発明の発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子の他例を模式的に説明する図であり、断面構造を示す概略図である。 本発明のランプの一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子を模式的に説明する図であり、図2に示す発光素子の部分断面構造の一例を示す概略図である。 本発明の発光素子を模式的に説明する図であり、図2に示す発光素子の平面構造を示す概略図である。
符号の説明
1、2…発光素子、5…ランプ、11、21…基板、12、22…n型半導体層、13、23…発光層、14、24…p型半導体層、15、25…酸化チタン系導電膜層、16、26…光触媒反応防止層、17…正極、18…負極

Claims (16)

  1. n型半導体層、発光層、p型半導体層、酸化チタン系導電膜層がこの順で積層された半導体発光素子であって、
    前記酸化チタン系導電膜層表面の少なくとも一部に無秩序な凹凸面が形成されてなることを特徴とする半導体発光素子。
  2. 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.01μm〜3μmの範囲であることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記酸化チタン系導電膜層表面に形成された無秩序な凹凸面における凸部間の平均距離が、凸部中心間距離で0.05μm〜1.5μmの範囲であることを特徴とする請求項1に記載の半導体発光素子。
  4. 前記凸部中心間距離の平均値に対する各凸部中心間距離の標準偏差が10%〜80%の範囲であることを特徴とする請求項2又は3に記載の半導体発光素子。
  5. 前記酸化チタン系導電膜が、Tiと、Ta、Nb、V、Mo、W、Sbの群から選択される少なくとも1種類以上の元素とを含む酸化物であることを特徴とする請求項1〜4の何れか1項に記載の半導体発光素子。
  6. 前記半導体発光素子が窒化物系半導体発光素子であることを特徴とする請求項1〜5の何れか1項に記載の半導体発光素子。
  7. 前記窒化物系半導体発光素子がGaN系半導体発光素子であることを特徴とする請求項6に記載の半導体発光素子。
  8. 下記(1)〜(3)の工程を含んでなることを特徴とする半導体発光素子の製造方法。
    (1)基板上に、半導体からなるn型半導体層、発光層及びp型半導体層と、酸化チタン系導電膜とを、この順序で積層する工程。
    (2)酸化チタン系導電膜表面上に金属微粒子からなるマスクを形成する工程。
    (3)該マスク上から酸化チタン系導電膜表面をエッチングする工程。
  9. 前記工程(2)が、前記酸化チタン系導電膜表面に金属薄膜を形成する工程および該金属薄膜形成後の熱処理工程からなることを特徴とする請求項8に記載の半導体発光素子の製造方法。
  10. 前記工程(3)は、前記酸化チタン系導電膜表面の少なくとも一部に、ドライエッチングによって凹凸面を形成することを特徴とする請求項8又は9に記載の半導体発光素子の製造方法。
  11. 前記工程(3)は、前記酸化チタン系導電膜表面の少なくとも一部に、ウェットエッチングによって凹凸面を形成することを特徴とする請求項8又は9に記載の半導体発光素子の製造方法。
  12. 前記マスクをなす金属微粒子が、Ni、もしくはNi合金であることを特徴とする請求項8〜11の何れか1項に記載の半導体発光素子の製造方法。
  13. 前記マスクをなす金属微粒子が、100℃〜450℃の温度範囲に融点をもつ低融点金属、もしくは低融点合金であることを特徴とする請求項8〜12の何れか1項に記載の半導体発光素子の製造方法。
  14. 前記マスクをなす金属微粒子が、Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、Inの群から選択される低融点金属か、又は、これらの金属の内の少なくとも1種以上を含有した低融点合金であることを特徴とする請求項8〜13の何れか1項に記載の半導体発光素子の製造方法。
  15. 請求項1〜7の何れか1項に記載の半導体発光素子を備えたことを特徴とするランプ。
  16. 請求項8〜14の何れか1項に記載の製造方法によって得られる半導体発光素子を備えたことを特徴とするランプ。
JP2006041087A 2006-02-17 2006-02-17 半導体発光素子及びその製造方法、並びにランプ Pending JP2007220973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006041087A JP2007220973A (ja) 2006-02-17 2006-02-17 半導体発光素子及びその製造方法、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041087A JP2007220973A (ja) 2006-02-17 2006-02-17 半導体発光素子及びその製造方法、並びにランプ

Publications (1)

Publication Number Publication Date
JP2007220973A true JP2007220973A (ja) 2007-08-30

Family

ID=38497903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041087A Pending JP2007220973A (ja) 2006-02-17 2006-02-17 半導体発光素子及びその製造方法、並びにランプ

Country Status (1)

Country Link
JP (1) JP2007220973A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062198A (ja) * 2008-09-01 2010-03-18 Toyoda Gosei Co Ltd TiO2からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法。
JP2011009502A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2011049453A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子
JP2011066047A (ja) * 2009-09-15 2011-03-31 Sharp Corp 窒化物半導体発光素子
JP2013140983A (ja) * 2012-01-03 2013-07-18 Lg Innotek Co Ltd 発光素子

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1031434A (ja) * 1996-02-29 1998-02-03 Toshiba Lighting & Technol Corp 発光ダイオード、表示ユニットおよび表示装置
JPH10190056A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2000196152A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2002075476A (ja) * 2000-08-31 2002-03-15 Tdk Corp 光電変換膜、光電変換用電極、および光電変換素子
JP2002353499A (ja) * 2001-05-23 2002-12-06 Hitachi Cable Ltd 半導体発光素子
JP2004055692A (ja) * 2002-07-17 2004-02-19 Mitsui Chemicals Inc 半導体光学装置、半導体レーザモジュール及び光ファイバ増幅器
JP2005011737A (ja) * 2003-06-20 2005-01-13 Nippon Sheet Glass Co Ltd 透明導電性基板およびその製造方法ならびに光電変換素子
JP2005072339A (ja) * 2003-08-26 2005-03-17 Seiko Epson Corp 光源装置とその製造方法、並びに投射型表示装置
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Iii−v族化合物半導体発光素子とその製造方法
JP2005277295A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 太陽電池用基板の粗面化方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1031434A (ja) * 1996-02-29 1998-02-03 Toshiba Lighting & Technol Corp 発光ダイオード、表示ユニットおよび表示装置
JPH10190056A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2000196152A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2002075476A (ja) * 2000-08-31 2002-03-15 Tdk Corp 光電変換膜、光電変換用電極、および光電変換素子
JP2002353499A (ja) * 2001-05-23 2002-12-06 Hitachi Cable Ltd 半導体発光素子
JP2004055692A (ja) * 2002-07-17 2004-02-19 Mitsui Chemicals Inc 半導体光学装置、半導体レーザモジュール及び光ファイバ増幅器
JP2005011737A (ja) * 2003-06-20 2005-01-13 Nippon Sheet Glass Co Ltd 透明導電性基板およびその製造方法ならびに光電変換素子
JP2005072339A (ja) * 2003-08-26 2005-03-17 Seiko Epson Corp 光源装置とその製造方法、並びに投射型表示装置
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Iii−v族化合物半導体発光素子とその製造方法
JP2005277295A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 太陽電池用基板の粗面化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062198A (ja) * 2008-09-01 2010-03-18 Toyoda Gosei Co Ltd TiO2からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法。
JP2011009502A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2011049453A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子
JP2011066047A (ja) * 2009-09-15 2011-03-31 Sharp Corp 窒化物半導体発光素子
JP2013140983A (ja) * 2012-01-03 2013-07-18 Lg Innotek Co Ltd 発光素子

Similar Documents

Publication Publication Date Title
JP5232968B2 (ja) 発光素子及びその製造方法、並びにランプ
JP2007220972A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP4637781B2 (ja) GaN系半導体発光素子の製造方法
JP4959203B2 (ja) 発光素子及びその製造方法、並びにランプ
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4986445B2 (ja) 窒化ガリウム系化合物半導体発光素子
TWI423475B (zh) 發光裝置、其製造方法、燈、電子機器及機械裝置
EP1922769B1 (en) Production method of gallium nitride-based compound semiconductor light-emitting device
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
JP2007165613A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007220973A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2010287761A (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US8124992B2 (en) Light-emitting device, manufacturing method thereof, and lamp
JP2010206230A (ja) GaN系半導体発光素子の製造方法およびランプ
JP2011222599A (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置
JP2007299934A (ja) 窒化物系半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703